DE102018207955A1 - Leistungselektronisches Metall-Keramik-Modul und Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu deren Herstellung - Google Patents

Leistungselektronisches Metall-Keramik-Modul und Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102018207955A1
DE102018207955A1 DE102018207955.2A DE102018207955A DE102018207955A1 DE 102018207955 A1 DE102018207955 A1 DE 102018207955A1 DE 102018207955 A DE102018207955 A DE 102018207955A DE 102018207955 A1 DE102018207955 A1 DE 102018207955A1
Authority
DE
Germany
Prior art keywords
metal
ceramic
frame
module
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018207955.2A
Other languages
English (en)
Other versions
DE102018207955B4 (de
Inventor
Thomas Gottwald
Christian Rössle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schweizer Electronic AG
Original Assignee
Schweizer Electronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schweizer Electronic AG filed Critical Schweizer Electronic AG
Priority to DE102018207955.2A priority Critical patent/DE102018207955B4/de
Priority to US16/415,480 priority patent/US10964635B2/en
Priority to CN201910423638.9A priority patent/CN110517991B/zh
Publication of DE102018207955A1 publication Critical patent/DE102018207955A1/de
Application granted granted Critical
Publication of DE102018207955B4 publication Critical patent/DE102018207955B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Leistungselektronisches Metall-Keramik-Modul (10) mit einem Metall-Keramik-Substrat (12) aus einem Keramikträger (14) mit einer Metallober- und -unterlage (16, 18), das auf oder in der Metalloberlage (16) und/oder der Metallunterlage (18) mit einer einen Rahmen (24) zur Aufnahme mindestens eines elektronischen Bauelements (30) bildenden Metallschicht (16, 18, 22, 23) und mindestens einem in dem Rahmen (30) aufgenommenen elektronischen Bauelement (30) gefügt ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft den Bereich der leistungselektronischen Metall-Keramik-Substrate und insbesondere Metall-Keramik-Substrate für elektrische und elektronische Schaltkreise oder -module. Die vorliegende Erfindung betrifft des weiteren Leiterplattenmodule mit integriertem leistungselektronischem Metall-Keramik-Modul.
  • Beschreibung des Standes der Technik
  • Aus dem Stand der Technik sind Metall-Keramik-Substrate, insbesondere auch solche für elektrische und elektronische Schaltkreise oder -module, d.h. insbesondere als Leiterplatten für derartige Schaltkreise oder Module, in unterschiedlichen Ausführungen bekannt.
  • Die DE 10 2016 214 607 A1 offenbart ein leistungselektronisches Modul aus einem ersten Schichtverbund mit eingebettetem Halbleiterelement und einem flächig mit dem ersten Schichtverbund zusammengefügten zweiten Schichtverbund, der als keramisches Substrat ausgebildet ist und zur Entwärmung des ersten Schichtverbunds dient.
  • Die DE 10 2016 106 137 A1 offenbart ein Elektronikvorrichtungsgehäuse, das eine keramische DCB-Schicht als Träger für mindestens einen Halbleiterchip umfasst. Der Halbleiter Chip umfasst mindestens ein Kontaktpad mit einem darauf angeordneten Kontaktelement, und eine dielektrische Schicht ist auf dem Halbleiterchip und dem Kontaktelement angeordnet, auf der wiederum ein Kapselungsmaterial aufgebracht ist.
  • Bekannt ist weiterhin das sogenannte „DCB-Verfahren“ (DCB: Direct Copper Bond), das zum Verbinden von Metallschichten oder -blechen (wie z.B. Kupferblechen oder -folien) mit Keramik oder Keramikschichten dient. DCB-Verfahren zur Herstellung sogenannter DCB-Substrate sind bspw. aus der US 3,744,120 , DE 2 319 854 A1 , DE 2 213 115 A , EP 0 153 618 A1 und DE 10 2010 049 499 A1 bekannt.
  • Zusammenfassung der Erfindung
  • Ausgehend hiervon werden erfindungsgemäß ein leistungselektronisches Metall-Keramik-Modul mit den Merkmalen des Anspruchs 1 und ein Verfahren mit den Merkmalen des Anspruchs 4 sowie ein Verfahren zur Herstellung eines Leiterplattenmoduls mit integriertem leistungselektronischen Metall-Keramik-Modul mit den Merkmalen des Anspruchs 11 und ein Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul mit den Merkmalen des Anspruchs 16 vorgeschlagen.
  • Der Grundgedanke der Erfindung besteht darin, ein Metall-Keramik-Modul zum Einbetten in einen Leiterplattenaufbau zur Bildung eines Leiterplattenmoduls für Hochspannungsanwendungen bereitzustellen, indem in oder auf einer Metalllage eines Metall-Keramik-Substrats ein Rahmen zur Aufnahme mindestens eines elektronischen Bauelements ausgebildet wird, und nach dem Bestücken mit mindestens einem elektronischen Bauelement die so gebildete Schichtabfolge gefügt wird.
  • Unter dem Begriff des „Rahmens“ ist im Zusammenhang der vorliegenden Erfindung eine zur Aufnahme eines elektronischen Bauelements ausgebildete Ausnehmung in einer Metallschicht zu verstehen (es handelt sich mithin um einen Metallrahmen). Die Ausnehmung ist in ihren Abmessungen zwecks Aufnahme an die Dimensionen des elektronischen Bauelements angepasst. Je nach Dicke der Metallschicht kann die Ausnehmung einen durchgehenden Rahmen (mit durch die Metallschicht durchgehender Öffnung) oder einen nicht durchgehenden Rahmen (als Vertiefung in der Metallschicht) bilden.
  • „Fügen“ ist in der Fertigungstechnik nach DIN 8580 eine (die vierte) der sechs Fertigungshauptgruppen, mit denen zwei oder mehr feste Körper mit geometrisch bestimmter Gestalt dauerhaft verbunden (gefügt) werden. Gelegentlich kommt dabei zusätzlich noch sogenannter „formloser Stoff“ zum Einsatz, dessen Form nicht definiert ist. Die einzelnen Verfahrensgruppen werden in der DIN 8593 näher bestimmt. Zu den wichtigsten zählt insbesondere das Schweißen sowie das Löten und Kleben. Im vorliegenden Falle kommen als mögliche Fügeprozesse insbesondere Sintern, Löten, Diffusionslöten o.dgl. in Frage.
  • Unter einem Metall-Keramik-Substrat wird vorliegend jegliche Art von Keramikträger mit Metalloberlage und Metallunterlage verstanden, insbesondere kupferkaschierte Keramikträger wie bspw. DCB-Substrate (DCB: Direct Copper Bond). Derartige Substrate sind dem Fachmann im Bereich der Leistungselektronik bekannt.
  • Elektronische Bauelemente zum Bestücken des Metall-Keramik-Substrats können bspw. Leistungshalbleiter, Chips, Bare Die Chips, Transistoren wie FETs, MOSFETs, IGBTs usw., o.dgl. sein.
  • Unter einem Leiterplattenmodul ist im Zusammenhang der vorliegenden Erfindung grundsätzlich jede Art von leiterplattenartigem Schichtaufbau zu verstehen, der entweder eigenständig als Leiterplatte, als Modul zur Verschaltung bspw. auf einem Kühlelement oder als zur Einbettung in eine größere Leiterplatte vorgesehenes Zwischenprodukt (Halbzeug) Verwendung finden kann.
  • Die Erfindung stellt ein ökonomisches Verfahren zur Herstellung eines leistungselektronischen Metall-Keramik-Moduls bereit, das sich als eigenständige Komponente einfach und mit geringem Aufwand in einen Leiterplattenaufbau einlaminieren lässt. Erfindungsgemäß erweist sich als vorteilhaft, dass keine Bohrungen durch den Keramikkörper vorgenommen werden müssen. Darüber hinaus wird durch den das elektronische Bauelement umgebenden Metallrahmen beim Laminiervorgang ein gleichmäßiger Druck auf den Keramikkörper ausgeübt, so dass die Gefahr einer Beschädigung des Keramikträgers im Zuge des Laminierens reduziert wird. Zudem ergibt sich eine bessere Wärmespreizung aus der Anwesenheit des Metallrahmens.
  • Die Erfindung ist besonders geeignet für Hochspannungsanwendungen und eröffnet gute Anbindungsmöglichkeiten des Keramikkörpers an einen Kühlkörper. Außerdem ermöglicht die Erfindung, einen als vorteilhaft angesehenen symmetrischen Schichtaufbau auf einfache Art und Weise zu erzielen. Ein Vorteil liegt darin, dass die Sacklöcher zur Ankontaktierung des Bauelements auf gleichem Niveau angebracht werden können und somit die Schwierigkeit der Metallisierung von unterschiedlich tiefen Sacklöchern vermieden werden kann. Mit der Erfindung wird ein Schichtaufbau bereitgestellt, der aufgrund der Verwendung eines Keramikträgers zwischen dem elektronischen Bauelement und einer gegenüberliegenden Metallaußenlage eine elektrische Isolation zusammen mit einer guten Wärmeleitung bietet.
  • Weitere Vorteile und Ausgestaltungen der Erfindung ergeben sich aus der Beschreibung und der beiliegenden Zeichnung.
  • Es versteht sich, dass die voranstehend genannten und die nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.
  • Die Erfindung ist anhand von Ausführungsbeispielen in der Zeichnung schematisch dargestellt und wird im folgenden unter Bezugnahme auf die Zeichnung ausführlich beschrieben.
  • Figurenliste
    • 1 zeigt in seitlicher schematischer Schnittdarstellung ein Metall-Keramik-Substrat als Ausgangspunkt eines Metall-Keramik-Moduls der Erfindung.
    • 2 zeigt das Metall-Keramik-Substrat der 1 nach einem Strukturieren der Metalloberlage.
    • 3 zeigt das Metall-Keramik-Substrat der 2 nach einem Aufbringen von AVT-Material auf die strukturierte Metalloberlage.
    • 4 zeigt das Metall-Keramik-Substrat der 3 nach einem Aufbringen eines Rahmens und eines in dem Rahmen platzierten elektronischen Bauelements.
    • 5 zeigt die Schichtabfolge der 4 zusätzlich in Draufsicht mit eingezeichneter Schnittlinie IV-IV.
    • 6 zeigt das durch Fügen der Schichtabfolge der 4 erhaltene Metall-Keramik-Modul.
    • 7 zeigt eine alternative Ausgestaltung des Metall-Keramik-Moduls der 6 mit einem symmetrischen Schichtaufbau (zusätzliche Metallschicht auf der Metallunterlage) .
    • 8 zeigt in seitlicher schematischer Schnittdarstellung einen ersten Schritt bei der Einbringung des Metall-Keramik-Moduls der 6 in einen Leiterplatten-Grundrahmen.
    • 9 zeigt ein durch Verpressen der Schichtabfolge der 8 mit Prepreg-Schichten und einer Kupferfolie erhaltenes Leiterplattenmodul.
    • 10 zeigt das Leiterplattenmodul der 9 mit Durchkontaktierungen auf das elektronische Bauelement und innenliegende Kupferschichten.
    • 11 zeigt eine Variante des erfindungsgemäßen Leiterplattenmoduls mit symmetrischer Einlaminierung des Metall-Keramik-Moduls.
    • 12 zeigt eine weitere Variante eines erfindungsgemäßen Leiterplattenmoduls mit symmetrischer Einlaminierung, aber mit über den umgebenden Metallrahmen überstehendem elektronischen Bauelement.
    • 13 zeigt eine weitere Variante des erfindungsgemäßen Leiterplattenmoduls mit anderen Dimensionen des Keramikträgers und der Rahmen-Metallschicht.
    • 14 zeigt in seitlicher schematischer Schnittdarstellung ein weiteres Metall-Keramik-Substrat als Ausgangspunkt einer Alternative eines Metall-Keramik-Moduls der Erfindung.
    • 15 zeigt das Metall-Keramik-Substrat der 14 mit einer eingebrachten Vertiefung als Rahmen zur Aufnahme eines elektronischen Bauelements.
    • 16 zeigt das Metall-Keramik-Substrat der 15 mit eingesetztem elektronischen Bauelement.
  • Ausführliche Beschreibung
  • Gleiche oder ähnliche Elemente in den Figuren sind mit den gleichen Bezugszeichen versehen.
  • Die Darstellungen der 1 bis 7 veranschaulichen einen möglichen Ablauf eines erfindungsgemäßen Verfahrens zur Herstellung eines leistungselektronischen Metall-Keramik-Moduls 10. In diesem Zusammenhang soll nochmals betont sein, dass es sich um stark schematische und nicht maßstabsgetreue Darstellungen von Schichtabfolge handelt, die lediglich zur Verdeutlichung des erfindungsgemäßen Verfahrensablaufs dienen. Insbesondere sind die Darstellungen der Figuren nicht zur Ableitung von Größen- bzw. Dickenverhältnissen der einzelnen Schichten geeignet, soweit in der Beschreibung nichts anderweitiges ausgeführt ist.
  • 1 zeigt in seitlicher schematischer Schnittdarstellung ein Metall-Keramik-Substrat 12, das einen Keramikträger 14 mit einer Metalloberlage 16 und einer Metallunterlage 18 umfasst. Bei den Metalllagen 16, 18 handelt es sich bspw. und insbesondere um Kupferlagen. Derartige Metall-Keramik-Substrate sind bspw. als sogenannte DCB-Substrate (DCB: Direct Copper Bond) erhältlich (vgl. voranstehende Ausführungen in der Beschreibungseinleitung). Als Keramikmaterial kommen bspw. Al2O3, AlN (Aluminiumnitrid) oder andere dem Fachmann geläufige Verbindungen in Frage. Schichtdicken der Keramik belaufen sich typischerweise auf ca. 100 bis ca. 1.000 µm., die Dicken der Metalllagen liegen typischerweise ebenfalls zwischen ca. 100 und ca. 1.000 µm.
  • In einem nächsten Schritt können die Metalloberlage 16 und/oder die Metallunterlage 18 in an sich bekannter Art und Weise zur Ausbildung von Leiterbahnen bzw. Leiterstrukturen strukturiert werden (bspw. durch ätzen oder andere dem Fachmann geläufige Prozesse). In dem dargestellten Ausführungsbeispiel ist zur Veranschaulichung lediglich ein Teil der Metalloberlage 16 strukturiert. Es bietet sich an, die Metallunterlage 18 in gleicher Weise auszubilden bzw. zu strukturieren wie die Metalloberlage 16, wie dies zur Veranschaulichung auch in den 2 bis 7 dargestellt ist. Dadurch werden mögliche auftretende Spannungen zwischen den Schichten und an der Keramikschicht minimiert und ein Kriechweg zwischen den Potentialen wird maximiert.
  • 3 zeigt die Schichtabfolge der 2 nach Aufbringen einer Schicht 20 aus AVT-Material (AVT: Aufbau- und Verbindungstechnik) auf die Metalloberlage 16. Hierbei handelt es sich um ein den anschließenden Fügeprozess unterstützendes Material, das einen „formlosen Stoff“ im Sinne der voranstehenden DIN-Definition darstellt. Im Rahmen der vorliegenden Erfindung bieten sich für derartige Verbindungsmaterialien bspw. Sinterpaste (Ag, CuSn), Lot, Diffusionsslot o.dgl. an. Alternativ zu dem in der Figur dargestellten Aufbringen auf die Metalllage könnte das zum Einsatz kommende AVT-Material auf einer Rückseite bzw. Unterseite des zu bestückenden elektronischen Bauelements und /oder des Metallrahmens 22/24 aufgebracht sein. Wird ein symmetrischer Schichtaufbau angestrebt, so könnte auch auf der Metallunterlage 18 eine entsprechende AVT-Schicht 21 aufgebracht werden (vgl. auch 7).
  • Anschließend wird eine Metallschicht 22 (insbesondere Kupferschicht) auf die Metalloberlage 16 und ggf. die AVT-Schicht 20 aufgebracht (vgl. 4). Erfindungsgemäß ist die Metallschicht/Kupferschicht 22 als Rahmen 24 ausgebildet, der eine Ausnehmung zur Aufnahme mindestens eines elektronischen Bauelements 30 darstellt. Erfindungsgemäß kann der Rahmen 24 mehrere derartige Ausnehmungen zur Aufnahme mehrerer elektronischer Bauelemente aufweisen; grundsätzlich ist jedoch auch denkbar, dass alternativ oder ergänzend zwei oder mehr elektronische Bauelemente in eine einzelne Ausnehmung des Rahmens 24 eingesetzt werden. Die Ausnehmungen zur Bildung des Rahmens 24 werden bspw. durch Stanzen, Ätzen oder eine andere dem Fachmann bekannte Maßnahme erzeugt. Ergänzend oder alternativ zu der bereits beschriebenen AVT-Schicht 20 können Haftvermittler und andere geeignete AVT-Materialien auf alle zu fügenden Metallflächen der Metalllagen 16, 18, 22, 23 bzw. des elektronischen Bauelements 30 aufgebracht werden.
  • 4 zeigt ein bereits in den Rahmen 24 der Kupferschicht 22 eingesetztes elektronisches Bauelement 30, wie ein Chip, Transistor o.dgl. die Reihenfolge der Bestückung ist variabel; so kann zunächst die Kupferschicht 22 aufgebracht werden, bevor das Bauelement 30 in die Ausnehmung bestückt wird, oder Rahmen 24 plus Bauelement 30 werden in einem Arbeitsgang aufgebracht. Selbstverständlich ist auch die Variante, zunächst das Bauelement 30 und anschließend den Rahmen 24 aufzubringen, denkbar.
  • 5 zeigt die gebildete Schichtabfolge SL der 4 zusätzlich mit einer (etwas verkleinerten) Draufsicht auf den Kupferrahmen 24 und das darin eingesetzten Bauelement 30. Die eingezeichnete Schnittlinie IV-IV entspricht der Schnittansicht der 4.
  • Aus den Darstellungen der 4 und 5 ist zum einen ersichtlich, dass eine Dicke d22 der Kupferschicht 22 und somit auch des Rahmens 24 einer Dicke bzw. Höhe d30 des Bauelements 30 entspricht. Zum anderen sind die Abstände bzw. Spalte g zwischen dem Bauelement 30 und dem umgebenden Rahmen 24 erkennbar. Diese Abstände g ergeben sich aus der Tatsache, dass die Innenabmessungen der Rahmenausnehmung etwas größer gewählt sind als die Außenabmessungen des zu bestückenden Bauelements.
  • Mit dem eingezeichneten Abstand zwischen der AVT-Schicht 20 und der Unterseite der Kupferschicht 22 und des elektronischen Bauelements 30 soll lediglich veranschaulicht werden, dass hier noch keine feste Verbindung vorliegt, sondern Schicht 22 und Bauelement 30 lediglich aufgesetzt sind. In Realität ist hier selbstverständlich kein Abstand vorhanden.
  • Nach dem dann folgenden Verfahrensschritt des Fügens der so erzeugten Schichtabfolge SL ist - wie aus 6 ersichtlich - eine definitionsgemäß feste und dauerhafte Verbindung der bestückten Schichtabfolge SL erzeugt, die ein erfindungsgemäßes leistungselektronisches Metall-Keramik-Modul 10 bildet. Wie voranstehend bereits ausgeführt, erfolgt das Fügen in einer dem Fachmann an sich bekannten Art und Weise bspw. mittels Sintern, Löten, Diffusionslöten o.dgl. Wie aus der Darstellung der 6 zu erkennen, sind die beschriebenen Spalte g zwischen dem elektronischen Bauelement 30 und dem ihn umgebenden Rahmen 24 auch nach erfolgtem Fügen - zumindest teilweise - weiter vorhanden.
  • 7 zeigt eine alternative Schichtabfolge SL vor dem Schritt des Fügens, bei der auch auf der Metallunterlage 18 eine AVT-Schicht 21 aufgebracht ist, auf der wiederum eine Metallschicht bzw. vorzugsweise Kupferschicht 23 angeordnet ist, die im anschließenden Schritt des Fügens fest mit der Metallunterlage 18 verbunden wird. Die Kupferschicht 23 kann wahlweise ebenfalls als Rahmen zur Aufnahme eines elektronischen Bauelements (nicht dargestellt) ausgebildet sein, so dass eine vollständig symmetrische Schichtabfolge erzielt wird.
  • Das erfindungsgemäß erzeugte leistungselektronische Metall-Keramik-Modul 10 zeichnet sich durch eine zusätzlich aufgebrachte und einen Rahmen zur Aufnahme mindestens eines elektronischen Bauelements 30 bildende Metallschicht 22, 23 aus. Das so erzeugte Metall-Keramik-Modul 10 stellt ein Zwischenprodukt oder Halbfabrikat dar, das zum Einbetten in einen Leiterplattenaufbau zur Bildung eines Leiterplattenmoduls vorgesehen ist.
  • In den 8 bis 12 ist der Herstellungsablauf eines erfindungsgemäßen Leiterplattenmoduls veranschaulicht.
  • 8 zeigt, wie ein erfindungsgemäßes Metall-Keramik-Modul 10 (hier: das Metall-Keramik-Modul der 6) zur Bildung eines erfindungsgemäßen Leiterplattenmoduls als Halbfabrikat in einen Leiterplattenaufbau eingebracht wird.
  • Zunächst wird ein Leiterplatten-Grundrahmen 40 aus einem Leiterplatten-Trägermaterial 42 (bspw. aus FR4) bereitgestellt. Bei dem Grundrahmen 40 kann es sich wie in dem dargestellten Ausführungsbeispiel bspw. um ein metall- bzw. kupferkaschiertes Trägermaterial 42 handeln. Die Kupferkaschierung besteht aus einer oberen Kupferschicht 44 und einer unteren Kupferschicht 46. Das Leiterplatten-Trägermaterial 42 weist mindestens eine durchgehende Ausnehmung 48 zur Aufnahme mindestens eines Metall-Keramik-Moduls auf. In die Ausnehmung 48 wird ein Metall-Keramik-Modul 10 eingesetzt. Der Grundrahmen (FR4-Rahmen) 40 kann hierzu bspw. auf einem sogenannten Pressblech angeordnet sein, vorzugsweise mit einer zwischengelegten Folie/Trennfolie zum Schutz vor während des nachfolgenden Verpressens austretendem verflüssigten Harzes.
  • Der Leiterplatten-Grundrahmen 40 weist eine Dicke bzw. Höhe d40 auf, die im wesentlichen einer Dicke bzw. Höhe dKS des Keramiksubstrats (gegebenenfalls unter Berücksichtigung einer Strukturierung der Metalloberlage bzw. Metallunterlage) entspricht (vgl. 6).
  • Auf den Leiterplatten-Grundrahmen 40 und das Metall-Keramik-Modul 10 werden mehrere Isolationslagen 50, 54, wie bspw. Prepreg-Lagen, aufgebracht. Eine erste Isolations- oder Prepreg-Lage 50 dient zum Höhenausgleich des Grundrahmens 40 mit dem insgesamt höheren Metall-Keramik-Modul 10 und weist hierzu einen Ausschnitt 52 auf, so dass die erste Prepreg-Lage 50 um den Aufbau des Kupferrahmens 22 und des darin aufgenommenen Bauelements 30 herum aufgesetzt werden kann. Damit wird ein Höhenausgleich erzielt; allerdings wird die Dicke der Isolationslage im Hinblick auf den anschließenden Laminierprozess regelmäßig etwas dicker gewählt, so dass die Dicke d40 des Grundrahmens 40 und eine Dicke d50 der ersten Prepreg-Lage 50 die Gesamthöhe d10 des Metall-Keramik-Moduls 10 etwas übersteigt (d40 + d50 ≥ d10).
  • Auf die dadurch entstandene im wesentlichen ebene Oberfläche wird eine weitere durchgehende zweite Prepreg-Lage 54 gefolgt von einer Kupferfolie 56 aufgebracht. Grundsätzlich eignen sich für diesen Prozess neben den bekannten und bewährten Prepreg-Lagen auch andere Isolationslagen mit oder ohne Glasfasergewebe. Bspw. sind heutzutage getrocknete Harzlagen auf Folie erhältlich, die auch Prepreg-Eigenschaften aufweisen, insb. bei Druck und Erwärmung sich verflüssigen und anschließen aushärten.
  • Anschließend wird die so erhaltene Schichtstruktur in dem Fachmann an sich bekannter Art und Weise verpresst bzw. laminiert, wodurch sich das Harz der Prepreg-Lagen 50, 54 verflüssigt und in die Spalten 49 zwischen dem Metall-Keramik-Modul 10 und dem Grundrahmen 40 sowie insbesondere in die Spalten g zwischen dem Bauelement 30 und dem Kupferrahmen 22 eindringt und so eine einheitliche Grundstruktur eines erfindungsgemäßen Leiterplattenmoduls 60 mit integriertem/eingebetteten Leistung elektronischen Metall-Keramik-Module erzeugt wird (vgl. 9).
  • Nach dem Verpressen/Laminieren und einem anschließenden Aushärten des während des Laminierens verflüssigten Harzes 58 werden von der durch die Metall- bzw. Kupferfolie 56 erzeugten oberen Kupferaußenlage des Leiterplattenmoduls 60 her in dem Fachmann an sich bekannter Art und Weise Durchkontaktierungen V1, V2, V3 erzeugt, bspw. durch Bohren (Laserbohren) von Sacklöchern, um das elektronische Bauelement 30 und innenliegende Kupferschichten 22, 44 des eingebetteten Metall-Keramik-Moduls 10 bzw. des Leiterplatten-Grundrahmens 40 anzukontaktieren (vgl. 10) .
  • In diesem Zusammenhang ist anzumerken, dass 10 eine alternative Ausgestaltung gegenüber dem Leiterplattenmodul 60 der 9 zeigt, bei dem der Leiterplatten-Grundrahmen 40 eine deutlich größere Dicke d40 aufweist (was aus deutlich dickeren Kupferschichten 44, 46 auf dem Trägermaterial 42 resultiert), die im wesentlichen der Gesamthöhe d10 des eingebetteten Metall-Keramik-Moduls 10 entspricht. In einer solchen Konstellation kann auf die voranstehend beschriebene erste ausgeschnittene Prepreg-Lage 50 zum Höhenausgleich verzichtet werden. Es werden dann lediglich eine oder auch mehrere durchgehende Prepreg-Lagen 54 aufzulegen sein, deren Dicke und Harzgehalt so bemessen ist, dass ausreichend Harz zum Ausfüllen sämtlicher Spalte und Hohlräume während des Laminierens zur Verfügung steht.
  • Bei den beiden in den 9 und 10 dargestellten Varianten eines erfindungsgemäßen Leiterplattenmoduls 60 bildet die Metallunterlage 18 des eingebetteten Metall-Keramik-Moduls 10 eine untere Metallaußenlage, so dass hier die Möglichkeit einer direkten Anbindung an einen Kühlkörper besteht. Dem Fachmann ist selbstverständlich geläufig, dass vor einer derartigen Anbindung die Unterseite des Leiterplattenmoduls von eventuellem Harzaustritt während des Laminierprozesses zu reinigen ist.
  • 11 zeigt eine weitere Variante eines erfindungsgemäßen Leiterplattenmoduls 60, das einen symmetrischen Schichtaufbau aufweist, bei dem unter den Leiterplatten-Grundrahmen 40 eine weitereIsolations- bzw. Prepreg-Lage 59 sowie eine Metallfolie/Kupferfolie 57 zur Bildung einer unteren Metallaußenlage eingebracht wurden. Das Metall-Keramikmodul ist also vollständig in den Leiterplattenaufbau eingebunden bzw. eingebettet mit darunter und darüber liegenden Harzschichten 58, 59. Entsprechend sind analog zum Ausführungsbeispiel der 10 auch Durchkontaktierungen V4 von der unteren Metallaußenlage 57 zur Ankontaktierung der Metallinnenlage 18 ausgebildet. Die Metalllagen 44 und 46 können bei diesem Aufbau zur niederinduktiven Stromführung verwendet werden. Die Dicke der unteren Isolationslage 59ist in diesem Falle so zu wählen, dass die Isolationsanforderungen gegenüber dem Kühlkörper erfüllt werden, der dann an die (untere) Metallaußenlage 57 anzubringen wäre.
  • 12 zeigt eine weitere Variante eines erfindungsgemäßen Leiterplattenmoduls 60, das ebenfalls den im Zusammenhang mit der 11 beschriebenen symmetrischen Schichtaufbau und entsprechend untere Durchkontaktierungen V4 aufweist. Im Unterschied zu den bisher beschriebenen Ausführungsbeispielen ist in der Variante der 12 die den Rahmen 24 zur Aufnahme des elektronischen Bauelements 30 bildende Kupferschicht 22 mit einer geringeren Dicke d22 ausgebildet (d.h. d22 < d30). Somit ragt das eingesetzte elektronische Bauelement 30 sozusagen über seinen umgebenden Rahmen 24 hinaus. Dies hat zur Folge, dass die entsprechenden Durchkontaktierungen V2 zum Ankontaktieren der Kupferinnenlage 22 tiefer ausgebildet sein müssen, wie dies aus der Darstellung der 12 hervorgeht. Eine derartige Ausgestaltung mit einer geringeren Rahmendicke kann bspw. bei einer höheren Isolationsanforderung zur oberen Außenlage gewählt werden. Die Isolationsschichten sind relativ dünn (vgl. die Darstellungen der 10 und 11), so dass bei einer angestrebten Verwendung eines erfindungsgemäßen Leiterplattenmoduls in einer Hochvoltanwendung (ca. 5 kV bis 10 kV oder mehr) ggf. wie dargestellt zur Erhöhung der Isolationsschicht der dünner gewählt wird, um das Risiko eines Hochspannungsdurchschlags zu reduzieren bzw. auszuschalten. Diese Überlegungen können ggf. auch auf die Ausgestaltung des Grundrahmens 40 übertragen werden, wenn dessen Metalllagen 44, 46 eine Hochspannung führen sollen (d.h. eine Verringerung von d40).
  • Die Ankontaktierungen mittels der in den 10 bis 12 gezeigten Durchkontaktierungen bzw. Vias V1 bis V4 sind lediglich beispielhaft und können vom Fachmann je nach konkretem Anforderungsprofil bzw. Leiterplattendesign nach dessen fachmännischen Belieben/Ermessen ausgebildet werden. So können auch bspw. nicht dargestellte an Kontaktierungen über den Kupferrahmen nach unten erfolgen und/oder es könnte in dem in den Darstellungen der Figuren links liegenden Bereich des Leiterplatten-Grundrahmens 40 eine Anbindung der Kupferinnenlage 44 an die Oberseite des Bauelements 30 erfolgen. Die dargestellten Anbindungen könnten bspw. Source- und Drain-Anbindungen sein, wenn es sich bei dem elektronischen Bauelement 30 um einen Transistor handelt (Gate-Anbindung nicht dargestellt).
  • 13 schließlich zeigt zur Veranschaulichung eine weitere Variante eines erfindungsgemäßen Leiterplattenmoduls 60 mit einem eingebetteten erfindungsgemäßen leistungselektronischen Metall-Keramik-Modul, dessen Keramikträger 14 im Vergleich zu den zuvor beschriebenen und dargestellten Varianten eine geringere Dicke aufweist, während die den Rahmen 24 bildende Metallschicht 22 deutlich dicker ausgebildet ist. In der Variante der 13 ist der Rahmen 24 zur Aufnahme des elektronischen Bauelements 30 nicht durchgehend ausbildet, sondern lediglich als Vertiefung, deren Abmessungen an die Bauelement-Dimensionen angepasst sind.
  • Der in der 13 gezeigte Aufbau eines Leiterplattenmoduls 60 kann bspw. in ähnlicher Weise hergestellt werden, wie der in 11 dargestellte Aufbau. Alternativ kann die Metalllage 22 mit der als Rahmen 24 dienenden Vertiefung vorab mit dem elektronischen Bauelement 30 bestückt und gefügt werden, um dann als vorfertigte Einheit mit Bauelement (Leadframe oder Leadframe Package) auf ein Metall-Keramik-Substrat 12 (ggf. mit wie bereits beschriebenen entsprechenden AVT-Schichten als Zwischenschichten) aufgebracht und mit diesem gefügt zu werden.
  • In den 14 bis 16 ist als weitere Variante das Einbringen eines Rahmens 24 (ähnlich wie in der Ausführungsform der 13 in Form einer Vertiefung) zur Aufnahme eine elektronischen Bauelements 30 in eine Metalloberlage 16 eines Metall-Keramik-Substrats (12) dargestellt. Hierzu wird mittels einer geeigneten und dem Fachmann an sich bekannten Technik wie bspw. Ätzen, Fräsen o.dgl. eine den Abmessungen eines aufzunehmenden elektronischen Bauelements 30 angepasste Vertiefung in der Metalloberlage 16 erzeugt (vgl. 14/15), die als Rahmen 24 zur Aufnahme des elektronischen Bauelements 30 dient ( 16) .
  • Dem Fachmann erschließt sich ohne weiteres, dass die in den 9 bis 13 gezeigten Konstellationen beliebig kombinierbar sind. So kann bspw. auch in der Variante der 9 ein symmetrischer Schichtaufbau wie in den Varianten der 11 und 12 realisiert werden, oder die Variante der 12 mit niedrigerem Rahmen 24 kann in einem Schichtaufbau wie in den 9 oder 10 dargestellt verwendet werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102016214607 A1 [0003]
    • DE 102016106137 A1 [0004]
    • US 3744120 [0005]
    • DE 2319854 A1 [0005]
    • DE 2213115 A [0005]
    • EP 0153618 A1 [0005]
    • DE 102010049499 A1 [0005]

Claims (17)

  1. Leistungselektronisches Metall-Keramik-Modul (10) mit einem Metall-Keramik-Substrat (12) aus einem Keramikträger (14) mit einer Metalloberlage (16) und einer Metallunterlage (18), das auf oder in der Metalloberlage (16) und/oder der Metallunterlage (18) mit einer einen Rahmen (24) zur Aufnahme mindestens eines elektronischen Bauelements (30) bildenden Metallschicht (16, 18, 22, 23) und mindestens einem in dem Rahmen (30) aufgenommenen elektronischen Bauelement (30) gefügt ist.
  2. Metall-Keramik-Modul (10) nach Anspruch 1, bei dem der Rahmen in der Metalloberlage (16) bzw. Metallunterlage (18) ausgebildet ist, und/oder bei dem der Rahmen in einer auf der Metallober- bzw. -unterlage (16, 18) aufgebrachten Metallschicht (22, 23) ausgebildet ist.
  3. Metall-Keramik-Modul (10) nach Anspruch 1 oder 2, bei dem eine Dicke (d22) der den Rahmen (24) bildenden Metallschicht (22) im wesentlichen einer Dicke (d30) des elektronischen Bauelements (30) oder bei dem eine Tiefe des Rahmens (24) im wesentlichen einer Dicke (d30) des elektronischen Bauelements (30) entspricht.
  4. Verfahren zur Herstellung eines leistungselektronischen Metall-Keramik-Moduls (10) mit den folgenden Schritten: - Bereitstellen eines Metall-Keramik-Substrats (12) aus einem Keramikträger (14) mit einer Metalloberlage (16) und einer Metallunterlage (18), - Ausbilden eines Rahmens (24) zur Aufnahme mindestens eines elektronischen Bauelements (30) in oder auf Metallschicht (16, 18, 22, 23), - Bestücken mit mindestens einem elektronischen Bauelement (30), derart dass das mindestens eine elektronische Bauelement (30) in dem Rahmen (24) zu liegen kommt, - Fügen der derart gebildeten Schichtabfolge (SL).
  5. Verfahren nach Anspruch 4, bei dem der Schritt des Fügens Sintern, Löten, Diffusionslöten o.dgl. umfasst.
  6. Verfahren nach Anspruch 4 oder 5, bei dem vor dem Schritt des Bestückens eine Strukturierung der Metalloberlage (16) und/oder der Metallunterlage (18) erfolgt.
  7. Verfahren nach einem der Ansprüche 4 bis 6, bei dem der Rahmen (24) in der Metalloberlage (16) bzw. Metallunterlage (18) ausgebildet wird.
  8. Verfahren nach einem der Ansprüche 4 bis 7, bei dem der Rahmen (24) in einer auf der Metalloberlage bzw. Metallunterlage (16, 18) aufgebrachten oder aufzubringenden Metallschicht (22, 23) ausgebildet wird.
  9. Verfahren nach Anspruch 8, bei dem die Metallschicht (22, 23) mit bestücktem elektronischen Bauelement (30) vor dem Aufbringen auf das Metall-Keramik-Substrat (12) gefügt wird.
  10. Verfahren nach einem der Ansprüche 4 bis 9, bei dem vor dem Schritt des Bestückens eine Schicht (20, 21) aus AVT-Material auf die Metalloberlage (16) und/oder die Metallunterlage (18) und/oder die Metallschicht (22, 23) und/oder das elektronische Bauelement (30) aufgebracht wird.
  11. Verfahren zur Herstellung eines Leiterplattenmoduls (60) mit integriertem leistungselektronischen Metall-Keramik-Modul (10) nach einem der Ansprüche 1 bis 3, mit den folgenden Schritten: - Bereitstellen eines Leiterplatten-Grundrahmens (40) aus einem ggf. kupferkaschierten Leiterplatten-Trägermaterial (42) mit mindestens einer Ausnehmung (48) zur Aufnahme mindestens eines leistungselektronischen Metall-Keramik-Moduls (10), - Einsetzen eines gemäß einem der Ansprüche 1 bis 4 hergestellten leistungselektronischen Metall-Keramik-Moduls (10) in die mindestens eine Ausnehmung (48) in dem Leiterplatten-Grundrahmen (40), - Auflegen von Isolationslagen (50, 54) sowie mindestens einer Metallfolie (56, 57) zur Ausbildung einer oberen und ggf. unteren Metallaußenlage, - Verpressen der so erhaltenen Schichtstruktur derart, dass eine Verflüssigung der Isolationslagen eintritt und flüssiges Harz Spalte (59) zwischen der mindestens einen Ausnehmung (48) und dem eingesetzten leistungselektronischen Metall-Keramik-Modul (10) sowie Spalte (g) zwischen dem mindestens einen elektronischen Bauelement (30) und dem Rahmen (24) der Metallschicht (22) des Metall-Keramik-Moduls (10) ausfüllt.
  12. Verfahren nach Anspruch 11, bei dem eine Dicke (d40) des Leiterplatten-Grundrahmens (40) im wesentlichen einer Dicke (dKS) des Metall-Keramik-Substrats (12) ggf. unter Berücksichtigung einer Strukturierung der Metalloberlage (16) bzw. Metallunterlage (18) entspricht.
  13. Verfahren nach Anspruch 12, bei dem eine Dicke (d50) einer ersten rahmenartig ausgebildeten Isolationslage (50) so gewählt ist, dass im wesentlichen eine Dickenangleichung der Dicke (d40) des Leiterplatten-Grundrahmens (40) mit einer Gesamthöhe (d10) des Metall-Keramik-Moduls (10) erfolgt.
  14. Verfahren nach Anspruch 11, bei dem eine Dicke (d40) des Leiterplatten-Grundrahmens (40) im wesentlichen einer Dicke (d10) des Metall-Keramik-Moduls (10) entspricht.
  15. Verfahren nach einem der Ansprüche 11 bis 14, bei dem nach dem Schritt des Verpressens und anschließendem Aushärten Durchkontaktierungen (V1, V2, V3, V4) auf das elektronische Bauelement (30) und innenliegende Metalllagen (22, 18, 44) erzeugt werden.
  16. Leiterplattenmodul (60) mit einem leistungselektronischen Metall-Keramik-Modul (10) nach einem der Ansprüche 1 bis 3, das mittels eines Laminierprozesses in eine Ausnehmung (48) eines Leiterplatten-Grundrahmens (40) des Leiterplattenmoduls (60) eingebettet und mittels Durchkontaktierungen (V1, V2, V4) an mindestens eine Metallaußenlage (56, 57) des Leiterplattenmoduls (60) ankontaktiert ist.
  17. Leiterplattenmodul (60) nach Anspruch 16, bei dem eine Dicke (d40) des Leiterplatten-Grundrahmens (40) im wesentlichen einer Dicke (dKS) des Metall-Keramik-Substrats (12) ggf. unter Berücksichtigung einer Strukturierung der Metalloberlage (16) bzw. Metallunterlage (18) entspricht oder bei dem eine Dicke (d40) des Leiterplatten-Grundrahmens (40) im wesentlichen einer Dicke (d10) des Metall-Keramik-Moduls (10) entspricht.
DE102018207955.2A 2018-05-22 2018-05-22 Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu dessen Herstellung Active DE102018207955B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102018207955.2A DE102018207955B4 (de) 2018-05-22 2018-05-22 Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu dessen Herstellung
US16/415,480 US10964635B2 (en) 2018-05-22 2019-05-17 Power electronic metal-ceramic module and printed circuit board module with integrated power electronic metal-ceramic module and process for their making
CN201910423638.9A CN110517991B (zh) 2018-05-22 2019-05-21 金属陶瓷模块及其制造方法、电路板模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018207955.2A DE102018207955B4 (de) 2018-05-22 2018-05-22 Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102018207955A1 true DE102018207955A1 (de) 2019-11-28
DE102018207955B4 DE102018207955B4 (de) 2023-05-17

Family

ID=68499278

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018207955.2A Active DE102018207955B4 (de) 2018-05-22 2018-05-22 Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (1) US10964635B2 (de)
CN (1) CN110517991B (de)
DE (1) DE102018207955B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022263543A1 (de) * 2021-06-18 2022-12-22 Rolls-Royce Deutschland Ltd & Co Kg Leiterplattenanordnung
DE102022113643A1 (de) 2022-05-31 2023-11-30 Rolls-Royce Deutschland Ltd & Co Kg Elektrisches Modul
DE102022135026B3 (de) 2022-12-30 2024-01-25 Schweizer Electronic Ag Leistungselektronisches Modul, leistungselektronischer Modulblock, Leiterplatte mit leistungselektronischem Modul bzw. Leiterplattenbauelement und Verfahren zur Herstellung eines leistungselektronischen Moduls

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
KR20210096497A (ko) * 2020-01-28 2021-08-05 삼성전자주식회사 방열 구조체를 포함한 반도체 패키지
EP3975226A1 (de) * 2020-09-28 2022-03-30 Infineon Technologies Austria AG Halbleiterbauelementmodul mit vertikalen metallischen kontakten und verfahren zur herstellung davon
CN113260170B (zh) * 2021-03-26 2023-04-07 奥特斯科技(重庆)有限公司 制造部件承载件的方法、混合芯和半成品
CN113260137B (zh) * 2021-05-12 2022-09-02 苏州悉智科技有限公司 印刷电路板、电路板组件及电源设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3922485C1 (de) * 1989-07-08 1990-06-13 Doduco Gmbh + Co Dr. Eugen Duerrwaechter, 7530 Pforzheim, De
US5699027A (en) * 1995-03-28 1997-12-16 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave devices having a guard layer
DE19740330A1 (de) * 1997-09-13 1999-03-25 Bosch Gmbh Robert Trägerplatte für Mikrohybridschaltungen
US20050212387A1 (en) * 2004-01-29 2005-09-29 Kyocera Corporation Piezoelectric oscillator
DE102009041952B4 (de) * 2009-09-17 2017-03-30 Airbus Defence and Space GmbH Verfahren zur Herstellung eines mehrlagigen Keramiksubstrats und mehrlagiges Keramiksubstrat und dessen Verwendung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2213115C3 (de) 1972-03-17 1975-12-04 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum hochfesten Verbinden von Keramiken aus Karbiden, einschließlich des Diamanten, Boriden, Nitriden oder Suiziden mit Metall nach dem Trocken-Lötverfahren
US3766634A (en) 1972-04-20 1973-10-23 Gen Electric Method of direct bonding metals to non-metallic substrates
US3744120A (en) 1972-04-20 1973-07-10 Gen Electric Direct bonding of metals with a metal-gas eutectic
JPH0810710B2 (ja) 1984-02-24 1996-01-31 株式会社東芝 良熱伝導性基板の製造方法
KR100965339B1 (ko) * 2008-06-04 2010-06-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
DE102010049499B4 (de) * 2010-10-27 2014-04-10 Curamik Electronics Gmbh Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines solchen Substrates
JP2013105784A (ja) * 2011-11-10 2013-05-30 Seiko Instruments Inc 光センサ装置およびその製造方法
DE102014101238A1 (de) * 2014-01-31 2015-08-06 Hs Elektronik Systeme Gmbh In Leiterplatten eingebettetes Leistungsmodul
DE102014118464A1 (de) * 2014-12-11 2016-06-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplatte mit einem asymmetrischen Schichtenaufbau
CN107295747B (zh) * 2016-03-31 2021-03-12 奥特斯(中国)有限公司 器件载体及制造器件载体的方法
DE102016106137B4 (de) 2016-04-04 2023-12-28 Infineon Technologies Ag Elektronikvorrichtungsgehäuse umfassend eine dielektrische Schicht und ein Kapselungsmaterial
DE102016214607B4 (de) 2016-08-05 2023-02-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektronisches Modul und Verfahren zu seiner Herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3922485C1 (de) * 1989-07-08 1990-06-13 Doduco Gmbh + Co Dr. Eugen Duerrwaechter, 7530 Pforzheim, De
US5699027A (en) * 1995-03-28 1997-12-16 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave devices having a guard layer
DE19740330A1 (de) * 1997-09-13 1999-03-25 Bosch Gmbh Robert Trägerplatte für Mikrohybridschaltungen
US20050212387A1 (en) * 2004-01-29 2005-09-29 Kyocera Corporation Piezoelectric oscillator
DE102009041952B4 (de) * 2009-09-17 2017-03-30 Airbus Defence and Space GmbH Verfahren zur Herstellung eines mehrlagigen Keramiksubstrats und mehrlagiges Keramiksubstrat und dessen Verwendung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022263543A1 (de) * 2021-06-18 2022-12-22 Rolls-Royce Deutschland Ltd & Co Kg Leiterplattenanordnung
DE102022113643A1 (de) 2022-05-31 2023-11-30 Rolls-Royce Deutschland Ltd & Co Kg Elektrisches Modul
DE102022135026B3 (de) 2022-12-30 2024-01-25 Schweizer Electronic Ag Leistungselektronisches Modul, leistungselektronischer Modulblock, Leiterplatte mit leistungselektronischem Modul bzw. Leiterplattenbauelement und Verfahren zur Herstellung eines leistungselektronischen Moduls

Also Published As

Publication number Publication date
CN110517991B (zh) 2023-08-08
CN110517991A (zh) 2019-11-29
US10964635B2 (en) 2021-03-30
US20190363043A1 (en) 2019-11-28
DE102018207955B4 (de) 2023-05-17

Similar Documents

Publication Publication Date Title
DE102018207955B4 (de) Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu dessen Herstellung
EP2973671B1 (de) Verfahren zum herstellen eines elektronischen bauteils
DE102005047567B3 (de) Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
EP2260683B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
DE112005000952T5 (de) Elektronik-Modul und Verfahren zur Herstellung desselben
DE102010060503A1 (de) Laminatelektronikbauelement
DE102014101366B3 (de) Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
WO2013013964A1 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
WO2005104229A1 (de) Leistungshalbleiteranordnung
DE102014010373A1 (de) Elektronisches Modul für ein Kraftfahrzeug
DE102008058003B4 (de) Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul
EP2982226B1 (de) Verfahren zum herstellen eines leiterplattenelements
DE102014206606A1 (de) Verfahren zum Montieren eines elektrischen Bauelements auf einem Substrat
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102018204552A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte
WO2020259957A1 (de) Befestigung von leistungshalbleiterbauelementen auf gekrümmten oberflächen
WO2020225304A1 (de) Verfahren zur herstellung eines bauelements und bauelement
DE102015226137A1 (de) Verfahren zum Herstellen eines Schaltungsbauteils und Schaltungsbauteil
DE102015223551A1 (de) Schaltungsträger für eine elektrische Schaltung und zugehöriges Herstellungsverfahren
WO2006058860A2 (de) Wärmeaustauschvorrichtung für ein halbleiterbauelement und verfahren zu ihrer herstellung
DE102022135026B3 (de) Leistungselektronisches Modul, leistungselektronischer Modulblock, Leiterplatte mit leistungselektronischem Modul bzw. Leiterplattenbauelement und Verfahren zur Herstellung eines leistungselektronischen Moduls
WO2003105222A1 (de) Verfahren zur anschlusskontaktierung von elektronischen bauelementen auf einem isolierenden substrat und nach dem verfahren hergestelltes bauelement-modul
EP3799539B1 (de) Schaltungsträger, package und verfahren zu ihrer herstellung
DE4030532A1 (de) In hybridtechnik aufgebaute mehrlagenschaltung und verfahren zu deren herstellung
DE102012219568B3 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final