DE102007043001A1 - Bandverfahren für elektronische Bauelemente, Module und LED-Anwendungen - Google Patents

Bandverfahren für elektronische Bauelemente, Module und LED-Anwendungen Download PDF

Info

Publication number
DE102007043001A1
DE102007043001A1 DE102007043001A DE102007043001A DE102007043001A1 DE 102007043001 A1 DE102007043001 A1 DE 102007043001A1 DE 102007043001 A DE102007043001 A DE 102007043001A DE 102007043001 A DE102007043001 A DE 102007043001A DE 102007043001 A1 DE102007043001 A1 DE 102007043001A1
Authority
DE
Germany
Prior art keywords
electronic components
film
contacting
producing
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007043001A
Other languages
English (en)
Inventor
Michael Dr. Kaspar
Karl Weidner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102007043001A priority Critical patent/DE102007043001A1/de
Priority to PCT/EP2008/061690 priority patent/WO2009034008A2/de
Publication of DE102007043001A1 publication Critical patent/DE102007043001A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10643—Disc shaped leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Led Device Packages (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Serienherstellung einer Vielzahl von ankontaktierten elektronischen Bauelementen (7) insbesondere von Modulen und/oder Leistungsmodulen und/oder Leuchtdioden und/oder allgemein elektronischen Leistungsbauelementen. Es ist Aufgabe, ein kostengünstiges und einfaches Verfahren zur Serienherstellung von ankontaktierten elektronischen Bauelementen (7) in großer Stückzahl bereitzustellen. Die vorliegende Erfindung zeichnet sich dadurch aus, dass ein mit Bauelementen (7) bestücktes erstes Band und ein freiliegende Metallleiter (15) aufweisendes zweites Band derart überlagert werden, dass in dem beanspruchten Bandverfahren ein mechanisches und/oder elektrisches Ankontaktieren der jeweiligen Metallleiter (15) an die jeweilige Kontaktfläche (9) des jeweiligen elektronischen Bauelements (7) ausführbar ist. Beide Bänder können in Form von Rollen erzeugt sein. Die elektronischen Bauelemente (7) können nach dem Ankontaktieren vereinzelt oder ebenso als Einzelrolle geschaffen werden. Auf diese Weise ist ein besonders wirksames Herstellungsverfahren bereitstellbar. Das Verfahren eignet sich insbesondere für elektronische Leistungsbauelemente, die zusätzlich auf einfache Weise Wärme ableitende Schichten (19) aufweisen können.

Description

  • Die Vorliegende Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Hauptanspruchs sowie entsprechend hergestellte elektronische Bauelemente.
  • Für ein herkömmliches planares Verbinden gemäß der WO 03030247 , das Siemens intern als „SiPLIT" (Siemens Planar Interconnect Technologie) bezeichnet wird, wird die Isolierung von Kontaktleiterbahnen durch das Aufbringen einer Isolierfolie über die elektronischen Bauelemente auf Direct-Copper-Bond-(DCB)-Substraten erreicht. Derartige herkömmliche Aufbau- und Verbindungstechnologien, beispielsweise mittels Bonden oder SiPLIT ermöglichen vielfältige Varianten für unterschiedliche und ebenso für thermisch hoch beanspruchte Leistungselektronikanwendungen.
  • Insbesondere die herkömmliche Bondtechnologie ist der Maßstab hinsichtlich der Herstellungskosten von Leistungsbauelementen und Modulen. Darüber hinaus gibt es eine Vielzahl von bondverwandten Ausführungen, wie es beispielsweise Bändchenbonden und dergleichen sind. Zur Herstellung von Leistungsmodulen werden im Wesentlichen DCB-Substrate durch Auflöten von elektronischen Bauelementen und/oder Surface Mounted Devices (SMDs) bestückt. Für die bei Siemens intern mit dem Begriff „SiPLIT" bezeichnete Technologie für planare Verbindungen wird die Isolierung und Strukturierung der Kontaktleiterbahnen mittels des Auftragens einer laserstrukturierten Isolierfolie erreicht. Anschließend werden durch einen Strukturierungsprozess und elektrolytische Metallabscheidungen (siehe dazu die WO 03030247 ) die elektrischen Verbindungen erzeugt.
  • Neben dem Erreichen der technischen Anforderungen und Eigenschaften besteht das Bestreben nach Reduzierung der Herstellungskosten im Vergleich zu herkömmlichen Ausführungen.
  • Es ist Aufgabe der vorliegenden Erfindung ein kostengünstiges und einfaches Verfahren zur Serienherstellung von ankontaktierten elektronischen Bauelementen, insbesondere von Modulen und/oder Leistungsmodulen, und/oder Leuchtdioden und/oder allgemein elektronische Leistungsbauelemente, in großer Stückzahl bereit zu stellen.
  • Die Aufgabe wird durch ein Verfahren gemäß dem Hauptanspruch gelöst. Es werden vorteilhaft elektronische Bauelemente gemäß dem Nebenanspruch hergestellt.
  • Es soll die kostengünstige herkömmliche Prozesstechnik in „Roll-to-Roll"-Verfahren verwendet werden. Diese ist für herkömmliches Tape-Automatic-Bonding (TAB) bekannt und im produktivem Einsatz für die Herstellung von flexiblen Schaltungen. Diese typischen Basistechnologien für den TAB-Prozess bilden die herkömmliche Aufbau- und Verbindungstechnikbasis für die erfindungsgemäße Herstellung von elektronischen Bauelementen.
  • Das erfindungsgemäße Verfahren kann bevorzugt zur Serienherstellung kostengünstiger Bauelemente/Module in hohen Stückzahlen und bevorzugt für herkömmliche Leistungsmodule verwendet werden.
  • Weitere vorteilhafte Ausgestaltungen befinden sich in den Unteransprüchen.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Erzeugen des ersten Bandes mit einem Schritt des als Einzelrolle erfolgenden Erzeugens einer Trägerfolie mit mindestens einer auf mindestens einer Seite erzeugten strukturierten Metallisierung für die Bauelementbestückung und/oder als Kühleranschlussfläche. Die Trägerfolie soll thermisch leiten und/oder elektrisch isolieren und eine vorteilhaft kleine Dicke und Flexibilität aufweisen. Die strukturierte Metallisierung ist entsprechend einem Anwendungslayout ausgebildet wor den. Es wird also vorteilhaft eine Einzelrolle der Trägerfolie erzeugt, die leicht transportierbar und handhabbar ist.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung folgt ein Erzeugen des ersten Bandes mit einem Schritt des Aufbringens von Haftschichten auf die entrollte Trägerfolie. Haftschichten sind beispielsweise Lot- und/oder Kleberschichten z. B. für die Bestückung mit Bauelementen. Auf diese Weise können diese Haftschichten besonders schnell und kostengünstig erzeugt werden.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Erzeugen des ersten Bands mit dem Schritt eines Bestückens und eines elektrischen Kontaktierens und/oder Befestigens der Trägerfolie mit den elektronischen Bauelementen bei entrollter Trägerfolie. Das elektrische Kontaktieren und/oder Befestigen kann beispielsweise mittels eines Reflowprozesses ausgeführt werden. Das elektrische Kontaktieren und/oder Befestigen kann ganzflächig ausgeführt werden. Das elektrische Kontaktieren und/oder Befestigen kann insbesondere mittels Verlötens oder Verklebens ausgeführt werden. Anschließend kann ein optionales Aufrollen des ersten Bandes ausgeführt werden. Auf diese Weises ist das elektrische Kontaktieren und/oder Befestigen schnell und kostengünstig ausführbar.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Erzeugen des zweiten Bandes mit einem Schritt des als Einzelrolle erfolgenden Erzeugens der elektrisch isolierenden Kontaktierungsfolie mit den Kontaktflächen der elektronischen Bauelemente zugeordneten Kontaktierungsfolienöffnungen und in diese hineinragenden freiliegenden Metallleitern von der auf der Kontaktierungsfolie ausgebildeten strukturierten Metallisierungen. Die Kontaktierungsfolienöffnungen können beispielsweise mittels Stanzen kostengünstig erzeugt worden sein. Durch Erzeugen einer entsprechenden Einzelrolle des zweiten Bandes, ist dieses ebenso besonders leicht transportierbar und handhabbar. Entsprechend können hohe Stückzahlen bearbeitet werden.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Erzeugen des zweiten Bands mit einem Schritt des mechanischen Umformens der freiliegenden Metallleiter in Richtung zu der jeweiligen Kontaktfläche des jeweiligen elektronischen Bauelements bei entrollter Kontaktierungsfolie. Dieser Schritt kann besonders vorteilhaft kurz vor dem Ankontaktieren ausgeführt werden. Grundsätzlich ist allerdings ein optionales anschließendes Aufrollen des zweiten Bandes vor einem Ankontaktieren möglich. Auf diese weise ist ebenso eine große Stückzahl von Bauelementen transportierbar, handhabbar und herstellbar.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Erzeugen einer Einzelrolle nach dem Ankontaktieren, wobei die Einzelrolle aus dem aufeinander liegenden ersten und zweiten Band ausgebildet wird. Alternativ können die ankontaktierten elektronischen Bauelemente direkt nach dem Schritt des Ankontaktierens vereinzelt werden. Die erzeugte Einzelrolle eignet sich insbesondere dafür, wenn die ankontaktierten elektronischen Bauelemente der Einzelrolle weiterverarbeitet werden sollen.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung wird zur Herstellung der elektronischen Bauelemente eine herkömmliche Aufbau- und Verbindungstechnik (AVT) verwendet. Damit können herkömmliche Verfahrensschritte auf einfache Weise ausgeführt werden.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Bestücken mit auf der Waferebene bereits vorpräparierten Bauelementen. Damit sind in den Waferprozess bereits Schritte zur Herstellung und Bearbeitung der elektronischen Bauelemente integrierbar.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Herstellen von vielen funktionalen Oberflächen der elektronischen Bauelemente insbesondere mittels galvanischer Prozesse und/oder mittels Löten und/oder mittels Drucken. Funktionale Oberflächen sind insbesondere obere Kontaktflächen der elektronischen Bauelemente, wie es beispielsweise Gate- beziehungsweise Drain-Anschlüsse eines IGBTs (Insulated-Gate-Bipolar-Transistoren) sind. Ein galvanischer Prozess kann beispielsweise ein Nickel-Gold-Elektrolyse-Bad sein. Auf diese Weise werden Kontaktflächen der elektronischen Bauelemente kontaktierbar erzeugt.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Erzeugen des ersten Bandes mit einem Schritt des Erzeugens von Öffnungen und/oder Schlitzen in der Trägerfolie zum direkten Erzeugen von elektrischen Verbindungen zu den elektronischen Bauelementen. Damit ergeben sich weitere Möglichkeiten zur elektrischen Ankontaktierung der elektronischen Bauelemente. Das erste Band kann optional anschließend aufgerollt werden.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Erzeugen des ersten Bandes mit einem weiteren Schritt des Erzeugens einer Wärme leitenden Abdeckbeschichtung und/oder Folie als mechanischer und/oder elektrischer Oberflächenschutz und/oder zur verbesserten Wärmeableitung auf der die strukturierte Metallisierung aufweisende Trägerfolie. Es kann sich ein optionales Aufrollen des ersten Bandes anschließen.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Verwenden von hoch Wärme leitenden und/oder hoch elektrisch isolierenden, strukturierten Trägerfolienmaterialien. Auf diese Weise kann eine gute thermische Anbindung auch von Seitenflächen durch gute Formanpassungsfähigkeit und eine hohe elektrische Durchschlagsfestigkeit für hohe Temperaturanwendungen bereitgestellt werden.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Verwenden einer beidseitig mit einem wärmeleitfähigen Silikonfilm beschichteten Polyimidfolie als Trägerfolienmaterial.
  • Dies ist besonders vorteilhaft für hohe Temperaturanwendungen.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Verwenden von strukturierten Keramikfolien als Trägerfoliematerial. Dies erfolgt insbesondere in Kombination mit funktionalen Oberflächen insbesondere mit Kontaktflächen, der elektronischen Bauelemente. Auf diese Weise sind ebenso hohe Temperaturanwendungen bereitstellbar.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Auffüllen von Hohlräumen zwischen der Kontaktierungsfolie und Kantenbereichen der elektronischen Bauelemente mit einer zusätzlichen elektrischen Isolationsmasse, insbesondere einem Harz und/oder einem Underfill. Auf diese Weise werden Kurzschlüsse zwischen oberen Anschlussflächen und unteren Anschlussflächen der Bauelemente vermieden.
  • Die vorliegende Erfindung wird anhand von Ausführungsbeispiel in Verbindung mit den Figuren beschrieben. Es zeigen:
  • 1 ein erstes Ausführungsbeispiel eines gemäß dem erfindungsgemäßen Verfahren erzeugten elektronischen Bauelementes;
  • 2 ein zweites Ausführungsbeispiel eines gemäß dem erfindungsgemäßen Verfahren erzeugten elektronischen Bauelements;
  • 3 ein Ausführungsbeispiel der wesentlichen Schritte des erfindungsgemäßen Verfahrens;
  • 4 ein drittes Ausführungsbeispiel eines gemäß dem erfindungsgemäßen Verfahren erzeugten elektronischen Bauelementes.
  • 1 zeigt ein erstes Ausführungsbeispiel eines ankontaktierten elektronischen Bauelements 7, das gemäß einem ersten Ausführungsbeispiel eines erfindungsgemäßen Verfahrens hergestellt wurde. Bezugszeichen 1 bezeichnet eine thermisch leitfähige und/oder elektrisch isolierende Trägerfolie 1, die zu mindest auf einer Seite mindestens eine strukturierte Metallisierung 3a aufweist. Mittels einer Lotschicht 5 an unteren Kontaktflächen 9a des elektronischen Bauelements 7 ist dieses mit der Trägerfolie 1 befestigt und elektrisch kontaktiert. Auf diese Weise ist ein erstes Band einer mindestens eine strukturierte Metallisierung 3a aufweisenden elektrisch isolierenden Trägerfolie 1, auf der Kontaktflächen 9 aufweisende elektronische Bauelemente 7 befestigt und/oder elektrisch kontaktiert sind, erzeugbar. Bezugszeichen 11 kennzeichnet eine thermisch leitfähige und/oder elektrisch isolierende Kontaktierungsfolie 11 die ebenso wie die Trägerfolie 1 strukturierte Metallisierungen 3b mindestens auf einer Seite aufweist. Die Kontaktierungsfolie 11 weist Kontaktierungsfolienöffnungen 13 derart auf, dass in diesen Metallleiter 15 frei tragend hineinragen. Dabei ist die Position der Kontaktierungsfolienöffnung 13 und des Metallleiters 15 auf die entsprechende/n oberen Kontaktfläche/n 9b des elektronischen Bauelements 7 abgestimmt. Das heißt ein Metallleiter 15 ist direkt an eine obere Kontaktfläche 9b eines elektronischen Bauelements 7 ankontaktierbar. Auf diese Weise ist ein zweites Band einer, mindestens auf einer Seite strukturierten Metallisierung 3b aufweisenden, elektrisch isolierenden Kontaktierungsfolie 11 mit den oberen Kontaktflächen 9b der elektronischen Bauelemente 7 zugeordneten Kontaktierungsfolienöffnungen 13 und in diese hineinragenden, frei liegenden, Metallleitern 15 der strukturierten Metallisierung 3b erzeugbar. Ein ankontaktiertes Bauelement 7 gemäß 1 ist derart erzeugt worden, dass das erste und das zweite Band mindestens im Bereich der oberen Kontaktflächen 9b und der dazugehörigen frei liegenden Metallleiter 15 aufeinander gelegt beziehungsweise überlagert worden sind. Danach schloss sich ein direktes mechanisches und elektrisches Ankontaktieren des mindestens einen hineinragenden frei liegenden Metallleiters 15 an die jeweilige obere Kontaktfläche 9b des jeweiligen elektronischen Bauelements 7 an. Ein einzelnes elektronisches Bauelement 7 gemäß 1 ist beispielsweise durch Vereinzeln der ankontaktierten elektronischen Bauelemente 7 nach dem Ankontaktierschritt erzeugt worden. Des Weiteren zeigt 1 eine Wärmesenke 17 auf die der nach unten gerichtete Pfeil zeigt. Damit kann Wärme von dem elektronischen Bauelement 7, beispielsweise bei der Verwendung des elektronischen Bauelements 7 als Leistungsbauelement, vorteilhaft nach unten abgeführt werden.
  • Gemäß dem Verfahren gemäß 3 in Verbindung mit 1 findet eine geeignete, dünne thermisch leitfähige und/oder elektrisch isolierende Trägerfolie 1 mit beispielsweise beidseitiger, strukturierter Kupfer-Metallisierung 3a für die Bestückung der elektronischen Bauelemente 7 und als Kühleranschlussfläche Verwendung. Auf diese Weise wird ein herkömmliches Direct-Copper-Bond-Board ersetzt. Die entsprechend einem Anwendungslayout in einem Roll-to-Roll-Verfahren hergestellte Trägerfolie 1 wird nach Aufbringung von Haftschichten 5 beziehungsweise Lot- oder Kleberschichten mit elektronischen Bauelementen 7 bestückt und, beispielsweise im Reflowprozess, auf den unteren Kontaktflächen 9a oder kleinen Kupferflächen ganzflächig verlötet. Für die Erzeugung der Verbindung der oberen Kontaktflächen 9b der elektronischen Bauelemente 7, die beispielsweise Source-Kontakte oder Gate-Kontakte sind, wird eine Kontaktierungsfolie 11 mit einer weiteren strukturierten Metallisierung 3b mit entsprechenden Kontaktierungsfolienöffnungen 13 und angepassten, frei in die Kontaktierungsfolienöffnungen 13 ragende, Kupfer-Metallleiter 15 hergestellt. Die Schichtdicken der Trägerfolie 1 beziehungsweise Kontaktierungsfolie 11, die die Isolationsfolien sind, und der strukturierten Metallisierungen 3a und 3b, die die Metallfolien sind, entsprechen den jeweiligen Anforderungen am thermischen Management und an den erforderlichen Stromdichten. Die derartig erzeugte Kontaktierungsfolie 11 ermöglicht nun nach einem mechanischen Umformen der Kupfer-Metallleiter 15 die direkte Ankontaktierung der frei liegenden Kupfer-Metallleiter 15 auf die oberen Kontaktflächen 9b der elektronischen Bauelemente 7, beispielsweise mittels Kleben und/oder Löten und/oder Schweißen und/oder Klemmen. Insbesondere können ebenso auf Waferebene bereits vorpräparierte elektronische Bauelemente 7 bestückt werden. Unterschiedlich benötigte funktionelle beziehungsweise funktionale Oberflächen, die beispielsweise die oberen Kontaktflächen 9b eines elektronischen Bauelements 7 sind, können bei dem erfindungsgemäßen Bandverfahren mittels galvanischer Prozesse in einem Tauchbad erzeugt werden.
  • Ein elektronisches Bauelement 7 gemäß 1 ist damit auf eine sehr kostengünstige Weise durch das vorgeschlagene Bandverfahren erzeugbar. Derartig erzeugte elektronische Bauelemente 7 eignen sich insbesondere für die Leistungselektronik, für LED-(Leuchtdioden-)Applikationen und weitere andere Anwendungen mit zu den vorstehend genannten Basismaterialien weiteren alternativen Basismaterialien.
  • 2 zeigt ein zweites Ausführungsbeispiel eines gemäß dem erfindungsgemäßen Verfahren erzeugten ankontaktierten elektronischen Bauelements 7. Dabei bezeichnen, in 2, gleiche Bezugszeichen, zu 1 gleiche Elemente. Das zweite Ausführungsbeispiel gemäß 2 zeigt das Einbringen von Öffnungen 21 und Schlitze in der kupferstrukturierten Trägerfolie 1, so dass direkte elektrische Verbindungen der beteiligten elektronischen Bauelemente 7 bereitstellbar sind. Bezugszeichen 21 bezeichnet Öffnungen 21 in der Trägerfolie 1. Eine Wärme leitende Abdeckbeschichtung/Folie 19 bewirkt eine zusätzliche verbesserte Wärmeableitung durch eine Verkleinerung des thermischen Widerstands auf der Unterseite des elektronischen Bauelementes 7. Bezugszeichen 17 bezeichnet die entsprechende Wärmesenke 17 zu der entsprechende Wärmeenergie des elektronischen Bauelements 7 abgeleitet werden kann. Die Seite der oberen Kontaktierungsfolie 11 gemäß 2 entspricht weitgehend der Seite der oberen Kontaktierungsfolie 11 gemäß 1. Lediglich die Lotschicht 5 ist in 2 verkleinert.
  • 3 zeigt ein Ausführungsbeispiel eines erfindungsgemäßen Verfahrens zur Erzeugung einer Vielzahl von ankontaktierten Bauelementen 7. Mit einem ersten Schritt S1 erfolgt ein Erzeugen eines ersten Bandes einer, mindestens eine struktu rierte Metallisierung 3a aufweisenden, elektrisch isolierenden Trägerfolie 1, auf der mittels unterer Kontaktflächen 9a elektronische Bauelemente 7 befestigt und elektrisch kontaktiert sind. Gemäß einem weiteren Schritt S2 erfolgt ein Erzeugen eines zweiten Bandes einer, mindestens eine strukturierten Metallisierung 3b aufweisenden, elektrisch isolierenden Kontaktierungsfolie 11 mit den oberen Kontaktflächen 9b der elektronischen Bauelemente 7 zugeordneten Kontaktierungsfolienöffnungen 13 und in diese hineinragenden, frei liegenden Metallleitern 15 der strukturierten Metallisierung 3b. Mit einem Schritt S3 erfolgt ein Überlagern des ersten und des zweiten Bandes mindestens in einem Bereich in einer oberen Kontaktfläche 9b und eines dazugehörigen, frei liegenden Metallleiters 15. Mit einem abschließenden Schritt S4 erfolgt ein direktes mechanisches und elektrisches Ankontaktieren des mindestens einen hineinragenden, frei liegenden Metallleiters 15 an die jeweilige obere Kontaktfläche 9b des jeweiligen elektronischen Bauelements 7. Dieser Schritt wird beispielsweise mittels Löten und/oder Kleben und/oder Schweißen und/oder Klemmen ausgeführt. Anschließend können die ankontaktierten Bauelemente 7 aufgerollt oder direkt vereinzelt werden.
  • Metallisierungen 3a und 3b können auf der Oberseite und/oder auf der Unterseite der thermisch leitfähigen und/oder elektrisch isolierenden Trägerfolie 1 und/oder der thermisch leitenden und/oder elektrisch isolierende Kontaktierungsfolie 11 erzeugt sein.
  • Die Wärme leitende Abdeckbeschichtung/Folie 19 kann vorteilhaft auf der dem Bauelement 7 abgewandten Seite der Trägerfolie 1 aufgebracht sein.
  • 4 zeigt ein drittes Ausführungsbeispiel eines gemäß dem erfindungsgemäßen Verfahren erzeugten elektronischen Bauelementes. Dabei gleicht 4 der 1 bis auf das Merkmal, dass mögliche Hohlräume zwischen Kontaktierungsfolie 11 und Kantenbereichen der elektronischen Bauelemente 7 mit einer zusätzlichen elektrischen Isolationsmasse 23, insbesondere einem Harz 23a und/oder einem Underfill 23b aufgefüllt worden sind. Die zusätzliche elektrische Isolationsmasse 23 ist hinsichtlich thermischer und elektrischer Eigenschaften vorteilhaft an die der Kontaktierungsfolie 11 angepasst. Die zusätzliche elektrische Isolationsmasse 23 kann ein Mold oder Spritzguss sein. Das Erzeugen einer Füllung oder eines Underfills kann mittels Dispensens mit einer Nadel ausgeführt sein, mittels der die Masse in den Hohlraum eingespritzt wird. Grundsätzlich kann die zusätzliche elektrische Isolationsmasse 23 ebenso vor dem Aufbringen der Kontaktierungsfolie 11 auf das Bauelement 7 aufgebracht sein. Die zusätzliche elektrische Isolationsmasse 23 verhindert elektrische Kurzschlüsse zwischen den oberen und unteren Anschlussflächen 9a und 9b, die die Hohlräume bewirken können. Hohlräume können alternativ durch das Anpassen der Steifigkeit der Kontaktierungsfolie 11 vermieden werden. Liegt diese eng am elektronischen Bauelement 7 an, können Hohlräume vermieden werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - WO 03030247 [0002, 0003]

Claims (17)

  1. Verfahren zur Serienherstellung einer Vielzahl von ankontaktierten elektronischen Bauelementen (7), insbesondere von Modulen und/oder Leistungsmodulen und/oder Leuchtdioden und/oder allgemein elektronischen Leistungsbauelementen, gekennzeichnet durch – Erzeugen eines ersten Bandes einer mindestens eine strukturierte Metallisierung (3a) aufweisenden, elektrisch isolierenden Trägerfolie (1), auf der elektronische Bauelemente (7) mittels unterer Kontaktflächen (9a) befestigt und/oder elektrisch kontaktiert sind; – Erzeugen eines zweiten Bandes einer mindestens eine strukturierte Metallisierung (3b) aufweisenden, elektrisch isolierenden Kontaktierungsfolie (11) mit oberen Kontaktflächen (9b) der elektronischen Bauelemente (7) zugeordneten Kontaktierungsfolienöffnungen (13) und in diese hineinragenden freiliegenden Metallleitern (15) der strukturierten Metallisierung (3b); – Überlagern des ersten und des zweiten Bandes im Bereich mindestens einer oberen Kontaktfläche (9b) und mindestens eines dazugehörigen freiliegenden Metallleiters (15); – direktes mechanisches und/oder elektrisches Ankontaktieren des mindestens einen hineinragenden freiliegenden Metallleiters (15) an die jeweilige obere Kontaktfläche (9b) des jeweiligen elektronischen Bauelements (7), beispielsweise mittels Löten und/oder Kleben und/oder Schweißen und/oder Klemmen.
  2. Verfahren nach Anspruch 1, gekennzeichnet durch Erzeugen des ersten Bandes mit einem Schritt des als Einzelrolle erfolgenden Erzeugens einer dünnen, thermisch leitfähigen und/oder elektrisch isolierenden Trägerfolie (1) mit mindestens einer mindestens auf einer Seite erzeugten strukturierten Metallisierung (3a) für die Bauelementbestückung und/oder als Kühleranschlussfläche.
  3. Verfahren nach Anspruch 1 oder 2, gekennzeichnet durch Erzeugen des ersten Bandes mit einem Schritt des Aufbringens von Haftschichten (5), insbesondere Lot- und/oder Kleberschichten, auf die entrollte Trägerfolie (1).
  4. Verfahren nach Anspruch 1, 2 oder 3, gekennzeichnet durch Erzeugen des ersten Bandes mit einem Schritt eines Bestückens und eines, beispielsweise mittels eines Reflowprozesses erfolgenden, insbesondere ganzflächigen, elektrischen Kontaktierens und/oder Befestigens, insbesondere mittels Verlötens und/oder Verklebens, der Trägerfolie (1) mit den elektronischen Bauelementen (7) bei entrollter Trägerfolie (1), und optionales anschließendes Aufrollen des ersten Bandes.
  5. Verfahren nach einem oder mehreren der Ansprüche 1 bis 4, gekennzeichnet durch Erzeugen des zweiten Bandes mit einem Schritt des als Einzelrolle erfolgenden Erzeugens der elektrisch isolierenden Kontaktierungsfolie (11) mit den oberen Kontaktflächen (9b) der elektronischen Bauelemente (7) zugeordneten, insbesondere gestanzten, Kontaktierungsfolienöffnungen (13) und in diese hineinragenden freiliegenden Metallleitern (15) von auf der Kontaktierungsfolie (11) ausgebildeten strukturierten Metallisierungen (3b).
  6. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, gekennzeichnet durch Erzeugen des zweiten Bandes mit einem Schritt des mechanischen Umformens, insbesondere Biegens, der freiliegenden Metallleiter (15) in Richtung zu der jeweiligen oberen Kontaktfläche (9b) des jeweiligen elektronischen Bauelements (7) bei entrollter Kontaktierungsfolie (11), und optionales anschließendes Aufrollen des zweiten Bandes.
  7. Verfahren nach einem oder mehreren der Ansprüche 1 bis 6, gekennzeichnet durch Erzeugen einer Einzelrolle nach dem Ankontaktieren, wobei die Einzelrolle aus dem aufeinanderliegenden ersten und zweiten Band ausgebildet wird oder Vereinzeln der ankontaktierten elektronischen Bauelemente (7).
  8. Verfahren nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass eine herkömmliche Aufbau- und Verbindungstechnik verwendet wird.
  9. Verfahren nach einem oder mehreren der Ansprüche 1 bis 8 in Verbindung mit Anspruch 4, gekennzeichnet durch Bestücken mit auf einer Waferebene bereits vorpräparierten elektronischen Bauelementen (7).
  10. Verfahren nach einem oder mehreren der Ansprüche 1 bis 9, gekennzeichnet durch Herstellen von verschiedenen funktionalen Oberflächen, insbesondere oberen Kontaktflächen (9b), der elektronischen Bauelemente (7), insbesondere mittels galvanischer Prozesse, beispielsweise in einem Nickel-Gold-Bad, und/oder mittels Lot und/oder mittels Druck.
  11. Verfahren nach einem oder mehreren der Ansprüche 1 bis 10, gekennzeichnet durch Erzeugen des ersten Bandes mit einem Schritt des Erzeugens von Öffnungen (21) und/oder Schlitzen in der Trägerfolie (1) zum direkten Erzeugen von elektrischen Verbindungen zu den elektronischen Bauelementen (7), und optionales anschließendes Aufrollen des ersten Bandes.
  12. Verfahren nach einem oder mehreren der Ansprüche 1 bis 11, gekennzeichnet durch Erzeugen des ersten Bandes mit einem Schritt des Erzeugens einer Wärme leitenden Abdeckbeschichtung (19) und/oder Folie als mechanischer und/oder elektrischer Oberflächenschutz und/oder zur verbesserten Wärmeableitung auf der die strukturierte Metallisierung (3a) aufweisenden Trägerfolie (1), und optionales anschließendes Aufrollen des ersten Bandes.
  13. Verfahren nach einem oder mehreren der Ansprüche 1 bis 12, gekennzeichnet durch Verwenden von hoch Wärme leitenden und/oder hoch elektrisch isolierenden, strukturierten Trägerfolienmaterialien.
  14. Verfahren nach einem oder mehreren der Ansprüche 1 bis 13, gekennzeichnet durch Verwenden einer, insbesondere beidseitig, mit einem wärmeleitfähigen Silikonfilm (19), beschichteten Polyimid-Folie als Trägerfolie (1).
  15. Verfahren nach einem oder mehreren der Ansprüche 1 bis 14, gekennzeichnet durch Verwenden von strukturierten Keramikfolien als Trägerfolien (1), insbesondere in Kombination mit funktionalen Oberflächen, insbesondere mit oberen Kontaktflächen (9b), der elektronischen Bauelemente (7).
  16. Verfahren nach einem oder mehreren der Ansprüche 1 bis 15, gekennzeichnet durch Auffüllen von Hohlräumen zwischen Kontaktierungsfolie (11) und Kantenbereichen der elektronischen Bauelemente (7) mit einer zusätzlichen elektrischen Isolationsmasse (23), insbesondere einem Harz (23a) und/oder einem Underfill (23b).
  17. Vielzahl elektronischer Bauelemente (7) und/oder Module, insbesondere Leistungsmodule und/oder Leuchtdioden und/oder allgemein elektronischer Leistungsbauelemente, dadurch gekennzeichnet, dass diese mit einem Verfahren nach einem oder mehreren der Ansprüche 1 bis 16 erzeugt wurde.
DE102007043001A 2007-09-10 2007-09-10 Bandverfahren für elektronische Bauelemente, Module und LED-Anwendungen Withdrawn DE102007043001A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007043001A DE102007043001A1 (de) 2007-09-10 2007-09-10 Bandverfahren für elektronische Bauelemente, Module und LED-Anwendungen
PCT/EP2008/061690 WO2009034008A2 (de) 2007-09-10 2008-09-04 Bandverfahren für elektronische bauelemente, module und led-anwendungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007043001A DE102007043001A1 (de) 2007-09-10 2007-09-10 Bandverfahren für elektronische Bauelemente, Module und LED-Anwendungen

Publications (1)

Publication Number Publication Date
DE102007043001A1 true DE102007043001A1 (de) 2009-03-12

Family

ID=40297875

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007043001A Withdrawn DE102007043001A1 (de) 2007-09-10 2007-09-10 Bandverfahren für elektronische Bauelemente, Module und LED-Anwendungen

Country Status (2)

Country Link
DE (1) DE102007043001A1 (de)
WO (1) WO2009034008A2 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011026456A1 (de) * 2009-09-03 2011-03-10 Osram Opto Semiconductors Gmbh Optoelektronisches modul aufweisend zumindest einen ersten halbleiterkörper mit einer strahlungsaustrittsseite und einer isolationsschicht und verfahren zu dessen herstellung
DE102011083627A1 (de) 2011-09-28 2013-03-28 Continental Automotive Gmbh Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat
DE102012012985A1 (de) 2012-06-29 2014-01-02 Karlsruher Institut für Technologie Verfahren zur Herstellung einer elektrischen Anordnung sowie elektrische Anordnung
US8723213B2 (en) 2010-02-18 2014-05-13 Lg Innotek Co., Ltd. Light emitting device and light emitting device package
WO2016150583A1 (en) * 2015-03-24 2016-09-29 Abb Technology Ag Power semiconductor device and power semiconductor module comprising a power semiconductor device
US9537056B2 (en) 2010-02-18 2017-01-03 Lg Innotek Co., Ltd. Light emitting device
EP3343600A1 (de) * 2016-12-28 2018-07-04 Siemens Aktiengesellschaft Halbleitermodul mit einem ersten und einem zweiten verbindungselement zum verbinden eines halbleiterchips sowie herstellungsverfahren

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110912B2 (en) * 2008-07-31 2012-02-07 Infineon Technologies Ag Semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3855693A (en) * 1973-04-18 1974-12-24 Honeywell Inf Systems Method for assembling microelectronic apparatus
US4783646A (en) * 1986-03-07 1988-11-08 Kabushiki Kaisha Toshiba Stolen article detection tag sheet, and method for manufacturing the same
US5744859A (en) * 1995-02-28 1998-04-28 Texas Instruments Incorporated Semiconductor device
DE19944518A1 (de) * 1999-09-16 2000-12-21 Infineon Technologies Ag Verfahren zum Auflöten eines integrierten Schaltkreises und Folienmaske hierfür
WO2003030247A2 (de) 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
DE102004057494A1 (de) * 2004-11-29 2006-06-08 Siemens Ag Metallisierte Folie zur flächigen Kontaktierung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4064552A (en) * 1976-02-03 1977-12-20 Angelucci Thomas L Multilayer flexible printed circuit tape
SG78324A1 (en) * 1998-12-17 2001-02-20 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips-in-via and plating
DE102004018477B4 (de) * 2004-04-16 2008-08-21 Infineon Technologies Ag Halbleitermodul
DE102004030383A1 (de) * 2004-06-23 2006-01-12 Infineon Technologies Ag Bondfolie und Halbleiterbauteil mit Bondfolie sowie Verfahren zu deren Herstellung
TW200703606A (en) * 2005-07-15 2007-01-16 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3855693A (en) * 1973-04-18 1974-12-24 Honeywell Inf Systems Method for assembling microelectronic apparatus
US4783646A (en) * 1986-03-07 1988-11-08 Kabushiki Kaisha Toshiba Stolen article detection tag sheet, and method for manufacturing the same
US5744859A (en) * 1995-02-28 1998-04-28 Texas Instruments Incorporated Semiconductor device
DE19944518A1 (de) * 1999-09-16 2000-12-21 Infineon Technologies Ag Verfahren zum Auflöten eines integrierten Schaltkreises und Folienmaske hierfür
WO2003030247A2 (de) 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
DE102004057494A1 (de) * 2004-11-29 2006-06-08 Siemens Ag Metallisierte Folie zur flächigen Kontaktierung

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011026456A1 (de) * 2009-09-03 2011-03-10 Osram Opto Semiconductors Gmbh Optoelektronisches modul aufweisend zumindest einen ersten halbleiterkörper mit einer strahlungsaustrittsseite und einer isolationsschicht und verfahren zu dessen herstellung
CN102484186A (zh) * 2009-09-03 2012-05-30 欧司朗光电半导体有限公司 具有带有辐射出射侧和绝缘层的至少一个第一半导体本体的光电子模块及其制造方法
US8847247B2 (en) 2009-09-03 2014-09-30 Osram Opto Semiconductors Gmbh Optoelectronic module comprising at least one first semiconductor body having a radiation outlet side and an insulation layer and method for the production thereof
CN102484186B (zh) * 2009-09-03 2014-12-31 欧司朗光电半导体有限公司 具有带有辐射出射侧和绝缘层的至少一个第一半导体本体的光电子模块及其制造方法
US8723213B2 (en) 2010-02-18 2014-05-13 Lg Innotek Co., Ltd. Light emitting device and light emitting device package
US9537056B2 (en) 2010-02-18 2017-01-03 Lg Innotek Co., Ltd. Light emitting device
DE102011083627A1 (de) 2011-09-28 2013-03-28 Continental Automotive Gmbh Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat
DE102012012985A1 (de) 2012-06-29 2014-01-02 Karlsruher Institut für Technologie Verfahren zur Herstellung einer elektrischen Anordnung sowie elektrische Anordnung
WO2016150583A1 (en) * 2015-03-24 2016-09-29 Abb Technology Ag Power semiconductor device and power semiconductor module comprising a power semiconductor device
EP3343600A1 (de) * 2016-12-28 2018-07-04 Siemens Aktiengesellschaft Halbleitermodul mit einem ersten und einem zweiten verbindungselement zum verbinden eines halbleiterchips sowie herstellungsverfahren
WO2018121949A1 (de) * 2016-12-28 2018-07-05 Siemens Aktiengesellschaft Halbleitermodul mit einem ersten und einem zweiten verbindungselement zum verbinden eines halbleiterchips sowie herstellungsverfahren
US11837571B2 (en) 2016-12-28 2023-12-05 Siemens Aktiengesellschaft Semiconductor module comprising a first and second connecting element for connecting a semiconductor chip, and also production method

Also Published As

Publication number Publication date
WO2009034008A3 (de) 2009-11-26
WO2009034008A2 (de) 2009-03-19

Similar Documents

Publication Publication Date Title
DE102007043001A1 (de) Bandverfahren für elektronische Bauelemente, Module und LED-Anwendungen
EP1255299B1 (de) Leistungshalbleitermodul in Druckkontaktierung
DE102007057533B4 (de) Kühlkörper, Verfahren zur Herstellung eines Kühlkörpers und Leiterplatte mit Kühlkörper
DE102007027378B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE102007034491A1 (de) Modul mit elektronischem Bauelement zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, dessen Herstellung und Kontaktierung
EP2936556A1 (de) Elektronikmodul mit einer mit kunststoff umhüllten elektronische schaltung und verfahren zu dessen herstellung
DE102012111788A1 (de) Vorrichtung mit zwei Leistungshalbleiterchips und Verfahren für ihre Herstellung
DE102014213564A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102007032636B4 (de) Verfahren zur Herstellung einer dielektrischen Schicht für ein elektronisches Bauelement
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102008001414A1 (de) Substrat-Schaltungsmodul mit Bauteilen in mehreren Kontaktierungsebenen
DE102015101146B4 (de) Halbleitervorrichtung mit mehreren Kontaktclips, Multiclip-Verbindungselement und Verfahren zum Herstellen derselben
DE102008000842A1 (de) Verfahren zur Herstellung einer elektronischen Baugruppe
DE102015120745B4 (de) Chip-Schutzumhüllung und -verfahren
DE102011088218A1 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement
DE102006018765A1 (de) Leistungshalbleiterbauelement, Leistungshalbleiterbauteil sowie Verfahren zu deren Herstellung
DE102011101052A1 (de) Substrat mit elektrisch neutralem Bereich
EP2195832A1 (de) Verfahren zur herstellung und kontaktierung von elektronischen bauelementen mittels einer substratplatte, insbesondere dcb-keramik-substratplatte
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE102008002532A1 (de) Verfahren zur Herstellung einer elektronischen Baugruppe
DE102005061015A1 (de) Halbleiterbauteil mit einem vertikalen Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015115132B4 (de) Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur und Verfahren zu seiner Herstellung
EP3053192B1 (de) Schaltungsvorrichtung und verfahren zu deren herstellung
DE102019119233A1 (de) Selektive Beschichtung von Halbleitergehäuse-Leitungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120403