CN102484186A - 具有带有辐射出射侧和绝缘层的至少一个第一半导体本体的光电子模块及其制造方法 - Google Patents

具有带有辐射出射侧和绝缘层的至少一个第一半导体本体的光电子模块及其制造方法 Download PDF

Info

Publication number
CN102484186A
CN102484186A CN2010800394357A CN201080039435A CN102484186A CN 102484186 A CN102484186 A CN 102484186A CN 2010800394357 A CN2010800394357 A CN 2010800394357A CN 201080039435 A CN201080039435 A CN 201080039435A CN 102484186 A CN102484186 A CN 102484186A
Authority
CN
China
Prior art keywords
semiconductor body
insulating material
insulating barrier
optoelectronic module
supporting mass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800394357A
Other languages
English (en)
Other versions
CN102484186B (zh
Inventor
卡尔·魏德纳
拉尔夫·维尔特
阿克塞尔·卡尔滕巴赫尔
沃尔特·韦格莱特
贝恩德·巴克曼
奥利弗·武茨
扬·马费尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN102484186A publication Critical patent/CN102484186A/zh
Application granted granted Critical
Publication of CN102484186B publication Critical patent/CN102484186B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

本发明提出了一种光电子模块，其具有带有辐射出射侧(2a)的第一半导体本体(2)，在所述辐射出射侧上设置有电端子区域(21、22)。第一半导体本体(2)借助与辐射出射侧(2a)对置的侧设置在支承体(1)上。在支承体(1)上侧向地在第一半导体本体(2)旁设置有绝缘材料(3)，其构成喉部并且形状配合地邻接于半导体本体(2)。在第一半导体本体(2)和绝缘材料(3)上至少局部地设置有绝缘层(4)，在其上为了第一半导体本体(2)的平面接触而设置有平面导电结构，所述平面导电结构与电端子区域(21、22)导电地连接。此外，提出了一种用于制造这类光电子模块的方法。

Description

具有带有辐射出射侧和绝缘层的至少一个第一半导体本体的光电子模块及其制造方法
本专利申请要求德国专利申请102009039891.0的优先权，其公开内容通过引用并入本文。
本发明涉及一种具有至少一个第一半导体本体的光电子模块，所述第一半导体本体具有辐射出射侧、绝缘层和平面导电结构用于平面接触半导体本体。此外，本发明涉及一种制造光电子模块的方法。
例如从文献DE 10353679A1中已知一种具有被平面接触的半导体本体的器件。特别是该器件具有衬底、设置于衬底上的光电子半导体本体和绝缘层，其中绝缘层在衬底与光电子半导体本体至上引导。为了接触光电子半导体本体，以金属化部为形式的平面导电结构引向半导体本体的接触部位和衬底的带状导线。
在常规的平面接触技术中，在大多情况下绝缘层紧紧靠至于半导体本体的侧，因此绝缘层在半导体本体的侧面形成陡峭的侧腹，所述侧腹在制造方法中只能困难地曝光。此外，在半导体本体的侧面能够形成在绝缘层之下的空腔，其可能有害地影响器件的可靠性。
本发明所基于的目的在于提供改进的光电子模块，其特别是具有小的结构高度以及同时的高可靠性，并且此外特征在于简化的制造方法。
所述目的通过具有权利要求1所述特征的光电子模块及其借助权利要求10所述特征的制造方法来实现。模块和制造其方法的有利实施形式和优选改进方案是从属权利要求的内容。
根据本发明设有光电子模块，其具有带有辐射出射侧的至少一个第一半导体本体。在辐射出射侧上设置有至少一个电端子区域，其中第一半导体本体借助与辐射出射侧相对置的侧设置在支承体上。在支承体上，侧向地在第一半导体本体旁设置有绝缘材料，所述绝缘材料构成喉部(Kehle)，并且形状配合地邻接在半导体本体上。例如，在第一半导体本体和绝缘材料上至少局部地设置有绝缘层，其中在绝缘层上，为了第一半导体本体的平面接触而设置有至少一个平面导电结构，所述导电结构与第一半导体本体的电端子区域导电地连接。
通过半导体本体的平面接触有利地得到特别小的模块结构高度。因此，可以有利地提供紧凑的模块，其中可以将导电结构紧邻半导体本体来设置。
有利地，通过设置在半导体本体侧面上并且直接邻接在所述侧面上的绝缘材料，可以避免在绝缘层和支承体之间的空腔，由此有利地提高模块的可靠性。
此外，通过绝缘材料，特别是在半导体的侧面上可以避免绝缘层的陡峭的侧腹。例如，在制造模块的时候，绝缘层的陡峭的侧腹导致曝光工艺变得更困难，因此，会有害地影响模块的可靠性。尤其通过侧向于半导体本体地设置在绝缘层和支承体之间的绝缘材料，使得没有绝缘层的陡峭的侧腹产生，从而实现简化的制造以及模块的高可靠性。
绝缘材料特别是侧向地在第一半导体本体旁构成为喉部。特别是绝缘材料喉部状地并形状配合地设置在半导体本体上，因此在侧向地在第一半导体本体旁的区域中能够避免在绝缘材料和支承体之间的空腔。优选地，绝缘层直接设置在绝缘材料上，使得在绝缘材料和绝缘层之间不会构成空腔。因此，可以有利地改善模块的可靠性。
因此，光电子模块具有两个单独的绝缘部件，其至少局部地环绕第一半导体本体。特别是侧向地在第一半导体本体旁设置有绝缘材料。在绝缘材料上和优选直接在半导体本体上设置有绝缘层。
特别是可以如此电绝缘地构成半导体本体的关键侧表面。优选可以通过绝缘的双部件构造，即通过绝缘层以及通过绝缘材料，避免串扰、特别是所谓的“Cross-Talking(串扰)”。
在根据本发明的模块中，特别是在模块中产生空腔和/或空穴的危险明显地减少。此外，得到下面的优点：
-基于绝缘层简化的曝光工艺节省进程时间并且由此节省工艺成本，
-通过平滑的形貌和更好的曝光质量得到较高的产出，因为通过绝缘材料可以避免在半导体本体之间和侧向于半导体本体的间隙，
-通过清晰地轮廓和/或形貌，避免了可靠性问题，
-半导体本体的侧腹区域的3D可结构化性，
-半导体本体也在半导体本体侧区域中的高绝缘性，
-对于例如环境影响(“恶劣环境(Harsh Environment)”)的保护。
半导体本体优选是半导体芯片，特别优选发光二极管(LED)或激光二极管。特别优选地，半导体本体是薄膜半导体本体。薄膜半导体本体特别是在其制造中生长层脱落的半导体本体。
优选地，半导体本体具有发射辐射的有源层。有源层具有优选pn结、双异质结构、单量子阱结构(SQW，single quantum well)或多量子阱(MQW，multi quantum well)用于产生辐射。半导体本体优选基于氮化物、磷化物或砷化物化合物半导体。
在模块的优选扩展方案中，至少一个第二半导体本体在第一半导体本体旁设置在支承体上。在半导体本体之间的区域中，绝缘材料形状配合地邻接在半导体本体上。邻接在第一半导体本体和第二半导体本体的外侧上的绝缘材料分别构成为喉部，并且形状配合地邻接在半导体本体上。
因此，所述模块既可以用所谓的单芯片结构技术或也可以用多芯片阵列结构技术制成。特别是通过借助绝缘材料和绝缘层实现的双部件绝缘可以补偿不同半导体本体的不同厚度以及不同的半导体本体彼此之间的距离。例如，在支承体上可以设置多个半导体本体，其在半导体本体所发射的辐射的波长方面不同，并且因此发射不同的颜色。因此，模块可以根据相应的使用而装备有不同的半导体本体。特别是有利地实现了匹配于相应应用的灵活模块。
在光电子模块的另一优选扩展方案中，在第一半导体本体和第二半导体本体之间设置多个其他的半导体本体，其中绝缘材料分别在相邻的半导体本体之间的区域中形状配合地邻接在半导体本体上。
因此，在模块中可以有利地避免空腔和空穴，由此有利地提高了模块的可靠性。通过半导体本体绝缘的双部件结构可以将特别是不同厚度、大小和/或距离的半导体本体结合，在这里不会影响模块的可靠性，其中有利地不需要高开销的进程优化，因此使进程时间并且因此进程成本最小化。
在光电子模块的另一优选扩展方案中，绝缘材料和/或绝缘层对于从半导体本体发射的辐射或分别从半导体本体发射的辐射是透明的。从一个半导体本体或多个半导体本体发射的辐射可以通过绝缘层和绝缘材料耦合输出，而不会在这里遭受明显的光学损耗。
在光电子模块的另一优选扩展方案中，绝缘材料和/或绝缘层包括转换材料。优选地，在绝缘层和/或绝缘材料中的转换材料吸收至少部分的、从一个或多个半导体本体发射的辐射，并且再发射在其他的波长范围内的次级辐射。因此，模块发射混合辐射，其包括从一个或多个半导体本体发射的辐射和转换材料的次级辐射。优选地，例如可以产生发射白色色度坐标中的混合辐射的模块。
可替代地，在一个或多个半导体本体上，特别是在辐射出射侧上可以设置转换材料，其例如以薄片为形式。例如，这类的转换薄片可以分别粘贴在或借助丝网印刷方法施加在相应半导体本体的辐射出射侧上。
在此，半导体本体的辐射出射侧可以不具有绝缘材料和绝缘层。如果绝缘层构成为透明的，那么可替代地，辐射出射侧可以借助绝缘层覆盖。
在模块的优选扩展方案中，绝缘材料是UV稳定的。优选地，绝缘材料包括聚合物材料。特别优选地，绝缘层也包括聚合物材料。例如，绝缘材料可以包括硅酮，并且绝缘层可以是硅酮膜。
在模块的特别优选的扩展方案中，绝缘层是多功能膜，其提高至少一个其他的功能性，该其他功能性选自环境影响保护、UV保护、吸水保护、退化保护、温度影响保护和/或裂缝形成保护中选出。多功能膜作为“混合膜”或“多层”是技术人员已知的。
因此，有利地实现了对于模块的多个要求。特别是在这种情况下，绝缘层不只设置用于一个或多个半导体本体的绝缘，而是例如进一步实现了保护支承体上的半导体本体的功能。
为了第一半导体本体或多个半导体本体的平面接触，在绝缘层上设置有至少一个平面导电结构。所述多个或一个平面导电结构例如是构成为金属结构。平面导电结构，特别是半导体本体的平面接触，例如是本领域技术人员从文献DE10353679A1中已知的，并且因此在这里不会进一步地讨论。
如果在支承体上设置有多个半导体本体，那么其可以分别以平面导电结构彼此导电地连接。在这种情况下，平面导电结构也优选设置在绝缘层上，并且因此分别借助绝缘层与半导体本体电绝缘。
特别是平面导电结构分别与半导体本体的电端子区域导电地连接。在这里，绝缘层在半导体本体的电端子区域中分别具有凹部，平面导电结构分别引导通过该凹部。
根据本发明的制造光电子模块的方法包括特别是下面的步骤：
a)将第一半导体本体借助与辐射出射侧背离的侧设置在支承体上，
b)将绝缘材料侧向地第一半导体本体旁设置在支承体上，使得绝缘材料构成为喉部，并且形状配合地构成在半导体本体上。
c)接着，将绝缘层局部地施加在半导体本体和绝缘材料上，
d)接着，将至少一个平面导电结构施加在绝缘层上，用于第一半导体本体的电接触。
在将绝缘层施加在半导体本体之前，绝缘材料相应地侧向地半导体本体旁施加在支承体上。绝缘材料在这里施加为使得绝缘材料形成喉部，并且形状配合地邻接在半导体本体上。然后，在绝缘材料上施加绝缘层。因此，绝缘材料形成绝缘层的斜坡。通过半导体本体的借助两个部件的电绝缘，特别是借助绝缘材料和绝缘层，能够有利地避免空腔和陡峭的侧腹，因此有利地提高了模块的可靠性。
绝缘材料特别是模块的单独的部件。优选地，在与绝缘层的施加工艺独立的方法步骤中施加绝缘材料。
特别是为了半导体本体在支承体上的电绝缘而进行两阶段工艺。在第一步骤中，将绝缘材料施加，例如通过丝网印刷方法或模板印刷法。在第二步骤中，将绝缘层施加，例如借助层压工艺、模板印刷法或丝网印刷法、点胶(Dispens-)法或喷射法。
在方法的优选扩展方案中，在方法步骤a)中将至少一个第二半导体本体在第一半导体本体旁设置在支承体上，其中在方法步骤b)中绝缘材料在半导体本体之间的区域中形状配合地构成在半导体本体上，并且在第一半导体本体和第二半导体本体的外侧的绝缘材料构成为喉部，并且形状配合地构成在半导体本体上。
优选地，在方法步骤a)中在第一半导体本体和第二半导体本体之间设置有多个其他的半导体本体，其中绝缘材料分别在相邻的半导体本体之间的区域中在半导体本体上形状配合地构成。
借助半导体本体绝缘的两阶段工艺可以有利地将不同厚度、大小和距离的半导体本体容易地在支承体上结合为模块，在此高开销的进程优化不是必须的。特别是产生空腔或空穴的危险可以明显地减少。
将绝缘层施加到多个或一个半导体本体和绝缘材料上之后，将例如以金属结构为形式的至少一个平面导电结构或多个平面导电结构施加。
光电子模块和制造其方法的其他的特征、优点、优选的扩展方案和适宜性从下面结合附图1至3阐述的实施例得到。附图示出：
图1示出根据本发明的模块实施例的横截面示意图，
图2和3分别示出在制造方法中根据本发明的模块实施例的横截面示意图，以及
图4A和4B分别示出根据现有技术的模块实施例的横截面示意图。
相同的或同作用的构件分别设有相同的附图标记。示出的构件以及构件之间的大小关系不应视为合乎比例的。
在图1中示出光电子模块，其具有支承体1和多个设置于其上的半导体本体2。半导体本体2分别具有用于产生电磁辐射的发射辐射的有源层。例如，半导体本体2分别为半导体芯片，优选发光二极管(LED)或激光二极管。
半导体本体2在朝向支承体1的侧上分别具有接触面。尤其，半导体本体2通过接触面分别于例如设置在支承体1上的带状导线，或者与在该情况下具有导电材料的支承体1导电接触。
在半导体本体2的与支承体1背离的侧上分别设置有辐射出射侧2a。优选地，从有源层发射的大部分辐射通过辐射出射侧2a从相应的半导体本体2输出耦合。
在半导体本体2的辐射出射侧2a上分别设置电端子区域21、22。特别是电端子区域21、22分别设置在辐射出射侧2a的侧区域中，使得电端子区域21、22对于从半导体本体2发射的辐射不必是透明的。
优选地，电端子区域21、22可以彼此在辐射出射侧2a上连接。例如，电端子区域21、22框架状地、例如矩形地，设置在辐射出射侧2a上，使得在半导体本体2工作的时候产生电流扩展。
侧向地、在各个半导体本体2旁分别设置有绝缘材料3。特别是将绝缘材料3设置在相邻的半导体本体2之间，使得绝缘材料3在这些区域中形状配合地在各个半导体本体2上邻接。与外部半导体本体2的外侧邻接的绝缘材料3构成喉部，并且同样形状配合地设置在外部半导体本体2上。特别是优选地，绝缘材料3在这些外部区域中构成为斜坡。
因此，各个半导体本体2之间的区域借助绝缘材料3平坦化。特别是在半导体本体2之间的区域中，绝缘材料3的高度对应于相应的半导体本体2的高度。同样地，优选地，在半导体本体2外侧上的构成为喉部的绝缘材料3的最大高度对应于相应的半导体本体2的高度。
在半导体本体2上、特别是在辐射出射侧2a上、以及在绝缘材料3上，设置有绝缘层4。特别是绝缘层4也在支承体1上设置在环绕相应的半导体本体2或绝缘材料3的区域中。
在图1的实施例中，根据本发明的模块具有多个半导体本体2。可替代地，所述模块可以只具有一个设置在支承体1上的半导体本体2。在这种情况下，绝缘材料3在半导体本体2的所有侧面上构成为喉部，其中绝缘层4在喉部状的绝缘材料3上引导。
优选地，绝缘层4对于从半导体本体2发射的辐射是透明的，或至少是部分透明的，使得从半导体本体2发射的辐射可以在辐射出射侧2a从模块耦合输出。
可替代地，绝缘材料3和/或绝缘层4可以包括转换材料。转换材料吸收从相应的半导体本体2发射辐射的至少一部分，并且再发射次级辐射，所述次级辐射优选具有与从半导体本体2发射辐射的波长范围不同的波长范围。因此，可以有利地实现具有带有从各个半导体本体2发射的辐射和次级辐射的混合辐射的模块。因此例如可以实现发射白色光的模块。
绝缘材料3优选是UV稳定的。特别优选地，绝缘材料3和/或绝缘层4包括聚合材料。
绝缘层4优选是多功能膜，并且满足至少一个其他的功能性，该其他功能选自环境影响保护、UV保护、吸水保护、退化保护、温度影响保护和/或裂缝形成保护。
在图1的实施例中，除了电端子区域21、22，绝缘层4完全地覆盖半导体本体2的辐射出射侧2a。然而，可替代地，辐射出射侧2a可以分别至少在辐射出射的区域中不具有绝缘层4。在暴露的辐射出射侧2a情况下，可以例如将转换材料、例如转换薄片设置在辐射出射侧2a上。可替代地，转换材料例如可以借助丝网印刷施加在半导体本体2的暴露的辐射出射侧2a上。
用于半导体本体2的平面接触，在绝缘层4上设置有至少一个平面的导电结构，其与半导体本体2的电端子区域21、22导电地连接(未示出)。因此，半导体本体2优选借助相应的半导体本体2的朝向支承体1的侧上的接触面以及借助电端子区域21、22通过平面导电结构被导电接触。
在图1的实施例中，各个半导体本体2的电绝缘实现为双部件结构，特别是借助绝缘材料2和绝缘层4来实现，由此有利地可以避免习常规地出现的缺点。
此类的、常规出现的缺点特别是在图4A和4B中示出的。在图4A和4B中，与在图1中示出例子的区别是在半导体本体之间和在半导体本体2的侧区域上没有设置绝缘材料。
特别是，如图4a中示出，绝缘层4紧紧靠至于半导体本体2的侧面。因此，在半导体本体2的侧区域中产生绝缘层4的陡峭的侧腹5a。这些陡峭的侧腹5a特别是在随后的照相技术中引起曝光问题，所述照相技术习常规地在制造过程中使用。因此，会不利地影响模块的可靠性。
在图4B中示出另一常规的模块。在这种情况下，在绝缘层4和支承体1之间构成空腔5b。然而，这些会在绝缘层4和支承体1之间形成的空腔可能不利地造成对于模块可靠性的影响。
通过根据本发明的电绝缘的双部件结构能够有利地避免会影响模块可靠性的缺点。
在图2A至2C以及3A至3C中分别示出了在制造方法中的模块。在图2A和3A中，半导体本体2分别借助与辐射出射侧2a背离的侧设置在支承体1上。例如，半导体本体2借助粘贴层或焊剂装配在支承体1上。
然后，如在图2B和3B中示出，绝缘材料3侧向地在半导体本体旁设置在支承体1上。特别是绝缘材料3分别设置在相邻的半导体本体之间，使得绝缘材料3形状配合地邻接在半导体本体2上。因此，绝缘材料3填充半导体本体2之间的区域。
在外部半导体本体2的外侧上设置有绝缘材料，使得喉部形成。此外，在这些区域中绝缘材料3也形状配合地构成在半导体本体2上。例如，绝缘材料3在这些区域中构成斜坡。在半导体本体、支承体和绝缘材料3之间的区域中有利地避免了空腔。
接着，如图2C和3C中示出，绝缘层4至少局部地设置在半导体本体2和在绝缘材料3上。在图2C的实施例中，绝缘材料4仅仅局部地设置在辐射出射侧2a上，使得辐射出射侧至少在辐射出射中不具有绝缘层4。因此，半导体本体2的辐射出射侧2a例如可以分别具有事后施加的转换材料，例如转换薄片。
与在图2C中示出实施例的区别是在图3C中示出实施例中的绝缘层4完全地设置在半导体本体2的辐射出射侧2a上。特别是在图3C的实施例中，绝缘层4一件式地构成，并且其完全地覆盖半导体本体2以及绝缘材料3和支承体1。在这种情况下，绝缘层4对于从半导体本体2发射的辐射构成为透明的或者具有在绝缘层4中设置的转换材料。
特别是在这类模块的制造方法中，如在图2和3中实现，将两阶段工艺用于半导体本体2的绝缘。在第一步骤中，绝缘材料3施加在支承体1上。然后将绝缘层4施加在半导体本体2和绝缘材料3上。
例如，绝缘材料3借助丝网印刷或模板印刷法施加在支承体1上。绝缘层4优选是膜并且被层压。可替代地，绝缘层4可以借助丝网印刷或模板印刷法或点胶法或喷射法施加在半导体本体2、绝缘材料3和支承体1上。
借助两阶段工艺来绝缘半导体本体2可以有利地将不同厚度、大小和距离的半导体本体结合起来，不必使用高开销的优化程序方法。特别是可以明显地减少在绝缘层4和支承体1之间产生空腔或空穴的危险。
本发明不由于借助实施例的描述而限于其这些实施例，相反地，本发明包括任意新的特征以及特征的任意组合，这尤其包括在权利要求中的特征的任意组合，即使该特征或者该组合本身并未在权利要求或者实施例中明确说明。

Claims (15)

1.光电子模块，该光电子模块具有带有辐射出射侧(2a)的至少一个第一半导体本体(2)，在所述辐射出射侧上设置有至少一个电端子区域(21、22)，其中
-所述第一半导体本体(2)借助与所述辐射出射侧(2a)对置的侧设置在支承体(1)上，
-在所述支承体(1)上侧向地在所述第一半导体本体(2)旁设置有绝缘材料(3)，所述绝缘材料构成喉部并且形状配合地邻接于所述半导体本体(2)，
-在所述第一半导体本体(2)和所述绝缘材料(3)上至少局部地设置有绝缘层(4)，并且
-在所述绝缘层(4)上为了所述第一半导体本体(2)的平面接触，而设置有至少一个平面导电结构，所述平面导电结构与所述第一半导体本体(2)的所述电端子区域(21、22)导电地连接。
2.根据前一项权利要求所述的光电子模块，其中
-至少一个第二半导体本体(2)在所述第一半导体本体(2)旁设置在所述支承体(1)上，
-所述绝缘材料(3)在所述半导体本体(2)之间的区域中形状配合地邻接于所述半导体本体(2)，并且
-邻接于所述第一半导体本体(2)和所述第二半导体本体(2)的外侧的所述绝缘材料(3)分别构成喉部并且形状配合地邻接于所述半导体本体(2)。
3.根据权利要求2所述的光电子模块，其中
-在所述第一半导体本体(2)和所述第二半导体本体(2)之间设置有多个其他的半导体本体(2)，并且
-所述绝缘材料(3)分别在相邻的半导体本体(2)之间的区域中，形状配合地邻接在所述半导体本体(2)上。
4.根据前述权利要求之一所述的光电子模块，其中
所述绝缘材料(3)和/或所述绝缘层(4)包括转换材料。
5.根据前述权利要求之一所述的光电子模块，其中
所述绝缘材料(3)和/或所述绝缘层(4)是透明的。
6.根据前述权利要求之一所述的光电子模块，其中
所述绝缘材料(3)是UV稳定的。
7.根据前述权利要求之一所述的光电子模块，其中
所述绝缘材料(3)和/或所述绝缘层(4)包括聚合物材料。
8.根据前述权利要求之一所述的光电子模块，其中
所述辐射出射侧(2a)至少在辐射出射的区域中没有所述绝缘层(4)。
9.根据前述权利要求之一所述的光电子模块，其中
所述绝缘层(4)是多功能膜，并且至少满足一个其他的功能性，所述其他的功能性选自环境影响保护、UV保护、吸水保护、退化保护、温度影响保护和/或裂缝形成保护。
10.用于制造光电子模块的方法，该方法具有方法步骤：
A)将第一半导体本体(2)借助与辐射出射侧(2a)背离的侧设置在支承体(1)上，
B)将绝缘材料(3)侧向地在所述第一半导体本体(2)旁施加在所述支承体(1)上，使得所述绝缘材料(3)构成为喉部，并且形状配合地构成到所述半导体本体(2)上，
C)接着，将绝缘层(4)局部地施加在所述半导体本体(2)和所述绝缘材料(3)上，
D)接着，将至少一个平面导电结构施加在所述绝缘层(4)上，用于所述半导体本体(2)的电接触。
11.根据权利要求10所述的方法，其中
-在所述方法步骤A)中将至少一个第二半导体本体(2)在所述第一半导体本体(2)旁设置在所述支承体(1)上，并且
-在所述方法步骤B)中所述绝缘材料(3)在所述半导体本体(2)之间的区域中形状配合地构成在所述半导体本体(2)上，并且邻接于所述第一半导体本体(2)和所述第二半导体本体(2)的外侧的所述绝缘材料(3)构成为喉部并且形状配合地构成在所述半导体本体(2)上。
12.根据权利要求11所述的方法，其中
在所述方法步骤A)中在所述第一半导体本体(2)和所述第二半导体本体(2)之间设置有多个其他的半导体本体(2)，并且所述绝缘材料(3)分别在相邻的半导体本体(2)之间的区域中形状配合地构成在所述半导体本体(2)上。
13.根据前述权利要求10至12之一所述的方法，其中
所述方法步骤B)和/或所述方法步骤C)包括模板法或丝网印刷法。
14.根据前述权利要求10至13之一所述的方法，其中
所述方法步骤C)包括层压工艺。
15.根据前述权利要求10至13之一所述的方法，其中
所述方法步骤C)包括点胶法或喷射法。
CN201080039435.7A 2009-09-03 2010-08-06 具有带有辐射出射侧和绝缘层的至少一个第一半导体本体的光电子模块及其制造方法 Expired - Fee Related CN102484186B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009039891.0 2009-09-03
DE102009039891A DE102009039891A1 (de) 2009-09-03 2009-09-03 Optoelektronisches Modul aufweisend zumindest einen ersten Halbleiterkörper mit einer Strahlungsaustrittsseite und einer Isolationsschicht und Verfahren zu dessen Herstellung
PCT/DE2010/000944 WO2011026456A1 (de) 2009-09-03 2010-08-06 Optoelektronisches modul aufweisend zumindest einen ersten halbleiterkörper mit einer strahlungsaustrittsseite und einer isolationsschicht und verfahren zu dessen herstellung

Publications (2)

Publication Number Publication Date
CN102484186A true CN102484186A (zh) 2012-05-30
CN102484186B CN102484186B (zh) 2014-12-31

Family

ID=43297012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080039435.7A Expired - Fee Related CN102484186B (zh) 2009-09-03 2010-08-06 具有带有辐射出射侧和绝缘层的至少一个第一半导体本体的光电子模块及其制造方法

Country Status (7)

Country Link
US (1) US8847247B2 (zh)
EP (1) EP2474049B1 (zh)
JP (1) JP2013504185A (zh)
KR (1) KR20120079084A (zh)
CN (1) CN102484186B (zh)
DE (1) DE102009039891A1 (zh)
WO (1) WO2011026456A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013224600A1 (de) * 2013-11-29 2015-06-03 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102018106685A1 (de) 2018-03-21 2019-09-26 Osram Opto Semiconductors Gmbh Halbleiterlaser und projektor
DE102020119511A1 (de) 2020-07-23 2022-01-27 Ic-Haus Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1910761A (zh) * 2003-11-17 2007-02-07 奥斯兰姆奥普托半导体有限责任公司 用于led和其它光电模块的成本低廉的小型化的构造技术和连接技术
CN101253623A (zh) * 2005-08-30 2008-08-27 奥斯兰姆奥普托半导体有限责任公司 用于制造具有平面接触的半导体器件的方法以及半导体器件
DE102007043001A1 (de) * 2007-09-10 2009-03-12 Siemens Ag Bandverfahren für elektronische Bauelemente, Module und LED-Anwendungen
DE102008005497A1 (de) * 2008-01-22 2009-07-23 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements und eines Wafers
CN101523598A (zh) * 2006-09-27 2009-09-02 奥斯兰姆奥普托半导体有限责任公司 发光二极管装置及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177431A (ja) * 1992-12-09 1994-06-24 Oki Electric Ind Co Ltd 発光素子アレイ及びこれを用いた光プリントヘッド
JPH06338634A (ja) * 1993-05-28 1994-12-06 Victor Co Of Japan Ltd 半導体発光素子アレイ
JPH10107316A (ja) * 1996-10-01 1998-04-24 Toyoda Gosei Co Ltd ３族窒化物半導体発光素子
JPH1187778A (ja) * 1997-09-02 1999-03-30 Toshiba Corp 半導体発光素子、半導体発光装置およびその製造方法
JP3505374B2 (ja) * 1997-11-14 2004-03-08 三洋電機株式会社 発光部品
US6547249B2 (en) 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
TWI249148B (en) * 2004-04-13 2006-02-11 Epistar Corp Light-emitting device array having binding layer
JP2004195946A (ja) * 2002-12-20 2004-07-15 Kyocera Corp 光プリンタヘッド
JP2005047036A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 光プリンタヘッド
EP1700344B1 (en) * 2003-12-24 2016-03-02 Panasonic Intellectual Property Management Co., Ltd. Semiconductor light emitting device and lighting module
US7179670B2 (en) * 2004-03-05 2007-02-20 Gelcore, Llc Flip-chip light emitting diode device without sub-mount
US7535028B2 (en) * 2005-02-03 2009-05-19 Ac Led Lighting, L.Lc. Micro-LED based high voltage AC/DC indicator lamp
KR101047683B1 (ko) * 2005-05-17 2011-07-08 엘지이노텍 주식회사 와이어 본딩이 불필요한 발광소자 패키징 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1910761A (zh) * 2003-11-17 2007-02-07 奥斯兰姆奥普托半导体有限责任公司 用于led和其它光电模块的成本低廉的小型化的构造技术和连接技术
CN101253623A (zh) * 2005-08-30 2008-08-27 奥斯兰姆奥普托半导体有限责任公司 用于制造具有平面接触的半导体器件的方法以及半导体器件
CN101523598A (zh) * 2006-09-27 2009-09-02 奥斯兰姆奥普托半导体有限责任公司 发光二极管装置及其制造方法
DE102007043001A1 (de) * 2007-09-10 2009-03-12 Siemens Ag Bandverfahren für elektronische Bauelemente, Module und LED-Anwendungen
DE102008005497A1 (de) * 2008-01-22 2009-07-23 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements und eines Wafers

Also Published As

Publication number Publication date
JP2013504185A (ja) 2013-02-04
KR20120079084A (ko) 2012-07-11
US8847247B2 (en) 2014-09-30
WO2011026456A1 (de) 2011-03-10
EP2474049B1 (de) 2016-12-21
US20120235176A1 (en) 2012-09-20
EP2474049A1 (de) 2012-07-11
DE102009039891A1 (de) 2011-03-10
CN102484186B (zh) 2014-12-31

Similar Documents

Publication Publication Date Title
CN109937480B (zh) 多像素led部件和用于运行多像素led部件的方法
US8384096B2 (en) Semiconductor component with optically active regions which provides high optical output power, and method for producing same
CN102165588B (zh) 具有支承衬底和多个发射辐射的半导体器件的光电子模块及其制造方法
CN102265399B (zh) 光电子投影装置
KR101543333B1 (ko) 발광소자 패키지용 리드 프레임, 발광소자 패키지, 및 발광소자 패키지를 채용한 조명장치
CN102473814B (zh) 用于制造光电子半导体器件的方法和光电子半导体器件
CN110071202B (zh) 微型led元件以及图像显示元件
US8872330B2 (en) Thin-film semiconductor component and component assembly
CN101904005B (zh) 光电子器件和光电子器件的制造方法
CN111164753B (zh) 半导体装置及包括该半导体装置的前照灯
KR20180021514A (ko) 광원 모듈 및 이를 포함하는 백라이트 유닛
CN104685625A (zh) 光电子器件
KR101803874B1 (ko) 반도체 발광 소자를 이용한 차량용 램프 및 이의 제조방법
US20150303353A1 (en) Method for Producing an Optoelectronic Component and Optoelectronic Component Produced in Such a Way
KR101775428B1 (ko) 발광 소자 패키지 및 그 제조 방법
CN102484186B (zh) 具有带有辐射出射侧和绝缘层的至少一个第一半导体本体的光电子模块及其制造方法
KR20130062985A (ko) 복사 방출 소자 및 복사 방출 소자의 제조 방법
KR101852436B1 (ko) 반도체 발광 소자를 이용한 차량용 램프
US9728695B2 (en) Mount substrate and LED module with the same
CN102484171A (zh) 具有半导体本体、绝缘层和平面导电结构的光电子器件及其制造方法
WO2014032702A1 (en) Light-emitting device and method for manufacturing a light- emitting device
KR102413303B1 (ko) 반도체소자패키지
US20220262979A1 (en) Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip
US20220069184A1 (en) Semiconductor light emitting device and method for manufacturing the same
CN113763828B (zh) 显示结构及电子器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141231

CF01 Termination of patent right due to non-payment of annual fee