CN101523598A - 发光二极管装置及其制造方法 - Google Patents

发光二极管装置及其制造方法 Download PDF

Info

Publication number
CN101523598A
CN101523598A CNA2007800362960A CN200780036296A CN101523598A CN 101523598 A CN101523598 A CN 101523598A CN A2007800362960 A CNA2007800362960 A CN A2007800362960A CN 200780036296 A CN200780036296 A CN 200780036296A CN 101523598 A CN101523598 A CN 101523598A
Authority
CN
China
Prior art keywords
semiconductor multilayer
emitting diode
light
diode assembly
carrier body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800362960A
Other languages
English (en)
Other versions
CN101523598B (zh
Inventor
J·E·索格
S·格鲁伯
S·赫尔曼
B·哈恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN101523598A publication Critical patent/CN101523598A/zh
Application granted granted Critical
Publication of CN101523598B publication Critical patent/CN101523598B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01105—Rare earth metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种发光二极管装置，其具有多个半导体芯片，这些半导体芯片被设置用于从其正面(101)发射电磁辐射，且这些半导体芯片通过其与所述正面相对的背面(102)被固定在共同的载体本体(2)的第一主面(201)上，其中这些半导体芯片分别由无衬底的半导体层叠(1)构成，且在无辅助载体的情况下被固定在所述共同的载体本体上，本发明还涉及一种用于制造这种发光二极管装置的方法。

Description

发光二极管装置及其制造方法
本专利申请要求德国专利申请102006045691.2和102007021009.6的优先权，其公开内容被引用至此。
技术领域
本发明涉及一种发光二极管装置和一种用于制造这种发光二极管装置的方法。
背景技术
已知有如下的发光二极管装置，其中多个单独自封装的LED元件被设置在共同的载体上。对于很多应用来说，这种发光二极管装置的亮度不够，且亮度分布不够均匀。
对于其它公知的发光二极管装置而言，包括活性半导体层叠和生长衬底和/或辅助载体的各个LED芯片设置在共同的载体上。在安装这种LED芯片时，在各个半导体层叠之间保留有间隙。所述间隙例如由安装方法决定，例如在生长衬底和/或辅助载体侧面由有限的堆栈精度和/或粘合剂边缘决定。设置在辅助载体上的活性半导体层叠通常并不完全覆盖辅助载体，由此在活性半导体层叠之间间隙的大小进一步增加。这些间隙导致发光二极管装置的发光面中亮度减小的范围，且导致亮度分布不均匀。
发明内容
因此本发明的目的是，提出一种具有均匀亮度的发光二极管装置。
该目的通过一种根据权利要求1的发光二极管装置和通过一种根据权利要求33的用于制造发光二极管装置的方法得以实现。
发光二极管装置和该方法的有利的实施方式和改进的特征分别在从属权利要求中说明，这些从属权利要求的公开内容详见说明书。
根据本发明的发光二极管装置包括多个半导体芯片，这些半导体芯片被设置用于从其正面发射电磁辐射，且以其与正面相对的背面固定在共同的载体本体的第一主面上，其中半导体芯片分别由无衬底的半导体层叠构成，且在无辅助载体的情况下被固定在共同的载体本体上。
下面分别针对无衬底的半导体层叠所公开的实施方式优选涉及发光二极管装置的多个、特别优选所有的半导体层叠。如果未作另外说明或者是显而易见的，下面对发光二极管装置的构造和制造的所有说明都与以朝向载体本体的第一主面和朝向半导体层叠的正面的俯视的视角对其的观察有关。
术语“无衬底的半导体层叠”在当前情况下系指特别是外延生长的半导体层叠。然而对于外延生长必需的生长衬底从半导体层叠完全去除，或者其厚度至少大大地减小，从而特别是只有较薄的生长衬底剩余部分还保留在半导体层叠上。无衬底的半导体层叠优选也没有辅助载体，所述辅助载体以机械方式支撑所述无衬底的半导体层叠。无衬底的半导体层叠的厚度最好小于或等于20μm，优选小于或等于10μm，无衬底的半导体层叠的厚度例如约为6μm。
无衬底的半导体层叠适用于在注入电流时从其正面发射电磁辐射。为此，无衬底的半导体层叠优选包括pn结、双异质结构、单量子阱或多量子阱结构(MQW)用于产生辐射。术语“量子阱结构”在此并无量子化的尺度的含义。因此该术语此外包括量子槽、量子线和量子点以及这些结构的每一组合。例如对于MQW结构在出版文献WO 01/39282、US5,831,277、US 6,172,382 B1和US 5,684,309中有所记载，其公开内容就此而言被引用至此。
在其面向载体本体的与正面相对的背面上，半导体层叠优选包括反射层、例如金属层，其将至少一部分在半导体层叠中所产生的电磁辐射反射到该半导体层叠中。
同样优选的是，半导体层叠含有至少一个半导体层，该半导体层带有至少一个具有混合结构的面，这种混合结构在理想情况下导致光在半导体层叠中近乎各态历经的分布，也就是说，它具有尽可能各态历经的随机的散射特性。
无衬底的半导体层叠良好地近似为朗伯特(Lambert)表面辐射器，因此特别良好地适用于应用在探照灯中。
有利地，无衬底的半导体层叠彼此间具有小的间隔，从而实现发光二极管装置的特别均匀的亮度分布。特别是生长衬底和/或辅助载体在侧面不突出于半导体层叠。
然而例如，至少两个半导体层叠、优选地每两个彼此相邻的半导体层叠具有的间隔优选小于或等于100μm。特别优选的是，该间隔为50μm或者更小。因此特别优选地，两个相邻的半导体层叠的发射辐射的区域相互间距离分别为100μm或者更小，优选为50μm或者更小。
有利地，带有无衬底的半导体层叠的发光二极管装置还具有特别小的结构高度。在一种实施方式中，在半导体层叠的发射辐射的正面和载体本体的第一主面之间的间隔，特别是在半导体层叠正面和载体本体的第一主面之间的最大间隔，小于或等于50μm，优选小于或等于20μm，特别优选小于或等于10μm。
在一种有利实施方式中，半导体层叠通过固定层固定在载体本体上。固定层优选在载体本体上仅施加在半导体层叠的安装区域中。不同半导体层叠的安装区域不相交，也就是说，它们并不搭接。换句话说，每个固定层优选仅覆盖载体本体的第一主面的部分区域，且不与另一固定层搭接。
例如，半导体层叠的与正面相对的主面的面积和固定层的面积基本同样大。替代地，半导体层叠在侧面突出于固定层。换句话说，以朝向半导体层叠背面的俯视的视角观察，固定层例如覆盖背面的中间区域，而背面的边缘区域、特别是环形的边缘区域则无固定层。
固定层例如含有焊料，如AuSn或者由AuSn构成。
在另一有利的实施方式中，在载体本体的第一主面上设有至少一个阻挡框，该阻挡框至少部分地在侧面限制固定层。例如多个阻挡框通过载体上的桥接件来构造。换句话说，在载体本体上设有结构化的阻挡层，阻挡层具有从载体本体朝向半导体层叠的开口，这些开口被设置用于容纳固定层。替代地，阻挡框可以通过阻挡层中的凹陷来构造。
优选地，阻挡框完全包围固定层。特别优选每个固定层都被阻挡框完全包围。
有利地，固定层的横向伸展通过这种方式被限制。例如对于导电的固定层而言，因此显著减小了在相邻的半导体层叠之间电短路的风险，否则这种风险由于在半导体层叠之间的间隔小而是大的。
在另一有利的实施方式中，半导体层叠具有至少部分将其背面覆盖的电绝缘层。例如，以朝向背面的俯视的视角观察，电绝缘层覆盖背面的边缘区域、特别是环形的边缘区域，而中间区域被其空出。在一种实施方式中，电绝缘层被设置用于至少部分地在侧面限制固定层。特别优选的是，电绝缘层完全包围固定层。有利地，由此同时实现对固定层的侧面限制。替代地或附加地，可以设有另一电绝缘层，该电绝缘层至少部分地覆盖半导体层叠的一个或多个、特别是所有的边侧。例如，电绝缘层从半导体层叠的背面还经由其边侧伸展，并在那里形成该另一电绝缘层。有利地，该另一电绝缘层减小了pn结、双异质结构、单量子阱或多量子阱结构的短路风险。
在一种有利的实施方式中，半导体层叠为矩形或正方形。在另一有利的实施方式中，半导体层叠设置在载体本体上的矩形网格中。通过这种方式有利地实现矩形的发光面。利用设置在矩形网格中的矩形的或正方形的半导体层叠，实现特别均匀的亮度。例如，载体本体的空留区域、即未被半导体层叠覆盖而是位于半导体层叠之间的区域，在该实施方式中有利地特别小。
在另一实施方式中，矩形网格具有三行和三列。发光二极管装置在该实施方式中因此具有九个半导体层叠，这些半导体层叠并排地布置在三行和三列中。但发光二极管装置的半导体层叠的数量绝不局限于该数目。更确切地说，在不影响亮度均匀性和/或可靠性的情况下，发光二极管装置有利地可以包括任意数量的半导体层叠。
在另一有利的实施方式中，半导体层叠具有两个电接触区域，这些电接触区域适合于在其正面电接触。换句话说，半导体层叠通过电接触区域与其正面电连接。特别地，每个接触区域都包括电接触面，该电接触面设置在半导体层叠的正面上。有益的是，两个电接触区域中的第一电接触区域导电地与半导体层叠的正面连接，两个电接触区域中的第二电接触区域导电地与半导体层叠的背面连接。
有利地，对于在其正面上具有两个电接触区域的半导体层叠而言，省去载体本体上的设置在半导体层叠附近的电连接区域。在两个半导体层叠之间，因此不必留有用于电连接区域的位置。在该实施方式中，半导体层叠因此可以有利地相互特别紧邻地布置。由此有利地实现特别高的亮度和特别均匀的亮度分布。
如果多个半导体层叠分别具有两个电接触区域，其中这些电接触区域适用于在所述半导体层叠的正面电接触，则此外实现对半导体层叠的特别可靠的电接触。因此例如使接合线从一个半导体层叠伸展至相邻的半导体层叠就足够了，通过所述接合线进行电接触。有利地无需长的接合线，该长的接合线从一个半导体层叠经由相邻的半导体层叠伸展至载体本体。通过这种方式实现对相邻的半导体层叠的简单可靠的连线，从而发光二极管装置可以针对在载体本体上半导体层叠的布置和数量进行灵活设计。特别地，可实现具有多个半导体层叠的发光二极管装置，这些半导体层叠具有特别高的亮度和特别均匀的亮度分布。半导体层叠在此特别是并排地按行和列布置。
在另一有利的实施方式中，发光二极管装置具有用于电连接半导体层叠的电连接导体，该电连接导体包括导电层，所述导电层设置在载体本体的与第一主面相对的第二主面和半导体层叠之间。
例如，导电层位于载体本体的第一主面上，且部分地或者完全地覆盖该第一主面。例如，导电层的至少一部分布置在阻挡框的开口中。替代地或者附加地，阻挡框可以至少部分地布置在导电层上。
在该实施方式的一种改进中，固定层布置在导电层上。如果通过导电的固定层经由半导体层叠的背面电接触半导体层叠，则这尤其是有利的。在另一有利的实施方式中，载体具有多层结构。也就是说，载体本体从第一主面至第二主面具有多个层。在一种优选的实施方式中，电连接导体的导电层布置在载体本体的第一主面和第二主面之间。换句话说，导电层在载体内部伸展。电连接导体最好包括至少一个通孔，该通孔在导电层和第一主面之间建立导电连接。
优选地，电连接导体还包括另一导电层，该另一导电层布置在载体本体的第一主面上且与该通孔或这些通孔导电地连接。例如，通孔和/或该另一导电层的至少部分区域布置在半导体层叠的背面和导电层之间，使得半导体层叠的背面和导电层特别是导电地连接。
优选地，导电层和/或该另一导电层被结构化成特别是彼此电绝缘的部分区域。优选地，它包括各个印制导线。
利用在载体本体内部伸展的导电层，各个半导体层叠的特别灵活的电连线是可能的。例如，在敷设印制导线时，无需考虑半导体层叠，从而印制导线例如可以从半导体层叠下面穿过。由此例如实现对包括多个半导体层叠的发光二极管装置的特别简单的控制。特别地，发光二极管装置的半导体层叠的数量并不受限于必须考虑电连线的重要性。
在另一有利的实施方式中，半导体层叠具有凹处。该凹处从正面至背面经由半导体层叠的整个厚度延伸。例如，半导体层叠直至凹处具有矩形或正方形的形状。换句话说，矩形或正方形在凹处的区域中缺少一部分。凹处例如设置在矩形或正方形的边或第一角处。凹处例如具有扇形、三角形、矩形或正方形的形状。在一种有利的实施方式中，半导体层叠在矩形或正方形的第二角处具有电接触区域，该电接触区域适合于电接触半导体层叠的正面。在一种扩展方案中，第一和第二角彼此相邻。在另一实施方式中，第二角与第一角对角相对。
在另一有利的实施方式中，载体本体在凹处的区域中具有电连接区域。例如，以朝向载体本体第一主面的俯视的视角观察，导电层或面或者另一导电层或面的部分区域设置在凹处的区域中，并形成电连接区域。
电连接区域优选与半导体层叠的背面或者与多个半导体层叠的背面导电地连接。如果发光二极管装置具有带有在载体本体的第一和第二主面之间伸展的导电层的电连接导体，则电连接区域在一种实施方式中替代地或者附加地与在载体本体的第一和第二主面之间伸展的导电层导电地连接。
在另一有利的实施方式中，半导体层叠的正面和/或载体本体的第一主面至少部分地被电绝缘的覆盖层覆盖。
在一种有利的实施方式中，覆盖层至少部分地、特别是实际上完全地对于由半导体层叠在发光二极管装置工作中所发射的电磁辐射是透过的。
在另一有利的实施方式中，覆盖层含有荧光转换材料。荧光转换材料吸收至少一部分由半导体层叠在工作中所发射的电磁辐射(初级辐射)和本身又发射电磁辐射(次级辐射)，所述次级辐射通常具有不同于、特别是长于初级辐射的波长。
优选地，发光二极管装置发射出混合色的光，混合色的光包括来自半导体层叠的未转换的电磁辐射和来自荧光转换材料的已转换的电磁辐射。替代地也可以设想，发光二极管装置不发射混合光，而是荧光转换材料使得辐射的光谱分布偏移。荧光转换材料例如含有无机发光物质，例如石榴石发光物质，其特别是掺杂有一种或多种稀土。此外，还可以设想掺杂有稀土的碱土硫化物、硫酸盐(Thiogalate)、铝酸盐和/或原硅酸盐。在另一有利的实施方式中，覆盖层含有例如适用于吸收一部分由半导体层叠发射的光的颜料。
特别优选的是，发光二极管装置发射产生白色色觉的光。为此该发光二极管装置优选含有至少一个半导体层叠，该半导体层叠发射在蓝色和/或紫外的光谱范围内的电磁辐射，并且至少一个荧光转换材料将半导体层叠的至少一部分蓝色和/或紫外的辐射转换成波长较长的例如在黄色或橙色光谱范围内的电磁辐射。如果半导体层叠例如不发射或者不以足够的强度在蓝色光谱范围内发射，而是主要或者仅仅在紫外光谱范围内发射，则覆盖层优选含有另一荧光转换材料，该另一荧光转换材料适合于将紫外的辐射转换成蓝光。然而替代地，单色或多色发光二极管装置也是可能的，其含有发射红色、绿色、黄色或蓝色的光的至少一个半导体层叠。
在一种有利的实施方式中，覆盖层可以至少部分地空出电接触区域和/或电连接区域。为了实现此点，至少部分地从电接触区域和/或电连接区域去除覆盖层，这例如可以通过激光烧蚀来进行。替代地也可以以结构化的方式施加所述覆盖层，例如穿过掩模，该掩模在制造覆盖层期间至少部分地覆盖电接触区域和/或电连接区域。
在一种特别有利的实施方式中，在覆盖层的背离载体本体的侧设置电接触层。电接触层优选覆盖被覆盖层空出的电接触区域和/或电连接区域，且特别是与其导电地连接。在一种实施方式中，电接触层例如被结构化成特别是彼此电绝缘的诸如印制导线的部分区域。例如电接触层使两个电接触区域、一个电接触区域与一个电连接区域和/或两个电连接区域相互导电地连接。优选地，接触层仅在边缘区域覆盖半导体层叠，例如接触层仅覆盖第一和/或第二电接触区域。
有利地，利用电接触层实现对半导体层叠的特别节省空间的接触，从而发光二极管装置可以有利地具有特别小的结构高度。
在另一实施方式中，半导体层叠具有两个接触区域，这两个接触区域适用于在其面向载体本体的背面上电接触。特别地，每个接触区域都包括布置在半导体层叠背面上的电接触面。类似于具有两个适用于在正面上电接触的接触区域的实施方式，最好使两个电接触区域中的第一电接触区域导电地与半导体层叠的正面连接，且使两个电接触区域中的第二电接触区域导电地与半导体层叠的背面连接。
有利地，对于在其背面上具有两个电接触面的半导体层叠而言，省去在半导体本体的正面上的接合线和电接触层，这例如可能减小亮度和/或影响亮度均匀性。换言之，对半导体本体的电接触已经在安装在载体本体上时实现。
如果通过固定层建立与载体本体的连接，则给布置在半导体层叠背面上的两个接触面中的每个接触面都最好分配单独的固定层。
在根据本发明的用于制造发光二极管装置的方法中，提供带有多个安装区域的载体本体，其中这些安装区域以朝向载体本体的第一主面的俯视的视角观察并排地布置，同时地或顺序地在每个安装区域中：
-在载体本体的第一主面上构造固定层；
-将被设置用于从其正面发射电磁辐射的半导体芯片置于固定层上，使得其正面背离固定层；
-在固定层上使半导体芯片对齐；
-通过固定层建立在半导体芯片和载体本体之间的机械稳定的连接，其中半导体芯片由无衬底的半导体层叠构成，且在半导体层叠和载体衬底之间未设置辅助载体。
例如，在半导体层叠与固定层接触之前或之后，固定层以液态形式施加在载体本体上，和/或被熔化或以其它方式液化。
半导体层叠的对齐优选地在液态固定层上进行。在一种有利的实施方式中，半导体层叠自主地在固定层上对齐，而该固定层以液态存在。优选半导体层叠在中心在液态固定层上对齐。在未作特定说明的情况下，认为此点基于液态固定层的表面应力和/或基于粘附力来实现。在中心对齐时，以朝向第一主面的俯视的视角观察，半导体层叠和固定层的重心的投影在对齐之后基本上位于同一位置。
半导体层叠的特别良好的对齐有利地在如下实施方式中实现，即其中该方法包括在载体本体上制造阻挡框。固定层优选地在阻挡框的开口中制得，从而固定层的横向伸展至少部分地被阻挡框限制。优选地，阻挡框完全包围固定层。特别地，该阻挡框减小了液态固定层从安装区域中流出的风险。开口优选具有圆形的、矩形的或正方形的横截面。有利地由此实现在安装区域中固定层的位置和形状的良好可再现性。
在该方法的另一有利的实施方式中，在将半导体层叠置于固定层上之前，在半导体层叠背面的边缘区域上制造钝化层。例如，半导体层叠的和钝化层的表面特性彼此不同。在一种实施方式中，固定层将半导体层叠背面润湿，而不将钝化层润湿。由此有利地进一步改善了半导体层叠在固定层上的对齐。
在半导体层叠和载体本体之间的机械稳定的连接例如通过固定层的凝固来产生，即通过由液态聚集状态到固态聚集状态的过渡来产生，例如在具有焊剂的固定层的情况下。替代地，这种连接通过固定层的硬化来产生，例如在该固定层具有粘合剂的情况下。
在该方法的另一优选的实施方式中，在半导体本体中产生凹处。这特别是在将半导体本体置于固定层上之前进行。凹处例如可以借助于锯切方法(例如使用金刚石锯片)来产生或者借助于蚀刻方法(湿化学蚀刻和/或干蚀刻)来产生，其中，在锯切方法中从半导体本体锯掉一部分。优选地，凹处通过激光切割(也称为“激光切割(laser dicing)”)、即通过使用激光辐射分离半导体本体的一部分来产生。例如，从最初矩形的或正方形的半导体本体去掉一角。
在该方法的一种有利的实施方式中，提供带有电连接区域的载体本体，该电连接区域在半导体层叠对齐之后与凹处搭接，使得在对齐之后凹处至少部分地位于电连接区域之上。
附图说明
本发明的其它优点和有利的实施方式与改进由下面结合图1A至5所述的实施例得到。
图中示出：
图1A至1C为用于制造根据第一实施例的发光二极管装置的方法的不同阶段的示意性剖视图；
图2为根据第二实施例的发光二极管装置的片断的示意性剖视图；
图3为根据第三实施例的发光二极管装置的片断的示意性剖视图；
图4A为根据第三实施例的发光二极管装置的示意性俯视图；
图4B为根据图4A实施例的发光二极管装置的变型的示意性俯视图；
图5为根据第四实施例的发光二极管装置的片断的示意性剖视图；和
图6为根据第五实施例的发光二极管装置的片断的示意性剖视图。
具体实施方式
图中相同的或相同作用的组成部分分别有相同的附图标记。所示元件及其相互间的大小关系原则上不能视为按比例的，更确切地说，各个元件(例如层和/或间隔)，为了更好地示出和/或为了更好地理解，被夸张地放大地或者增厚地示出。
就用于制造根据第一实施例的发光二极管装置的方法而言，首先提供载体本体2(见图1A)。当前，载体本体是印制电路板(印制电路板(printed circuit board)，PCB)。但也可以考虑其它载体本体。例如可以替代地使用具有塑料材料、玻璃、陶瓷材料或金属的板作为载体本体。
接下来在载体本体2的第一主面201上、即在载体本体2的与载体本体2的主要延展面至少基本平行的面之一上构造多个固定层3。每个固定层3都完全设置在载体本体2的安装区域230内。这些安装区域230不相交，也即并不搭接。各个固定层3也不相互接触，也不搭接。例如，固定层3含有焊料，例如Sn、AgSn或AuSn，并与电连接导体的印制导线(未示出)导电地连接，所述电连接导体被设置用于电接触半导体层叠。印制导线特别是电连接导体的导电层9的部分区域，所述导电层9在载体本体2的第一主面201上被构造。导电层9的层厚优选小于或等于20μm，特别优选小于或等于2μm。
在接下来的方法步骤中，在每个固定层3上分别设置无衬底的半导体层叠1。例如为此采用拾放(pick and place)方法。例如，在至少一个中间载体上、例如在蓝宝石衬底或者薄膜上提供半导体层叠1，从该蓝宝石衬底或者薄膜分离，并且(在分离之前或之后)放置到固定层3上。作为薄膜，例如所谓的紫外(UV)释放薄膜或者所谓的热释放薄膜是合适的。就紫外释放薄膜或热释放薄膜而言，特别是在用紫外辐射照射紫外释放薄膜之后易于使得半导体层叠1与紫外光释放薄膜分离，或者在热释放薄膜被加热之后易于使得半导体层叠1与热释放薄膜分离。例如在照射或加热之后，半导体层叠1在薄膜上的粘着减小。如果在该方法中使用紫外释放薄膜或热释放薄膜作为中间载体，则该方法优选包括如下方法步骤，即在分离半导体层叠1之前，用紫外辐射照射紫外释放薄膜或者将热释放薄膜加热。
无衬底的半导体层叠1被设置用于从其正面101发射电磁辐射。为此无衬底的半导体层叠1包括活性层110，该活性层110在当前具有量子阱结构。半导体层叠1例如基于III/V化合物半导体材料(如氮化物化合物半导体材料)或者基于II-VI半导体材料。
III/V化合物半导体材料具有第三主族的至少一种元素(例如Al、Ga、In)和第五主族的元素(例如B、N、P、As)。概念“III/V化合物半导体材料”特别是包括二元、三元或四元化合物的群，这些化合物含有第三主族的至少一种元素和第五主族的至少一种元素，特别是氮化物和磷化物化合物半导体。这种二元、三元或四元化合物此外可以例如具有一种或多种掺杂物质以及附加的组成部分。
相应地，II/VI化合物半导体材料具有：第二主族的至少一种元素(例如Be、Mg、Ca、Sr)和第六主族的元素(例如O、S、Se)。II/VI化合物半导体材料特别是包括二元、三元或四元化合物，这些化合物包括第二主族的至少一种元素和第六主族的至少一种元素。这种二元、三元或四元化合物此外可以例如具有一种或多种掺杂物质以及附加的组成部分。属于II/VI化合物半导体材料的例如有：ZnO、ZnMgO、CdS、ZnCdS、MgBeO。
在这方面，“基于氮化物化合物半导体材料”意味着，半导体层叠1或者其中至少一层包括氮化物III化合物半导体材料，优选为AlnGamIn1-n-m，其中0≤n≤1，0≤m≤1且n+m≤1。在此，该材料不必强制地具有按照上述公式的数学上精确的成分。更确切地说，该材料可以具有一种或多种掺杂物质以及附加的组成部分。然而为简单起见，上述公式只含有晶格的主要组成部分，即使这些组成部分可以部分地用少量其它物质来代替。
半导体层叠1例如在其背面102上、即在基本平行于其主要延展面伸展的与发射辐射的正面101相对的面上，包括金属层150。金属层150含有金属，例如Ag，或者由其构成。优选地，金属层150包括与正面101相邻的由Ag构成的层和背离正面101的层，该背离正面101的层是固定层3的焊料的扩散阻挡层且特别是含有TiWN和/或Ti/Pt或者由TiWN和/或Ti/Pt构成。金属层150的层厚的值例如小于或等于5μm，优选小于或等于2μm，优选地，金属层150的层厚约为1μm。
金属层150促成在半导体层叠1和固定层3之间特别良好的粘着，例如金属层150或者至少其背离半导体层叠1的面可特别良好地被固定层3的焊料润湿。此外，金属层150、特别是与正面101相邻的层尤其具有良好的反射特性。由活性层110在工作中在金属层150的方向发射的至少一部分辐射被金属层150在正面101的方向反射，使得对于具有金属层150的半导体层叠1而言有利地提高了半导体层叠1的正面101的辐射发射。金属层150因此当前此外是反射层。
半导体层叠1借助外延生长方法在生长衬底上制得，其中半导体层叠1的背面102通常背离生长衬底。然而生长衬底例如采用激光剥离方法(Laser-liftoff，LLO)从半导体层叠去除。替代地，半导体层叠1也还可以具有生长衬底的特别薄的余下部分。与生长衬底被去除的通常的半导体本体相反，在半导体层叠的背面102上并未设置辅助载体。
半导体层叠1的垂直于其主要延展面测得的厚度例如小于或等于20μm，特别是小于或等于10μm，在当前该厚度约为6μm。
在载体本体2的第一主面201和半导体层叠1的正面101之间的间隔H因此例如小于或等于25μm，优选小于或等于15μm，在当前该间隔约为10μm。
在载体本体2的第一主面201的俯视图中，相邻的半导体层叠1相互间的间隔D小于或等于100μm。在本实施例中，该间隔D约为50μm。
为了在载体本体2上对齐半导体层叠1，固定层3当前同时通过施加热而被熔化。
在每个安装区域230中，半导体层叠1在中心在相应的熔化的固定层3上对齐。在未作特定说明的情况下，所述对齐通过熔化的固定层3的表面应力和通过在金属层150和固定层3之间的粘附力来促成。半导体层叠1的小的厚度以及小的重量特别是可以在熔化的固定层3实现自主地对齐，其中所述半导体层叠1没有衬底或者只有薄的衬底，并且不固定在单独的辅助载体上。
接下来，固定层3再次冷却。在此，在每个安装区域230中，固定层3凝固，因此产生在半导体层叠1的金属层150和载体本体2之间的内连接。在此，无衬底的半导体层叠1与载体本体2在机械方面变稳定，当前也导电地连接。
替代于具有焊料的固定层，固定层3例如也可以具有粘合剂。粘合剂、特别是环氧树脂基的粘合剂，例如可通过利用例如在红外的和/或紫外的光谱范围内的电磁辐射照射和/或通过加热而硬化。
具有粘合剂的固定层3例如可以以液体的形式施加在载体本体2上。在放置半导体层叠1且半导体层叠1在中心在安装区域230中的粘合剂层3上对齐之后，类似于上述方法步骤，对粘合剂进行硬化。此点例如可以通过利用电磁辐射的照射来实现。优选地，载体本体2对于用于硬化粘合剂的电磁辐射而言至少部分是可穿透的。在本实施方式中例如使用如下载体本体2，即所述载体是塑料板或玻璃板。如果不设置半导体本体1通过载体2的电接触，则这种实施方式尤其是合适的。
固定层3和载体本体2在扩展方案中对于由半导体本体1在工作中所发射的辐射而言至少部分是可穿透的。在该扩展方案中，发光二极管装置优选地被设置用于通过载体本体2发射。
在另一扩展方案中，粘合剂被设置用于使得半导体本体1与载体本体2的电连接导体电接触。例如，特别是可以热的方式和/或借助于紫外辐射激活的用导电颗粒所填充的粘合剂、特别是环氧树脂粘合剂适合于此。特别是涉及填充有Ag颗粒的粘合剂。
在一种扩展方案中，导电颗粒的颗粒大小小于或等于10μm，优选小于或等于5μm，特别优选小于或等于2μm。有利的是，通过这种方式，尽管半导体层叠1的横向间隔小，但电短路的危险也微小。同时，有利地实现了半导体层叠1与载体本体2的高的平行性。
根据在图2中所示的第二实施例的发光二极管装置相比于根据图1C的第一实施例的发光二极管装置具有阻挡层8，该阻挡层8设置在载体本体2的第一主面201上。
阻挡层8被结构化，从而它在每个安装区域中都是带有开口80的阻挡框，以朝向第一主面201的俯视的视角观察，固定层3设置在所述开口80中。在从载体本体2至半导体层叠1的方向上，固定层3突出于阻挡层8。有利地，这些开口80限制了固定层3在其主要延展面上的扩展。因此液态的、特别是熔化的固定层3不会从安装区域230中流出。特别是对于导电的固定层3而言，减小了相邻的固定层3可能接触的危险，进而减小了它们之间的短路的危险，其中在一般情况下由于半导体层叠1之间的间隔D小，所述危险大。以朝向第一主面201的俯视的视角观察，阻挡框8的开口80确定固定层3的位置，即使固定层3以液态形式存在。
此外，利用通过阻挡框8横向限制固定层3可以实现：半导体层叠1以朝向载体本体2的第一主面201的俯视的视角观察在侧面突出于固定层3。因此，尽管在相邻的半导体层叠1之间的小的间隔D，仍可实现在相邻的固定层3之间的较大的间隔。在两个固定层3之间保留有载体本体2的区域240，在该区域240中，载体本体2以朝向其第一主面201的俯视的视角观察未被固定层3覆盖。但区域240最好至少部分地被至少一个半导体层叠1覆盖。
尽管在相邻的半导体层叠1之间的小的间隔D，区域240有利地仍平行于载体本体2的主要延展面有伸展，该伸展足够大，以致于例如印制导线能够在该区域240中被敷设。印制导线例如设置在阻挡层8和载体本体2之间。然而印制导线有利地被固定层3相间隔，从而不产生电短路。
对于根据第二实施例的每个半导体层叠1而言，另外使得半导体层叠1的背面102的环形的边缘区域用绝缘层7覆盖，即用电绝缘的层覆盖。绝缘层7例如是钝化层。绝缘层7优选具有氧化硅如SiO2、氮化硅如Si3N4和/或双苯并环丁烯(BCB)，或者由这些材料中的至少一种构成。绝缘层7可以是非晶的或多晶的，或者既有非晶成分又有多晶成分。
在本实施例中，绝缘层7还经过半导体层叠1的边侧103延伸。因此绝缘层7减小了例如短路的危险，例如在两个相邻的半导体层叠1接触的情况下。
半导体层叠1的电接触在第二实施例中从半导体层叠1的正面101进行。为此对于每个半导体层叠1而言在与正面101相邻的n接触层120上设置第一电接触区域4，例如接合焊盘(Bond-Pad)。第二接触区域5从半导体层叠1的正面101延伸穿过n接触层120、活性层110和p侧的载流子限制层(限流层(confinement layer))130，并以钝化层500相对这些层电绝缘。第二接触区域5延伸至半导体层叠1的与其背面102相邻的p侧(p-seitig)的电流扩展层140。第一接触区域4因此被设置用于在n侧电接触半导体层叠1，第二接触区域5被设置用于在p侧电接触半导体层叠1。
接合线(Bond-Draht)6使得第二接触区域5的设置在第一半导体层叠1的正面101上的接触面与相邻于第一半导体层叠1的第二半导体层叠1的第一接触区域4连接。如此连接的半导体层叠1因此串联连接。
对于至少一个设置在发光二极管装置的边缘上的半导体层叠1而言，第一接触区域4例如与载体本体2上的电连接部位(例如通过接合线6)导电地连接。对于至少一个设置在发光二极管装置的边缘上的其它半导体层叠1而言，第二接触区域5例如与载体本体2上的另一电连接部位例如同样通过接合线6导电地连接。
在根据图3的第三实施例中，半导体层叠1同样分别具有第一接触区域4，该第一接触区域4如上所述设置在半导体层叠1的发射辐射的正面101上。
然而与图2的实施例相比，在该实施例中，在载体本体2的第一主面201和半导体层叠1之间设有电连接导体的导电层9，所述导电层例如沉积在载体本体2上。导电层9例如包括金属，且被结构化成彼此电绝缘的部分区域，如印制导线，通过这些部分区域电接触半导体层叠的背面102。
导电层9优选具有Au和/或Ag。特别优选的是，导电层9具有多层结构。例如，导电层具有：与载体本体2相邻的第一层，该第一层具有Cu或者由Cu构成；第二层，该第二层在远离载体本体2的方向上跟随第一层，且优选具有Ni或者由Ni构成；以及随后的背离载体2的第三层，其具有Au和/或Ag或者由Au和/或Ag构成。第一层和/或第二层可以用具有W或者由W构成的层来代替。在一种改进中，第一层以电镀的方式被增强。第二层例如是迁移截止层。第三层例如用作保护和/或接触层。
阻挡框8当前在每个安装区域230中部分地施加在导电层9上，且在其他位置设置在载体本体2的被导电层9空出的区域上。
如同在前述实施例中那样，以朝向第一主面201的俯视的视角观察，固定层3设置在阻挡框8的开口80中。因此同样在该实施例中，以朝向载体本体2的第一主面201的俯视的视角观察，每个固定层3被阻挡框8完全包围。
然而与前述实施例不同，固定层3设置在导电层9上，且在导电层9和半导体层叠1之间产生电接触。
此外，例如包括焊料的固定层3特别良好地将导电的且特别是金属的层9润湿。这引起在固定层3和载体本体2之间的改善的粘着，使得实现半导体层叠1与载体2的特别稳定的机械固定。
电绝缘层10覆盖半导体层叠1的正面101，且当前经由其边侧103伸展至导电层9，伸展至阻挡层8，和/或伸展至载体本体2的第一主面201。
电绝缘层10对于由半导体层叠1在工作中发射的电磁辐射优选实际上是可穿透的。替代地，电绝缘层10可以含有荧光转换材料11，例如掺杂以铈(Cer)的钇-铝-石榴石-发光物质(YAG:Ce)。覆盖层10的该实施方式例如在图3的左侧区域中示出。
荧光转换材料吸收至少一部分由半导体层叠1发射的电磁辐射，且受所述吸收激励，甚至发射荧光或磷光辐射，其优选具有比所吸收的初级辐射更长的波长。
覆盖层10具有开口14。在开口14的区域中，覆盖层10并不覆盖电接触区域4或导电层9。例如，覆盖层10作为闭合的面，换句话说作为简单相连接的区，被施加到半导体层叠1和载体本体2上，接下来在开口14的区域中例如通过激光烧蚀又被去除。
导电层9的被覆盖层10空出的部位90是电连接区域，其被设置用于从半导体层叠1的背面电接触半导体层叠1。
至少一些电连接区域90设置在半导体层叠1的凹处1000的区域中。在凹处1000的区域中，在两个相邻的半导体层叠1之间的间隔变大，从而有利地提供了用于可靠电接触的足够的面积。然而在边侧103的不涉及凹处的区域中，相邻的半导体层叠1有利地具有小的间隔D，该间隔D例如约为50μm。凹处1000因此有利地不影响或者仅仅略微影响发光二极管装置的亮度分布的均匀性。
在电绝缘的覆盖层10上设置带有多个彼此电绝缘的印制导线12的电接触层。在图3的实施例中，印制导线12从第一半导体层叠1的第一接触区域4延伸至电连接区域90，相邻的第二半导体层叠1在其背面102与电连接区域90电接触。由此实现两个相邻的半导体层叠1的串联连接。
印制导线12例如通过利用导电材料的蒸发或溅射工艺制得，所述导电材料特别是含有金属或透明导电氧化物(TCO，transparent conductingoxide)。所述蒸发或溅射例如通过掩模来进行。掩模可以是阴影掩模，或者通过光刻步骤在电绝缘的覆盖层10上制得。
替代地，印制导线12也可以借助于印刷方法，例如喷墨印刷方法、丝网印刷方法或塞印方法(Tampon-Druckverfahren)，利用导电膏或导电液体制得。导电膏或导电液体特别是含有导电颗粒，所述导电颗粒的颗粒大小例如小于或等于10μm，优选小于或等于5μm，特别优选小于或等于2μm。
印制导线12垂直于载体本体2的第一主面201具有与根据图2的实施例的特别是弯曲的接合线6相比小得多的伸展。在根据图3的本实施例中，发光二极管装置因此有利地特别扁平，或者换句话说，它的结构高度特别低。
如同前述实施例一样，在该实施例中，以朝向载体本体2的第一主面201的俯视的视角观察，半导体层叠1设置在矩形网格中。以朝向载体2的第一主面201的俯视的视角观察，在图4A中示出发光二极管装置的片断。根据图4A的发光二极管装置包括九个设置成三行三列的半导体层叠1。
以朝向其正面101的俯视的视角观察，每个半导体层叠1都基本呈矩形，当前为正方形，且具有设置在半导体层叠1的角处的凹处1000。此外，每个半导体层叠1都具有设置在与凹处1000呈对角的角处的电接触区域4。
在该实施例中，以行布置的半导体层叠1以相同的取向并排固定在载体本体2上。在在垂直于行的列中彼此相邻的半导体层叠1分别相对旋转90度，从而半导体层叠1的凹处1000相邻于在相同列中相邻的半导体层叠1的电接触区域4。换句话说，在这些列中，半导体层叠1的凹处1000和在该列中相邻的半导体层叠1的接触区域4分别彼此相向。凹处1000与相邻的接触区域4通过当前沿着列的方向伸展的电印制导线12导电地连接。以列布置的半导体层叠1因此串联连接。
半导体层叠1的设置在第一行或最后一行中的电接触区域4或者电连接区域90通过印制导线12与驱动电路(未示出)连接，所述驱动电路当前也设置在共同的载体本体2上并被设置用于控制半导体层叠1。
在该实施方式的一种变型中，不仅以行布置的半导体层叠1以相同的取向固定在载体本体2上，而且在列中相邻的半导体层叠1以相同的取向固定在载体本体2上。发光二极管装置的该变型在图4B中示出。在该实施例中，发光二极管装置例如包括在矩形网格中的半导体层叠，该矩形网格具有多于三个的行和多于三个的列。
在图4B的变型中，例如两个半导体层叠1以如下方式串联连接，即接合线6或电印制导线12从第一半导体层叠1的凹处1000延伸至在矩形网格的对角线的方向上相邻的半导体层叠1的第一接触区域4。例如，电印制导线12沿着矩形网格的该对角线伸展。
如在根据图5的第四实施例中，如果为发光二极管装置使用具有多层结构的载体本体2，则各个半导体层叠1的特别灵活的连线是可能的。
在根据图5的实施例中，载体本体2具有用于电接触半导体层叠1的电连接导体，该电连接导体包括结构化的导电层210，该导电层210在第一主面201和第二主面202之间伸展，因此特别是在载体2内部伸展。电连接导体还包括通孔(Durchkontaktierung)220，其部分地从导电层210伸展至载体本体2的第一主面201。例如，载体本体2的至少一个安全区域230具有这种通孔220。优选地，多个安装区域230、特别是每个安装区域230都分别具有通孔220。
电连接导体的另一导电层9设置在阻挡框8的开口80中。另一导电层9的设置在开口80中的部分区域通过阻挡框彼此电绝缘，且分别与通孔220导电地连接。载体本体2例如是多层的陶瓷载体。多层的陶瓷载体本体例如通过对多个陶瓷层和至少对结构化的导电层210的共同烧结而制得。
在该实施方式中，例如每个半导体层叠1都单独地被控制。因此有利地实现了对亮度的特别精确的调节。例如，不同半导体层叠1的明亮和/或色觉的偏差可以通过适当的电控制如脉冲式供电来补偿，这种电控制对于本领域技术人员已公知，因此在这里不予以详细阐述。根据该实施例的发光二极管装置因此已产生特别均匀的色觉，且具有特别均匀的亮度。
在图6中示出发光二极管装置的第五实施例的示意性横剖视图。第一接触区域4和第二接触区域5在本实施例中被设置用于接触半导体层叠1的背面102。第一和第二接触区域4、5为此在背面102上分别具有接触面，所述接触面与载体本体2的每个印制导线9电接触且机械地固定。
类似于第二实施例的第二接触区域5，例如第二接触区域5穿过半导体层叠1伸展，从而该第二接触区域5接触与正面101相邻的接触层(在图6中未示出)。如果例如半导体层叠1的p侧面向载体本体2，则第一接触区域4被设置用于在p侧接触，而第二接触区域被设置用于在n侧接触。替代地，也可以使得半导体层叠1的n侧面向载体本体2。
如同前述实施例一样，对半导体层叠1的固定优选通过固定层3来进行。在这种情况下，固定层3设置在第一接触区域4的接触面和配属的印制导线9之间，且另一固定层3′设置在第二接触区域5的接触面和配属的印制导线9之间。固定层3和另一固定层3′不相交，从而它们特别是不电短接半导体层叠1。
在一种优选的实施方式中，载体本体2上的阻挡框8和/或半导体层叠1的背面102上的电绝缘层7限制固定层3和另一固定层3′(在图6中未示出)。特别优选的是，阻挡框8的部分区域设置在配属于半导体层叠1的第一和第二接触区域4、5的印制导线9之间，和/或电绝缘层7的部分区域设置在第一和第二接触区域4、5之间。电绝缘层7特别是在侧面包围第一和第二接触区域4、5的接触面。
本发明并不由于借助实施例的说明而局限于这些实施例。更确切地说，本发明包括任一新特征以及特征的任一组合，这特别是包含在权利要求书中的特征的任一组合，即使该特征或者该组合本身并未明确地在权利要求书或实施例中说明。

Claims (42)

1.具有多个半导体芯片的发光二极管装置，这些半导体芯片被设置用于从其正面(101)发射电磁辐射，且这些半导体芯片利用其与所述正面相对的背面(102)被固定在共同的载体本体(2)的第一主面(201)上，其中这些半导体芯片分别由无衬底的半导体层叠(1)构成，且在无辅助载体的情况下被固定在所述共同的载体本体上。
2.如权利要求1所述的发光二极管装置，其中无衬底的半导体层叠(1)的厚度小于或等于20μm。
3.如权利要求2所述的发光二极管装置，其中无衬底的半导体层叠(1)的厚度小于或等于10μm。
4.如权利要求1至3中任一项所述的发光二极管装置，其中以朝向所述载体本体(2)的第一主面(201)的俯视的视角观察，至少两个半导体层叠(1)的间隔(D)小于或等于100μm。
5.如权利要求4所述的发光二极管装置，其中以朝向所述载体本体(2)的第一主面(201)的俯视的视角观察，至少两个半导体层叠(1)的间隔(D)小于或等于50μm。
6.如前述权利要求中任一项所述的发光二极管装置，其中在半导体层叠(1)的正面(101)和所述载体本体(2)的第一主面(201)之间的间隔(H)小于或等于50μm。
7.如前述权利要求中任一项所述的发光二极管装置，其中在半导体层叠(1)的正面(101)和所述载体本体(2)的第一主面(201)之间的间隔(H)小于或等于20μm。
8.如前述权利要求中任一项所述的发光二极管装置，其中至少一个半导体层叠(1)利用固定层(3)固定在所述载体本体处。
9.如权利要求8所述的发光二极管装置，其中所述半导体层叠(1)在侧面、特别是在周围突出于所述固定层(3)。
10.如权利要求8或9所述的发光二极管装置，其中所述固定层(3)含有焊料。
11.如权利要求8至10中任一项所述的发光二极管装置，其中在所述载体本体(2)的第一主面(201)上布置有至少一个阻挡框(8)，所述阻挡框至少部分地在侧面限制所述固定层(3)。
12.如前述权利要求中任一项所述的发光二极管装置，其中至少一个半导体层叠(1)具有电绝缘层(7)，所述电绝缘层至少部分地覆盖所述半导体层叠的背面(102)。
13.如前述权利要求中任一项所述的发光二极管装置，其中至少一个半导体层叠(1)具有电绝缘层(7)，所述电绝缘层覆盖所述半导体层叠的背面(102)的边缘区域。
14.如权利要求8至11中任一项所述的发光二极管装置，其中至少一个半导体层叠(1)具有电绝缘层(7)，所述电绝缘层覆盖所述半导体层叠的背面(102)的边缘区域且至少部分地在侧面限制所述固定层(3)。
15.如权利要求14所述的发光二极管装置，其中所述电绝缘层(7)覆盖所述背面(102)的环形的边缘区域，且在侧面完全限制所述固定层(3)。
16.如前述权利要求中任一项所述的发光二极管装置，其中所述半导体层叠(1)布置在所述载体本体(2)上的矩形网格中。
17.如前述权利要求中任一项所述的发光二极管装置，其中至少一个半导体层叠(1)以朝向其正面(101)的俯视的视角观察具有矩形或正方形的形状。
18.如前述权利要求中任一项所述的发光二极管装置，其中至少一个半导体层叠(1)具有两个电接触区域(4、5)，所述电接触区域适用于在所述半导体层叠的正面(101)上电连接所述半导体层叠。
19.如前述权利要求中任一项所述的发光二极管装置，其中至少一个半导体层叠(1)具有两个电接触区域(4、5)，所述电接触区域适用于在所述半导体层叠的背面(102)上电连接所述半导体层叠。
20.如前述权利要求中任一项所述的发光二极管装置，其中至少两个半导体层叠(1)串联连接。
21.如前述权利要求中任一项所述的发光二极管装置，具有用于电连接所述半导体层叠(1)的电连接导体，所述电连接导体包括导电层(9、210)，所述导电层布置在所述载体本体(2)的与所述第一主面(201)相对的第二主面(202)和所述半导体层叠(1)之间。
22.如权利要求21所述的发光二极管装置，其中所述导电层(9)位于所述载体本体的第一主面(201)上。
23.如权利要求21所述的发光二极管装置，其中所述载体本体(2)具有多层结构，且所述导电层(210)位于所述载体本体的第一和第二主面(201、202)之间。
24.如权利要求21至23中任一项所述的发光二极管装置，其中所述导电层(9、210)被结构化成彼此电分离的部分区域。
25.如前述权利要求中任一项所述的发光二极管装置，其中至少一个半导体层叠(1)具有凹处(1000)，且所述载体本体(2)在所述凹处(1000)的区域中具有电连接区域(90)。
26.如权利要求17至24和权利要求25中任一项所述的发光二极管装置，其中所述凹处(1000)布置在矩形或正方形的第一角处。
27.如权利要求25至26中任一项所述的发光二极管装置，其中所述半导体层叠(1)具有电接触区域(4)，所述电接触区域适用于在所述半导体层叠的正面(101)上电连接所述半导体层叠。
28.如权利要求26和27所述的发光二极管装置，其中所述电接触区域(4)布置在矩形或正方形的第二角处，所述第二角与所述第一角相邻或者与所述第一角对角相对。
29.如前述权利要求中任一项所述的发光二极管装置，其中所述半导体层叠(1)的正面(101)和所述载体本体(2)的第一主面(201)至少部分地被电绝缘的覆盖层(10)覆盖。
30.如权利要求29所述的发光二极管装置，其中所述覆盖层(10)对于由所述半导体层叠(1)在发光二极管装置工作中所发射的电磁辐射至少部分地是可穿透的。
31.如权利要求29或30所述的发光二极管装置，其中所述覆盖层(10)含有荧光转换材料(11)。
32.如权利要求29至31中任一项所述的发光二极管装置，其中所述覆盖层(10)至少部分地将所述电接触区域(4、5)和/或所述电连接区域(90)空出。
33.如权利要求32所述的发光二极管装置，其中在所述覆盖层(10)的背离所述载体本体(2)的侧上布置有电接触层(12)，所述电接触层使电接触区域(4、5)和电连接区域(90)和/或两个电接触区域(4、5)导电地连接。
34.用于制造发光二极管装置的方法，其中提供带有多个安装区域(230)的载体本体(2)，这些安装区域以朝向所述载体本体的第一主面(201)的俯视的视角观察并排布置，同时地或顺序地在每个安装区域中：
-在所述载体本体的第一主面上构造固定层(3)；
-将被设置用于从其正面(101)发射电磁辐射的半导体芯片置于所述固定层上，使得其正面背离所述固定层；
-在所述固定层上对齐所述半导体芯片；和
-通过所述固定层产生在所述半导体芯片和所述载体本体之间的机械稳定的连接，
其中所述半导体芯片由无衬底的半导体层叠(1)构成，且在所述半导体层叠和所述载体衬底之间未布置辅助载体。
35.如权利要求34所述的方法，其中所述固定层(3)在所述半导体芯片的对齐期间是液态的。
36.如权利要求35所述的方法，其中在使所述固定层与所述半导体层叠(1)接触之前或之后，所述固定层(3)被熔化。
37.如权利要求35和36中任一项所述的方法，其中所述半导体层叠(1)自主地在所述固定层(3)上对齐。
38.如权利要求37所述的方法，其中所述半导体层叠(1)以朝向第一主面(201)的俯视的视角观察在中心在固定层(3)上对齐。
39.如权利要求34至38中任一项所述的方法，其中在所述载体本体(2)上在所述安装区域(230)中设置阻挡框(8)，所述阻挡框在侧面限制所述固定层(3)。
40.如权利要求39所述的方法，其中所述阻挡框具有开口(80)，所述固定层(3)以朝向第一主面(201)的俯视的视角观察被构造在所述开口中。
41.如权利要求34至40中任一项所述的方法，其中在所述半导体层叠(1)的与所述正面(101)相对的背面(102)的边缘区域上施加电绝缘层(7)。
42.如权利要求34至41中任一项所述的方法，其中
-所述载体本体具有电连接区域(90)；
-在所述半导体层叠(1)中制造凹处(1000)；和
-如下使所述半导体层叠对齐，使得所述凹处至少部分地位于所述电连接区域之上。
CN2007800362960A 2006-09-27 2007-09-25 发光二极管装置及其制造方法 Active CN101523598B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102006045691 2006-09-27
DE102006045691.2 2006-09-27
DE102007021009A DE102007021009A1 (de) 2006-09-27 2007-05-04 Leuchtdiodenanordnung und Verfahren zur Herstellung einer solchen
DE102007021009.6 2007-05-04
PCT/DE2007/001733 WO2008040315A2 (de) 2006-09-27 2007-09-25 Leuchtdiodenanordnung und verfahren zur herstellung einer solchen

Publications (2)

Publication Number Publication Date
CN101523598A true CN101523598A (zh) 2009-09-02
CN101523598B CN101523598B (zh) 2013-03-27

Family

ID=39154780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800362960A Active CN101523598B (zh) 2006-09-27 2007-09-25 发光二极管装置及其制造方法

Country Status (8)

Country Link
US (2) US8154040B2 (zh)
EP (1) EP2057681B1 (zh)
JP (1) JP2010505252A (zh)
KR (1) KR101326636B1 (zh)
CN (1) CN101523598B (zh)
DE (1) DE102007021009A1 (zh)
TW (1) TWI359511B (zh)
WO (1) WO2008040315A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484186A (zh) * 2009-09-03 2012-05-30 欧司朗光电半导体有限公司 具有带有辐射出射侧和绝缘层的至少一个第一半导体本体的光电子模块及其制造方法
CN102544274A (zh) * 2010-12-16 2012-07-04 Lg伊诺特有限公司 晶片衬底结合结构、发光器件和用于制造发光器件的方法
CN103247745A (zh) * 2012-02-07 2013-08-14 晶元光电股份有限公司 具有波长转换层的发光二极管元件
CN103460277A (zh) * 2011-04-07 2013-12-18 欧司朗光电半导体有限公司 显示装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7985970B2 (en) * 2009-04-06 2011-07-26 Cree, Inc. High voltage low current surface-emitting LED
DE102008050538B4 (de) * 2008-06-06 2022-10-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
KR101495071B1 (ko) 2008-06-24 2015-02-25 삼성전자 주식회사 서브 마운트 및 이를 이용한 발광 장치, 상기 서브마운트의 제조 방법 및 이를 이용한 발광 장치의 제조 방법
DE102008045653B4 (de) * 2008-09-03 2020-03-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
DE102008049535A1 (de) * 2008-09-29 2010-04-08 Osram Opto Semiconductors Gmbh LED-Modul und Herstellungsverfahren
DE102009005907A1 (de) * 2009-01-23 2010-07-29 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
US9093293B2 (en) 2009-04-06 2015-07-28 Cree, Inc. High voltage low current surface emitting light emitting diode
DE102009036621B4 (de) * 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
DE102009042205A1 (de) * 2009-09-18 2011-03-31 Osram Opto Semiconductors Gmbh Optoelektronisches Modul
TWI401825B (zh) * 2009-11-27 2013-07-11 Ind Tech Res Inst 發光二極體晶片的固晶方法及固晶完成之發光二極體
KR101648810B1 (ko) * 2010-04-23 2016-08-31 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 조명 시스템
DE102010050832A1 (de) * 2010-11-09 2012-05-10 Osram Opto Semiconductors Gmbh Lumineszenzkonversionselement, Verfahren zu dessen Herstellung und optoelektronisches Bauteil mit Lumineszenzkonversionselement
DE102011013369A1 (de) * 2010-12-30 2012-07-05 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
KR102087935B1 (ko) * 2012-12-27 2020-03-11 엘지이노텍 주식회사 발광 소자
JP6176032B2 (ja) * 2013-01-30 2017-08-09 日亜化学工業株式会社 半導体発光素子
US10194537B2 (en) 2013-03-25 2019-01-29 International Business Machines Corporation Minimizing printed circuit board warpage
DE102013107862A1 (de) 2013-07-23 2015-01-29 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung zumindest eines oberflächenmontierbaren optoelektronischen Halbleiterbauteils
KR102209036B1 (ko) 2014-08-26 2021-01-28 엘지이노텍 주식회사 발광 소자 패키지
CN104329597B (zh) * 2014-09-10 2016-11-23 广东中塑新材料有限公司 一种无基板led灯及其制备方法
DE102015107586B4 (de) * 2015-05-13 2023-10-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung optoelektronischer Bauelemente und oberflächenmontierbares optoelektronisches Bauelement
JP6517643B2 (ja) 2015-09-16 2019-05-22 株式会社ジャパンディスプレイ 表示装置の製造方法、および、表示装置
DE102016112584A1 (de) * 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Halbleiterchip, Verfahren zur Herstellung eines Halbleiterchips und Vorrichtung mit einer Mehrzahl von Halbleiterchips
DE102016116353A1 (de) 2016-09-01 2018-03-01 Osram Opto Semiconductors Gmbh Verfahren zum Ausrichten von Halbleiterchips, Verfahren zum Anordnen von Halbleiterchips, Vorrichtung zur Herstellung eines Halbleiterbauteils und Halbleiterbauteil
DE102018200023A1 (de) * 2018-01-02 2019-07-04 Osram Gmbh Konversionsvorrichtung mit geschichteter leiterstruktur
JP7054005B2 (ja) * 2018-09-28 2022-04-13 日亜化学工業株式会社 発光装置
WO2020074654A1 (de) 2018-10-12 2020-04-16 Osram Gmbh Verfahren zum herstellen einer lichtemittierenden vorrichtung
DE102018217465A1 (de) * 2018-10-12 2020-04-16 Osram Gmbh Vorrichtung mit mindestens einem lichtemittierenden bauelement und verfahren zum herstellen derselben
KR102200206B1 (ko) * 2019-02-01 2021-01-08 (주)솔라루체 Led 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0854520A2 (en) * 1997-01-20 1998-07-22 Oki Electric Industry Co., Ltd. Method for mounting optical semiconductor device on supporting substrate
US20050023550A1 (en) * 2003-07-29 2005-02-03 Gelcore, Llc Flip chip light emitting diode devices having thinned or removed substrates
EP1667228A2 (en) * 2004-12-02 2006-06-07 Samsung Electro-Mechanics Co., Ltd Semiconductor light emitting device and method of manufacturing the same
US20060154393A1 (en) * 2005-01-11 2006-07-13 Doan Trung T Systems and methods for removing operating heat from a light emitting diode

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100629544B1 (ko) * 1996-06-26 2006-09-27 오스람 게젤샤프트 미트 베쉬랭크터 하프퉁 발광 변환 소자를 포함하는 발광 반도체 소자
US5684309A (en) 1996-07-11 1997-11-04 North Carolina State University Stacked quantum well aluminum indium gallium nitride light emitting diodes
KR100660152B1 (ko) 1997-01-09 2006-12-21 니치아 카가쿠 고교 가부시키가이샤 질화물반도체소자
US5831277A (en) 1997-03-19 1998-11-03 Northwestern University III-nitride superlattice structures
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
US6638847B1 (en) * 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
JP2002050822A (ja) * 2000-07-31 2002-02-15 Kyocera Corp 光実装基板及びそれを用いた光モジュール
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
DE10237084A1 (de) * 2002-08-05 2004-02-19 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektrischen Leiterrahmens und Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements
WO2004082036A1 (ja) * 2003-03-10 2004-09-23 Toyoda Gosei Co., Ltd. 固体素子デバイスおよびその製造方法
JP4620939B2 (ja) * 2003-06-25 2011-01-26 株式会社リコー 複合素子の製造方法
EP1690300B1 (en) * 2003-11-04 2012-06-13 Panasonic Corporation Manufacturing method of semiconductor light emitting device
JP2005252222A (ja) * 2004-02-03 2005-09-15 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法
JP4754850B2 (ja) * 2004-03-26 2011-08-24 パナソニック株式会社 Ｌｅｄ実装用モジュールの製造方法及びｌｅｄモジュールの製造方法
JP5194334B2 (ja) * 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
EP2144286A3 (en) * 2004-06-30 2011-03-30 Seoul Opto Device Co., Ltd. Light emitting element with a plurality of light emitting diodes bonded, method of manufacturing the same, and light emitting device using the same
CN100468792C (zh) * 2004-11-24 2009-03-11 杨秋忠 整合型发光二极管及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0854520A2 (en) * 1997-01-20 1998-07-22 Oki Electric Industry Co., Ltd. Method for mounting optical semiconductor device on supporting substrate
US20050023550A1 (en) * 2003-07-29 2005-02-03 Gelcore, Llc Flip chip light emitting diode devices having thinned or removed substrates
EP1667228A2 (en) * 2004-12-02 2006-06-07 Samsung Electro-Mechanics Co., Ltd Semiconductor light emitting device and method of manufacturing the same
US20060154393A1 (en) * 2005-01-11 2006-07-13 Doan Trung T Systems and methods for removing operating heat from a light emitting diode

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484186A (zh) * 2009-09-03 2012-05-30 欧司朗光电半导体有限公司 具有带有辐射出射侧和绝缘层的至少一个第一半导体本体的光电子模块及其制造方法
US8847247B2 (en) 2009-09-03 2014-09-30 Osram Opto Semiconductors Gmbh Optoelectronic module comprising at least one first semiconductor body having a radiation outlet side and an insulation layer and method for the production thereof
CN102484186B (zh) * 2009-09-03 2014-12-31 欧司朗光电半导体有限公司 具有带有辐射出射侧和绝缘层的至少一个第一半导体本体的光电子模块及其制造方法
CN102544274A (zh) * 2010-12-16 2012-07-04 Lg伊诺特有限公司 晶片衬底结合结构、发光器件和用于制造发光器件的方法
US8987920B2 (en) 2010-12-16 2015-03-24 Lg Innotek Co., Ltd. Wafer substrate bonding structure and light emitting device comprising the same
CN103460277A (zh) * 2011-04-07 2013-12-18 欧司朗光电半导体有限公司 显示装置
CN103460277B (zh) * 2011-04-07 2016-04-20 欧司朗光电半导体有限公司 显示装置
US10062320B2 (en) 2011-04-07 2018-08-28 Osram Opto Semiconductors Gmbh Display device
US10490121B2 (en) 2011-04-07 2019-11-26 Osram Opto Semiconductors Gmbh Display device
CN103247745A (zh) * 2012-02-07 2013-08-14 晶元光电股份有限公司 具有波长转换层的发光二极管元件

Also Published As

Publication number Publication date
EP2057681A2 (de) 2009-05-13
US8154040B2 (en) 2012-04-10
DE102007021009A1 (de) 2008-04-10
TW200816530A (en) 2008-04-01
WO2008040315A3 (de) 2008-11-20
JP2010505252A (ja) 2010-02-18
US20100012955A1 (en) 2010-01-21
KR20090071622A (ko) 2009-07-01
KR101326636B1 (ko) 2013-11-08
EP2057681B1 (de) 2018-11-07
US20120190140A1 (en) 2012-07-26
US8796115B2 (en) 2014-08-05
CN101523598B (zh) 2013-03-27
TWI359511B (en) 2012-03-01
WO2008040315A2 (de) 2008-04-10

Similar Documents

Publication Publication Date Title
CN101523598B (zh) 发光二极管装置及其制造方法
US10141491B2 (en) Method of manufacturing light emitting device
CN102544267B (zh) 一种晶片级荧光体涂层方法和利用该方法制造的器件
KR101601626B1 (ko) 반도체 발광 소자
EP2811517B1 (en) Light emitting device
CN102132424B (zh) 固态照明部件
US10615310B2 (en) Light emitting device
US8217568B2 (en) Light emitting element and light emitting device using the light emitting element
US8598619B2 (en) Semiconductor light emitting device having multi-cell array and method for manufacturing the same
US20120236532A1 (en) Led engine for illumination
CN101652868A (zh) 包括滤光器的发光装置
CN102272923A (zh) 固态照明部件
JP5967269B2 (ja) 発光装置
CN101859758A (zh) 高电压低电流面发射led
JP2011134829A (ja) 発光装置
CN102057511A (zh) 使用单晶荧光体的led及其制备方法
KR20110011171A (ko) 웨이퍼 레벨 발광다이오드 패키지
US10283688B2 (en) Light emitting device
JP5761391B2 (ja) 発光装置
KR101021416B1 (ko) 파장변환기둥들을 구비하는 발광다이오드 및 이의 제조방법
JP2016189488A (ja) 発光装置
US20240072200A1 (en) Method of manufacturing light-emitting device, method of manufacturing light-emitting module, light-emitting device, and light-emitting module
TW200913315A (en) Wafer level phosphor coating method and devices fabricated utilizing method
CN104904010B (zh) 包括滤光器和保护层的发光器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant