DE102016116353A1 - Verfahren zum Ausrichten von Halbleiterchips, Verfahren zum Anordnen von Halbleiterchips, Vorrichtung zur Herstellung eines Halbleiterbauteils und Halbleiterbauteil - Google Patents

Verfahren zum Ausrichten von Halbleiterchips, Verfahren zum Anordnen von Halbleiterchips, Vorrichtung zur Herstellung eines Halbleiterbauteils und Halbleiterbauteil Download PDF

Info

Publication number
DE102016116353A1
DE102016116353A1 DE102016116353.8A DE102016116353A DE102016116353A1 DE 102016116353 A1 DE102016116353 A1 DE 102016116353A1 DE 102016116353 A DE102016116353 A DE 102016116353A DE 102016116353 A1 DE102016116353 A1 DE 102016116353A1
Authority
DE
Germany
Prior art keywords
semiconductor chips
carrier
electrode
medium
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016116353.8A
Other languages
English (en)
Inventor
Philipp Kreuter
Andreas Biebersdorf
Christoph Klemp
Jens Ebbecke
Ines Pietzonka
Petrus Sundgren
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102016116353.8A priority Critical patent/DE102016116353A1/de
Priority to PCT/EP2017/071797 priority patent/WO2018041909A1/de
Priority to US16/329,449 priority patent/US10763238B2/en
Publication of DE102016116353A1 publication Critical patent/DE102016116353A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

Verfahren zum Ausrichten von Halbleiterchips (210) in einem Medium mit den folgenden Verfahrensschritten: – Bereitstellen eines elektrisch isolierenden, flüssigen Mediums; – Bereitstellen von Halbleiterchips; – Ausbilden einer Suspension (20) mit dem Medium und den Halbleiterchips; – Belichten der Halbleiterchips mit elektromagnetischer Strahlung zum Erzeugen von freien Ladungsträgern in den Halbleiterchips; – Anordnen der Suspension in einem elektrischen Feld, wobei die Halbleiterchips entlang des elektrischen Feldes ausgerichtet werden.

Description

  • Es wird ein Verfahren zum Ausrichten von Halbleiterchips und ein Verfahren zum Anordnen von Halbleiterchips angegeben. Darüber hinaus wird eine Vorrichtung zur Herstellung eines Halbleiterbauteils und ein Halbleiterbauteil angegeben.
  • Eine zu lösende Aufgabe besteht unter anderem darin, ein Verfahren zum Ausrichten von Halbleiterchips in einem Medium anzugeben, bei dem die Halbleiterchips besonders zuverlässig, zeit- und kosteneffizient ausgerichtet werden, sodass sie eine gleiche Orientierung aufweisen. Eine weitere zu lösende Aufgabe besteht darin, ein Verfahren zum Anordnen von Halbleiterchips auf einem Träger anzugeben, bei die Halbleiterchips besonders zeit- und kosteneffizient auf dem Träger angeordnet werden und zuverlässig relativ zum Träger ausgerichtet werden. Eine weitere zu lösende Aufgabe besteht unter anderem darin, eine Vorrichtung zur Herstellung eines Halbleiterbauteils anzugeben, mit der ein Verfahren zum Ausrichten von Halbleiterchips und ein Verfahren zum Anordnen von Halbleiterchips auf einem Träger durchgeführt werden kann. Eine weitere zu lösende Aufgabe besteht unter anderem darin, ein Halbleiterbauteil anzugeben, welches mittels eines Druckprozesses hergestellt ist und eine verbesserte Effizienz aufweist.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Ausrichten von Halbleiterchips in einem Medium wird zunächst ein elektrisch isolierendes flüssiges Medium bereitgestellt.
  • Beispielsweise umfasst oder ist das Medium eine dielektrische Tinte, ein dielektrisches Lösungsmittel oder ein dielektrisches Kunststoffmaterial. Insbesondere weist die Tinte einen hohen spezifischen Widerstand auf, beispielsweise ist der spezifische Widerstand mindestens 1010 Ωm. Beispielsweise weist das Medium eine geringe Viskosität auf. Insbesondere ist die Viskosität des Mediums kleiner als 10 mPas. Das Medium kann in einem Wellenlängenbereich, der beispielsweise zwischen Infrarot- und UV-Strahlung liegt, transparent sein. Vorteilhafterweise weist das Medium Eigenschaften auf, die im Hinblick auf das Verfahren zum Ausrichten von Halbleiterchips in dem Medium optimiert sind. Beispielsweise zeichnet sich das Medium durch eine hohe Transparenz, eine geringe elektrische Leitfähigkeit, eine gering Viskosität und eine Dichte, die geringer als die Dichte von Halbleiterchips ist, die ausgerichtet werden sollen, aus.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden Halbleiterchips bereitgestellt. Die Halbleiterchips weisen jeweils einen p-leitenden Bereich und einen n-leitenden Bereich auf. Der p-leitende Bereich und der n-leitende Bereich können direkt aneinander grenzen, sodass in dem Bereich in dem der p-leitende und der n-leitende Bereich aneinander grenzen eine Verarmungszone entsteht. Beispielsweise handelt es sich bei den Halbleiterchips um Dioden. Insbesondere handelt es sich bei den Halbleiterchips um Leuchtdioden, die dazu eingerichtet sind im bestimmungsgemäßen Betrieb elektromagnetische Strahlung zu erzeugen. Zum Beispiel sind die Halbleiterchips dazu eingerichtet, Licht im Spektralbereich von UV-Strahlung bis Infrarotstrahlung, insbesondere sichtbares Licht, zu erzeugen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Ausrichten von Halbleiterchips in einem Medium wird eine Suspension mit dem Medium und den Halbleiterchips ausgebildet. Beispielsweise ist die Suspension derart, dass die Halbleiterchips in dem Medium fein verteilt sind. Insbesondere ist das Volumen des Mediums ausreichend groß, dass die Halbleiterchips in dem Medium schweben können. Insbesondere weisen die Halbleiterchips eine höhere Dichte als das Medium auf, sodass die Halbleiterchips in dem Medium absinken. Zwischen benachbarten Halbleiterchips in der Suspension ist vorzugsweise das Medium angeordnet. Zumindest ein Großteil der Halbleiterchips, insbesondere zumindest 90 % der Halbleiterchips oder zumindest 99 % der Halbleiterchips sind vollständig von dem Medium umgeben.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Ausrichten von Halbleiterchips in einem Medium werden die Halbleiterchips in einem Verfahrensschritt mit elektromagnetischer Strahlung belichtet, um freie Ladungsträger zu erzeugen. Bei dem Belichten der Halbleiterchips mit elektromagnetischer Strahlung tritt in den Halbleiterchips der fotoelektrische Effekt, insbesondere der fotovoltaische Effekt, auf. Die elektromagnetische Strahlung wird in dem Bereich, in dem der n-leitende Bereich und der p-leitende Bereich der Halbleiterchips aneinandergrenzen, absorbiert und erzeugt freie Ladungsträger, insbesondere freie Ladungsträgerpaare, in den Halbleiterchips. Die Ladungsträgerpaare, die in den Halbleiterchips entstehen, werden getrennt und bewegen sich in den p-leitenden oder in dem n-leitenden Bereich. Dabei bewegen sich negative Ladungsträger in den n-leitenden Bereich und positive Ladungsträger in den p-leitenden Bereich der Halbleiterchips. Da die Halbleiterchips in einem elektrisch isolierenden Medium angeordnet sind, fließen die Ladungsträger nicht über das Medium ab. Vorteilhafterweise entsteht im p-leitenden Bereich ein Überschuss positiver Ladungsträger und im n-leitenden Bereich ein Überschuss negativer Ladungsträger.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Ausrichten von Halbleiterchips in einem Medium wird die Suspension in einem elektrischen Feld angeordnet. Dabei werden die Halbleiterchips entlang des elektrischen Feldes ausgerichtet. Die Halbleiterchips weisen im p-leitenden Bereich mehr positive als negative Ladungsträger auf und im n-leitenden Bereich mehr negative als positive Ladungsträger auf. Auf die Ladungsträger wirkt im elektrischen Feld jeweils die Coulomb-Kraft. Die Richtung der Coulomb-Kraft, die auf negative Ladungsträger wirkt ist der Richtung der Coulomb-Kraft die auf positive Ladungsträger wirkt entgegengesetzt. Die auf die räumlich getrennten positiven und negativen Ladungsträger wirkende Coulomb-Kraft resultiert in einer Kraft durch die die Halbleiterchips jeweils entlang des elektrischen Feldes ausgerichtet werden. Dabei werden die Halbleiterchips derart ausgerichtet, dass der n-leitende Bereich der Elektrode mit dem negativeren Potential zugewandt ist und der p-leitende Bereich der Elektrode mit dem positiveren Potential zugewandt ist. Vorteilhafterweise kann mittels der Polarität der ersten und zweiten Elektrode die Orientierung der Halbleiterchips kontrolliert werden.
  • Halbleiterchips, die vor dem Anlegen des elektrischen Feldes nicht entlang des Feldes ausgerichtet sind, können sich im Medium bewegen, insbesondere drehen, so dass ihre Ausrichtung zumindest näherungsweise entlang von Feldlinien des Feldes erfolgt. Die ausgerichtete Position ist unter Einwirkung der Coulomb-Kräfte der energetisch günstigste Zustand für die Halbleiterchips. Die Halbleiterchips werden mittels der Coulomb-Kräfte ausgerichtet und in der ausgerichteten Position gehalten. In der ausgerichteten Position ist der p-leitende Bereich der Elektrode mit dem geringeren Potential zugewandt und der n-leitende Bereich der Elektrode mit dem höheren Potential zugewandt. Insbesondere wird die erste Elektrode auf der der Suspension abgewandten Seite des Trägers angeordnet oder der Träger fungiert als erste Elektrode. Und die zweite Elektrode wird insbesondere auf der dem Träger abgewandten Seite der Suspension angeordnet. In der ausgerichteten Position ist dann der n-leitende Bereich vom Träger abgewandt und der p-leitende Bereich dem Träger zugewandt. Alternativ ist in der ausgerichteten Position der p-leitende Bereich vom Träger abgewandt und der n-leitende Bereich dem Träger zugewandt. In der ausgerichteten Position verlaufen die dem Träger zugewandten Flächen der Halbleiterchips parallel zu der den Halbleiterchips zugewandten Fläche des Trägers, oder die dem Träger zugewandten Flächen der Halbleiterchips sind maximal um 45° zu der den Halbleiterchips zugewandten Fläche des Trägers geneigt. Vorteilhafterweise sind nach dem Ausrichten zumindest 80%, insbesondere zumindest 90%, der Halbleiterchips in der ausgerichteten Position.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Ausrichten von Halbleiterchips in einem Medium wird zunächst ein elektrisch isolierendes, flüssiges Medium bereitgestellt. Weiter werden Halbleiterchips bereitgestellt. In einem weiteren Verfahrensschritt wird eine Suspension mit dem Medium und den Halbleiterchips ausgebildet. In einem nächsten Verfahrensschritt werden die Halbleiterchips mit elektromagnetischer Strahlung, zum Erzeugen von freien Ladungsträgern in den Halbleiterchips, belichtet. In einem weiteren Verfahrensschritt wird die Suspension in einem elektrischen Feld angeordnet, wobei die Halbleiterchips entlang des elektrischen Feldes ausgerichtet werden.
  • Einem hier beschriebenen Verfahren zum Ausrichten von Halbleiterchips in einem Medium liegen dabei unter anderem die folgenden Überlegungen zugrunde. Bei dem Anordnen von Halbleiterchips mittels eines Druckverfahrens sind die Halbleiterchips zunächst in einem flüssigen Druckmedium angeordnet. Dabei sind die Halbleiterchips zufällig in der Flüssigkeit ausgerichtet. Zur elektrischen Kontaktierung wird auf einer Seite der Halbleiterchips eine erste Elektrode und auf einer gegenüberliegenden Seite der Halbleiterchips eine zweite Elektrode angeordnet. Aufgrund der zufälligen Ausrichtung der Halbleiterchips zwischen der ersten und der zweiten Elektrode können diese nur teilweise elektrisch kontaktiert und betrieben werden.
  • Das hier beschriebene Verfahren zum Ausrichten von Halbleiterchips in einem Medium macht nun unter anderem von der Idee Gebrauch, die Halbleiterchips mit elektromagnetischer Strahlung zu belichten, sodass eine Ladungsträgertrennung in den Halbleiterchips stattfindet. Da das die Halbleiterchips umgebende Medium elektrisch isolierend ist, fließen die Ladungsträger nicht über das Medium ab. Durch das Anordnen der Halbleiterchips in einem elektrischen Feld, wirken Coulomb-Kräfte auf die räumlich voneinander getrennten Ladungsträger. Mittels der Coulomb-Kräfte, die auf die Ladungsträger wirken, werden die Halbleiterchips in dem Medium entlang des elektrischen Feldes ausgerichtet.
  • Vorteilhafterweise ermöglicht ein derartiges Verfahren eine große Anzahl von Halbleiterchips in einem Medium auszurichten, sodass diese eine gleiche Orientierung aufweisen. Vorteilhafterweise können die derart ausgerichteten Halbleiterchips besonders effizient elektrisch kontaktiert und betrieben werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Ausrichten von Halbleiterchips ist das Medium für die elektromagnetische Strahlung, die zum Erzeugen der freien Ladungsträger verwendet wird, transparent. Beispielsweise ist das Medium im gesamten sichtbaren Wellenlängenbereich transparent. Alternativ kann das Medium ausschließlich für elektromagnetische Strahlung des Wellenlängenbereichs transparent sein, der dazu geeignet ist, freie Ladungsträger in den optoelektronischen Halbleiterchips zu erzeugen. Vorteilhafterweise wird keine oder kaum elektromagnetische Strahlung, die dazu geeignet ist, freie Ladungsträger in den Halbleiterchips zu erzeugen, von dem die Halbleiterchips umgebenden Medium absorbiert. Das heißt, der Transmissionsgrad des Mediums beträgt für diese Strahlung bevorzugt wenigstens 90%. Somit kann ein besonders großer Teil der elektromagnetischen Strahlung freie Ladungsträger in den Halbleiterchips erzeugen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Ausrichten von Halbleiterchips finden das Belichten der Halbleiterchips mit elektromagnetischer Strahlung und das Anordnen der Suspension in einem elektrischen Feld gleichzeitig statt. „Gleichzeitig“ bedeutet beispielsweise, dass während einer Zeit, in der das elektrische Feld auf die Halbleiterchips wirkt, zumindest zeitweise das Belichten der Halbleiterchips erfolgt, während diese im elektrischen Feld angeordnet sind.
  • Beispielsweise werden die Halbleiterchips zwischen einer ersten und einer zweiten Elektrode angeordnet mittels denen das elektrische Feld erzeugt wird. Zwischen einer der Elektroden und den Halbleiterchips kann eine Lichtquelle angeordnet sein. Alternativ dazu kann eine der Elektroden Aussparungen aufweisen, durch die elektromagnetische Strahlung in den Bereich zwischen der ersten und zweiten Elektrode treten kann. Insbesondere können in diesen Aussparungen Lichtleiter angeordnet sein. Alternativ können Lichtquellen in der Elektrode angeordnet sein. Alternativ oder zusätzlich dazu können Lichtquellen in einer lateralen Ebene, die senkrecht zum elektrischen Feld steht, benachbart zu einer Elektrode angeordnet sein. Vorteilhafterweise ist die Ladungsträgerdichte der überschüssigen positiven Ladungsträger im p-leitenden Bereich und der überschüssigen negativen Ladungsträger im n-leitenden Bereich besonders hoch, während die Halbleiterchips im elektrischen Feld angeordnet sind. Mit einer höheren Anzahl von freien Ladungsträgern, die sich in räumlich getrennten Bereichen befinden, erhöht die Coulomb-Kraft, mittels der die Halbleiterchips ausgerichtet werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Ausrichten von Halbleiterchips wird das elektrische Feld zwischen einer ersten und einer zweiten Elektrode ausgebildet. Dabei ist der Abstand der Suspension zur ersten Elektrode kleiner als der Abstand zur zweiten Elektrode. Beispielsweise beträgt der Abstand der Suspension zur ersten Elektrode höchstens 10 %, insbesondere höchstens 100 % des Abstands zur zweiten Elektrode. Insbesondere ist der Abstand der Suspension zur zweiten Elektrode derart groß, dass die Coulomb-Kräfte zwischen Ladungsträgern der zweiten Elektrode und Ladungsträgern in den Halbleiterchips vernachlässigbar sind.
  • Beispielsweise ist eine Lichtquelle zwischen der Suspension und der zweiten Elektrode angeordnet, welche dazu eingerichtet ist, elektromagnetische Strahlung zu erzeugen, um die Halbleiterchips zu belichten. Vorteilhafterweise ermöglicht ein großer Abstand zwischen der Suspension und der zweiten Elektrode, dass die Suspension von der der ersten Elektrode abgewandten Seite frei zugänglich ist. Beispielsweise können von der der ersten Elektrode abgewandten Seite der Suspension weitere Verfahrensschritte durchgeführt werden, während die Suspension im elektrischen Feld angeordnet ist. Insbesondere ist die Lichtquelle zur Erzeugung von freien Ladungsträgern in den Halbleiterchips auf der der ersten Elektrode abgewandten Seite der Suspension angeordnet.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Ausrichten von Halbleiterchips umfassen die Halbleiterchips einen Bereich mit einer energetischen Bandlücke. Weiter weist die elektromagnetische Strahlung eine Energie auf, die größer ist als die Energie der Bandlücke. Insbesondere ist die elektromagnetische Strahlung so gewählt, dass die Energie der elektromagnetischen Strahlung ausreicht, um freie Ladungsträgerpaare in den Halbleiterchips zu erzeugen. Außerdem kann die elektromagnetische Strahlung so gewählt sein, dass diese nur zu einem möglichst geringen Anteil in dem die Halbleiterchips umgebenden Medium absorbiert wird. Vorteilhafterweise ermöglicht eine derartige elektromagnetische Strahlung, freie Ladungsträger in den Halbleiterchips zu erzeugen.
  • Es wird des Weiteren ein Verfahren zum Anordnen von Halbleiterchips auf einem Träger angegeben.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Anordnen von Halbleiterchips auf einem Träger werden die Halbleiterchips mit einem hier beschriebenen Verfahren zum Ausrichten von Halbleiterchips in einem Medium ausgerichtet. Das heißt sämtliche für des Verfahren zum Ausrichten von Halbleiterchips beschriebenen Merkmale sind auch für das Verfahren zum Anordnen von Halbleiterchips auf einem Träger und umgekehrt.
  • Dabei wird die Suspension auf dem Träger angeordnet. Beispielsweise wird die Suspension vor dem Belichten und vor dem Anordnen in einem elektrischen Feld auf einem Träger angeordnet. Der Träger kann beispielsweise mit einem elektrisch isolierenden Material gebildet sein. Alternativ oder zusätzlich kann der Träger mit einem elektrisch leitenden Material gebildet sein oder elektrisch leitende Strukturen aufweisen. Insbesondere sind die elektrisch leitenden Strukturen dazu ausgebildet, die Halbleiterchips elektrisch leitend zu kontaktieren und zu betreiben. Beispielsweise kann es sich bei dem Träger um einen Anschlussträger, zum Beispiel eine Leiterplatte handeln. Der Träger kann dabei auch Anteile zumindest eines der folgenden Materialen umfassen: Papier, Pappe, Kunststoff, textile Materialien.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Anordnen von Halbleiterchips auf einem Träger wird die Suspension mittels eines Druckverfahrens auf dem Träger angeordnet. Beispielsweise wird die Suspension mittels eines Tintenstrahldruckverfahrens, eines Siebdruckverfahrens oder mittels eines Tiefdruckverfahrens auf dem Träger angeordnet. Vorteilhafterweise kann mittels eines derartigen Verfahrens eine große Anzahl von Halbleiterchips flächig auf einem Substrat angeordnet werden, wobei die flächige Anordnung eine beliebige Geometrie aufweisen kann. Beispielsweise kann die flächige Anordnung der Halbleiterchips die Form vieleckiger oder runder geometrischer Formen aufweisen. Insbesondere kann die flächige Anordnung die Kontur von Schriftzeichen oder Zahlen aufweisen. Vorteilhafterweise kann mittels eines Druckverfahrens eine große Anzahl von Halbleiterchips besonders schnell und effizient auf dem Träger angeordnet werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Anordnen von Halbleiterchips auf einem Träger, steht eine erste Elektrode in direktem Kontakt mit dem Träger. Der Träger kann beispielsweise elektrisch isolierend ausgestaltet sein. Beispielsweise kann die erste Elektrode eine Oberfläche aufweisen die sich parallel zu der der Elektrode zugewandten Seite des Trägers erstreckt. Alternativ kann der Träger elektrisch leitend ausgestaltet sein. Beispielsweise kann die Elektrode ein Schleifkontakt sein welcher elektrisch leitend mit dem Träger verbunden ist, sodass das elektrische Feld zwischen dem Träger und der zweiten Elektrode ausgebildet wird. Vorteilhafterweise ist die erste Elektrode besonders nah an den Halbleiterchips angeordnet, sodass ein besonders starkes elektrisches Feld entsteht, in dem die Halbleiterchips ausgerichtet werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Anordnen von Halbleiterchips auf einem Träger wird nach dem Ausrichten der Halbleiterchips das Medium ausgehärtet. Das Medium wird beispielsweise mittels elektromagnetischer Strahlung, insbesondere UV-Strahlung, oder mittels Aufheizens des Mediums auf eine erhöhte Temperatur ausgehärtet. Beim Aushärten des Mediums kann ein Teil des Mediums verdampfen, insbesondere kann ein Großteil des Mediums verdampfen. Weiter kann das Medium dazu eingerichtet sein, als Verbindungsmittel zwischen dem Träger und den Halbleiterchips zu fungieren, sodass die Halbleiterchips fest auf dem Träger angeordnet sind.
  • Insbesondere wird das Medium erst dann ausgehärtet, wenn die Halbleiterchips in dem Medium abgesunken sind. Beispielsweise stehen die Halbleiterchips in direktem mechanischem Kontakt mit dem Trägers. Nach dem Aushärten des Mediums sind die Seitenflächen der Halbleiterchips, die die dem Träger abgewandte Seite der Halbleiterchips mit der dem Träger zugewandten Seite der Halbleiterchips miteinander verbinden, zumindest teilweise von dem Medium bedeckt. Die dem Träger zugewandten Flächen der Halbleiterchips stehen in direktem Kontakt mit dem Träger und können über diesen elektrisch leitend kontaktiert und betrieben werden. Vorteilhafterweise hat das Medium mehrere Funktionen. Im flüssigen Zustand dient das Medium dazu, die Halbleiterchips mittels eines Druckverfahrens auf einem Träger anordnen zu können. Ist das Medium ausgehärtet, dient das Medium als elektrische Isolierung und Passivierung der Seitenflächen der Halbleiterchips und kann zusätzlich als mechanisches Verbindungsmittel zwischen den Halbleiterchips und dem Träger dienen werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Anordnen von Halbleiterchips auf einem Träger ist nach dem Aushärten des Mediums eine dem Träger abgewandte Seite der Halbleiterchips frei von dem Medium oder wird stellenweise freigelegt. Das Volumen des Mediums kann beispielsweise beim Aushärten reduziert werden. Insbesondere kann sich das Volumen derart reduzieren, dass die dem Träger abgewandten Seiten der Halbleiterchips nach dem Aushärten nicht von dem Medium überdeckt sind. Alternativ kann das Medium nach dem Aushärten abgetragen werden, sodass die dem Träger abgewandten Flächen der Halbleiterchips frei von dem Medium sind. Beispielsweise kann das Medium mittels eines Polierverfahrens oder mittels Laserstrahlung zumindest stellenweise abgetragen werden. Insbesondere schließen die dem Träger abgewandten Flächen der Halbleiterchips bündig mit der dem Träger abgewandten Fläche des Mediums ab. Vorteilhafterweise können die Halbleiterchips über die freiliegenden Flächen elektrisch leitend kontaktiert und betrieben werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Anordnen von Halbleiterchips auf einem Träger wird nach dem Ausrichten der Halbleiterchips das Medium vollständig entfernt. Beispielsweise umfasst das Medium ausschließlich Materialien, die mittels Verdampfens entfernt werden können, ohne dabei Rückstände auf dem Träger oder den Halbleiterchips zu hinterlassen. Insbesondere kann das Medium mittels Erhöhens der Temperatur des Trägers und der Halbleiterchips entfernt werden. Vorteilhafterweise sind die Seitenflächen, die die dem Träger zugewandte Seite und die dem Träger abgewandte Seite der Halbleiterchips miteinander verbinden, frei zugänglich. Beispielsweise können die Halbleiterchips in einem weiteren Verfahrensschritt bearbeitet werden oder mit einer isolierenden Schicht überdeckt werden. Die isolierende Schicht kann beispielsweise reflektierende, streuende oder konvertierende Eigenschaften für die in den Halbleiterchips erzeugte elektromagnetische Strahlung aufweisen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Anordnen von Halbleiterchips auf einem Träger stehen nach dem Aushärten oder Entfernen des Mediums zumindest 70 % der Halbleiterchips in direktem Kontakt mit dem Träger. Insbesondere stehen mindestens 80 % der Halbleiterchips, vorzugsweise mehr als 90 % der Halbleiterchips, in direktem Kontakt mit dem Träger. Vorteilhafterweise steht ein Großteil der Halbleiterchips, insbesondere mehr als 80 % der Halbleiterchips, mit der dem p-leitenden Bereich abgewandten Seite des n-leitenden Bereichs in direktem Kontakt mit dem Träger. Alternativ steht ein Großteil der Halbleiterchips, insbesondere mehr als 80 % der Halbleiterchips, mit der dem n-leitenden Bereich abgewandten Seite des p-leitenden Bereichs in direktem Kontakt mit dem Träger. Die Halbleiterchips können beispielsweise über den Träger elektrisch leitend kontaktiert und betrieben werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Anordnen von Halbleiterchips auf einem Träger ist der Träger dazu ausgebildet, in einem Rolle-zu-Rolle-Verfahren verwendet zu werden. Der Träger weist beispielsweise flexible mechanische Eigenschaften auf, sodass dieser auf eine Rolle aufrollbar ist. Beispielsweise wird in einem Verfahrensschritt der sich auf einer Rolle befindliche Träger abgerollt. In weiteren Verfahrensschritten werden die Halbleiterchips in der Suspension mittels Druckens auf dem Träger angeordnet, die Halbleiterchips in dem Medium ausgerichtet, das Medium entfernt und/oder ausgehärtet.
  • Zusätzlich können weitere Verfahrensschritte beispielsweise zum Befestigen der Halbleiterchips auf dem Träger und zum elektrischen Kontaktieren der Halbleiterchips ausgeführt. Anschließend wird der Träger vereinzelt und/oder auf eine Rolle aufgerollt. Vorteilhafterweise können mit einem Träger der aufrollbar ist eine große Anzahl von Halbleiterchips kostengünstig und schnell auf einem Träger angeordnet werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Anordnen von Halbleiterchips auf einem Träger ist der Träger die erste Elektrode, mittels der das elektrische Feld erzeugt wird. Beispielsweise steht der Träger während des Herstellungsverfahrens in direktem Kontakt mit einer Elektrode, welche den Träger elektrisch leitend kontaktiert. Der Träger ist dann auf einem elektrischen Potenzial, welches verschieden von dem elektrischen Potenzial der zweiten Elektrode ist. Beispielsweise wird der Träger während des Prozessierens in einem Rolle-zu-Rolle-Verfahren in einem Schleifkontakt elektrisch leitend kontaktiert und fungiert als erste Elektrode. Vorteilhafterweise ermöglicht diese Anordnung, dass die erste Elektrode einen möglichst geringen Abstand zu den Halbleiterchips aufweist. Insbesondere ist das elektrische Feld besonders stark, sodass die Halbleiterchips besonders effizient ausgerichtet werden können.
  • Es wird des Weiteren eine Vorrichtung zur Herstellung eines Halbleiterbauteils angegeben. Mittels der Vorrichtung kann insbesondere das hier beschriebene Verfahren zur Ausrichtung von Halbleiterchips in einem Medium und zum Anordnen von Halbleiterchips auf einem Träger durchgeführt werden. Das heißt, sämtliche für die Verfahren offenbarten Merkmale sind auch für die Vorrichtung zur Herstellung eines Halbleiterbauteils offenbart und umgekehrt.
  • Gemäß zumindest einer Ausführungsform der Vorrichtung zur Herstellung eines Halbleiterbauteils umfasst die Vorrichtung eine Lichtquelle, die dazu eingerichtet ist, im bestimmungsgemäßen Betrieb elektromagnetische Strahlung zu emittieren. Beispielsweise emittiert die Lichtquelle elektromagnetische Strahlung, deren Energie größer ist als die Energie der Bandlücke von Halbleiterchips, die mittels der Lichtquelle belichtet werden. Insbesondere umfasst die Vorrichtung eine Vielzahl von Lichtquellen.
  • Gemäß zumindest einer Ausführungsform der Vorrichtung zur Herstellung eines Halbleiterbauteils umfasst die Vorrichtung eine erste Elektrode und eine zweite Elektrode. Die erste Elektrode und die zweite Elektrode sind beabstandet zueinander angeordnet und dazu eingerichtet, im Betrieb ein elektrisches Feld zu erzeugen. Insbesondere sind die erste und die zweite Elektrode dazu eingerichtet, ein elektrisches Feld mit homogener Feldstärke und Richtung zu erzeugen. Beispielsweise sind die erste und die zweite Elektrode in Form eines Plattenkondensators ausgestaltet. Alternativ kann auch ausschließlich die zweite Elektrode in Form einer Platte ausgestaltet sein, und die erste Elektrode kann als ein Schleifkontakt ausgestaltet sein. Ist die erste Elektrode in Form eines Schleifkontaktes ausgestaltet, so ist dieser dazu ausgebildet in direktem Kontakt mit einem Träger zu stehen. Insbesondere fungiert der Träger dann als erste Elektrode.
  • Gemäß zumindest einer Ausführungsform der Vorrichtung zur Herstellung eines Halbleiterbauteils ist die Lichtquelle dazu ausgebildet einen Bereich zwischen der ersten und der zweiten Elektrode mit elektromagnetischer Strahlung zu beleuchten. Insbesondere durchläuft die von der Lichtquelle emittierte elektromagnetische Strahlung dann den Bereich, in dem die erste und zweite Elektrode ein elektrisches Feld erzeugen. Die Vorrichtung kann außerdem weitere Lichtquellen umfassen, sodass der Bereich zwischen der ersten und der zweiten Elektrode von mehreren Richtungen aus beleuchtet wird. Vorteilhafterweise ermöglicht diese Vorrichtung ein gleichzeitiges Bestrahlen der Halbleiterchips mit elektromagnetischer Strahlung und ein Anordnen der Halbleiterchips im elektrischen Feld.
  • Gemäß zumindest einer Ausführungsform der Vorrichtung zur Herstellung eines Halbleiterbauteils sind die erste und die zweite Elektrode dazu ausgebildet in dem Bereich mittels der ersten und der zweiten Elektrode ein elektrisches Feld zu erzeugen. Beispielsweise sind die erste und zweite Elektrode dazu ausgebildet ein besonders homogenes elektrisches Feld zu erzeugen. Insbesondere weist das elektrische Feld eine besonders homogene Richtung auf. Beispielsweise bilden die erste und die zweite Elektrode einen Plattenkondensator. Die Elektroden sind derart ausgestaltet, dass in dem elektrischen Feld zwischen den Elektroden beispielsweise eine Suspension, welche ein Medium und Halbleiterchips umfasst, angeordnet werden kann.
  • Gemäß zumindest einer Ausführungsform der Vorrichtung zur Herstellung eines Halbleiterbauteils weist die zweite Elektrode eine Fläche mit zumindest einer Aussparung auf, wobei in der Aussparung eine Lichtquelle angeordnet ist. Insbesondere ist die Fläche mit der Aussparung die der ersten Elektrode zugewandte Fläche der zweiten Elektrode. Dabei kann die Aussparung die zweite Elektrode quer oder senkrecht zu ihrer Haupterstreckungsrichtung vollständig durchdringen. Beispielsweise handelt es sich bei der Lichtquelle um eine Leuchtdiode oder einen Lichtleiter. Insbesondere weist die zweite Elektrode auf ihrer der ersten Elektrode zugewandten Fläche eine Vielzahl von Aussparungen auf, wobei in der Vielzahl von Aussparungen jeweils eine Lichtquelle angeordnet ist. Vorteilhafterweist ermöglicht eine derartige Vorrichtung eine homogene Beleuchtung von Halbleiterchips, während diese zwischen der ersten und der zweiten Elektrode angeordnet sind. Weiter ermöglicht eine derartige Vorrichtung einen besonders kleinen Abstand zwischen der ersten und der zweiten Elektrode, da keine Lichtquelle zwischen der zweiten Elektrode und der Suspension angeordnet werden muss. Vorteilhafterweise ermöglicht der besonders kleine Abstand zwischen der ersten und der zweiten Elektrode ein besonders starkes Elektrisches Feld.
  • Gemäß zumindest einer Ausführungsform der Vorrichtung zur Herstellung eines Halbleiterbauteils weist die zweite Elektrode eine Fläche auf, auf der ein Lichtleiter angeordnet ist. Insbesondere ist auf der der ersten Elektrode zugewandten Fläche der zweiten Elektrode ein Lichtleiter angeordnet. Der Lichtleiter kann beispielsweise die gesamte Fläche der zweiten Elektrode, welche der ersten Elektrode zugewandt ist, bedecken. Der Lichtleiter ist derart ausgestaltet, dass elektromagnetische Strahlung in Richtung der ersten Elektrode aus dem Lichtleiter ausgekoppelt wird. Mittels des ausgekoppelten Lichts kann der Bereich zwischen der ersten Elektrode und der zweiten Elektrode belichtet werden. Beispielsweise sind in dem Lichtleiter streuende Partikel angeordnet. Vorteilhafterweise ermöglicht diese Vorrichtung eine besonders homogene Belichtung des Bereichs zwischen der ersten und zweiten Elektrode und gleichzeitig eine besonders platzsparende Anordnung der Lichtquelle zwischen der Suspension und der zweiten Elektrode. Weiter werden keine Aussparungen in der zweiten Elektrode benötigt, sodass ein elektrisches Feld mit besonders homogener Richtung erzeugt werden kann.
  • Es wird des Weiteren ein Halbleiterbauteil angegeben. Das Halbleiterbauteil kann insbesondere mittels der hier beschriebenen Vorrichtung und den hier beschriebenen Verfahren hergestellt werden. Das heißt, sämtliche für die Verfahren und die Vorrichtung offenbarten Merkmale sind auch für das Halbleiterbauteil offenbart und umgekehrt.
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauteils umfasst das Halbleiterbauteil einen Träger und eine Vielzahl von Halbleiterchips, die einen n-leitenden und einen p-leitenden Bereich aufweisen. Bei dem Träger handelt es sich beispielsweise um einen Träger, welcher für ein Rolle-zu-Rolle-Verfahren geeignet ist. Insbesondere können die Halbleiterchips mittels des Trägers elektrisch leitend kontaktiert und betrieben werden. Der p-leitende und der n-leitenden Bereich grenzen direkt aneinander. Beispielsweise handelt es sich bei den Halbleiterchips optoelektronische Halbleiterchips, beispielsweise Dioden, insbesondere Leuchtdioden. Die Halbleiterchips können dazu eingerichtet sein bestimmungsgemäßen Betrieb elektromagnetische Strahlung zu erzeugen und zu emittieren.
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauteils weisen zumindest 70 % der Halbleiterchips eine gleiche Orientierung auf und stehen in direktem Kontakt mit dem Träger. Insbesondere stehen mindestens 80 % der Halbleiterchips, vorzugsweise mehr als 90 % der Halbleiterchips, in direktem Kontakt mit dem Träger und weisen eine gleiche Orientierung auf. Bei Halbleiterchips, die eine gleiche Orientierung aufweisen, ist der p-leitende Bereich relativ zum n-leitenden Bereich gleich orientiert. Beispielsweise sind die Halbleiterchips derart orientiert, dass der p-leitende Bereich auf der dem Träger zugewandten Seite des Halbleiterchips angeordnet ist und der n-leitende Bereich auf der dem Träger abgewandten Seite des Trägers angeordnet ist. Alternativ können die Halbleiterchips auch derart orientiert sein, dass die n-leitende Seite dem Träger zugewandt ist und die p-leitende Seite dem Träger abgewandt ist. Halbleiterchips, die in direktem Kontakt mit dem Träger stehen, können mittels des Trägers elektrisch leitend kontaktiert und betrieben werden. Insbesondere werden im bestimmungsgemäßen Betrieb nur die Halbleiterchips betrieben, die die gleiche Orientierung wie ein Großteil der weiteren Halbleiterchips aufweisen und in direktem Kontakt mit dem Träger stehen.
  • Die Halbleiterchips können in der lateralen Ebene, parallel zur Haupterstreckungsebene des Trägers, von einem elektrisch isolierenden Medium umgeben sein. Insbesondere schließt das elektrisch isolierende Medium bündig mit den dem Träger abgewandten Seiten der Halbleiterchips ab. Vorteilhafterweise ermöglicht das elektrisch isolierende Medium die Halbleiterchips an ihrer dem Träger abgewandten Seite mittels einer flächigen elektrischen Kontaktierung elektrisch leitend zu kontaktieren.
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauteils weisen die Halbleiterchips eine maximale Kantenlänge von 10 µm auf. Bevorzugt weisen die Halbleiterchips eine maximale Kantenlänge von 5 µm auf. Vorteilhafterweise sind die Halbleiterchips ausreichend klein, sodass diese mittels eines Druckverfahrens auf dem Träger angeordnet sein können.
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauteils sind die Halbleiterchips mittels eines Druckverfahrens auf dem Träger angeordnet. Beispielsweise weisen sich die mittels eines Druckverfahrens auf dem Träger angeordneten Halbleiterchips an ihren Oberflächen und der Träger an der den Halbleiterchips zugewandten Fläche Reste eines Mediums auf, welches dazu geeignet ist die Halbleiterchips in einem Druckverfahren auf den Träger aufzubringen. Insbesondere kann dieses Medium ausgehärtet sein, sodass das Medium als Verbindungsmittel zwischen den Halbleiterchips und dem Träger dient.
  • Weiter können die Halbleiterchips, die eine gleiche Orientierung aufweisen, gedreht zueinander angeordnet sein. Sind die Halbleiterchips gedreht zueinander angeordnet, so sind die Halbleiterchips um eine Symmetrieachse, die senkrecht zu der dem Träger abgewandten Oberfläche der Halbleiterchips verläuft, gedreht angeordnet. Weiter zeichnen sich die mittels eines Druckverfahrens aufgebrachten Halbleiterchips dadurch aus, dass die Anzahl der Halbleiterchips pro Flächeneinheit des Trägers schwankt. Beispielsweise sind die Halbleiterchips in unregelmäßigen Abständen zueinander auf dem Träger angeordnet. Die mittels Druckens aufgebrachten Halbleiterchips liegen nicht einzeln auf dem Träger vor, sondern sind Gruppen die beispielsweise mindestens 10, insbesondere mindestens 100 Halbleiterchips umfassen, angeordnet. Außerdem kann das Halbleiterbauteil Halbleiterchips aufweisen, die derart orientiert sind, dass diese im bestimmungsgemäßen Betrieb des Halbleiterbauteils keine elektromagnetische Strahlung emittieren. Vorteilhafterweise kann ein Halbleiterbauteil bei dem die Halbleiterchips mittels Druckens auf dem Träger angeordnet sind besonders effizient und schnell hergestellt werden.
  • Insbesondere weist ein Halbleiterbauteil, bei dem die Halbleiterchips mittels dem hier beschriebenen Verfahren zum Anordnen von Halbleiterchips auf einem Träger angeordnet sind, eine besonders große Anzahl von Halbleiterchips auf die im bestimmungsgemäßen Betrieb elektromagnetische Strahlung emittieren.
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauteils werden die Halbleiterchips über den Träger und eine elektrische Kontaktierung elektrisch leitend kontaktiert und betrieben. Dabei ist die elektrische Kontaktierung jeweils auf der dem Träger abgewandten Seite der Halbleiterchips angeordnet. Beispielsweise sind die Seitenflächen, welche die dem Träger abgewandte Fläche und die dem Träger zugewandte Fläche der Halbleiterchips miteinander verbinden, von einem elektrisch isolierenden Material bedeckt. Die Halbleiterchips stehen an ihrer dem Träger zugewandten Seite mit dem Träger in direktem Kontakt und sind mit diesem elektrisch leitend verbunden. Beispielsweise dient das elektrisch isolierende Material, welches in der lateralen Ebene zwischen den Halbleiterchips angeordnet ist, als Verbindungsmittel, um die Halbleiterchips mechanisch fest mit dem Träger zu verbinden. Der Träger kann mit einem elektrisch leitenden Material gebildet sein oder elektrisch leitende Strukturen umfassen, sodass die Halbleiterchip über den Träger bestromt und betrieben werden können. Die dem Träger abgewandte Seite der Halbleiterchips steht in direktem Kontakt mit der elektrischen Kontaktierung. Über den Träger und die elektrische Kontaktierung können die Halbleiterchips bestromt und betrieben werden. Vorteilhafterweise kann eine derartige elektrische Kontaktierung großflächig auf die Halbleiterchips aufgebracht werden, sodass eine große Anzahl von Halbleiterchips gleichzeitig elektrisch leitend kontaktiert werden kann. Die elektrische Kontaktierung kann beispielsweise mit einem elektrisch leitenden Material, insbesondere mit einem transparenten elektrisch leitenden Material, beispielsweise Indium Zinnoxid (ITO), gebildet sein.
  • Vorteilhafterweise ermöglicht eine flächige elektrische Kontaktierung der Halbleiterchips an ihrer dem Träger abgewandten Seite der Halbleiterchips ein besonders einfache und zuverlässige elektrische Kontaktierung der Halbleiterchips.
  • Weitere Vorteile und vorteilhafte Ausgestaltungen und Weiterbildungen des Verfahrens zum Ausrichten von Halbleiterchips, des Verfahrens zum Anordnen von Halbleiterchips auf einem Träger, der Vorrichtung zur Herstellung eines Halbleiterbauteils und des Halbleiterbauteils ergeben sich aus den folgenden im Zusammenhang mit den Figuren dargestellten Ausführungsbeispielen.
  • Es zeigen:
  • 1A, 1B, 1C, 1D und 1E Verfahrensschritte des Verfahrens zum Ausrichten von Halbleiterchips in einem Medium und Verfahrensschritte des Verfahrens zum Anordnen von Halbleiterchips auf einem Träger,
  • 2 ein Verfahren zum Anordnen von Halbleiterchips auf einem Träger,
  • 3A und 3B Ausführungsbeispiele einer Elektrode einer Vorrichtung zur Herstellung eines Halbleiterbauteils,
  • 4A, 4B und 4C Ausführungsbeispiele eines hier beschriebenen Halbleiterbauteils.
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere Verständlichkeit übertrieben groß dargestellt sein.
  • Die 1A zeigt eine schematische Schnittdarstellung einer Suspension 20, die auf einem Träger 10 angeordnet ist. Die Suspension 20 umfasst eine Vielzahl von Halbleiterchips 210 in einem Medium 220. Das Medium ist flüssig und elektrisch isolierend. Beispielsweise ist das Medium transparent für elektromagnetische Strahlung im sichtbaren Wellenlängenbereich und weist eine geringe Viskosität auf. Jeder der Halbleiterchips 210 weist einen p-leitenden Bereich 211 und einen n-leitenden Bereich 212 auf, die direkt aneinandergrenzen. Die Halbleiterchips weisen keine gleiche Orientierung auf, sondern sind zufällig innerhalb des Mediums angeordnet und orientiert. Die Dichte der Halbleiterchips und des Mediums 220 unterscheidet sich beispielsweise nur in geringem Maße; insbesondere unterscheidet sich die Dichte des Mediums 220 und der Halbleiterchips 210 maximal um 5 % voneinander. Insbesondere ist die Dichte des Mediums 220 größer als die Dichte der Halbleiterchips 210. Somit sinken die Halbleiterchips nach einer gegebenen Zeit in dem Medium ab und stehen in direktem mechanischem Kontakt mit dem Träger 10.
  • Die 1B zeigt eine schematische Schnittdarstellung der Vorrichtung zum Herstellen eines Halbleiterbauteils 1 und des Verfahrens zum Ausrichten von Halbleiterchips 210 in einem Medium 220 und des Verfahrens zum Anordnen von Halbleiterchips 210 auf einem Träger 10. In diesem Verfahrensschritt wird der Träger 10 und die Suspension 20 in einem Bereich 600 zwischen einer ersten Elektrode 601 und einer zweiten Elektrode 602 der Vorrichtung angeordnet. Die erste Elektrode 601 und die zweite Elektrode 602 sind an eine Spannungsquelle U angeschlossen, sodass zwischen der ersten Elektrode 601 und der zweiten Elektrode 602 ein elektrisches Feld E erzeugt wird. Zusätzlich weist die Vorrichtung zwischen der ersten 601 und der zweiten 602 Elektrode eine Lichtquelle 500 auf, welche elektromagnetische Strahlung L emittiert, die eine Energie EL aufweist. Die Lichtquelle ist auf der dem Träger 10 abgewandten Seite der Suspension 20 angeordnet, sodass die Elektromagnetische Strahlung L mit der Energie EL zumindest Teilweise in einem Bereich der Halbleiterchips 210 absorbiert wird, in dem der p-leitende Bereich 211 und der n-leitende Bereich 212 aneinander grenzen. Die Halbleiterchips weisen in diesem Bereich ein Bandlückenenergie EB auf, die gleich oder kleiner als die Energie EL der elektromagnetischen Strahlung ist.
  • Die von der Lichtquelle 500 emittierte elektromagnetische Strahlung L durchläuft das Medium 220 und wird in den Halbleiterchips 210 absorbiert. Dabei werden aufgrund des fotoelektrischen Effekts freie Ladungsträger generiert, wobei positive Ladungsträger in den p-leitenden Bereich 211 und negative Ladungsträger in den n-leitenden Bereich 212 des Halbleiterchips 210 wandern. Aufgrund des elektrischen Felds E wirken Coulomb-Kräfte auf die Ladungsträger in dem p-leitenden Bereich 211 und in dem n-leitenden Bereich 212. Somit werden die Halbleiterchips 210 entlang des elektrischen Feldes E ausgerichtet, sodass der p-leitende Bereich 211 in Richtung der ersten Elektrode 601 und der n-leitende Bereich 212 in Richtung der zweiten Elektrode 602 ausgerichtet wird. Dabei ist die erste Elektrode auf einem positiveren Potenzial als die zweite Elektrode 602.
  • Insbesondere kann die erste Elektrode 601 in direktem Kontakt mit dem Träger 10 stehen, sodass der Träger 10 auf dem gleichen Potenzial wie die erste Elektrode 601 ist und somit auch als Elektrode fungiert. In dieser Darstellung weisen die Halbleiterchips 210 eine gleiche Orientierung auf, jedoch sind die Halbleiterchips noch nicht in direktem Kontakt mit dem Träger 10 angeordnet. Beispielsweise weisen die Halbleiterchips 210 eine größere Dichte als das die Halbleiterchips umgebende Medium 220 auf, sodass die Halbleiterchips nach gegebener Zeit in dem Medium 220 absinken und in direktem Kontakt mit dem Träger 10 stehen. Zusätzlich können die anziehenden Coulomb-Kräfte der ersten Elektrode 601 und des Träger 10 auf die positiven Ladungsträger die Halbleiterchips 210 in Richtung des Trägers ziehen.
  • Die 1C eine schematische Schnittdarstellung einer alternativen Ausführungsform der Vorrichtung zum Herstellen eines Halbleiterbauteils 1 und des Verfahrens zum Ausrichten von Halbleiterchips 210 in einem Medium 220 und des Verfahrens zum Anordnen von Halbleiterchips 210 auf einem Träger 10. Im Gegensatz zu dem in 1B gezeigten Verfahren ist die Lichtquelle 500 in die zweite Elektrode 602 integriert. Insbesondere umfasst die Vorrichtung zur Herstellung eines Halbleiterbauteils 1 eine Vielzahl von Lichtquellen 500. Bei den Lichtquellen 500 kann es sich beispielsweise um Leuchtdioden handeln, die in Aussparungen der zweiten Elektrode 602 angeordnet sind. Beispielsweise können die Aussparungen in der der ersten Elektrode (601) zugewandten Seite (602a) der zweiten Elektrode angeordnet sein. Insbesondere können die Aussparungen die zweite Elektrode quer zu ihrer Haupterstreckungsebene vollständig durchdringen. Alternativ kann es sich bei den Lichtquellen 500 um Lichtleiter handeln, mittels denen die elektromagnetische Strahlung L in dem Bereich 600 zwischen der ersten Elektrode 601 und der zweiten Elektrode 602 eingebracht wird. Weiter unterscheiden sich das Ausführungsbeispiel der 1B und der 1C in der Anordnung der Elektrode 601. In dem Ausführungsbeispiel der 1C steht die erste Elektrode 601 nicht in direktem Kontakt mit dem Träger 10. Vorteilhafterweise wird bei dieser Anordnung ein elektrostatisches Aufladen des Trägers und der Suspension 20 vermieden.
  • Im hier dargestellten Ausführungsbeispiel stehen die Halbleiterchips 210 in direktem mechanischem Kontakt mit dem Träger 10. Die Halbleiterchips 210 weisen beispielsweise eine größere Dichte als das umgebende Medium 220 auf, sodass die Halbleiterchips 210 nach dem Ausrichten auf den Träger 220 absinken und mit diesem in direktem mechanischen Kontakt stehen. Zusätzlich oder alternativ können die Halbleiterchips mittels der Coulomb-Kräfte, welche auf die freien Ladungsträger im p-leitenden und im n-leitenden Bereich der Halbleiterchips 210 wirken, an den Träger angezogen werden und stehen mit diesem in direktem mechanischen Kontakt.
  • Die 1D zeigt eine schematische Schnittdarstellung einer alternativen Ausführungsform der Vorrichtung zum Herstellen eines Halbleiterbauteils 1 und des Verfahrens zum Ausrichten von Halbleiterchips 210 in einem Medium 220 und des Verfahrens zum Anordnen von Halbleiterchips 210 auf einem Träger 10. Im Unterschied zu dem in der 1B gezeigten Ausführungsbeispiel ist die erste Elektrode 601 mit dem Träger 10 gebildet. Der Träger 10 ist direkt elektrisch leitend mit der Spannungsquelle U verbunden. Mittels der Spannungsquelle U wird ein elektrisches Feld E zwischen der ersten Elektrode 601 bzw. dem Träger 10 und der zweiten Elektrode 602 erzeugt. Die zweite Elektrode ist dabei auf der den Halbleiterchips zugewandten Seite des Trägers 10 angeordnet. Analog zu dem Ausführungsbeispiel, welches in 1B dargestellt ist, ist zwischen der ersten Elektrode 601 und der zweiten Elektrode 602 eine Lichtquelle 500 angeordnet. Die Lichtquelle 500 emittiert elektromagnetische Strahlung L, welche von den Halbleiterchips 210 absorbiert wird, sodass in den Halbleiterchips freie Ladungsträger generiert werden.
  • Die Halbleiterchips sind entlang des elektrischen Feldes E orientiert und sind auf die Oberfläche des Trägers 10 abgesunken.
  • Die 1E zeigt einen der 1D nachfolgenden Verfahrensschritt, bei dem das Medium 220 vollständig entfernt wurde. Beispielsweise wurde das Medium 220 mittels Verdampfens vollständig entfernt. Dazu wurden beispielsweise der Träger 10 und die Halbleiterchips 210 aufgeheizt, sodass das Medium 220 verdampft ist. Alternativ wurde das Medium mittels einer Flüssigkeit von dem Träger gespült, wobei anschließend Reste der Flüssigkeit mittels Verdampfens entfernt wurden. Insbesondere wurde das Medium 220 bzw. die Flüssigkeit entfernt während die Halbleiterchips 210 im elektrischen Feld E angeordnet sind und während die Halbleiterchips 210 mit elektromagnetischer Strahlung L belichtet werden.
  • 2 zeigt eine Vorrichtung zur Herstellung eines Halbleiterbauteils 1, mit der beispielsweise das Verfahren zum Anordnen von Halbleiterchips 210 auf einem Träger 10 durchgeführt werden kann. Die Vorrichtung umfasst eine erste Elektrode 601 und eine zweite Elektrode 602, die mit einer Spannungsquelle U elektrisch leitend verbunden sind. Mittels der ersten Elektrode 601 und der zweiten Elektrode 601 wird ein elektrisches Feld E zwischen den Elektroden erzeugt. In die zweite Elektrode 602 sind mehrere Lichtquellen 500 integriert. Die Lichtquellen 500 emittieren elektromagnetische Strahlung L, welche den Bereich 600 zwischen der ersten Elektrode 601 und der zweiten Elektrode 602 durchläuft. In diesem Bereich 600 ist ein Träger 10 angeordnet, auf dessen den Lichtquellen 500 zugewandter Seite eine Suspension 20 angeordnet ist. Die Suspension 20 umfasst ein flüssiges, elektrisch isolierendes Medium 220 und Halbleiterchips 210. Insbesondere ist der Träger 10 dazu ausgebildet, auf eine Rolle 30 aufrollbar zu sein.
  • In der in 2 dargestellten Vorrichtung wird der Träger 10 von der Rolle 30 abgerollt und mittels weiterer Rollen 30 in den Bereich 600 zwischen der ersten Elektrode 601 und der zweiten Elektrode 602 transportiert. Bevor der Träger 10 den Bereich 600 durchläuft, wird die Suspension 20 auf dem Träger 10 angeordnet. Beispielsweise wird die Suspension 20 mittels Druckens auf dem Träger 10 angeordnet. Insbesondere wird die Suspension 20 mittels Tintenstrahldruckens oder einer Druckwalze auf dem Träger 10 angeordnet.
  • Im Bereich 600 zwischen der ersten Elektrode 601 und der zweiten Elektrode 602 werden frei Ladungsträgerpaare in den Halbleiterchips erzeugt. Die Ladungsträger wandern aufgrund des fotovoltaischen Effekts in den p-leitenden 211 und in den n-leitenden 212 Bereich. Somit können die Halbleiterchips 210, welche sich in der Suspension 20 befinden, mittels der im elektrischen Feld E entstehenden Coulomb-Kräfte ausgerichtet werden. Nachdem die Halbleiterchips 210 ausgerichtet sind, wird der Träger 10 und die Suspension 20 über weitere Rollen transportiert, sodass beispielsweise das Medium 220 entfernt oder ausgehärtet werden kann und anschließend weitere Verfahrensschritte zur elektrischen Kontaktierung und zum Vereinzeln der Halbleiterbauteile 1 durchgeführt werden können.
  • 3A zeigt eine schematische Schnittdarstellung eines Teils einer hier beschriebenen Vorrichtung zur Herstellung eines Halbleiterbauteils 1. In dieser Schnittdarstellung ist eine spezielle Ausführungsform der zweiten Elektrode 602 dargestellt, auf deren Oberfläche 602a ein Lichtleiter 501 angeordnet ist. Die Oberfläche 602a ist dabei die der ersten Elektrode 601 zugewandte Fläche der zweiten Elektrode 602. Weiter umfasst die Vorrichtung eine Lichtquelle 500, welche an einer Seitenfläche des Lichtleiters 501 angeordnet ist. Eine Seitenfläche ist dabei die Fläche, welche quer zur Haupterstreckungsebene des Lichtleiters 501 verläuft. Elektromagnetische Strahlung L, welche durch die Seitenfläche des Lichtleiters 501 eingekoppelt wird, wird in dem Lichtleiter 501 gestreut, sodass die elektromagnetische Strahlung L aus dem Lichtleiter 501 austritt. Dabei tritt die elektromagnetische Strahlung L durch die der zweiten Elektrode 602 abgewandte Seite des Lichtleiters 501 aus. Vorteilhafterweise ermöglicht diese Ausführungsform der zweiten Elektrode 602 und der Lichtquelle 500 und des Lichtleiters 501 eine besonders nahe Anordnung der Elektrode 602 an der Elektrode 601, welche auf der dem Lichtleiter zugewandten Seite der zweiten Elektrode 602 angeordnet ist. Dies führt zu einem besonders starken elektrischen Feld zwischen den Elektroden, sodass die Halbleiterchips besonders zuverlässig ausgerichtet werden können. Darüber hinaus weist die zweite Elektrode 602 keine Aussparungen auf sodass mittels dieser Vorrichtung ein besonders homogenes elektrisches Feld E erzeugt werden kann.
  • Die 3B zeigt im Vergleich zu 3A eine alternative Ausführungsform eines Teils der Vorrichtung zur Herstellung eines Halbleiterbauteils 1. Insbesondere ist hier eine Bauform der zweiten Elektrode 602 dargestellt, bei der an der Oberfläche 602a eine Vielzahl von Lichtquellen 500 angeordnet ist. Beispielsweise handelt es sich bei den Lichtquellen um Licht emittierende Dioden, welche in Aussparungen der zweiten Elektrode 602 angeordnet sind. Alternativ können die Lichtquellen 500 die Enden einer Vielzahl von Lichtleitern 501 sein, mittels derer elektromagnetische Strahlung L in den Bereich zwischen der ersten Elektrode 601 und der zweiten Elektrode 602 eingekoppelt wird. Vorteilhafterweise ermöglicht diese Ausführungsform der Vorrichtung eine besonders hohe Intensität der elektromagnetischen Strahlung L mit der die Halbleiterchips belichtet werden.
  • 4A zeigt eine schematische Schnittdarstellung eines hier beschriebenen Halbleiterbauteils 1 gemäß eines ersten Ausführungsbeispiels. Das Halbleiterbauteil 1 umfasst einen Träger 10, auf dessen Oberfläche eine Vielzahl von Halbleiterchips 210 angeordnet ist. Die Halbleiterchips stehen mit dem n-leitenden Bereich 212 in direktem Kontakt mit dem Träger 10. In Bereichen der Oberfläche des Trägers 10 und auf Seitenflächen der Halbleiterchips 210 sind Reste des Mediums 220 angeordnet. In diesen Bereichen kann das Medium 220 als Verbindungsmittel zwischen den Halbleiterchips 210 und dem Träger 10 dienen. Somit sind die Halbleiterchips über das Verbindungsmittel, welches durch das Medium 220 gebildet wird, mechanisch fest mit dem Träger 10 verbunden. Bereiche zwischen den Halbleiterchips 210 sind mit einer isolierenden Schicht 71 befüllt. Insbesondere bedeckt die isolierende Schicht 71 die Seitenflächen der Halbleiterchips, welche die dem Träger 10 abgewandte Oberfläche 210a und die dem Träger 10 zugewandte Unterfläche der Halbleiterchips 210 miteinander verbindet, vollständig. Auf der dem Träger abgewandten Seite der Halbleiterchips 210 ist kein Medium 220 und keine isolierende Schicht 71 angeordnet. Die dem Träger 10 abgewandte Seite der Halbleiterchips 210 ist also frei von der isolierenden Schicht 71 und dem Medium 220.
  • Auf der dem Träger 10 abgewandten Seite der Halbleiterchips 210 ist eine elektrische Kontaktierung 70 angeordnet. Die Halbleiterchips 210 können mittels des Trägers 10 und der elektrischen Kontaktierung 70 elektrisch kontaktiert und betrieben werden. Insbesondere kann die elektrische Kontaktierung für die in den Halbleiterchips 210 erzeugte elektromagnetische Strahlung transparent oder reflektierend ausgestaltet sein. Weiter kann der Träger 10 für die in den Halbleiterchips 210 erzeugte elektromagnetische Strahlung transparent oder reflektierend ausgestaltet sein.
  • Die 4B zeigt eine schematische Schnittdarstellung eines hier beschriebenen Halbleiterbauteils 1 gemäß eines zweiten Ausführungsbeispiels. Im Unterschied zum ersten Ausführungsbeispiel bedeckt das Medium hier die Seitenflächen der Halbleiterchips 210 vollständig und die Halbleiterchips sind mit dem p-leitenden Bereich 211 in direktem Kontakt mit dem Träger 10 angeordnet. Beispielsweise dient das Medium 220 als mechanisches Verbindungsmittel zwischen den Halbleiterchips 210 und dem Träger 10. Weiter ist das Medium 220 aus einem elektrisch isolierenden Material gebildet. Die dem Träger 10 abgewandten Oberflächen der Halbleiterchips 210 sind frei von dem Medium 220. Beispielsweise schließt die dem Träger 10 abgewandte Seite des Mediums 220 bündig mit den dem Träger abgewandten Seiten der Halbleiterchips ab. Beispielsweise wurde das Medium 220 nach dem Ausrichten der Halbleiterchips und nach dem Aushärten des Mediums 220 teilweise entfernt. Insbesondere wurde das Medium mittels Polierens von der dem Träger abgewandten Oberfläche der Halbleiterchips 210 entfernt.
  • Sowohl die elektrische Kontaktierung 70 als auch der Träger 10 und das Medium 220 können jeweils reflektierend oder transparent für die in den Halbleiterchips erzeugte elektromagnetische Strahlung ausgestaltet sein. Alternativ kann der Träger 10, die elektrische Kontaktierung 70 oder das Medium 220 ein Konversionsmittel umfassen, welches dazu eingerichtet ist, elektromagnetische Strahlung, die von den Halbleiterchips 210 emittiert wird, in elektromagnetische Strahlung eines längeren Wellenlängenbereichs umzuwandeln.
  • Die 4C zeigt eine Draufsicht eines hier beschriebenen Halbleiterbauteils 1 gemäß dem zweiten Ausführungsbeispiel. In diesem Ausführungsbeispiel ist die elektrische Kontaktierung 70 transparent ausgestaltet, sodass die dem Träger abgewandte Seite 210a der Halbleiterchips 210 sichtbar ist. In der lateralen Ebene sind die Halbleiterchips von dem Medium 220 vollständig umgeben. Die Halbleiterchips 210 sind mittels eines Druckverfahrens auf dem Träger angeordnet. Insbesondere sind die Halbleiterchips in unregelmäßigen Abständen zueinander auf dem Träger 10 angeordnet. Weiter können die Halbleiterchips gedreht zueinander angeordnet sein. Gedreht zueinander angeordnet bedeutet in diesem Zusammenhang, dass die Halbleiterchips um eine Symmetrieachse, welche senkrecht zur dem Träger 10 abgewandten Oberfläche 210a der Halbleiterchips 210 verläuft, gedreht sind.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
    • 1
    Halbleiterbauteil
    10
    Träger
    20
    Suspension
    210
    Halbleiterchip
    210a
    dem Träger abgewandte Seite der Halbleiterchips
    211
    p-leitender Bereich
    212
    n-leitender Bereich
    220
    Medium
    30
    Rolle
    500
    Lichtquelle
    501
    Lichtleiter
    600
    Bereich zwischen erster und zweiter Elektrode
    601
    erste Elektrode
    602
    zweite Elektrode
    70
    Elektrische Kontaktierung
    71
    isolierende Schicht
    E
    elektrisches Feld
    L
    elektromagnetische Strahlung
    EL
    Energie der elektromagnetischen Strahlung
    EB
    Energie der Bandlücke der Halbleiterchips
    U
    Spannungsquelle

Claims (19)

  1. Verfahren zum Ausrichten von Halbleiterchips (210) in einem Medium (220) mit den folgenden Verfahrensschritten: – Bereitstellen eines elektrisch isolierenden, flüssigen Mediums (220); – Bereitstellen von Halbleiterchips (210); – Ausbilden einer Suspension (20) mit dem Medium (220) und den Halbleiterchips (210); – Belichten der Halbleiterchips (210) mit elektromagnetischer Strahlung (L) zum Erzeugen von freien Ladungsträgern in den Halbleiterchips (210); – Anordnen der Suspension (20) in einem elektrischen Feld (E), wobei die Halbleiterchips (210) entlang des elektrischen Feldes (E) ausgerichtet werden.
  2. Verfahren zum Ausrichten von Halbleiterchips (210) nach dem vorherigen Anspruch, wobei das Medium (220) für die elektromagnetische Strahlung (L), die zum Erzeugen der freien Ladungsträger verwendet wird, transparent ist.
  3. Verfahren zum Ausrichten von Halbleiterchips (210) nach einem der vorherigen Ansprüche, wobei das Belichten der Halbleiterchips mit elektromagnetischer Strahlung (L) und das Anordnen der Suspension (20) in einem elektrischen Feld (E) gleichzeitig stattfindet.
  4. Verfahren zum Ausrichten von Halbleiterchips (210) nach einem der vorherigen Ansprüche, wobei das elektrische Feld (E) zwischen einer ersten (601) und einer zweiten (602) Elektrode ausgebildet wird, wobei der Abstand der Suspension (20) zur ersten Elektrode (601) kleiner ist als der Abstand zur zweiten Elektrode (602).
  5. Verfahren zum Ausrichten von Halbleiterchips (210) nach einem der vorherigen Ansprüche, wobei – die Halbleiterchips (210) einen Bereich mit einer Bandlücke (EB) umfassen, und – die elektromagnetische Strahlung (L) eine Energie (EL) aufweist, die größer ist als die Energie der Bandlücke (EB).
  6. Verfahren zum Anordnen von Halbleiterchips (210) auf einem Träger (10) mit den folgenden Verfahrensschritten: – Durchführen eines Verfahren zum Ausrichten von Halbleiterchips (210) gemäß einem der vorherigen Ansprüche, wobei die Suspension (20) auf dem Träger (10) angeordnet wird.
  7. Verfahren zum Anordnen von Halbleiterchips (210) auf einem Träger (10) nach dem vorherigen Anspruch, wobei die Suspension (20) mittels eines Druckverfahrens auf dem Träger (10) angeordnet wird.
  8. Verfahren zum Anordnen von Halbleiterchips (210) auf einem Träger nach einem der vorherigen Ansprüche, wobei die erste Elektrode (601) in direktem Kontakt mit dem Träger (10) steht.
  9. Verfahren zum Anordnen von Halbleiterchips (210) auf einem Träger (10) nach einem der vorherigen Ansprüche, wobei nach dem Ausrichten der Halbleiterchips (210) das Medium (220) ausgehärtet wird.
  10. Verfahren zum Anordnen von Halbleiterchips (210) auf einem Träger (10) nach dem vorherigen Anspruch, wobei nach dem Aushärten des Mediums (220) eine dem Träger (10) abgewandte Seite (210a) der Halbleiterchips (210) frei von dem Medium (220) ist oder stellenweise freigelegt wird.
  11. Verfahren zum Anordnen von Halbleiterchips (210) auf einem Träger (10) nach einem der Ansprüche 7 bis 8, wobei nach dem Ausrichten der Halbleiterchips (210) das Medium (220) vollständig entfernt wird.
  12. Verfahren zum Anordnen von Halbleiterchips (210) auf einem Träger (10) nach einem der Ansprüche 9 bis 11, wobei nach dem Aushärten oder Entfernen des Mediums (220) zumindest 70% der Halbleiterchips (210) in direktem Kontakt mit dem Träger (10) stehen.
  13. Verfahren zum Anordnen von Halbleiterchips (210) auf einem Träger (10) nach einem der vorherigen Ansprüche, wobei der Träger (10) dazu ausgebildet ist in einem Rolle-zu-Rolle-Verfahren verwendet zu werden.
  14. Verfahren zum Anordnen von Halbleiterchips (210) auf einem Träger (10) nach einem der vorherigen Ansprüche, wobei der Träger (10) die erste Elektrode (601) ist, mittels der das elektrische Feld (E) erzeugt wird.
  15. Vorrichtung zur Herstellung eines Halbleiterbauteils (1), mit – einer Lichtquelle (500), einer ersten Elektrode (601) und einer zweiten Elektrode (602), bei der – die Lichtquelle (500) dazu ausgebildet ist einen Bereich (600) zwischen der ersten (601) und der zweiten (602) Elektrode mit elektromagnetischer Strahlung (L) zu beleuchten, wobei – die erste und die zweite Elektrode dazu ausgebildet sind in dem Bereich (600) ein elektrisches Feld (E) zu erzeugen.
  16. Vorrichtung zur Herstellung eines Halbleiterbauteils (1) gemäß dem vorherigen Anspruch, bei der – die zweite Elektrode (602) eine Fläche (602a) mit zumindest Aussparung (50) aufweist, wobei – in der Aussparung (50) eine Lichtquelle (500) angeordnet ist.
  17. Vorrichtung zur Herstellung eines Halbleiterbauteils (1) gemäß Anspruch 15, bei der – die zweite Elektrode (602) eine Fläche (602a) aufweist, auf der ein Lichtleiter (501) angeordnet ist.
  18. Halbleiterbauteil (1) mit einem Träger (10), einer Vielzahl von Halbleiterchips (210), bei dem – die Halbleiterchips (210) jeweils einen n-leitenden Bereich (212) und einen p-leitenden Bereich (211) aufweisen, – zumindest 70% der Halbleiterchips (210) eine gleiche Orientierung aufweisen und in direktem Kontakt mit dem Träger (10) stehen, – die Halbleiterchips (210) eine maximale Kantenlänge von 10 µm aufweisen, und – die Halbleiterchips (210) mittels eines Druckverfahrens auf dem Träger (10) angeordnet sind.
  19. Halbleiterbauteil (1) gemäß dem vorherigen Anspruch, bei dem – die Halbleiterchips (210) über den Träger (10) und eine elektrische Kontaktierung (70) elektrisch leitend kontaktiert und betrieben werden, wobei – die elektrische Kontaktierung (70) jeweils auf der dem Träger (10) abgewandten Seite (210a) der Halbleiterchips (210) angeordnet ist.
DE102016116353.8A 2016-09-01 2016-09-01 Verfahren zum Ausrichten von Halbleiterchips, Verfahren zum Anordnen von Halbleiterchips, Vorrichtung zur Herstellung eines Halbleiterbauteils und Halbleiterbauteil Pending DE102016116353A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016116353.8A DE102016116353A1 (de) 2016-09-01 2016-09-01 Verfahren zum Ausrichten von Halbleiterchips, Verfahren zum Anordnen von Halbleiterchips, Vorrichtung zur Herstellung eines Halbleiterbauteils und Halbleiterbauteil
PCT/EP2017/071797 WO2018041909A1 (de) 2016-09-01 2017-08-30 Verfahren zum ausrichten von halbleiterchips, verfahren zum anordnen von halbleiterchips, vorrichtung zur herstellung eines halbleiterbauteils und halbleiterbauteil
US16/329,449 US10763238B2 (en) 2016-09-01 2017-08-30 Method of aligning semiconductor chips, method of arranging semiconductor chips, device that produces a semiconductor component, and semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016116353.8A DE102016116353A1 (de) 2016-09-01 2016-09-01 Verfahren zum Ausrichten von Halbleiterchips, Verfahren zum Anordnen von Halbleiterchips, Vorrichtung zur Herstellung eines Halbleiterbauteils und Halbleiterbauteil

Publications (1)

Publication Number Publication Date
DE102016116353A1 true DE102016116353A1 (de) 2018-03-01

Family

ID=59859044

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016116353.8A Pending DE102016116353A1 (de) 2016-09-01 2016-09-01 Verfahren zum Ausrichten von Halbleiterchips, Verfahren zum Anordnen von Halbleiterchips, Vorrichtung zur Herstellung eines Halbleiterbauteils und Halbleiterbauteil

Country Status (3)

Country Link
US (1) US10763238B2 (de)
DE (1) DE102016116353A1 (de)
WO (1) WO2018041909A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210072194A (ko) * 2019-12-06 2021-06-17 삼성디스플레이 주식회사 발광 소자의 정렬 방법, 이를 이용한 표시 장치의 제조 방법 및 표시 장치
CN112002792B (zh) * 2020-07-06 2022-02-22 深圳市隆利科技股份有限公司 一种电泳组装制备led显示器的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007021009A1 (de) 2006-09-27 2008-04-10 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung und Verfahren zur Herstellung einer solchen
DE102007024074A1 (de) 2007-05-22 2008-11-27 Leica Microsystems Cms Gmbh Vorrichtung zur Lichtdetektion in einem Scanmikroskop
DE102011005940A1 (de) 2011-03-23 2012-09-27 Carl Zeiss Smt Gmbh EUV-Spiegelanordnung, optisches System mit EUV-Spiegelanordnung und Verfahren zum Betreiben eines optischen Systems mit EUV-Spiegelanordnung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355577A (en) * 1992-06-23 1994-10-18 Cohn Michael B Method and apparatus for the assembly of microfabricated devices
US6780696B1 (en) * 2000-09-12 2004-08-24 Alien Technology Corporation Method and apparatus for self-assembly of functional blocks on a substrate facilitated by electrode pairs
DE10325559B3 (de) 2003-06-05 2004-12-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und Vorrichtung zum Herstellen eines Systems mit einer an einer vorbestimmten Stelle einer Oberfläche eines Substrats aufgebrachten Komponente
US7629026B2 (en) 2004-09-03 2009-12-08 Eastman Kodak Company Thermally controlled fluidic self-assembly
US7332361B2 (en) * 2004-12-14 2008-02-19 Palo Alto Research Center Incorporated Xerographic micro-assembler
US7943052B2 (en) * 2005-07-05 2011-05-17 National Taiwan University Method for self-assembling microstructures
DE102007021099A1 (de) 2007-05-03 2008-11-13 Endress + Hauser (Deutschland) Ag + Co. Kg Verfahren zum Inbetriebnehmen und/oder Rekonfigurieren eines programmierbaren Feldmeßgeräts
US7861405B2 (en) * 2008-03-03 2011-01-04 Palo Alto Research Center Incorporated System for forming a micro-assembler
KR20130033450A (ko) * 2010-07-14 2013-04-03 샤프 가부시키가이샤 미세한 물체의 배치 방법, 배열 장치, 조명 장치 및 표시 장치
EP2790212B1 (de) 2012-07-19 2015-09-16 Technische Universität Ilmenau Verfahren zur Selbstmontage von Komponenten auf einem Substrat
JP6248107B2 (ja) * 2012-08-02 2017-12-13 オスラム・シルバニア・インコーポレイテッド 流体自己組立のための二重はんだ層並びに電気部品基板及びその使用方法
US9548411B2 (en) * 2013-03-15 2017-01-17 Sandia Corporation Photoelectrochemically driven self-assembly method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007021009A1 (de) 2006-09-27 2008-04-10 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung und Verfahren zur Herstellung einer solchen
DE102007024074A1 (de) 2007-05-22 2008-11-27 Leica Microsystems Cms Gmbh Vorrichtung zur Lichtdetektion in einem Scanmikroskop
DE102011005940A1 (de) 2011-03-23 2012-09-27 Carl Zeiss Smt Gmbh EUV-Spiegelanordnung, optisches System mit EUV-Spiegelanordnung und Verfahren zum Betreiben eines optischen Systems mit EUV-Spiegelanordnung

Also Published As

Publication number Publication date
US10763238B2 (en) 2020-09-01
WO2018041909A1 (de) 2018-03-08
US20190214364A1 (en) 2019-07-11

Similar Documents

Publication Publication Date Title
EP1989740B1 (de) Solarzellenmarkierverfahren und solarzelle
DE112016000691B4 (de) Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102014112551A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE3121350A1 (de) "verfahren zum herstellen einer sonnenbatterie"
DE102011050250A1 (de) Elektrodensubstrat sowie flächige optoelektronische Vorrichtung
DE112007001232T5 (de) Lichtemittierendes Halbleiterelement und Verfahren zu dessen Herstellung
DE102009053776A1 (de) Emitterbildung mit einem Laser
DE102013202906A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2011104097A1 (de) Verfahren zum herstellen einer mehrzahl von optoelektronischen halbleiterchips
DE112018001504T5 (de) Bildschirmgerät und verfahren zur herstellung desselben
WO2016034489A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102016116353A1 (de) Verfahren zum Ausrichten von Halbleiterchips, Verfahren zum Anordnen von Halbleiterchips, Vorrichtung zur Herstellung eines Halbleiterbauteils und Halbleiterbauteil
WO2017046000A1 (de) Lichtemittierendes bauelement sowie verfahren zur herstellung eines lichtemittierenden bauelements
WO2021028484A1 (de) Verfahren und vorrichtung zum aufnehmen und ablegen von optoelektronischen halbleiterchips
DE102010020974A1 (de) Verfahren zum Herstellen von Spezialsolarzellen aus einem Wafer
EP1563552A1 (de) Optoelektronisches bauelement mit elektrisch leitfähigem organischem material sowie verfahren zur herstellung des bauelementes
DE102015111564A1 (de) Organisches optoelektronisches Bauteil und Herstellungsverfahren hierfür
DE102010017844A1 (de) Verfahren und Vorrichtung zur Herstellung elektronischer und/oder energieerzeugender und/oder energieumwandelnder Elemente und Komponenten
DE102014216792A1 (de) Verfahren zum Erzeugen einer transparenten Elektrode eines optoelektronischen Bauelementes
DE102015114135A1 (de) Photovoltaische Vorrichtung und Verfahren zur Herstellung einer photovoltaischen Vorrichtung
DE102014111424A1 (de) Organisches Licht emittierendes Bauelement und Verfahren zur Herstellung eines organischen Licht emittierenden Bauelements
DE102015121141B4 (de) Dünnschichtsolarmodul
WO2015032901A2 (de) Strahlungsemittierende vorrichtung und verfahren zur herstellung derselben
WO2016037925A1 (de) Strahlungsemittierende vorrichtung und verfahren zur herstellung derselben

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication