WO2017046000A1 - Lichtemittierendes bauelement sowie verfahren zur herstellung eines lichtemittierenden bauelements - Google Patents

Lichtemittierendes bauelement sowie verfahren zur herstellung eines lichtemittierenden bauelements Download PDF

Info

Publication number
WO2017046000A1
WO2017046000A1 PCT/EP2016/071215 EP2016071215W WO2017046000A1 WO 2017046000 A1 WO2017046000 A1 WO 2017046000A1 EP 2016071215 W EP2016071215 W EP 2016071215W WO 2017046000 A1 WO2017046000 A1 WO 2017046000A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixels
semiconductor
semiconductor units
units
component according
Prior art date
Application number
PCT/EP2016/071215
Other languages
English (en)
French (fr)
Inventor
Alexander Martin
Norwin Von Malm
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to CN201680054089.7A priority Critical patent/CN108028261B/zh
Priority to JP2018513802A priority patent/JP2018529234A/ja
Priority to US15/757,970 priority patent/US10504879B2/en
Publication of WO2017046000A1 publication Critical patent/WO2017046000A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Definitions

  • a component and a method for producing a component are specified.
  • the document DE 10 2011 056 888 AI describes a
  • An object to be solved is to specify a component with reduced production costs. Furthermore, a method for producing a component with reduced production costs is to be specified.
  • the device is
  • the component is a light source.
  • the component may be a headlight, in particular an adaptive
  • AFS Adaptive Front-Lighting System
  • this comprises at least one optoelectronic semiconductor chip, hereinafter also referred to as "semiconductor chip".
  • the semiconductor chip is provided in particular for the emission of light.
  • the semiconductor chip is a pixelated LED chip.
  • Pixelated here and below mean that the LED chip has a plurality of, in particular electrically separately controllable, pixels. According to at least one embodiment, the
  • Terminal substrate includes a mounting surface and electrical contact structures.
  • the electrical contact structures may be provided for electrical contacting of the semiconductor chip.
  • the electrical contact structures may comprise an electrically conductive material, such as a metal, or consist of such a material.
  • the terminal substrate has a main extension plane in which it extends in lateral directions. Perpendicular to the main plane of extension, in a vertical direction, the terminal substrate has a thickness. The thickness of the terminal substrate is small against the maximum extent of the terminal substrate in the lateral directions. A main plane of the terminal substrate forms the mounting surface.
  • connection substrate may be formed as a mechanically stabilizing component of the semiconductor chip.
  • Mechanically stabilizing here and below means that the mechanical handling of the semiconductor chip by the
  • stabilizing part of the housing is improved and thereby, for example, a higher external force on the
  • Semiconductor chip can act without this being destroyed.
  • the semiconductor chip can be replaced by the
  • Terminal substrate become mechanically self-supporting, that is, that the semiconductor chip as part of a
  • the semiconductor chip comprises a multiplicity of structured ones
  • Each of the semiconductor units has a multiplicity of monolithically connected pixels, each with an active layer, which in use emit light
  • the pixels may in particular be pixels, that is to say separate emission regions of the semiconductor unit.
  • Each pixel may have a light exit surface facing away from the connection substrate. It is possible that the light emitted by the active layer through the light exit surface of the
  • the pixels may consist of a monolithic
  • Semiconductor layer sequence be prepared. For example, it is possible that for the production of the pixels, the semiconductor layer sequence on a growth substrate
  • Semiconductor layer sequence can be provided.
  • the semiconductor layer sequence is formed with an n-type semiconductor layer, an active semiconductor layer and a p-type semiconductor layer.
  • the active layers of the pixels may be active
  • the pixels may each have a p-type layer and an n-type layer formed of the p-type semiconductor layer and the n-type semiconductor layer, exhibit.
  • the fact that a layer has "emerged" from a semiconductor layer can mean here and below that the layer was produced by singulation of the semiconductor layer and is part of the semiconductor layer.
  • the pixels it is possible for the pixels to be partially interconnected by means of at least one common semiconductor layer, which may be the n-conducting or the p-conducting semiconductor layer.
  • the pixels may be formed by a plurality of semiconductor layers, for example the n-type semiconductor layer, the p-type semiconductor layer and the active layer,
  • Semiconductor units are not monolithically contiguous and / or not by means of semiconductor material with each other
  • a spacing of adjacent semiconductor units is at least 5 ym and
  • the distance is the smallest distance between side surfaces of two adjacent semiconductor units in the lateral directions.
  • the side surfaces of the semiconductor units may be outer surfaces extending along the vertical direction
  • the pixels can be electrically separated.
  • each pixel it is possible for each pixel to have at least one electrical
  • Contact structure is uniquely assigned. This may make it possible to selectively switch the emission of individual pixels on or off. Two or more of the pixels can thus be operated at the same and at different times.
  • this comprises at least one optoelectronic semiconductor chip with a connection substrate with a mounting surface and
  • structured semiconductor units each having a plurality of monolithically contiguous pixels each having an active layer, the light in operation
  • the semiconductor units of the semiconductor chip are laterally spaced from each other on the mounting surface
  • a pitch of adjacent semiconductor units is at least 5 ym and at most 55 ym. Furthermore, the pixels are electrically separated controlled.
  • the active layers of the pixels are monolithic
  • the active layers are part of a single active semiconductor layer.
  • the pixels are more lateral by means of several
  • Semiconductor contacts is at least 1 ym and at most 25 ym.
  • each pixel is electrically conductively connected to at least one semiconductor contact.
  • the electrical contact structure associated with a pixel can with the semiconductor contact of the respective pixel
  • the semiconductor contacts may be electrically connected.
  • the semiconductor contacts may be connected to an electrically conductive material, such as
  • a metal for example, a metal, be formed or consist of it.
  • the component can have several
  • Semiconductor contacts laterally spaced from each other on a bottom surface facing the terminal substrate and / or arranged on the light passage surface of the pixels.
  • a respective one is between the active layers of adjacent pixels
  • Dividing trench arranged. It is possible that the active layers of the pixels are not connected to each other. In particular, each pixel can have an active layer
  • the active layers may, for example, be surrounded by the separating trenches in the manner of a frame. "Frame-like" means here and below that each pixel and / or each active layer in one
  • Top view of the mounting surface in lateral directions is completely surrounded by separation trenches.
  • the separation trenches In the supervision of the separation trenches then appear as a grid or network, the pixels are enclosed by individual meshes of the grid or the network.
  • the dividing trenches can be
  • the width of a separation trench is at least 1 ⁇ m and at most 25 ⁇ m, preferably at least 5 ⁇ m and at most 20 ⁇ m.
  • the width of a separation trench is in particular the smallest dimension of the separation trenches of the lateral directions. In particular, it is the width of a Separating trench by the smallest distance between side surfaces of two adjacent pixels in lateral directions.
  • the side surfaces of the pixels may be outer surfaces of the pixels extending along the vertical direction.
  • the pixels are optically separated from each other.
  • An optical separation of the pixels can be brought about for example by means of the separation trenches. It is also possible that absorbing and / or between adjacent pixels
  • a material here and hereinafter is “absorbing” or “reflective” when it is emitted by the active layers
  • Radiation has a transmittance of at most 0.4
  • At least two of the semiconductor units have a different number
  • Pixels on For example, it is possible to have at least one semiconductor unit of a first group of
  • the semiconductor units of the first group may each have a first number of pixels
  • the semiconductor units of the second group may each have a second number of pixels, wherein the first number and the second number differ.
  • Semiconductor unit and / or a pixel is here and below the respective extent of the semiconductor unit and / or the pixel in lateral directions. It is possible that the pixels have a different size. Alternatively, the pixels of the
  • Manufacturing tolerances have the same size.
  • semiconductor units having a different number of pixels have the same size within the manufacturing tolerances.
  • the pixels may have a different size.
  • connection substrate on at least one integrated circuit.
  • the connection substrate has doped regions, by means of which switching operations are made possible.
  • the integrated circuit may be the electrical contact structures of the terminal substrate.
  • the connection substrate is a substrate on at least one integrated circuit.
  • the terminal substrate may be formed with or consist of silicon. In particular, it may be at the
  • An active matrix silicon substrate can be a matrix of transistors, by means of which the individual pixels can be controlled.
  • the transistors may be in CMOS or thin film technology, for example
  • Substrate a variety of power sources. Each of the power sources is unique to one of the pixels
  • each of the current sources is electrically conductively connected to its associated pixel.
  • each pixel is electrically connected to a current source.
  • the power source may be a miniaturized power source.
  • the spacing of adjacent semiconductor units deviates by at most +/- 10 -6 from a mean width of the isolation trenches.
  • the distance between adjacent semiconductor units may be within the framework of
  • pixels of adjacent semiconductor units can be substantially the same
  • Semiconductor units and the width of the separation trenches is at least 5 ym and at most 55 ym.
  • the spacings of neighboring semiconductor units deviate by at most +/- 10.sup.-6.sigma. From a mean spacing of adjacent semiconductor units.
  • the mean spacing of adjacent semiconductor units may be an arithmetic mean across the spacings of the semiconductor units. In other words, the semiconductor units are at regular intervals
  • Luminous surface of the device at least 8 mm 2 , preferably at least 32 mm 2 .
  • the luminous area of the component is in particular the sum of all
  • a total number of pixels is at least 128, preferably at least 2048, and / or a luminous flux of the light emitted by the total number of pixels at least 1600 lumens, preferably
  • the component can be, for example, a high-resolution light source and / or a light source with a high luminance.
  • the production of a single pixelated semiconductor device having a luminous flux of over 6400 lumens would not be feasible with economically viable yields.
  • the division of the component into individual semiconductor units, each with a multiplicity of pixels enables a cost-effective and economically justifiable production of a component with a high resolution and / or a high luminous flux.
  • the component comprises at least two semiconductor chips.
  • Each of the semiconductor chips may be constructed as described above.
  • each semiconductor chip comprises a plurality of Semiconductor units mounted on a connection substrate
  • the at least two semiconductor chips are arranged on a printed circuit board.
  • a circuit board may be a
  • the circuit board can in particular for electrical
  • Control and / or cooling of the arranged on the circuit board semiconductor chips may be provided.
  • the component can preferably be produced by a method described here. This means,
  • the plurality of semiconductor units having the plurality of
  • Each semiconductor device is deposited on a growth substrate.
  • the growth substrate may, for example, be a monocrystalline substrate, which may be formed, for example, with sapphire. It is possible that the pixels each
  • connection substrate with the mounting surface and the electrical contact structures is provided.
  • the semiconductor units be on the mounting surface of the terminal substrate
  • the semiconductor units are applied in such a way that the semiconductor units are arranged laterally spaced from one another on the mounting surface, the spacing of adjacent semiconductor units being at least 5 ⁇ m and at most 55 ⁇ m, preferably at least 10 ⁇ m and at most 20 ⁇ m. Furthermore, the pixels are electrically separated from one another.
  • the growth substrate is at least partially detached.
  • the growth substrate can be completely detached, for example by means of an etching process or a laser lift-off process. In this case, only the light-emitting semiconductor layers of the pixels remain on the terminal substrate.
  • the growth substrate can be completely detached, for example by means of an etching process or a laser lift-off process. In this case, only the light-emitting semiconductor layers of the pixels remain on the terminal substrate.
  • Growth substrate for example by means of an etching process or by physical abrasion such as grinding or
  • polishing being thinned. In this case, parts of the growth substrate remain at the pixels.
  • this comprises the following method steps.
  • Mounting surface and electrical contact structures Applying the semiconductor units to the mounting surface such that the semiconductor units are arranged laterally spaced apart on the mounting surface, wherein a distance of adjacent semiconductor units is at least 5 ym and at most 55 ym and the pixels are electrically
  • the semiconductor units are separated by means of a
  • the provision of the semiconductor units comprises determining semiconductor units with defective pixels as well as sorting the semiconductor units with defective ones
  • Pixels such that only semiconductor units with intact pixels are applied to the mounting surface within the manufacturing tolerances.
  • the method involves a selection of intact ones
  • a defective pixel is characterized, for example, in that it has a lower luminance and / or a lower luminous flux or a higher luminous flux Has voltage drop as intact pixels.
  • a defective pixel does not emit light.
  • Pixels can be done before or after singulation. For example, it is possible before singulating
  • Pixels which, for example, have statistically distributed defects in the semiconductor material or in the structure before the To screen out transmission on the connection substrate.
  • Semiconductor units and / or on multiple semiconductor chips allows freedom in the design of the device.
  • Semiconductor unit and / or within a semiconductor chip can be chosen so that, depending on the selected
  • connection process and / or depending on the defect rate of the pixels optimal yield and thus an optimal cost position can be achieved.
  • the device described here and the method described here are based on
  • FIGS. 1A and 1B An exemplary embodiment of a semiconductor unit of a component described here is explained in more detail with reference to the schematic representations of FIGS. 1A and 1B.
  • Embodiment is shown in Figure 1B rotated in comparison to Figure 1A by 180 °.
  • a semiconductor unit 2 (shown only schematically in the figures) is applied.
  • the semiconductor unit 2 has a plurality of pixels 21.
  • the pixels 21 are separated by separating trenches 22
  • the width B of the separation trenches 22 is at least 5 ym and at most 25 ym.
  • Each pixel 21 may include an n-type layer, a p-type layer, and an active layer.
  • the n-type layer and the p-type layer are made of an n-type semiconductor layer and a p-type semiconductor layer. It is here possible that the n-type layer or the p-type layer corresponds to the n-type semiconductor layer or the p-type semiconductor layer.
  • a coating applied to a growth substrate 1 is applied
  • semiconductor unit 2 and provided with first solder balls 31, which may be formed with a solder.
  • connection region 33 which are provided with pads 32 which may be arranged according to the first solder balls 31.
  • the pads 32 may be formed with a metal or made of a metal.
  • a semiconductor unit 2 is applied together with the growth substrate 1. Subsequently, heating of the first solder balls 31 and the
  • Pads 32 occur, whereby the semiconductor units 2 and in particular of the pixels 21 with the
  • Terminal substrate 4 can be mechanically and / or electrically connected. Alternatively or additionally, a
  • the growth substrates 1 are produced by the semiconductor units 2
  • the plurality of semiconductor units 2 each having a plurality of
  • Pixels 21 then together with the connection substrate 4 forms a semiconductor chip 42.
  • the semiconductor units 2 of the semiconductor chip 42 are arranged laterally spaced apart from one another on the mounting surface 4 a of the connection substrate 4. A distance d of adjacent semiconductor units 2 is
  • the component comprises a plurality of semiconductor chips 42 which are applied together on a printed circuit board 51.
  • a conversion element 53 is applied on one of the circuit board 51 facing away from the top surface of the semiconductor units 2 of the semiconductor chips 42.
  • the conversion element 53 may be a ceramic plate or a polymer layer with wavelength-converting particles.
  • Connection substrate 4 may be provided with through contacts.
  • the device may be a surface-mountable device (SMD).
  • SMD surface-mountable device
  • FIG. 4A shows a semiconductor chip 42 having a plurality of semiconductor units 2, each comprising a plurality of pixels 21.
  • the semiconductor units 2 are applied to a terminal substrate 4.
  • FIG. 4A shows a semiconductor chip 42 having a plurality of semiconductor units 2, each comprising a plurality of pixels 21.
  • the semiconductor units 2 are applied to a terminal substrate 4.
  • FIG. 4A shows a semiconductor chip 42 having a plurality of semiconductor units 2, each comprising a plurality of pixels 21.
  • the semiconductor units 2 are applied to a terminal substrate 4.
  • the semiconductor units 2 may each have an equal number of pixels 21. Further, the semiconductor units 2 may have a similar or an equal size. At one of the terminal substrate 4 facing away from the top surface of the semiconductor units 2 can
  • Conversion element 53 may be applied.
  • the semiconductor chip 42 comprises only a single one
  • Semiconductor unit 2 having a plurality of pixels 21.
  • the semiconductor unit 2 may optionally have a conversion element 53 on its top surface (not shown in FIG. 2B).
  • the semiconductor chip 42 comprises a multiplicity of
  • Semiconductor units 2 wherein the semiconductor units 2 have a different number of pixels 21, each having different sizes.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein Bauelement angegeben, umfassend zumindest einen optoelektronischen Halbleiterchip (42) mit: einem Anschlusssubstrat (4) aufweisend eine Montagefläche (4a) und elektrische Kontaktstrukturen und - einer Vielzahl strukturierter Halbleitereinheiten (2), jeweils aufweisend eine Vielzahl von monolithisch zusammenhängenden Bildpunkten (21) mit jeweils einer aktiven Schicht, die im Betrieb Licht emittiert, wobei: - die Halbleitereinheiten (2) lateral beabstandet zueinander auf der Montagefläche (4a) angeordnet sind, ein Abstand (d) benachbarter Halbleitereinheiten (2) wenigstens 5 µm und höchstens 55 µm beträgt und die Bildpunkte (21) elektrisch getrennt ansteuerbar sind. Es wird auch ein Verfahren zur Herstellung dieses Bauelements angegeben.

Description

Beschreibung
LICHTEMITTIERENDES BAUELEMENT SOWIE VERFAHREN ZUR HERSTELLUNG EINES LICHTEMITTIERENDEN BAUELEMENTS
Es wird ein Bauelement sowie ein Verfahren zur Herstellung eines Bauelements angegeben.
Die Druckschrift DE 10 2011 056 888 AI beschreibt ein
Bauelement sowie ein Verfahren zur Herstellung eines
Bauelement .
Eine zu lösende Aufgabe besteht darin, ein Bauelement mit reduzierten Herstellungskosten anzugeben. Ferner soll ein Verfahren zur Herstellung eines Bauelements mit reduzierten Herstellungskosten angegeben werden.
Es wird ein Bauelement angegeben. Das Bauelement ist
insbesondere zur Emission von Licht vorgesehen.
Beispielsweise handelt es sich bei dem Bauelement um eine Lichtquelle. Insbesondere kann es sich bei dem Bauelement um einen Scheinwerfer, insbesondere einen adaptiven
Autoscheinwerfer (englisch: Adaptive Front-lighting System, AFS) , handeln .
Gemäß zumindest einer Ausführungsform des Bauelements umfasst dieses zumindest einen optoelektronischen Halbleiterchip, im Folgenden auch "Halbleiterchip". Der Halbleiterchip ist insbesondere zur Emission von Licht vorgesehen.
Beispielsweise handelt es sich bei dem Halbleiterchip um einen pixelierten Leuchtdiodenchip. "Pixeliert" kann hierbei und im Folgenden bedeuten, dass der Leuchtdiodenchip eine Vielzahl von, insbesondere elektrisch getrennt ansteuerbaren, Bildpunkten aufweist. Gemäß zumindest einer Ausführungsform weist der
Halbleiterchip ein Anschlusssubstrat auf. Das
Anschlusssubstrat umfasst eine Montagefläche und elektrische Kontaktstrukturen. Die elektrischen Kontaktstrukturen können zur elektrischen Kontaktierung des Halbleiterchips vorgesehen sein. Hierzu können die elektrischen Kontaktstrukturen ein elektrisch leitendes Material, wie beispielsweise ein Metall, umfassen oder aus einem solchen Material bestehen.
Das Anschlusssubstrat weist eine Haupterstreckungsebene auf, in der es sich in lateralen Richtungen erstreckt. Senkrecht zu der Haupterstreckungsebene, in einer vertikalen Richtung, weist das Anschlusssubstrat eine Dicke auf. Die Dicke des Anschlusssubstrats ist klein gegen die maximale Erstreckung des Anschlusssubstrats in den lateralen Richtungen. Eine Hauptebene des Anschlusssubstrats bildet die Montagefläche.
Das Anschlusssubstrat kann als mechanisch stabilisierende Komponente des Halbleiterchips ausgebildet sein. "Mechanisch stabilisierend" bedeutet hierbei und im Folgenden, dass die mechanische Handhabung des Halbleiterchips durch den
stabilisierenden Teil des Gehäuses verbessert wird und dadurch beispielsweise eine höhere externe Kraft an dem
Halbleiterchip wirken kann, ohne dass dieser zerstört wird. Insbesondere kann der Halbleiterchip durch das
Anschlusssubstrat mechanisch selbsttragend werden, das heißt, dass der Halbleiterchip etwa im Rahmen eines
Fertigungsverfahrens mit Werkzeugen wie beispielsweise einer Pinzette gehandhabt werden kann, ohne dass ein weiteres stützendes Element vorhanden sein muss. Gemäß zumindest einer Ausführungsform umfasst der Halbleiterchip eine Vielzahl strukturierter
Halbleitereinheiten. Jede der Halbleitereinheiten weist eine Vielzahl von monolithisch zusammenhängenden Bildpunkten mit jeweils einer aktiven Schicht, die im Betrieb Licht
emittiert, auf. Bei den Bildpunkten kann es sich insbesondere um Pixel, also um voneinander getrennte Emissionsbereiche der Halbleitereinheit, handeln. Jeder Bildpunkt kann eine dem Anschlusssubstrat abgewandte Lichtaustrittsfläche aufweisen. Hierbei ist es möglich, dass das von der aktiven Schicht emittierte Licht durch die Lichtaustrittsfläche aus den
Bildpunkten ausgekoppelt wird.
"Monolithisch zusammenhängend" kann hierbei und im Folgenden bedeuten, dass die Bildpunkte aus einer einzigen,
insbesondere zusammenhängend ausgebildeten,
Halbleiterschichtenfolge gebildet sind. Insbesondere können die Bildpunkte aus einer monolithischen
Halbleiterschichtenfolge hergestellt sein. Beispielsweise ist es möglich, dass für die Herstellung der Bildpunkte zunächst die Halbleiterschichtenfolge auf ein Aufwachssubstrat
aufgebracht wird und die Bildpunkte mittels einer
anschließenden, zumindest teilweisen Vereinzelung der
Halbleiterschichtenfolge bereitgestellt werden.
Beispielsweise ist die Halbleiterschichtenfolge mit einer n- leitenden Halbleiterschicht, einer aktiven Halbleiterschicht und einer p-leitenden Halbleiterschicht gebildet. Die aktiven Schichten der Bildpunkte können aus der aktiven
Halbleiterschicht hervorgegangen sein. Ferner können die Bildpunkte jeweils eine p-leitende Schicht und eine n- leitende Schicht, die aus der p-leitenden Halbleiterschicht und der n-leitenden Halbleiterschicht hervorgegangen sind, aufweisen. Dass eine Schicht aus einer Halbleiterschicht "hervorgegangen ist" kann hierbei und im Folgenden bedeuten, dass die Schicht durch Vereinzelung der Halbleiterschicht erzeugt wurde und ein Teil der Halbleiterschicht ist. Hierbei ist es möglich, dass die Bildpunkte mittels zumindest einer gemeinsamen Halbleiterschicht, bei der es sich um die n- leitende oder um die p-leitende Halbleiterschicht handeln kann, teilweise untereinander verbunden sind. Insbesondere können die Bildpunkte durch mehrere Halbleiterschichten, beispielsweise die n-leitende Halbleiterschicht, die p- leitende Halbleiterschicht und die aktive Schicht,
miteinander verbunden sein.
Gemäß zumindest einer Ausführungsform sind die
Halbleitereinheiten lateral beabstandet zueinander auf der Montagefläche angeordnet. Mit anderen Worten, zwischen den Halbleitereinheiten befindet sich ein Graben. Insbesondere ist es möglich, dass Bildpunkte benachbarter
Halbleitereinheiten nicht monolithisch zusammenhängend sind und/oder nicht mittels Halbleitermaterial miteinander
verbunden sind.
Gemäß zumindest einer Ausführungsform beträgt ein Abstand benachbarter Halbleitereinheiten wenigstens 5 ym und
höchstens 55 ym, bevorzugt wenigstens 10 ym und höchstens 20 ym. Bei dem Abstand handelt es sich insbesondere um den kleinsten Abstand zwischen Seitenflächen zweier benachbarter Halbleitereinheiten in den lateralen Richtungen. Bei den Seitenflächen der Halbleitereinheiten kann es sich um entlang der vertikalen Richtung verlaufende Außenflächen der
Halbleitereinheiten handeln. Gemäß zumindest einer Ausführungsform sind die Bildpunkte elektrisch getrennt ansteuerbar. Insbesondere ist es möglich, dass jedem Bildpunkt zumindest eine elektrische
Kontaktstruktur eineindeutig zugeordnet ist. Dadurch kann es möglich sein, die Emission einzelner Bildpunkte gezielt an- beziehungsweise auszuschalten. Zwei oder mehr der Bildpunkte können damit zu gleichen und zu unterschiedlichen Zeiten betrieben werden.
Gemäß zumindest einer Ausführungsform des Bauelements umfasst dieses zumindest einen optoelektronischen Halbleiterchip mit einem Anschlusssubstrat mit einer Montagefläche und
elektrischen Kontaktstrukturen und einer Vielzahl
strukturierter Halbleitereinheiten, jeweils aufweisend eine Vielzahl von monolithisch zusammenhängenden Bildpunkten mit jeweils einer aktiven Schicht, die im Betrieb Licht
emittiert. Die Halbleitereinheiten des Halbleiterchips sind lateral beabstandet zueinander auf der Montagefläche
angeordnet. Ein Abstand benachbarter Halbleitereinheiten beträgt wenigstens 5 ym und höchstens 55 ym. Ferner sind die Bildpunkte elektrisch getrennt ansteuerbar.
Gemäß zumindest einer Ausführungsform des Bauelements sind die aktiven Schichten der Bildpunkte monolithisch
zusammenhängend ausgebildet. Beispielsweise sind die aktiven Schichten Teil einer einzigen aktiven Halbleiterschicht.
Ferner sind die Bildpunkte mittels mehrerer lateral
beabstandeter Halbleiterkontakte elektrisch getrennt
ansteuerbar. Ein lateraler Abstand benachbarter
Halbleiterkontakte beträgt wenigstens 1 ym und höchstens 25 ym. Beispielsweise ist jeder Bildpunkt mit zumindest einem Halbleiterkontakt elektrisch leitend verbunden. Ferner kann die einem Bildpunkt zugeordnete elektrische Kontaktstruktur mit dem Halbleiterkontakt des jeweiligen Bildpunktes
elektrisch leitend verbunden sein. Die Halbleiterkontakte können mit einem elektrisch leitenden Material, wie
beispielsweise einem Metall, gebildet sein oder daraus bestehen. Insbesondere kann das Bauelement mehrere
Halbleiterkontakte aufweisen, die jeweils zumindest einem Bildpunkt zugeordnet sind. Beispielsweise sind die
Halbleiterkontakte lateral beabstandet zueinander an einer dem Anschlusssubstrat zugewandten Bodenfläche und/oder an der Lichtdurchtrittsfläche der Bildpunkte angeordnet.
Gemäß zumindest einer Ausführungsform ist zwischen den aktiven Schichten benachbarter Bildpunkte jeweils ein
Trenngraben angeordnet. Es ist möglich, dass die aktiven Schichten der Bildpunkte untereinander nicht verbunden sind. Insbesondere kann jedem Bildpunkt eine aktive Schicht
eineindeutig zugeordnet sein. Die aktiven Schichten können beispielsweise durch die Trenngräben rahmenartig umgeben sein. „Rahmenartig" heißt hierbei und im Folgenden, dass jeder Bildpunkt und/oder jede aktive Schicht in einer
Aufsicht auf die Montagefläche in lateralen Richtungen vollständig von Trenngräben umgeben ist. In der Aufsicht erscheinen die Trenngräben dann als Gitter oder Netz, wobei die Bildpunkte von einzelnen Maschen des Gitters oder des Netzes umschlossen sind. Die Trenngräben können
beispielsweise mittels Ätzens erzeugt worden sein.
Gemäß zumindest einer Ausführungsform beträgt die Breite eines Trenngrabens wenigstens 1 ym und höchstens 25 ym, bevorzugt wenigstens 5 ym und höchstens 20 ym. Bei der Breite eines Trenngrabens handelt es sich insbesondere um die kleinste Ausdehnung der Trenngräben lateralen Richtungen. Insbesondere handelt es sich bei der Breite eines Trenngrabens um den kleinsten Abstand zwischen Seitenflächen zweier benachbarter Bildpunkte in lateralen Richtungen. Bei den Seitenflächen der Bildpunkte kann es sich um entlang der vertikalen Richtung verlaufende Außenflächen der Bildpunkte handeln.
Gemäß zumindest einer Ausführungsform sind die Bildpunkte optisch voneinander getrennt. Eine optische Trennung der Bildpunkte kann beispielsweise mittels der Trenngräben herbeigeführt werden. Es ist ferner möglich, dass zwischen benachbarten Bildpunkten absorbierendes und/oder
reflektierendes Material angeordnet ist. Ein Material ist hierbei und im Folgenden „absorbierend" bzw. „reflektierend", wenn es für die von den aktiven Schichten emittierte
Strahlung einen Transmissionsgrad von höchstens 0,4,
bevorzugt höchstens 0,3, bzw. einen Reflexionsgrad von wenigstens 0,5, bevorzugt wenigstens 0,7 und besonders bevorzugt wenigstens 0,85, aufweist. Aufgrund der optischen Trennung der Bildpunkte in Verbindung mit der getrennten elektrischen Ansteuerbarkeit ist es beispielsweise möglich, lediglich einzelne Bereiche des Bauelements gezielt zum
Leuchten zu bringen.
Gemäß zumindest einer Ausführungsform weisen wenigstens zwei der Halbleitereinheiten eine unterschiedliche Anzahl an
Bildpunkten auf. Beispielsweise ist es möglich, wenigstens eine Halbleitereinheit einer ersten Gruppe von
Halbleitereinheiten zuzuordnen und wenigstens eine weitere Halbleitereinheit einer zweiten Gruppe von
Halbleitereinheiten zuzuordnen. Die Halbleitereinheiten der ersten Gruppe können jeweils eine erste Anzahl an Bildpunkten aufweisen und die Halbleitereinheiten der zweiten Gruppe können jeweils eine zweite Anzahl an Bildpunkten aufweisen, wobei sich die erste Anzahl und die zweite Anzahl unterscheiden .
Es ist möglich, dass Halbleitereinheiten, die eine
unterschiedliche Anzahl an Bildpunkten aufweisen, eine unterschiedliche Größe aufweisen. Die Größe einer
Halbleitereinheit und/oder eines Bildpunkts ist hierbei und im Folgenden die jeweilige Ausdehnung der Halbleitereinheit und/oder des Bildpunkt in lateralen Richtungen. Hierbei ist es möglich, dass die Bildpunkte eine unterschiedliche Größe aufweisen. Alternativ können die Bildpunkte der
unterschiedlichen Halbleitereinheiten im Rahmen der
Herstellungstoleranzen eine gleiche Größe aufweisen. Alternativ ist es möglich, dass Halbleitereinheiten, die eine unterschiedliche Anzahl an Bildpunkten aufweisen, im Rahmen der Herstellungstoleranzen die gleiche Größe aufweisen. In diesem Fall können die Bildpunkte eine unterschiedliche Größe aufweisen .
Gemäß zumindest einer Ausführungsform weist das
Anschlusssubstrat wenigstens einen integrierten Schaltkreis auf. Beispielsweise weist das Anschlusssubstrat dotierte Bereiche auf, mittels derer Schaltvorgänge ermöglicht werden. Insbesondere kann es sich bei dem integrierten Schaltkreis um die elektrischen Kontaktstrukturen des Anschlusssubstrats handeln. Beispielsweise weist das Anschlusssubstrat
Transistoren, Kondensatoren, Widerstände und/oder weitere elektronische Komponenten als integrierte Schaltkreise auf. Das Anschlusssubstrat kann mit Silizium gebildet sein oder daraus bestehen. Insbesondere kann es sich bei dem
Anschlusssubstrat um ein Aktiv-Matrix-Silizium-Substrat handeln. Ein Aktiv-Matrix-Silizium-Substrat kann eine Matrix von Transistoren, enthalten, mittels derer die einzelnen Bildpunkte angesteuert werden können. Die Transistoren können beispielsweise in CMOS- oder Dünnschicht-Technologie
hergestellt worden sein.
Gemäß zumindest einer Ausführungsform enthält das
Anschlusssubstrat eine Vielzahl von Stromquellen. Jede der Stromquellen ist einem der Bildpunkte eineindeutig
zugeordnet. Ferner ist jede der Stromquellen mit dem ihr zugeordneten Bildpunkt elektrisch leitend verbunden.
Insbesondere ist jeder Bildpunkt mit einer Stromquelle elektrisch leitend verbunden. Bei der Stromquelle kann es sich beispielsweise um eine miniaturisierte Stromquelle handeln .
Gemäß zumindest einer Ausführungsform weicht der Abstand benachbarter Halbleitereinheiten um höchstens +/- 10 ~6 von einer mittleren Breite der Trenngräben ab. Der Abstand benachbarter Halbleitereinheiten kann im Rahmen der
Herstellungstoleranzen der mittleren Breite der Trenngräben entsprechen. Mit anderen Worten, Bildpunkte benachbarter Halbleitereinheiten können im Wesentlichen den gleichen
Abstand aufweisen wie Bildpunkte derselben Halbleitereinheit. Bei der mittleren Breite der Trenngräben kann es sich
beispielsweise um ein arithmetisches Mittel über die
jeweiligen Breiten der Trenngräben handeln. Insbesondere ist es möglich, dass sowohl der Abstand benachbarter
Halbleitereinheiten als auch die Breite der Trenngräben wenigstens 5 ym und höchstens 55 ym beträgt.
Gemäß zumindest einer Ausführungsform weichen die Abstände benachbarter Halbleitereinheiten um höchstens +/- 10 "6 θΠ einem mittleren Abstand benachbarter Halbleitereinheiten ab. Bei dem mittleren Abstand benachbarter Halbleitereinheiten kann es sich um ein arithmetisches Mittel über die jeweiligen Abstände der Halbleitereinheiten handeln. Mit anderen Worten, die Halbleitereinheiten sind in regelmäßigem Abstand
zueinander auf dem Anschlusssubstrat platziert.
Gemäß zumindest einer Ausführungsform beträgt eine
Leuchtfläche des Bauelements wenigstens 8 mm2, bevorzugt wenigstens 32 mm2. Bei der Leuchtfläche des Bauelements handelt es sich insbesondere um die Summe aller
Lichtaustrittsflächen der Bildpunkte des Bauelements.
Gemäß zumindest einer Ausführungsform beträgt eine Gesamtzahl der Bildpunkte wenigstens 128, bevorzugt wenigstens 2048, und/oder ein Lichtstrom des von der Gesamtzahl der Bildpunkte emittierten Lichts wenigstens 1600 Lumen, bevorzugt
wenigstens 6400 Lumen. Bei dem Bauelement kann es sich beispielsweise um eine hochauflösende Lichtquelle und/oder um eine Lichtquelle mit einer hohen Leuchtdichte handeln.
Insbesondere wäre die Herstellung einer einzigen pixelierten Halbleitereinheit, die einen Lichtstrom von über 6400 Lumen aufweist, nicht mit wirtschaftlich vertretbaren Ausbeuten zu fertigen. Hierbei ermöglicht die Aufteilung des Bauelements in einzelne Halbleitereinheiten mit jeweils einer Vielzahl von Bildpunkten eine kostengünstige und wirtschaftlich vertretbare Herstellung eines Bauelements mit einer hohen Auflösung und/oder einem hohen Lichtstrom.
Gemäß zumindest einer Ausführungsform umfasst das Bauelement wenigstens zwei Halbleiterchips. Jeder der Halbleiterchips kann wie oben beschrieben aufgebaut sein. Insbesondere umfasst jeder Halbleiterchip eine Vielzahl von Halbleitereinheiten, die auf einem Anschlusssubstrat
angeordnet sind.
Gemäß zumindest einer Ausführungsform sind die wenigstens zwei Halbleiterchips auf einer Leiterplatte angeordnet. Bei einer Leiterplatte kann es sich beispielsweise um eine
Metallkernplatine oder um einen sogenannten Submount handeln. Die Leiterplatte kann insbesondere zur elektrischen
Ansteuerung und/oder zur Kühlung der auf der Leiterplatte angeordneten Halbleiterchips vorgesehen sein.
Es wird ferner ein Verfahren zur Herstellung eines
Bauelements angegeben. Das Bauelement ist bevorzugt mit einem hier beschriebenen Verfahren herstellbar. Das heißt,
sämtliche für das Bauelement offenbarten Merkmale sind auch für das Verfahren offenbart und umgekehrt.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die Vielzahl von Halbleitereinheiten mit der Vielzahl von
Bildpunkten bereitgestellt. Jede Halbleitereinheit ist auf einem Aufwachssubstrat aufgebracht. Bei dem Aufwachssubstrat kann es sich beispielsweise um ein monokristallines Substrat, das beispielsweise mit Saphir gebildet sein kann, handeln. Hierbei ist es möglich, dass die Bildpunkte jeder
Halbleitereinheit aus einer gemeinsamen
Halbleiterschichtenfolge, die auf dem Aufwachssubstrat epitaktisch aufgewachsen wurde, hervorgehen, wobei nach dem epitaktischen Aufwachsen eine Vereinzelung in die Bildpunkte erfolgen kann.
Gemäß zumindest einer Ausführungsform des Verfahrens wird das Anschlusssubstrat mit der Montagefläche und den elektrischen Kontaktstrukturen bereitgestellt. Die Halbleitereinheiten werden auf die Montagefläche des Anschlusssubstrats
aufgebracht. Das Aufbringen der Halbleitereinheiten erfolgt derart, dass die Halbleitereinheiten lateral beabstandet zueinander auf der Montagefläche angeordnet sind, wobei der Abstand benachbarter Halbleitereinheiten wenigstens 5 ym und höchstens 55 ym, bevorzugt wenigstens 10 ym und höchstens 20 ym, beträgt. Ferner sind die Bildpunkte elektrisch getrennt voneinander ansteuerbar.
Gemäß zumindest einer Ausführungsform des Verfahrens wird das Aufwachssubstrat zumindest teilweise abgelöst. Insbesondere kann das Aufwachssubstrat vollständig, beispielsweise mittels eines Ätzprozesses oder eines Laser-Lift-Off-Prozesses , abgelöst werden. In diesem Fall verbleiben lediglich die lichtemittierenden Halbleiterschichten der Bildpunkte auf dem Anschlusssubstrat. Alternativ ist es möglich, dass das
Aufwachssubstrat , beispielsweise mittels eines Ätzprozesses oder durch physikalisches Abtragen wie Schleifen oder
Polieren, gedünnt wird. In diesem Fall verbleiben Teile des Aufwachssubstrats an den Bildpunkten.
Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung eines Bauelements umfasst dieses die folgenden Verfahrensschritte .
- Bereitstellen einer Vielzahl von Halbleitereinheiten, jeweils aufweisend eine Vielzahl von monolithisch
zusammenhängenden Bildpunkten mit jeweils einer aktiven
Schicht, die im Betrieb Licht emittiert, wobei jede
Halbleitereinheit auf jeweils einem Aufwachssubstrat
aufgebracht ist,
- Bereitstellen eines Anschlusssubstrats mit einer
Montagefläche und elektrischen Kontaktstrukturen, - Aufbringen der Halbleitereinheiten auf die Montagefläche derart, dass die Halbleitereinheiten lateral beabstandet zueinander auf der Montagefläche angeordnet sind, wobei ein Abstand benachbarter Halbleitereinheiten wenigstens 5 ym und höchstens 55 ym beträgt und die Bildpunkte elektrisch
getrennt ansteuerbar sind,
- zumindest teilweises Ablösen des Aufwachssubstrats .
Die Verfahrensschritte können in der angegebenen Reihenfolge durchgeführt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens werden die Halbleitereinheiten mittels Vereinzelung aus einem
Waferverbund mit einer Vielzahl von Bildpunkten
bereitgestellt. Beispielsweise erfolgt die Vereinzelung mittels Sägen, mittels Ritzen und Brechen oder mittels
Lasertrennen .
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Bereitstellen der Halbleitereinheiten ein Ermitteln von Halbleitereinheiten mit fehlerhaften Bildpunkten sowie ein Aussortieren der Halbleitereinheiten mit fehlerhaften
Bildpunkten derart, dass im Rahmen der Herstellungstoleranzen ausschließlich Halbleitereinheiten mit intakten Bildpunkten auf die Montagefläche aufgebracht werden. Mit anderen Worten, das Verfahren umfasst eine Selektion von intakten
Bildpunkten. Hierdurch kann sichergestellt werden, dass nur voll funktionale Halbleitereinheiten auf das
Anschlusssubstrat übertragen werden.
Ein fehlerhafter Bildpunkt zeichnet sich beispielsweise dadurch aus, dass er eine geringere Leuchtdichte und/oder einen geringeren Lichtstrom oder einen höheren Spannungsabfall als intakte Bildpunkte aufweist.
Beispielsweise emittiert ein fehlerhafter Bildpunkt kein Licht . Beispielsweise werden die Bildpunkte im Waferverbund
hergestellt, wobei einem epitaktischen Aufwachsen ein
Vereinzelungsschritt in Halbleitereinheiten nachfolgt. Das Ermitteln der Halbleitereinheiten mit fehlerhaften
Bildpunkten kann vor oder nach der Vereinzelung erfolgen. Beispielsweise ist es möglich, vor der Vereinzelung
fehlerhafte Bildpunkte zu identifizieren und diese bei der Vereinzelung aus dem Waferverbund zu entfernen. Alternativ ist es möglich, zunächst die Vereinzelung in einzelne
Halbleitereinheiten durchzuführen und anschließend
Halbleitereinheiten mit fehlerhaften Bildpunkten
aus zusortieren .
Bei dem hier beschriebenen Verfahren zur Herstellung eines Bauelements sowie dem hier beschriebenen Bauelement wird insbesondere die Idee verfolgt, die monolithische Herstellung von Bildpunkten mit dem einzelnen Setzen von
Halbleitereinheiten auf ein Anschlusssubstrat zu kombinieren. Dies ermöglicht die Bereitstellung eines Bauelements mit einer hohen Anzahl an Bildpunkten, die in einem geringen Abstand zueinander auf einem Anschlusssubstrat positioniert sind .
Im Gegensatz zu ausschließlich monolithisch hergestellten hochpixelierten Bauelementen ermöglicht die Aufteilung in einzelne Halbleitereinheiten eine Selektion von fehlerhaften Halbleitereinheiten. Dies ermöglicht es, fehlerhafte
Bildpunkte, die beispielsweise statistisch verteilt Defekte im Halbleitermaterial oder in der Struktur aufweisen, vor der Übertragung auf das Anschlusssubstrat auszusortieren.
Hierdurch steigt die Ausbeute an voll funktionalen
Bauelementen mit entsprechend großer Leuchtfläche erheblich. Ferner ist im Gegensatz zum einzelnen Setzen von Bildpunkten ein geringer Abstand der Bildpunkte zueinander möglich.
Hierdurch kann auf die Verwendung weiterer Optiken verzichtet werden oder die Anzahl weiterer Optiken erheblich reduziert werden. Zudem wird durch eine beliebige Aufteilung der gesamten benötigten Leuchtfläche auf mehrere
Halbleitereinheiten und/oder auf mehrere Halbleiterchips eine Freiheit im Design des Bauelements ermöglicht. Die Anzahl und/oder die Anordnung der Bildpunkte innerhalb einer
Halbleitereinheit und/oder innerhalb eines Halbleiterchips kann dabei so gewählt werden, dass je nach gewähltem
Verbindungsprozess und/oder je nach Defektrate der Bildpunkte eine optimale Ausbeute und damit eine optimale Kostenposition erreicht werden kann. Im Folgenden werden das hier beschriebene Bauelement sowie das hier beschriebene Verfahren anhand von
Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert . Anhand der schematischen Darstellungen der Figuren 1A und 1B ist ein Ausführungsbeispiel einer hier beschriebenen
Halbleitereinheit eines hier beschriebenen Bauelements näher erläutert . Anhand der schematischen Darstellungen der Figuren 2A, 2B, 2C und 2D sind ein Ausführungsbeispiel eines hier beschriebenen Verfahrens zur Herstellung eines Bauelements sowie ein Ausführungsbeispiel eines hier beschriebenen Bauelements näher erläutert.
Anhand der schematischen Darstellungen der Figuren 3, 4A, 4B und 4C sind Ausführungsbeispiele eines hier beschriebenen Bauelements näher erläutert.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu
betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
Anhand der schematischen Darstellungen der Figuren 1A und 1B ist ein Ausführungsbeispiel einer Halbleitereinheit eines hier beschriebenen Bauelements näher erläutert. Das
Ausführungsbeispiel ist in der Figur 1B im Vergleich zur Figur 1A um 180° gedreht dargestellt.
Auf einem Aufwachssubstrat 1 ist eine Halbleitereinheit 2 (in den Figuren lediglich schematisch dargestellt) aufgebracht. Die Halbleitereinheit 2 weist eine Vielzahl von Bildpunkten 21 auf. Die Bildpunkte 21 sind durch Trenngräben 22
voneinander beabstandet. Die Breite B der Trenngräben 22 beträgt wenigstens 5 ym und höchstens 25 ym.
Jeder Bildpunkt 21 kann eine n-leitende Schicht, eine p- leitende Schicht und eine aktive Schicht aufweisen.
Beispielsweise gehen die n-leitende Schicht und die p- leitende Schicht aus einer n-leitenden Halbleiterschicht und einer p-leitenden Halbleiterschicht hervor. Es ist hierbei möglich, dass die n-leitende Schicht oder die p-leitende Schicht der n-leitenden Halbleiterschicht oder der p- leitenden Halbleiterschicht entspricht. Beispielsweise sind die n-leitende Halbleiterschicht und die p-leitende
Halbleiterschicht mit einem (Verbindungs- ) Halbleitermaterial gebildet oder bestehen aus einem solchen Material.
Anhand der schematischen Darstellungen der Figuren 2A, 2B, 2C und 2D ist ein Ausführungsbeispiel eines hier beschriebenen Verfahrens zur Herstellung eines Bauelements näher erläutert.
In dem in der Figur 2A dargestellten Verfahrensschritt wird eine auf einem Aufwachssubstrat 1 aufgebrachte
Halbleitereinheit 2 bereitgestellt und mit ersten Lötkugeln 31, die mit einem Lötmetall gebildet sein können, versehen.
In dem in der Figur 2B dargestellten Verfahrensschritt wird ein Anschlusssubstrat 4 mit einer Montagefläche 4a
bereitgestellt. Auf der Montagefläche 4a sind
Anschlussbereiche 33 vorgegeben, die mit Anschlussflächen 32 versehen sind, die entsprechend der ersten Lötkugeln 31 angeordnet sein können. Die Anschlussflächen 32 können mit einem Metall gebildet sein oder aus einem Metall bestehen. Auf jeden Anschlussbereich 33 wird eine Halbleitereinheit 2 zusammen mit dem Aufwachssubstrat 1 aufgebracht. Anschließend kann ein Erwärmen der ersten Lötkugeln 31 und der
Anschlussflächen 32 erfolgen, wodurch die Halbleitereinheiten 2 und insbesondere der Bildpunkte 21 mit dem
Anschlusssubstrat 4 mechanisch und/oder elektrisch verbunden werden können. Alternativ oder zusätzlich kann eine
mechanische und/oder eine elektrische Verbindung der
Halbleitereinheiten 2 und insbesondere der Bildpunkte 21 mittels Bonden erfolgen. In dem in der Figur 2C dargestellten Verfahrensschritt ist eine Vielzahl von Halbleitereinheiten 2, jeweils versehen mit einem Aufwachssubstrat 1, auf der Montagefläche 4a des
Anschlusssubstrats 4 aufgebracht.
In dem in der Figur 2D dargestellten Verfahrensschritt werden die Aufwachssubstrate 1 von den Halbleitereinheiten 2
abgelöst. Alternativ können die Aufwachssubstrate 1 lediglich teilweise abgelöst oder gedünnt werden. Die Vielzahl von Halbleitereinheiten 2 mit jeweils einer Vielzahl von
Bildpunkten 21 bildet dann zusammen mit dem Anschlusssubstrat 4 einen Halbleiterchip 42. Die Halbleitereinheiten 2 des Halbleiterchips 42 sind lateral beabstandet voneinander auf der Montagefläche 4a des Anschlusssubstrats 4 angeordnet. Ein Abstand d benachbarter Halbleitereinheiten 2 beträgt
wenigstens 5 ym und höchstens 55 ym.
Anhand der schematischen Darstellung der Figur 3 ist ein Ausführungsbeispiel eines hier beschriebenen Bauelements näher erläutert. Das Bauelement umfasst eine Vielzahl von Halbleiterchips 42 die gemeinsam auf einer Leiterplatte 51 aufgebracht sind. An einer der Leiterplatte 51 abgewandten Deckfläche der Halbleitereinheiten 2 der Halbleiterchips 42 ist jeweils ein Konversionselement 53 aufgebracht. Bei dem Konversionselement 53 kann es sich um ein Keramikplättchen oder eine Polymerschicht mit wellenlängenkonvertierenden Partikeln handeln. Mittels einer elektrischen Schnittstelle 52 kann eine
elektrische Kontaktierung und/oder Ansteuerung der
Anschlusssubstrate 4 der Halbleiterchips 42 und insbesondere der einzelnen Bildpunkte 21 der Halbleitereinheiten 2 erfolgen. Insbesondere kann die elektrische Kontaktierung des Anschlusssubstrats 4 nach dem Aufbringen des
Anschlusssubstrats 4 auf die Leiterplatte 51 von der der Leiterplatte 51 abgewandten Oberseite her erfolgen, zum
Beispiel mittels Bonddrähte, die auf an der Oberseite
angeordnete Bondpads führen. Alternativ kann das
Anschlusssubstrat 4 mit Durchkontakten versehen sein. In diesem Fall kann das Bauelement ein oberflächenmontierbares Bauteil (englisch: surface-mountable device, SMD) sein.
Anhand der schematischen Darstellungen der Figuren 4A, 4B und 4C sind Ausführungsbeispiele eines Halbleiterchips 42 für ein hier beschriebenes Bauelement näher erläutert. Die Figur 4A zeigt einen Halbleiterchip 42 mit einer Vielzahl von Halbleitereinheiten 2, jeweils umfassend eine Vielzahl von Bildpunkten 21. Die Halbleitereinheiten 2 sind auf einem Anschlusssubstrat 4 aufgebracht. Wie in der Figur 4A
dargestellt, können die Halbleitereinheiten 2 jeweils eine gleiche Anzahl von Bildpunkten 21 aufweisen. Ferner können die Halbleitereinheiten 2 eine ähnliche oder eine gleiche Größe aufweisen. An einer dem Anschlusssubstrat 4 abgewandten Deckfläche der Halbleitereinheiten 2 kann ein
Konversionselement 53 aufgebracht sein.
Bei dem in der Figur 4B dargestellten Ausführungsbeispiel umfasst der Halbleiterchip 42 lediglich eine einzige
Halbleitereinheit 2 mit einer Vielzahl von Bildpunkten 21. Die Halbleitereinheit 2 kann an ihrer Deckfläche optional ein Konversionselement 53 aufweisen (in der Figur 2B nicht dargestellt) . Bei dem in der Figur 4C dargestellten Ausführungsbeispiel umfasst der Halbleiterchip 42 eine Vielzahl von
Halbleitereinheiten 2, wobei die Halbleitereinheiten 2 eine unterschiedliche Anzahl an Bildpunkten 21, mit jeweils unterschiedlichen Größen, aufweisen.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102015115812.4, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn diese Merkmale oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugs zeichenliste :
1 AufwachsSubstrat
2 Halbleitereinheit
21 Bildpunkt
22 Trenngraben
B Breite
d Abstand
31 erste Lötkugeln
32 Anschlussflächen
33 Anschlussbereich
4 AnschlussSubstrat
4a Montagefläche
42 optoelektronischer Halbleiterchip
51 Leiterplatte
52 elektrische Schnittstelle
53 Konversionselement

Claims

Patentansprüche
1. Bauelement umfassend zumindest einen optoelektronischen Halbleiterchip (42) mit
- einem Anschlusssubstrat (4) aufweisend eine Montagefläche (4a) und elektrische Kontaktstrukturen und
- einer Vielzahl strukturierter Halbleitereinheiten (2), jeweils aufweisend eine Vielzahl von monolithisch
zusammenhängenden Bildpunkten (21) mit jeweils einer aktiven Schicht, die im Betrieb Licht emittiert, wobei
- die Halbleitereinheiten (2) lateral beabstandet zueinander auf der Montagefläche (4a) angeordnet sind und
- die Bildpunkte (21) elektrisch getrennt ansteuerbar sind.
2. Bauelement nach dem vorherigen Anspruch,
bei dem ein Abstand (d) benachbarter Halbleitereinheiten (2) wenigstens 5 ym und höchstens 55 ym beträgt.
3. Bauelement nach einem der vorherigen Ansprüche, bei dem - die aktiven Schichten der Bildpunkte (21) monolithisch zusammenhängend ausgebildet sind und
- die Bildpunkte (21) mittels mehrerer, lateral beabstandeter Halbleiterkontakte (210) elektrisch getrennt ansteuerbar sind, wobei
- ein Abstand (a) benachbarter Halbleiterkontakte (210) wenigstens 1 ym und höchstens 25 ym beträgt.
4. Bauelement nach einem der vorherigen Ansprüche,
bei dem zwischen den aktiven Schichten benachbarter
Bildpunkte (21) jeweils ein Trenngraben (22) mit einer Breite (B) von wenigstens 5 ym und höchstens 25 ym angeordnet ist.
5. Bauelement nach dem vorherigen Anspruch,
bei dem die Bildpunkte (21) optisch voneinander getrennt sind .
6. Bauelement nach einem der vorherigen Ansprüche,
bei dem wenigstens zwei der Halbleitereinheiten (2) eine unterschiedliche Anzahl an Bildpunkten (21) aufweisen.
7. Bauelement nach einem der vorherigen Ansprüche,
bei dem das Anschlusssubstrat (4) wenigstens einen
integrierten Schaltkreis aufweist.
8. Bauelement nach einem der vorhergehenden Ansprüche, bei dem das Anschlusssubstrat (4) eine Vielzahl von Stromquellen enthält, wobei jede der Stromquellen einem der Bildpunkte (21) eineindeutig zugeordnet ist und mit diesem Bildpunkt
(21) elektrisch leitend verbunden ist.
9. Bauelement nach einem der vorherigen Ansprüche,
bei dem der Abstand benachbarter Halbleitereinheiten (2) um höchstens +/- 10 % von einer mittleren Breite der Trenngräben
(22) abweicht.
10. Bauelement nach einem der vorherigen Ansprüche,
bei dem die Abstände benachbarter Halbleitereinheiten (2) um höchstens +/- 10 % von einem mittleren Abstand (a)
benachbarter Halbleitereinheiten (2) abweicht.
11. Bauelement nach einem der vorherigen Ansprüche,
bei dem eine Leuchtfläche des Bauelements wenigstens 8 mm2, bevorzugt wenigstens 40 mm2, beträgt.
12. Bauelement nach einem der vorherigen Ansprüche,
bei dem eine Gesamtzahl der Bildpunkte (21) des Bauelements wenigstens 128, bevorzugt wenigstens 2500, beträgt und/oder ein Lichtstrom des von der Gesamtzahl der Bildpunkte (21) emittierten Lichts wenigstens 1600 Lumen, bevorzugt
wenigstens 6400 Lumen, beträgt.
13. Bauelement nach einem der vorherigen Ansprüche,
umfassend wenigstens zwei optoelektronische Halbleiterchips (42), die auf einer Leiterplatte (51) angeordnet sind.
14. Verfahren zur Herstellung eines Bauelements, umfassend die folgenden Verfahrensschritte:
- Bereitstellen einer Vielzahl von Halbleitereinheiten (2), jeweils aufweisend eine Vielzahl von monolithisch
hergestellten Bildpunkten (21) mit jeweils einer aktiven Schicht, die im Betrieb Licht emittiert, wobei jede
Halbleitereinheit (2) auf jeweils einem Aufwachssubstrat (1) aufgebracht ist;
- Bereitstellen eines Anschlusssubstrats (4) mit einer
Montagefläche (4a) und elektrischen Kontaktstrukturen,
- Aufbringen der Halbleitereinheiten (2) auf die
Montagefläche (4a) derart, dass die Halbleitereinheiten (2) lateral beabstandet zueinander auf der Montagefläche (4a) angeordnet sind, wobei
- ein Abstand (d) benachbarter Halbleitereinheiten (2) wenigstens 5 ym und höchstens 55 ym beträgt und
- die Bildpunkte (21) elektrisch getrennt ansteuerbar sind; und
- zumindest teilweises Ablösen des Aufwachssubstrats (1) .
15. Verfahren nach dem vorherigen Anspruch,
wobei die Halbleitereinheiten (2) mittels Vereinzelung aus einem Waferverbund mit einer Vielzahl von Bildpunkten (21) bereitgestellt werden.
16. Verfahren nach dem vorherigen Anspruch,
wobei das Bereitstellen der Halbleitereinheiten (2) ferner die folgenden Verfahrensschritte umfasst:
- Ermitteln von Halbleitereinheiten mit fehlerhaften
Bildpunkten (21),
- Aussortieren der Halbleitereinheiten (2) mit fehlerhaften Bildpunkte (21) derart, dass im Rahmen der
Herstellungstoleranzen ausschließlich Halbleitereinheiten mit intakten Bildpunkten (21) auf die Montagefläche (4a)
aufgebracht werden.
PCT/EP2016/071215 2015-09-18 2016-09-08 Lichtemittierendes bauelement sowie verfahren zur herstellung eines lichtemittierenden bauelements WO2017046000A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201680054089.7A CN108028261B (zh) 2015-09-18 2016-09-08 发光器件以及用于制造发光器件的方法
JP2018513802A JP2018529234A (ja) 2015-09-18 2016-09-08 発光デバイスおよび発光デバイスの製造方法
US15/757,970 US10504879B2 (en) 2015-09-18 2016-09-08 Light-emitting component and method for producing a light-emitting component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015115812.4 2015-09-18
DE102015115812.4A DE102015115812A1 (de) 2015-09-18 2015-09-18 Bauelement sowie Verfahren zur Herstellung eines Bauelements

Publications (1)

Publication Number Publication Date
WO2017046000A1 true WO2017046000A1 (de) 2017-03-23

Family

ID=56883813

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/071215 WO2017046000A1 (de) 2015-09-18 2016-09-08 Lichtemittierendes bauelement sowie verfahren zur herstellung eines lichtemittierenden bauelements

Country Status (5)

Country Link
US (1) US10504879B2 (de)
JP (1) JP2018529234A (de)
CN (1) CN108028261B (de)
DE (1) DE102015115812A1 (de)
WO (1) WO2017046000A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020202425A1 (de) 2020-02-26 2021-08-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer optoelektronischen vorrichtung und optoelektronische vorrichtung
DE102021102332A1 (de) * 2021-02-02 2022-08-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer anordnung von halbleiterchips und anordnung von halbleiterchips
FR3125764B1 (fr) * 2021-07-30 2023-11-03 Faurecia Clarion Electronics Europe Dispositif lumineux et composant de véhicule comprenant un tel dispositif lumineux

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1980000897A1 (en) * 1978-10-24 1980-05-01 Sanyo Electric Co Method of manufacturing display devices utilizing light-emitting diodes
US20120223875A1 (en) * 2009-12-09 2012-09-06 Nano And Advanced Materials Institute Limited Monolithic full-color led micro-display on an active matrix panel manufactured using flip-chip technology
WO2012156121A1 (de) * 2011-05-19 2012-11-22 Osram Opto Semiconductors Gmbh Optoelektronisches halbleitermodul und display mit einer mehrzahl derartiger module
DE102011056888A1 (de) 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
US20140186979A1 (en) * 2005-02-03 2014-07-03 Epistar Corporation Light emitting device and manufacture method thereof
WO2014139849A1 (de) * 2013-03-15 2014-09-18 Osram Opto Semiconductors Gmbh Anzeigevorrichtung

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5385632A (en) * 1993-06-25 1995-01-31 At&T Laboratories Method for manufacturing integrated semiconductor devices
GB2305096B (en) * 1995-08-29 1997-09-10 Simage Oy Imaging system and method
WO1999041781A1 (en) * 1998-02-10 1999-08-19 Nissha Printing Co., Ltd. Base sheet for semiconductor module, method for manufacturing base sheet for semiconductor module, and semiconductor module
US20070181781A1 (en) * 2001-03-06 2007-08-09 Digital Optics Corporation Integrated optical transceiver
US7078791B1 (en) * 2001-05-09 2006-07-18 Ess Technology, Inc. Chip on board package for imager
JP3901004B2 (ja) * 2001-06-13 2007-04-04 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
US6775308B2 (en) * 2001-06-29 2004-08-10 Xanoptix, Inc. Multi-wavelength semiconductor laser arrays and applications thereof
JP4179866B2 (ja) * 2002-12-24 2008-11-12 株式会社沖データ 半導体複合装置及びｌｅｄヘッド
IL158345A0 (en) * 2003-10-09 2004-05-12 Interon As Pixel detector and method of manufacture and assembly thereof
FR2888916B1 (fr) * 2005-07-21 2007-09-28 Valeo Vision Sa Module optique pour dispositif d'eclairage automobile
EP2122695A4 (de) * 2007-03-08 2013-09-11 3M Innovative Properties Co Anordnung von leuchtelementen
JP2009016093A (ja) * 2007-07-02 2009-01-22 Sharp Corp Ｌｅｄモジュール及び照明装置
EP2255378B1 (de) * 2008-03-05 2015-08-05 The Board of Trustees of the University of Illinois Streckbare und klappbare elektronische anordnungen
US20100006873A1 (en) * 2008-06-25 2010-01-14 Soraa, Inc. HIGHLY POLARIZED WHITE LIGHT SOURCE BY COMBINING BLUE LED ON SEMIPOLAR OR NONPOLAR GaN WITH YELLOW LED ON SEMIPOLAR OR NONPOLAR GaN
US8679888B2 (en) * 2008-09-24 2014-03-25 The Board Of Trustees Of The University Of Illinois Arrays of ultrathin silicon solar microcells
TWM374153U (en) * 2009-03-19 2010-02-11 Intematix Technology Ct Corp Light emitting device applied to AC drive
EP2422371A2 (de) * 2009-04-20 2012-02-29 3M Innovative Properties Company Nicht mit strahlung gepumpter wellenlängenumsetzer
WO2010151600A1 (en) * 2009-06-27 2010-12-29 Michael Tischler High efficiency leds and led lamps
US9786811B2 (en) * 2011-02-04 2017-10-10 Cree, Inc. Tilted emission LED array
DE102011015821B4 (de) * 2011-04-01 2023-04-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
KR102012810B1 (ko) * 2011-05-12 2019-08-21 디퍼이 신테스 프로덕츠, 인코포레이티드 이미징 센서 및 이미징 센서에 대한 데이터를 액세스하는 방법
US9748214B2 (en) * 2011-10-21 2017-08-29 Santa Barbara Infrared, Inc. Techniques for tiling arrays of pixel elements and fabricating hybridized tiles
US8934512B2 (en) * 2011-12-08 2015-01-13 Binoptics Corporation Edge-emitting etched-facet lasers
JP2015018948A (ja) * 2013-07-11 2015-01-29 ウシオ電機株式会社 光源ユニット
US9277618B2 (en) * 2014-06-27 2016-03-01 Bridgelux, Inc. Monolithic LED chip in an integrated control module with active circuitry
US9853197B2 (en) * 2014-09-29 2017-12-26 Bridgelux, Inc. Light emitting diode package having series connected LEDs

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1980000897A1 (en) * 1978-10-24 1980-05-01 Sanyo Electric Co Method of manufacturing display devices utilizing light-emitting diodes
US20140186979A1 (en) * 2005-02-03 2014-07-03 Epistar Corporation Light emitting device and manufacture method thereof
US20120223875A1 (en) * 2009-12-09 2012-09-06 Nano And Advanced Materials Institute Limited Monolithic full-color led micro-display on an active matrix panel manufactured using flip-chip technology
WO2012156121A1 (de) * 2011-05-19 2012-11-22 Osram Opto Semiconductors Gmbh Optoelektronisches halbleitermodul und display mit einer mehrzahl derartiger module
DE102011056888A1 (de) 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
WO2014139849A1 (de) * 2013-03-15 2014-09-18 Osram Opto Semiconductors Gmbh Anzeigevorrichtung

Also Published As

Publication number Publication date
US10504879B2 (en) 2019-12-10
CN108028261A (zh) 2018-05-11
CN108028261B (zh) 2022-08-19
US20180254264A1 (en) 2018-09-06
DE102015115812A1 (de) 2017-03-23
JP2018529234A (ja) 2018-10-04

Similar Documents

Publication Publication Date Title
DE102011015821B4 (de) Optoelektronischer Halbleiterchip
DE112016000533B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
WO2013092304A1 (de) Anzeigevorrichtung und verfahren zur herstellung einer anzeigevorrichtung
DE112018005740B4 (de) Herstellung optoelektronischer Bauelemente und optoelektronisches Bauelement
DE102009053064A1 (de) Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements
DE102017100812B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
EP2294614B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen
WO2017009332A1 (de) Optoelektronisches bauelement und ein verfahren zur herstellung eines optoelektronischen bauelements
WO2015010997A1 (de) Oberflächenmontierbares optoelektronisches halbleiterbauteil und verfahren zur herstellung zumindest eines oberflächenmontierbaren optoelektronischen halbleiterbauteils
WO2020089101A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE102021101657A1 (de) Verfahren zur Herstellung eines hybriden Bauelements
WO2017046000A1 (de) Lichtemittierendes bauelement sowie verfahren zur herstellung eines lichtemittierenden bauelements
EP2486604B1 (de) Kontaktierung eines optoelektronischen halbleiterbauteils durch konversionselement
WO2020074351A1 (de) Optoelektronisches halbleiterbauteil
DE102019108701A1 (de) Verfahren zur Herstellung einer Mehrzahl von Bauteilen, Bauteil und Bauteilverbund aus Bauteilen
WO2018185086A1 (de) Verfahren zum herstellen eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
DE102017101536B4 (de) Verfahren zum Selektieren von Halbleiterchips
WO2018011298A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102016105491A1 (de) Herstellung von halbleiterbauelementen
WO2021013332A1 (de) Haftstempel und verfahren zum transfer eines halbleiterchips mit einem haftstempel
WO2023088999A1 (de) Vorrichtung und verfahren zum testen optoelektronischer bauelemente
WO2016184813A1 (de) Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil
DE102021200897A1 (de) Waferverbund und verfahren zur herstellung einer vielzahl an halbleiterchips
DE102020125857A1 (de) System und Verfahren zur Herstellung einer Mikro-LED-Anzeige
DE102021102332A1 (de) Verfahren zur herstellung einer anordnung von halbleiterchips und anordnung von halbleiterchips

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16762825

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15757970

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2018513802

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16762825

Country of ref document: EP

Kind code of ref document: A1