WO2020089101A1 - Verfahren zur herstellung von optoelektronischen halbleiterbauteilen - Google Patents

Verfahren zur herstellung von optoelektronischen halbleiterbauteilen Download PDF

Info

Publication number
WO2020089101A1
WO2020089101A1 PCT/EP2019/079242 EP2019079242W WO2020089101A1 WO 2020089101 A1 WO2020089101 A1 WO 2020089101A1 EP 2019079242 W EP2019079242 W EP 2019079242W WO 2020089101 A1 WO2020089101 A1 WO 2020089101A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
growth substrate
auxiliary carrier
layer
carrier
Prior art date
Application number
PCT/EP2019/079242
Other languages
English (en)
French (fr)
Inventor
Ralph Wagner
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US17/288,430 priority Critical patent/US20210358792A1/en
Priority to DE112019005387.6T priority patent/DE112019005387A5/de
Priority to JP2021523365A priority patent/JP2022506167A/ja
Publication of WO2020089101A1 publication Critical patent/WO2020089101A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1153—Temperature change for delamination [e.g., heating during delaminating, etc.]
    • Y10T156/1158—Electromagnetic radiation applied to work for delamination [e.g., microwave, uv, ir, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1911—Heating or cooling delaminating means [e.g., melting means, freezing means, etc.]
    • Y10T156/1917—Electromagnetic radiation delaminating means [e.g., microwave, uv, ir, etc.]

Definitions

  • a method for producing optoelectronic semiconductor components is specified.
  • One task to be solved is a method for
  • the method is used to produce one or to produce a large number of optoelectronic semiconductor components.
  • Semiconductor components are, for example
  • Light-emitting diodes LEDs for short, for lights, headlights or displays.
  • the semiconductor components contain a multiplicity of transferred semiconductor chips. It is possible that in the course of the procedure within a
  • the method comprises the step of providing a growth substrate.
  • a multiplicity of semiconductor bodies for the semiconductor components are located on the growth substrate, for example a sapphire substrate.
  • the semiconductor bodies are preferably made of a continuously grown, coherent
  • separation trenches are present between adjacent semiconductor bodies, which preferably only partially penetrate the semiconductor layer sequence.
  • the separation trenches are produced, for example, by means of etching and preferably extend through an active zone for generating radiation.
  • the semiconductor layer sequence is preferably based on a III-V compound semiconductor material.
  • the semiconductor material is, for example, a nitride
  • Compound semiconductor material such as Al n In ] __ nm Ga m N or a phosphide compound semiconductor material such as
  • Compound semiconductor material such as Al n In ] __ nm Ga m As or like Al n Ga m In ] __ nm As P ] _-k, where 0 dn ⁇ 1, 0 dm ⁇ 1 and n + m ⁇ 1 and 0 dk ⁇ 1 is.
  • Semiconductor body each provided with electrical contact structures. This means that the semiconductor bodies can in principle be electrically contacted even on the growth substrate. It is not necessary for the semiconductor bodies to be individual electrical units that can be handled separately.
  • the separating layer is preferably part of the
  • the separating layer particularly preferably extends continuously over all semiconductor bodies. This means that the separation layer is not affected by the separation trenches.
  • the separation layer is, for example, a GaN layer, in particular an undoped GaN layer. Parts of the semiconductor layer sequence bordering on the separating layer are, for example, n-doped.
  • the method comprises the step of attaching a rigid first auxiliary carrier to a side of the growth substrate facing away from the growth substrate
  • the first auxiliary carrier is attached to the electrical contact structures.
  • the first auxiliary carrier comprises a first release layer.
  • the method comprises the step of detaching the growth substrate from the
  • Semiconductor layer sequences are preferably not or not significantly affected by the laser lifting process by means of the laser radiation.
  • Contact structures can already be understood as semiconductor chips. These semiconductor chips are preferably functional in principle and / or suitable for generating light.
  • the method comprises the step of attaching a rigid second auxiliary carrier to a side of the first carrier which is remote from the first
  • the second submount is attached where the separating layer and the
  • the second auxiliary carrier is provided with a second release layer.
  • the method comprises the step of detaching the first auxiliary carrier by means of laser radiation.
  • the laser radiation is in the first
  • the first auxiliary carrier uses the first release layer to laser lift off in a manner comparable to that of
  • the permanent carrier is, for example, a printed circuit board and / or a control chip for controlling the Semiconductor body. Depending on whether additional subcarriers
  • the second subcarrier is by means of
  • the method for producing optoelectronic semiconductor components comprises the following steps, preferably in the order given:
  • the semiconductor bodies each being provided with electrical contact structures and comprising a separating layer towards the growth substrate,
  • first auxiliary carrier Attaching a rigid first auxiliary carrier to a side of the semiconductor body facing away from the growth substrate, the first auxiliary carrier being provided with a first release layer,
  • small semiconductor chips in particular LED chips
  • small semiconductor chips can be handled.
  • the term small semiconductor chips refer in particular to semiconductor chips with lateral dimensions of at most 130 ⁇ m or of at most 500 ⁇ m.
  • detachment processes that are based on foils and film carriers, such small semiconductor chips can generally not be detached with reasonable effort. Bending radii of the commonly used foils are limited by the foil thickness and thus also the detachment of a foil from small semiconductor chips. For smaller bending radii, the film would have to be made thinner, which is not possible due to the wafer sizes used and the necessary expansion and expansion of the film. The films would then no longer have sufficient strength
  • a thickness of the semiconductor layer sequence below 12 ⁇ m or 8 ⁇ m and only one, for example galvanically applied, stabilizing substructure with a thickness of at least 5 ⁇ m and / or at most 60 ⁇ m.
  • Laser radiation in particular with the aid of so-called laser induced forward transfer or also with the aid of stamps or pick-and-place tools, is possible, especially with a selective detachment of selected semiconductor chips.
  • Semiconductor bodies seen in plan view of the growth substrate have an average edge length of at least 5 ⁇ m or 10 ⁇ m or 20 ⁇ m or 40 ⁇ m. Alternatively or additionally, the average edge length is at most 500 ym or 200 ym or 130 ym or 100 ym.
  • the semiconductor bodies or the semiconductor bodies which have been detached from the growth substrate are flip chips. This means that all electrical contact structures for external electrical contacting of the semiconductor body in question are preferably located on a side of the semiconductor body facing away from the growth substrate. Alternatively, it is possible for the semiconductor body for electrical contacting on both opposite main sides of the
  • the separating layer for detaching the growth substrate extends continuously over the growth substrate and over the semiconductor bodies.
  • the separating layer is an epitaxially grown layer on the growth substrate, in particular made of gallium nitride, with a thickness of at least 50 nm or 100 nm.
  • the separating layer has a maximum thickness of at most 0.5 ⁇ m or at most 1 ⁇ m.
  • the auxiliary carriers are attached to the semiconductor bodies by means of connecting agent layers.
  • the connecting agent layers are preferably reversibly removable adhesives.
  • the connecting agent layers can be removed, for example, with the aid of solvents or by increasing the temperature, the semiconductor bodies and the electrical ones
  • the laser radiation used for detachment does not reach the connecting agent layers, or not to a significant extent.
  • auxiliary carrier Most of the auxiliary carrier concerned, or, preferably, completely removed. That is, in the finished The connecting agent layers for the auxiliary carriers are no longer present in semiconductor components.
  • At least one metallization for the contact structures extends across all semiconductor bodies. This means that the metallization and / or the contact structures also bridge areas between the semiconductor bodies.
  • the at least one metallization can run congruently with the separating layer.
  • the at least one metallization is in the areas between the
  • Separation step is preferably also a
  • Laser cutting for example by means of picosecond laser pulses. It is possible that when the at least one metallization is cut through further components
  • Growth substrate are also severed or that this separation step is limited to the at least one metallization.
  • regions between the semiconductor bodies are free of metallization for the contact structures when the growth substrate is detached.
  • a protective layer or by a passivation layer has, for example, a thickness of at most 500 nm.
  • the Metallization preferably has a thickness of at least 1 ⁇ m.
  • protective layers or passivations are preferably made of dielectric materials, in contrast to metallization.
  • Such protective layers or passivations can be made of organic or inorganic materials.
  • Semiconductor body designed as LED chips. This means that the semiconductor bodies comprise one or more active zones for generating radiation in the intended operation of the finished semiconductor components. Those are preferred
  • Semiconductor body made of the material system AlInGaN or AlInGaP and set up for the generation of blue light or red light.
  • the roughening is in particular opposite the first and / or a third auxiliary carrier.
  • the first auxiliary carrier is preferably attached to the semiconductor bodies.
  • the second auxiliary carrier is detached by means of laser radiation.
  • Laser radiation is absorbed in the second release layer.
  • the second becomes due to the absorption of the laser radiation
  • Peeling layer decomposes, analogous to the separating layer.
  • Carriers That is, as long as the semiconductor bodies are attached to the second auxiliary carrier, the semiconductor bodies are not yet to the permanent carrier.
  • the transfer to the carrier is thus preferably carried out by detaching from the second auxiliary carrier.
  • a rigid third auxiliary carrier is attached after the first auxiliary carrier has been detached.
  • the third auxiliary carrier is located in particular on the contact structures.
  • the third subcarrier is
  • the second auxiliary carrier can be located on the roughening.
  • the roughening is only after the
  • Subcarriers are.
  • a multiplicity of the semiconductor bodies are transferred from the second auxiliary carrier or from the third auxiliary carrier to the permanent carrier. This is done for example by means of laser radiation and / or by means of a stamping process. Support surfaces and / or are preferably on the permanent support
  • the filling material can be produced as long as the semiconductor body is still attached to the
  • the filling material is severed in regions between the semiconductor bodies after the growth substrate has been detached.
  • the filling material is produced in particular as long as that
  • the growth substrate is still on the semiconductor bodies and thus before the first auxiliary carrier is attached.
  • laser radiation can again be used, for example picosecond laser radiation. It is possible that the filling material is in the same
  • Separation step is divided like the at least one
  • the filling material is in particular a plastic.
  • the laser radiation is used to detach the semiconductor bodies from the growth substrate
  • Growth substrate and / or scanned via the subcarrier in question can be done with a galvanic mirror, with a polygon scanner or with multiple ones simultaneously via the growth substrate and / or the
  • Subcarriers or when transferring from one of the subcarriers to the permanent carrier are considered Subcarriers or when transferring from one of the subcarriers to the permanent carrier.
  • the grid size can also be increased during the respective transfer, in particular by an n-fold, where n is an integer greater than or equal to 2 and preferably less than or equal to 10. Furthermore, it is possible that only semiconductor bodies which have been tested for their function and are thus found to be functional are transferred. Semiconductor components can thus be produced with a multiplicity of semiconductor bodies, the semiconductor bodies in the
  • Semiconductor bodies that have been grown on the growth substrate are distributed over several different permanent carriers. Furthermore, it is possible for several growth substrates to be used per permanent carrier in order to place semiconductor bodies on the relevant permanent carrier.
  • the semiconductor bodies to be placed on the permanent carrier can be identical in construction or can also be designed differently from one another, for example for production
  • RGB pixels Example red-green-blue pixels, abbreviated as RGB pixels.
  • a multiplicity of the semiconductor bodies are attached to each carrier.
  • An average distance between adjacent semiconductor bodies on the respective carrier is preferably small. For example, this average distance is at most 0.2 mm or 50 ⁇ m or 20 ⁇ m or 10 ⁇ m.
  • the semiconductor bodies are tested before the semiconductor bodies are attached to the at least one permanent carrier and / or to one of the auxiliary carriers. This testing is done
  • the semiconductor bodies are located during testing
  • the contact structures can, for example, be planarized and / or ground.
  • Material-removing processing is preferably carried out as long as the semiconductor bodies are on the second auxiliary carrier or on the third auxiliary carrier.
  • coatings can also be applied, for example for a better one
  • the auxiliary carriers or at least one of the auxiliary carriers is made of sapphire
  • the auxiliary carriers and the growth substrate are preferably set up so that the
  • Laser radiation for detaching the growth substrate or the relevant auxiliary carrier is radiated through the growth substrate or through the relevant auxiliary carrier. This means that the growth substrate and / or the auxiliary carriers are transparent to the laser radiation used for detachment and are not significantly absorbent.
  • the separation layer is still partially present in the finished semiconductor components. This means that the separation layer is only partially removed. In this case it is possible that the separation layer
  • the metallization forms a mirror on the side faces of the semiconductor bodies.
  • radiation emission from the semiconductor bodies on the side faces can be prevented.
  • Separating layer does not metallize.
  • Figures 1 to 10 are schematic sectional views of
  • FIGS 11 to 14 are schematic sectional views of
  • Figures 15 to 18 are schematic sectional views of
  • Figure 19 is a schematic sectional view of a
  • Figure 20 is a schematic sectional view of a
  • Figure 21 is a schematic sectional view of a
  • Figure 22 is a schematic sectional view of a
  • Figure 23 is a schematic sectional view of a
  • FIGS. 1 to 10 An exemplary embodiment of a method described here is illustrated in FIGS. 1 to 10.
  • a growth substrate 2 is provided.
  • Growth substrate 2 is in particular a
  • the semiconductor layer sequence is preferably based on AlInGaN.
  • a separating layer 32 extends continuously over all semiconductor bodies 3
  • Separating layer 32 can be directly or near that Growth substrate 2 are.
  • the first and second Growth substrate 2 are directly or near that Growth substrate 2 are.
  • Separation layer 32 is an undoped GaN layer.
  • the semiconductor bodies 3 are formed by structuring one
  • Semiconductor layer sequence was previously preferably produced continuously on the growth substrate 2. These steps take place before the production stage shown in FIG. 1.
  • Semiconductor layer sequence preferably comprises the semiconductor bodies 3 formed by the structuring and also the separating layer 32
  • Semiconductor layer sequence an active zone, not shown, in which the radiation to be emitted is generated during operation, in particular by means of electroluminescence.
  • the active zone is preferably arranged at a distance from the separating layer 32.
  • a separating alley 91 is located between adjacent semiconductor bodies 3.
  • the material of the semiconductor layer sequence from which the semiconductor bodies 3 are made became, for example by means of etching
  • the isolation lanes 91 preferably penetrate the active zone (not shown), so that individual areas of the active zone are limited to the individual semiconductor bodies 3 by the isolation lanes 91. That is, the active zone lies between the separation layer 32 and the
  • the separating layer 32 may be exposed through the separating lanes 91, as is also possible in all other exemplary embodiments.
  • Side surfaces of the individual semiconductor bodies 3 and a side of the separating layer 32 facing away from the growth substrate 2 are preferably covered by a passivation 83.
  • the passivation 83 is, for example, an oxide layer such as one
  • a thickness of the passivation 83 is, for example, at least 40 nm and / or at most 300 nm.
  • Semiconductor body 3 is at least one each
  • the semiconductor bodies 3 are via the contact structures 4
  • the contact structures 4, each of which is illustrated in a very simplified manner in the figures, preferably contain both an anode contact and a cathode contact.
  • the semiconductor bodies 3 can thus be designed together with the contact structures 4 as flip chips.
  • Cathode contacts of the contact structure 4 are not shown. Furthermore, it is not shown that the metallization 40 and the contact structures 4 are preferably by several
  • Contact structures 4 are produced, for example, by vapor deposition in combination with electroplating.
  • the contact structures 4 are, for example, electroplated layers structured by photo technology. It is possible that the contact structures 4 are only thin and
  • the contact structures 4 are formed, for example, by thin solderable metallizations on the semiconductor bodies 3.
  • the contact structures 4 have a maximum thickness, for example
  • the contact structures 4 can also have or be formed from electrically conductive oxides such as ITO.
  • a thickness of the semiconductor body 3 together with the associated contact structures 4 is, for example, at least 30 ⁇ m and / or at most 70 ⁇ m. That is, the semiconductor body
  • the thickness of the separating layer 32 is preferably at least 100 nm.
  • the width of the separating lanes 91 between the semiconductor bodies 3 is preferably at least 0.5 ⁇ m or 1 ⁇ m or 5 ⁇ m and / or at most 70 ⁇ m or
  • first auxiliary carrier 51 is attached to the contact structures 4.
  • a first release layer 61 is located on the first auxiliary carrier 51.
  • the release layer 61 is set up to absorb laser radiation.
  • the release layer 61 is made of ZnO or SiN, for example.
  • connection layer 71 is formed by an adhesive.
  • Connection medium layer 71 adheres the first auxiliary carrier 51 to the semiconductor bodies 3 and thus indirectly to the latter
  • Connection middle layer 71 are pressed.
  • a growth radiation 2 radiates a laser radiation L onto the separating layer 32 and is absorbed therein.
  • the separating layer 32 decomposes at least partially and the growth substrate 2 can be removed. After the semiconductor bodies 3 have been detached, the growth substrate 2 can be cleaned and used as well.
  • the first auxiliary carrier 51 is, for example, a rigid one
  • Sapphire glass or quartz glass substrate, as in all other exemplary embodiments.
  • the first is preferred
  • Subcarrier 51 transparent for near ultraviolet radiation, for example for laser radiation L around 355 nm. The same can apply to all other subcarriers 52, 53.
  • a roughening 81 is produced on the semiconductor bodies 3. This is done, for example, using KOH etching.
  • the Contact structures 4, passivation 83 and components 51, 61, 71 preferably remain unaffected by the generation of the roughening.
  • Auxiliary carrier 51 is mechanically rigid, the second auxiliary carrier 52 and can be formed from the same materials as the first auxiliary carrier 51.
  • a second release layer 62 is also located on the second auxiliary carrier 52, followed by a second connecting agent layer 72.
  • connection layer 71 detached.
  • the first auxiliary carrier 61 is preferably detached by means of laser radiation which passes through the first auxiliary carrier 51 onto the first
  • Release layer 61 is blasted and absorbed therein, whereby the first release layer 61 is decomposed.
  • This detaching step is analogous to the step in FIG. 3.
  • the second connection layer 72 preferably remains intact or at least functional.
  • the chemical properties of the connecting means 71, 72 such that the connecting means 71, 72 can be removed independently of one another.
  • a further optional method step is shown in FIG.
  • the contact structures 4 can be ground, polished and / or coated in order to achieve a more efficient electrical contact. It is also possible to add additional passivation layers or
  • FIG. 8 also illustrates that the semiconductor bodies 3 can optionally be tested. You can do this
  • Contact needles 84 are attached to the contact structures 4.
  • matrix contacts can also be used.
  • the semiconductor body 3 together with the contact structures 4 thus already form functional ones
  • a radiation R generated by the semiconductor bodies 3 can be detected, for example, through the second auxiliary carrier 52.
  • components 52, 62, 72 are preferably transparent or at least partially transparent to the generated radiation R.
  • LIFT process which stands for Laser Induced Forward Transfer. This is done, for example, using an excimer laser Laser radiation L is irradiated only on certain semiconductor chips 10a. These semiconductor chips 10a
  • Semiconductor chips 10a are placed in a targeted manner from the intermediate carrier 52 onto the carrier 5.
  • Other semiconductor chips 10b can initially remain on the intermediate carrier 52 and be applied to another carrier, not shown.
  • a distance between adjacent semiconductor chips 10a, 10b on the intermediate carrier 52 can be different from a distance between the semiconductor chips 10a, 10c placed on the carrier 5 and is essentially freely adjustable.
  • solder layer 85 on the carrier 5, such as an adhesive solder.
  • Solder layer 85 is shown in Figure 9 to simplify the
  • a final cleaning and / or removal of residues of the layers 62, 72 is preferably carried out.
  • the detachment according to FIG. 9 takes place, for example, by means of a polygon scanner, a galvanic mirror and / or with the aid of several laser spots. Defective and / or unsuitable semiconductor chips 10a, 10b can thus remain on the intermediate carrier 52.
  • FIGS. 11 to 14 A further exemplary embodiment of the production method is shown in FIGS. 11 to 14.
  • the steps in FIGS. 11 to 14 preferably follow the step in FIG. 7 or also the step in FIG. 8 and in particular represent alternatives to the steps in FIGS. 9 and 10.
  • a third temporary, mechanically rigid intermediate carrier 53 is attached, on which there is a third release layer 63 and a third
  • Connection middle layer 73 is located.
  • components 51, 61, 71 and 52, 62, 72 apply correspondingly to components 53, 63, 73.
  • FIG. 12 shows that the second auxiliary carrier 52 together with the components 62, 72 has been removed. With that lie the
  • the third auxiliary carrier 53 is detached again by means of laser radiation L by destroying the third one
  • Peeling layer 63 The placement on the carrier 5 takes place, for example, by means of a transfer tool 86, which can be a stamp. Preferably, by means of
  • FIGS. 11 to 14 can thus be summarized in particular as follows:
  • a coherent GaN separating layer 32 being present and the contact structures 4 or a rear-side metallization 40 being produced. Separation takes place by means of photographic technology, see FIG. 1, or a coherent electroplating layer, for example made of nickel, is used, see FIG. 15.
  • a laser lifting process also referred to as laser liftoff or LLO for short, takes place by means of the GaN layer 32.
  • the first intermediate carrier 51 is laser-lifted, preferably over the entire surface, by means of the layer 61, which is preferably made of SiN or ZnO.
  • test measurement and / or a
  • Auxiliary carrier 53 with a thin adhesive 73 takes place via the SiN layer or ZnO layer 62.
  • the side on which the third auxiliary carrier 63 was located is cleaned.
  • Back-end processes can be carried out, such as a chip transfer by means of stamping or by LIFT directly onto a target substrate 5 and / or an artificial wafer 5, it being possible for individual chips 10 or groups of chips 10 to be detached and transferred in a targeted manner by means of a single chip laser removal .
  • FIGS. 15 to 18 relate to method steps which can be carried out as an alternative to the steps in FIGS. 1 to 4.
  • the at least one metallization 40 extends, unlike in FIG. 1, essentially over the entire growth substrate 2, specifically over the area of the singulation lanes 91.
  • the first intermediate carrier 51 is applied, see FIG. 16. Then the first intermediate carrier 51 is applied, see FIG. 16.
  • the growth substrate 2 is preferably detached analogously to the method step in FIG. 3.
  • a further method step is illustrated in FIG.
  • a laser radiation L2 preferably one
  • the metallization 40 is divided. This results in further isolation lanes 92 between the
  • Isolation lanes 91 which are illustrated in Figure 1.
  • Isolation lanes 91 For subdivision into the semiconductor chips 10 when separating the metallization 40, optionally not shown
  • Protective layers are present, which in particular cover otherwise exposed areas of the semiconductor body 3 or also the entire synthetic wafer.
  • FIG. 18 The method steps following FIG. 18 can take place according to FIGS. 5 to 10 or also according to FIGS. 11 to 14.
  • FIG. 19 illustrates an optional method step which can be carried out both in the method according to FIGS. 15 to 18 and in methods according to FIGS. 1 to 10 or also FIGS. 11 to 14.
  • a phosphor 87 is attached to the semiconductor bodies 3.
  • the attachment of the phosphor 87 is, for example, a
  • the phosphor 87 can also be applied to another process step.
  • FIG. 20 illustrates that, for example, the first connection means 71 can not only be applied as a thin layer, but that the first connection means 71 can embed the semiconductor chips 3 and optionally the contact structures 4 completely or almost completely.
  • FIG. 21 illustrates that a filler material 82 is additionally attached.
  • the filling material 82 is, for example, a plastic.
  • the contact structures 4 can in the
  • Filling material 82 are embedded so that the filling material 82 is molded directly onto the contact structures 4. With the attachment of the filler material 82 or with one
  • the filling material 82 and the contact structures 4 in the direction away from the semiconductor bodies 3 are flush with each other.
  • the filling material 82 can be divided together with the metallization 40 in a method step analogous to FIG. 17. As in the method in FIGS. 15 to 18, such a filling material 82 can also be used in the method in accordance with FIGS. 1 to 10 and correspondingly in accordance with FIGS. 11 to 14
  • FIG. 22 illustrates that the filler material 82 can only be attached when the
  • auxiliary carriers 51, 52, 53 Semiconductor chips 10 are located on one of the auxiliary carriers 51, 52, 53.
  • the filler material 82 need not be produced if the first auxiliary carrier 51 is present, but can alternatively also be produced only on the second auxiliary carrier 52 or on the third auxiliary carrier 53.
  • FIG. 23 shows an alternative contacting of the
  • semiconductor chips 10 illustrated which can be used accordingly in all other embodiments.
  • the semiconductor chips 10 are not flip chips, but rather semiconductor chips with electrical ones
  • the invention encompasses every new feature and every combination of features, which in particular includes every combination of features in the patent claims, even if this feature or this combination itself is not explicitly specified in the patent claims or exemplary embodiments.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

In einer Ausführungsform umfasst das Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen die Schritte: - Bereitstellen eines Aufwachssubstrats (2) mit einer Vielzahl von Halbleiterkörpern (3), wobei die Halbleiterkörper (3) mit elektrischen Kontaktstrukturen (4) versehen sind und eine Trennschicht (32) umfassen, - Anbringen eines starren ersten Hilfsträgers (51) an den Halbleiterkörpern (3), wobei der erste Hilfsträger (51) mit einer ersten Ablöseschicht (61) versehen ist, - Ablösen des Aufwachssubstrats (2) mittels Laserstrahlung (L), wobei die Laserstrahlung (L) in der Trennschicht (32) absorbiert wird, - Anbringen eines starren zweiten Hilfsträgers (52) an einer dem ersten Hilfsträger (51) abgewandten Seite der Halbleiterkörper (3), wobei der zweite Hilfsträger (52) mit einer zweiten Ablöseschicht (62) versehen ist, - Ablösen des ersten Hilfsträgers (51) mittels Laserstrahlung (L), wobei die Laserstrahlung (L) in der ersten Ablöseschicht (61) absorbiert wird, und - mechanisches und elektrisches Anbringen der Halbleiterkörper (3) auf einem permanenten Träger (5).

Description

VERFAHREN ZUR HERSTELLUNG VON OPTOELEKTRONISCHEN
HALBLEITERBAUTEILEN
Es wird ein Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen angegeben.
Eine zu lösende Aufgabe liegt darin, ein Verfahren zur
Herstellung von optoelektronischen Halbleiterbauteilen anzugeben, mit dem kleine Halbleiterchips effizient von einem Aufwachssubstrat auf einen Träger transferierbar sind.
Diese Aufgabe wird unter anderem durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Bevorzugte Weiterbildungen sind Gegenstand der übrigen Ansprüche.
Insbesondere handelt es sich bei dem hier beschriebenen
Verfahren um einen parallelen oder sehr schnellen seriellen Transfer von Halbleiterchips mittels eines
Laserabhebeverfahrens ohne Folienprozesse und ohne mechanisch flexible Hilfsträger für kleine LED-Chips .
Gemäß zumindest einer Ausführungsform dient das Verfahren zur Herstellung von einem oder zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen. Bei den
Halbleiterbauteilen handelt es sich beispielsweise um
Leuchtdioden, kurz LEDs, um Leuchten, um Scheinwerfer oder um Displays. Insbesondere beinhalten die Halbleiterbauteile eine Vielzahl von transferierten Halbleiterchips. Es ist möglich, dass im Verlauf des Verfahrens innerhalb eines
Halbleiterbauteils verschiedene Arten von Halbleiterchips verbaut werden. Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Bereitstellens eines Aufwachssubstrats . An dem Aufwachssubstrat, beispielsweise ein Saphirsubstrat, befindet sich eine Vielzahl von Halbleiterkörpern für die Halbleiterbauteile. Die Halbleiterkörper sind bevorzugt aus einer durchgehend gewachsenen, zusammenhängenden
Halbleiterschichtenfolge herausstrukturiert. Beispielsweise sind zwischen benachbarten Halbleiterkörpern Trenngräben vorhanden, die die Halbleiterschichtenfolge bevorzugt nur teilweise durchdringen. Die Trenngräben sind zum Beispiel mittels Ätzen erzeugt und reichen bevorzugt bis durch eine aktive Zone zur Erzeugung von Strahlung hindurch.
Die Halbleiterschichtenfolge basiert bevorzugt auf einem III- V-Verbindungshalbleitermaterial . Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid-
Verbindungshalbleitermaterial wie AlnIn]__n-mGamN oder um ein Phosphid-Verbindungshalbleitermaterial wie
AlnIn]__n-mGamP oder auch um ein Arsenid-
Verbindungshalbleitermaterial wie AlnIn]__n-mGamAs oder wie AlnGamIn]__n-mAs P]_-k, wobei jeweils 0 d n < 1, 0 d m < 1 und n + m < 1 sowie 0 d k < 1 ist. Bevorzugt gilt dabei für zumindest eine Schicht oder für alle Schichten der
Halbleiterschichtenfolge 0 < n < 0,8, 0,4 < m < 1 und n + m < 0,95 sowie 0 < k < 0,5. Dabei kann die
Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche
Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also Al, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können. Gemäß zumindest einer Ausführungsform sind die
Halbleiterkörper jeweils mit elektrischen Kontaktstrukturen versehen. Das heißt, noch am Aufwachssubstrat können die Halbleiterkörper im Prinzip elektrisch kontaktiert werden. Dabei ist es nicht erforderlich, dass die Halbleiterkörper separat handhabbare, einzelne elektrische Einheiten sind.
Gemäß zumindest einer Ausführungsform umfassen die
Halbleiterkörper hin zum Aufwachssubstrat eine Trennschicht. Die Trennschicht ist bevorzugt ein Teil der
Halbleiterschichtenfolge, aus der heraus die Halbleiterkörper strukturiert sind. Besonders bevorzugt erstreckt sich die Trennschicht durchgehend über alle Halbleiterkörper hinweg. Das heißt, von den Trenngräben ist die Trennschicht dann nicht betroffen. Die Trennschicht ist zum Beispiel eine GaN- Schicht, insbesondere eine undotierte GaN-Schicht. An die Trennschicht grenzende Teile der Halbleiterschichtenfolge sind zum Beispiel n-dotiert.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Anbringens eines starren ersten Hilfsträgers an einer dem Aufwachssubstrat abgewandten Seite der
Halbleiterkörper. Insbesondere wird der erste Hilfsträger an den elektrischen Kontaktstrukturen angebracht. Dabei umfasst der erste Hilfsträger eine erste Ablöseschicht.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Ablösens des Aufwachssubstrats von den
Halbleiterkörpern mittels Laserstrahlung. Die Laserstrahlung wird in der Trennschicht absorbiert. Hierdurch wird die
Trennschicht zersetzt. Aufgrund der Zerstörung der
Trennschicht durch die Laserstrahlung geht eine mechanische Verbindung zwischen den Halbleiterkörpern und dem Aufwachssubstrat überwiegend oder vollständig verloren. Das Aufwachssubstrat selbst und andere Schichten der
Halbleiterschichtenfolge, mit Ausnahme der Trennschicht, sind von dem Laserabhebeverfahren mittels der Laserstrahlung bevorzugt nicht oder nicht signifikant betroffen.
Nach dem Ablösen vom Aufwachssubstrat können die
Halbleiterkörper zusammen mit den je zugehörigen
Kontaktstrukturen bereits als Halbleiterchips aufgefasst werden. Diese Halbleiterchips sind bevorzugt prinzipiell funktionsfähig und/oder zur Lichterzeugung geeignet.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Anbringens eines starren zweiten Hilfsträgers an einer dem ersten Hilfsträger abgewandten Seite der
Halbleiterkörper. Das heißt, der zweite Hilfsträger wird angebracht, wo zuvor die Trennschicht und das
Aufwachssubstrat sich befanden. Der zweite Hilfsträger ist mit einer zweiten Ablöseschicht versehen.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Ablösens des ersten Hilfsträgers mittels Laserstrahlung. Die Laserstrahlung wird in der ersten
Ablöseschicht absorbiert. Mit anderen Worten erfolgt ein Laserabhebeverfahren vom ersten Hilfsträger mit Hilfe der ersten Ablöseschicht in vergleichbarer Weise wie vom
Aufwachssubstrat mit Hilfe der Trennschicht.
Gemäß zumindest einer Ausführungsform erfolgt ein
mechanisches und elektrisches Anbringen der Halbleiterkörper auf mindestens einem permanenten Träger. Bei dem permanenten Träger handelt es sich beispielsweise um eine Leiterplatte und/oder um einen Ansteuerchip zur Ansteuerung der Halbleiterkörper. Je nachdem, ob weitere Hilfsträger
verwendet werden, erfolgt das Ablösen der Halbleiterkörper vom zweiten Hilfsträger vor oder mit dem Anbringen an dem permanenten Träger. Der zweite Hilfsträger wird mittels
Laserstrahlung mit Hilfe der zweiten Ablöseschicht in
gleicher Weise abgelöst wie der erste Hilfsträger mit Hilfe der ersten Ablöseschicht.
In mindestens einer Ausführungsform umfasst das Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen die folgenden Schritte, bevorzugt in der angegebenen Reihenfolge:
- Bereitstellen eines Aufwachssubstrats mit einer Vielzahl von Halbleiterkörpern für die Halbleiterbauteile, wobei die Halbleiterkörper jeweils mit elektrischen Kontaktstrukturen versehen sind und hin zum Aufwachssubstrat eine Trennschicht umfassen,
- Anbringen eines starren ersten Hilfsträgers an einer dem Aufwachssubstrat abgewandten Seite der Halbleiterkörper, wobei der erste Hilfsträger mit einer ersten Ablöseschicht versehen ist,
- Ablösen des Aufwachssubstrats mittels Laserstrahlung, wobei die Laserstrahlung in der Trennschicht absorbiert wird,
- Anbringen eines starren zweiten Hilfsträgers an einer dem ersten Hilfsträger abgewandten Seite der Halbleiterkörper, wobei der zweite Hilfsträger mit einer zweiten Ablöseschicht versehen ist,
- Ablösen des ersten Hilfsträgers mittels Laserstrahlung, wobei die Laserstrahlung in der ersten Ablöseschicht
absorbiert wird, und
- mechanisches und elektrisches Anbringen der
Halbleiterkörper auf mindestens einem permanenten Träger. Mit dem hier beschriebenen Verfahren können kleine Halbleiterchips, insbesondere LED-Chips, gehandhabt werden. Der Begriff kleine Halbleiterchips beziehen sich insbesondere auf Halbleiterchips mit lateralen Abmessungen von höchstens 130 ym oder von höchstens 500 ym. Mit Ablöseprozessen, die auf Folien und Folienträgern basieren, sind solche kleinen Halbleiterchips in der Regel nicht mit vertretbarem Aufwand ablösbar. So sind Biegeradien der üblicherweise verwendeten Folien durch die Foliendicke nach unten limitiert und damit auch das Ablösen einer Folie von kleinen Halbleiterchips. Für kleinere Biegeradien müsste die Folie dünner gestaltet sein, was aufgrund der verwendeten Wafergrößen und der nötigen Expandierung und Dehnung der Folie nicht möglich ist. Die Folien würden dann keine ausreichende Festigkeit mehr
aufweisen .
Insbesondere für gleichzeitig auch sehr dünne Halbleiterchips ohne gebondeten Träger ist auch ein Pick-and-Place-Verfahren mit Ausstechen aus einer Folie nicht praktikabel, da die Halbleiterchips keine ausreichende mechanische Festigkeit aufweisen. Solche dünnen Halbleiterchips weisen
beispielsweise eine Dicke der Halbleiterschichtenfolge unterhalb von 12 ym oder 8 ym auf und lediglich einen zum Beispiel galvanisch aufgebrachten stabilisierenden Unterbau mit einer Dicke von mindestens 5 ym und/oder von höchstens 60 ym.
Damit stellt der Verzicht auf Folien im Transferprozess und im Ablöseverfahren eine signifikante Vereinfachung dar. Bei kleinen Halbleiterchips stellt zudem ein paralleler Transfer von einer Vielzahl der Halbleiterchips eine erhebliche
Zeitersparnis dar und verringert außerdem Probleme
hinsichtlich einer Ablegegenauigkeit der Halbleiterchips. Bei dem hier beschriebenen Verfahren können die
Halbleiterchips im originalen Chipraster verbleiben, wie am Aufwachssubstrat vorliegend. Ferner ist die durchgängige Verwendung von harten, starren Trägern statt flexiblen Folien möglich. Es können Laserabhebeprozesse, auch als Laser- Liftoff oder kurz LLO bezeichnet, herangezogen werden, insbesondere in Kombination mit für die Laserstrahlung absorbierenden Ablöseschichten und mit abreinigbaren Klebern. Ein Transfer von Halbleiterchips mit Hilfe von
Laserstrahlung, insbesondere mit Hilfe von sogenanntem Laser Induced Forward Transfer oder auch mit Hilfe von Stempeln oder Pick-and-Place-Werkzeugen ist möglich, speziell mit einer selektiven Ablösung von ausgewählten Halbleiterchips.
Gemäß zumindest einer Ausführungsform weisen die
Halbleiterkörper in Draufsicht auf das Aufwachssubstrat gesehen eine mittlere Kantenlänge von mindestens 5 ym oder 10 ym oder 20 ym oder 40 ym auf. Alternativ oder zusätzlich liegt die mittlere Kantenlänge bei höchstens 500 ym oder 200 ym oder 130 ym oder 100 ym.
Gemäß zumindest einer Ausführungsform handelt es sich bei den Halbleiterkörpern oder bei den fertig vom Aufwachssubstrat abgelösten Halbleiterkörpern um Flip-Chips. Das heißt, alle elektrischen Kontaktstrukturen zur externen elektrischen Kontaktierung des betreffenden Halbleiterkörpers befinden sich bevorzugt an einer dem Aufwachssubstrat abgewandten Seite der Halbleiterkörper. Alternativ ist es möglich, dass die Halbleiterkörper für eine elektrische Kontaktierung an beiden einander gegenüberliegenden Hauptseiten der
Halbleiterkörper eingerichtet sind. Gemäß zumindest einer Ausführungsform erstreckt sich die Trennschicht zum Ablösen des Aufwachssubstrats durchgehend über das Aufwachssubstrat und über die Halbleiterkörper hinweg. Beispielsweise ist die Trennschicht eine epitaktisch am Aufwachssubstrat gewachsene Schicht, insbesondere aus Galliumnitrid, mit einer Dicke von mindestens 50 nm oder 100 nm. Alternativ oder zusätzlich weist die Trennschicht eine Maximaldicke von höchstens 0,5 ym oder von höchstens 1 ym auf.
Gemäß zumindest einer Ausführungsform werden die Hilfsträger mittels Verbindungsmittelschichten an den Halbleiterkörpern angebracht. Bei den Verbindungsmittelschichten handelt es sich bevorzugt um reversibel entfernbare Klebstoffe. Die Verbindungsmittelschichten sind zum Beispiel mit Hilfe von Lösungsmitteln oder durch Temperaturerhöhung entfernbar, wobei die Halbleiterkörper und die elektrischen
Kontaktstrukturen nicht beeinträchtigt werden. Die
Halbleiterkörper können in die betreffende
Verbindungsmittelschicht teilweise oder vollständig
eingebettet werden oder an der Verbindungsmittelschicht aufliegen .
Gemäß zumindest einer Ausführungsform sind die
Verbindungsmittelschichten von den zugehörigen
Ablöseschichten verschieden. Insbesondere gelangt die zum Ablösen verwendete Laserstrahlung nicht oder nicht in signifikantem Ausmaß zu den Verbindungsmittelschichten.
Gemäß zumindest einer Ausführungsform werden die
Verbindungsmittelschichten nach dem Entfernen des
betreffenden Hilfsträgers überwiegend oder, bevorzugt, vollständig entfernt. Das heißt, in den fertigen Halbleiterbauteilen sind die Verbindungsmittelschichten für die Hilfsträger nicht mehr vorhanden.
Gemäß zumindest einer Ausführungsform erstreckt sich beim Ablösen des Aufwachssubstrats zumindest eine Metallisierung für die Kontaktstrukturen über alle Halbleiterkörper hinweg. Das heißt, die Metallisierung und/oder die Kontaktstrukturen überbrücken auch Gebiete zwischen den Halbleiterkörpern.
Insbesondere in Bereichen zwischen den Halbleiterkörpern kann damit die zumindest eine Metallisierung deckungsgleich mit der Trennschicht verlaufen.
Gemäß zumindest einer Ausführungsform wird die mindestens eine Metallisierung in den Gebieten zwischen den
Halbleiterkörpern nach dem Entfernen des Aufwachssubstrats in einem separaten Trennschritt zerteilt. Bei diesem
Trennschritt handelt es sich bevorzugt ebenfalls um ein
Lasertrennen, beispielsweise mittels Pikosekunden- Laserimpulsen . Es ist möglich, dass beim Durchtrennen der zumindest einen Metallisierung weitere Komponenten am
Aufwachssubstrat ebenfalls durchtrennt werden oder dass dieser Trennschritt auf die zumindest eine Metallisierung begrenzt ist.
Gemäß zumindest einer Ausführungsform sind Gebiete zwischen den Halbleiterkörpern beim Ablösen des Aufwachssubstrats frei von einer Metallisierung für die Kontaktstrukturen .
Insbesondere liegt in diesen Gebieten zwischen den
Halbleiterkörpern die Trennschicht frei oder ist die
Trennschicht lediglich von einer Schutzschicht oder von einer Passivierungsschicht bedeckt. Eine solche Schutzschicht oder eine solche Passivierungsschicht weist beispielsweise eine Dicke von höchstens 500 nm auf. Demgegenüber weist die Metallisierung bevorzugt eine Dicke von mindestens 1 ym auf. Außerdem sind solche Schutzschichten oder Passivierungen bevorzugt aus dielektrischen Materialien, im Gegensatz zur Metallisierung. Solche Schutzschichten oder Passivierungen können aus organischen oder anorganischen Materialien sein.
Gemäß zumindest einer Ausführungsform werden die
Halbleiterkörper als Leuchtdiodenchips gestaltet. Das heißt, die Halbleiterkörper umfassen eine oder mehrere aktive Zonen zur Erzeugung einer Strahlung im bestimmungsgemäßen Betrieb der fertigen Halbleiterbauteile. Bevorzugt sind die
Halbleiterkörper aus dem Materialsystem AlInGaN oder auch AlInGaP und zur Erzeugung von blauem Licht oder auch von rotem Licht eingerichtet.
Gemäß zumindest einer Ausführungsform wird nach dem Ablösen des Aufwachssubstrats an den Halbleiterkörpern eine Aufrauung zur Verbesserung einer Lichtauskopplung erzeugt. Die
Aufrauung wird insbesondere in solchen Regionen des
Halbleiterkörpers erzeugt, an denen nachfolgend der zweite Hilfsträger befestigt wird. Die Aufrauung liegt insbesondere dem ersten und/oder einem dritten Hilfsträger gegenüber.
Während des Erzeugens der Aufrauung ist bevorzugt der erste Hilfsträger an den Halbleiterkörpern angebracht.
Gemäß zumindest einer Ausführungsform erfolgt das Ablösen des zweiten Hilfsträgers mittels Laserstrahlung. Die
Laserstrahlung wird in der zweiten Ablöseschicht absorbiert. Durch die Absorption der Laserstrahlung wird die zweite
Ablöseschicht zersetzt, analog zur Trennschicht.
Gemäß zumindest einer Ausführungsform werden die
Halbleiterkörper direkt vom zweiten Hilfsträger auf den permanenten Träger übertragen. Dabei befinden sich die
Halbleiterkörper bevorzugt nicht gleichzeitig an beiden
Trägern. Das heißt, solange die Halbleiterkörper am zweiten Hilfsträger angebracht sind, sind die Halbleiterkörper noch nicht an den permanenten Träger. Der Transfer auf den Träger erfolgt damit bevorzugt mittels eines Ablösens vom zweiten Hilfsträger .
Gemäß zumindest einer Ausführungsform wird nach dem Ablösen des ersten Hilfsträgers ein starrer dritter Hilfsträger angebracht. Der dritte Hilfsträger befindet sich insbesondere an den Kontaktstrukturen . Der dritte Hilfsträger wird
bevorzugt angebracht, solange sich der zweite Hilfsträger noch an den Halbleiterkörpern befindet.
Dabei kann der zweite Hilfsträger sich an der Aufrauung befinden. Alternativ wird die Aufrauung erst nach dem
Entfernen des ersten oder auch des zweiten Hilfsträgers gebildet, wenn sich die Halbleiterkörper an dem dritten
Hilfsträger befinden.
Gemäß zumindest einer Ausführungsform wird eine Vielzahl der Halbleiterkörper von dem zweiten Hilfsträger oder von dem dritten Hilfsträger auf den permanenten Träger übertragen. Dies erfolgt beispielsweise mittels einer Laserstrahlung und/oder mittels eines Stempelverfahrens. An dem permanenten Träger sind dabei bevorzugt Auflageflächen und/oder
elektrische Kontaktierungsflächen vorhanden, auf denen die Halbleiterkörper mit den zugehörigen Kontaktstrukturen platziert werden. Im Falle eines Stempelverfahrens kann diese Vielzahl von Halbleiterkörpern gleichzeitig übertragen werden. Im Falle der Verwendung von Laserstrahlung wird je ein Halbleiterkörper nach dem anderen oder nur wenige Halbleiterkörper gleichzeitig von dem Hilfsträger auf den permanenten Träger übertragen.
Gemäß zumindest einer Ausführungsform werden die
Kontaktstrukturen und/oder die Halbleiterkörper vor dem
Anbringen an den permanenten Träger in ein Füllmaterial eingebettet. Das Erzeugen des Füllmaterials kann erfolgen, solange sich die Halbleiterkörper noch an dem
Aufwachssubstrat, an dem ersten Träger, an dem zweiten Träger oder auch an dem dritten Hilfsträger befinden.
Gemäß zumindest einer Ausführungsform wird das Füllmaterial nach dem Ablösen des Aufwachssubstrats in Gebieten zwischen den Halbleiterkörpern durchtrennt. In diesem Fall wird das Füllmaterial insbesondere erzeugt, solange das
Aufwachssubstrat sich noch an den Halbleiterkörpern befindet und damit vor dem Anbringen des ersten Hilfsträgers .
Beim Durchtrennen des Füllmaterials in Bereichen zwischen benachbarten Halbleiterkörpern kann wiederum Laserstrahlung Anwendung finden, beispielsweise Pikosekunden-Laserstrahlung . Es ist möglich, dass das Füllmaterial im gleichen
Trennschritt zerteilt wird wie die zumindest eine
Metallisierung in den Gebieten zwischen benachbarten
Halbleiterkörpern. Bei dem Füllmaterial handelt es sich insbesondere um einen Kunststoff.
Gemäß zumindest einer Ausführungsform wird die Laserstrahlung zum Ablösen der Halbleiterkörper vom Aufwachssubstrat
und/oder von zumindest einem der Hilfsträger über das
Aufwachssubstrat und/oder über den betreffenden Hilfsträger gescannt. Dieses Scannen kann mit einem galvanischen Spiegel, mit einem Polygon-Scanner oder auch mit mehreren sich gleichzeitig über das Aufwachssubstrat und/oder den
betreffenden Hilfsträger bewegenden Laserbereichen erfolgen.
Damit ist erreichbar, dass einzelne Halbleiterkörper oder Gruppen von Halbleiterkörpern vom Aufwachssubstrat und/oder vom betreffenden Hilfsträger abgelöst werden. Hierdurch kann beispielsweise ein Rastermaß der Halbleiterkörper beim
Transfer der Halbleiterkörper vom Aufwachssubstrat auf den nachgeordneten Hilfsträger, beim Transfer von einem
vorgeordneten Hilfsträger auf einen nachgeordneten
Hilfsträger oder beim Transfer von einem der Hilfsträger auf den permanenten Träger beibehalten werden.
Das Rastermaß kann beim jeweiligen Transfer jedoch auch vergrößert werden, insbesondere um ein n-Faches, wobei n eine ganze Zahl größer oder gleich 2 und bevorzugt kleiner oder gleich 10 ist. Weiterhin ist es möglich, dass lediglich auf ihre Funktion getestete und hierdurch als funktionsfähig befundene Halbleiterkörper transferiert werden. Damit können Halbleiterbauteile mit einer Vielzahl von Halbleiterkörpern erzeugt werden, wobei die Halbleiterkörper im
Halbleiterbauteil nur eine geringe Fehlerquote aufzeigen.
Gemäß zumindest einer Ausführungsform werden die
Halbleiterkörper, die auf dem Aufwachssubstrat gewachsen wurden, auf mehrere verschiedene permanente Träger verteilt. Ferner ist es möglich, dass pro permanenten Träger mehrere Aufwachssubstrate verwendet werden, um Halbleiterkörper auf den betreffenden permanenten Träger zu platzieren. Die auf den permanenten Träger zu platzierenden Halbleiterkörper können baugleich sein oder auch voneinander verschieden gestaltet sein, beispielsweise zur Erzeugung
unterschiedlicher Farben. So können an dem Träger zum Beispiel rot-grün-blau-Pixel , kurz RGB-Pixel, aufgebaut werden .
Gemäß zumindest einer Ausführungsform wird auf jedem Träger eine Vielzahl der Halbleiterkörper angebracht. Ein mittlerer Abstand zwischen benachbarten Halbleiterkörpern an dem jeweiligen Träger ist bevorzugt klein. Zum Beispiel liegt dieser mittlere Abstand bei höchstens 0,2 mm oder 50 ym oder 20 ym oder 10 ym.
Gemäß zumindest einer Ausführungsform wird vor dem Anbringen der Halbleiterkörper auf dem mindestens einen permanenten Träger und/oder auf einen der Hilfsträger ein Testen der Halbleiterkörper durchgeführt. Dieses Testen erfolgt
bevorzugt nach dem Ablösen des ersten Hilfsträgers . Das heißt, beim Testen befinden sich die Halbleiterkörper
bevorzugt an dem zweiten Hilfsträger oder auch an dem dritten Hilfsträger .
Alternativ oder zusätzlich ist es möglich, dass insbesondere nach dem Ablösen des ersten Hilfsträgers eine
materialabtragende Bearbeitung der Kontaktstrukturen erfolgt. Das heißt, die Kontaktstrukturen können beispielsweise planarisiert und/oder abgeschliffen werden. Diese
materialabtragende Bearbeitung erfolgt bevorzugt, solange sich die Halbleiterkörper an dem zweiten Hilfsträger oder an dem dritten Hilfsträger befinden. Neben oder anstatt einer materialabtragenden Bearbeitung können auch Beschichtungen aufgebracht werden, zum Beispiel für eine bessere
Lötkontaktierung der Kontaktstrukturen oder als
Schutzschichten . Gemäß zumindest einer Ausführungsform sind die Trennschicht und/oder die Ablöseschichten oder zumindest eine
Ablöseschicht aus einem Nitrid wie Siliziumnitrid oder
Galliumnitrid und/oder aus einem Oxid, insbesondere einem Metalloxid wie Zinkoxid. Damit lassen sich im nahen
ultravioletten Spektralbereich absorbierende Ablöseschichten und Trennschichten erzielen.
Gemäß zumindest einer Ausführungsform sind die Hilfsträger oder ist zumindest einer der Hilfsträger aus Saphir,
Quarzglas oder einem Glas. Bevorzugt sind die Hilfsträger und das Aufwachssubstrat dazu eingerichtet, dass die
Laserstrahlung zum Ablösen des Aufwachssubstrats oder des betreffenden Hilfsträgers durch das Aufwachssubstrat oder durch den betreffenden Hilfsträger hindurch gestrahlt wird. Das heißt, das Aufwachssubstrat und/oder die Hilfsträger sind für die zum Ablösen verwendeten Laserstrahlung durchlässig und nicht signifikant absorbierend.
Gemäß zumindest einer Ausführungsform wird die
Halbleiterschichtenfolge beim Strukturieren zu den
Halbleiterkörpern bis zur Trennschicht entfernt, wobei die aktive Zone unterbrochen wird. Das heißt, bei Strukturieren kann die Trennschicht freigelegt werden.
Gemäß zumindest einer Ausführungsform ist die Trennschicht in den fertigen Halbleiterbauteilen zum Teil noch vorhanden. Das heißt, die Trennschicht wird also nur teilweise entfernt. In diesem Fall ist es möglich, dass die Trennschicht die
Halbleiterkörper in den fertigen Halbleiterbauteilen seitlich überragt . Gemäß zumindest einer Ausführungsform bildet die Metallisierung an den Seitenflächen der Halbleiterkörper einen Spiegel. Insbesondere kann aufgrund des Spiegels in den fertigen Halbleiterbauteilen eine Strahlungsemission aus den Halbleiterkörpern an den Seitenflächen unterbunden sein.
Gemäß zumindest einer Ausführungsform schließt die
Metallisierung in den fertigen Halbleiterbauteilen seitlich bündig mit der Trennschicht ab. Somit überragt die
Trennschicht die Metallisierung nicht.
Nachfolgend wird ein hier beschriebenes Herstellungsverfahren unter Bezugnahme auf die Zeichnung anhand von
Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
Es zeigen:
Figuren 1 bis 10 schematische Schnittdarstellungen von
Verfahrensschritten eines Ausführungsbeispiels eines hier beschriebenen Herstellungsverfahrens,
Figuren 11 bis 14 schematische Schnittdarstellungen von
Verfahrensschritten eines Ausführungsbeispiels eines hier beschriebenen Herstellungsverfahrens,
Figuren 15 bis 18 schematische Schnittdarstellungen von
Verfahrensschritten eines Ausführungsbeispiels eines hier beschriebenen Herstellungsverfahrens, Figur 19 eine schematische Schnittdarstellung eines
Verfahrensschritts eines Ausführungsbeispiels eines hier beschriebenen Herstellungsverfahrens,
Figur 20 eine schematische Schnittdarstellung eines
Verfahrensschritts eines Ausführungsbeispiels eines hier beschriebenen Herstellungsverfahrens,
Figur 21 eine schematische Schnittdarstellung eines
Verfahrensschritts eines Ausführungsbeispiels eines hier beschriebenen Herstellungsverfahrens,
Figur 22 eine schematische Schnittdarstellung eines
Verfahrensschritts eines Ausführungsbeispiels eines hier beschriebenen Herstellungsverfahrens, und
Figur 23 eine schematische Schnittdarstellung eines
Ausführungsbeispiels eines hier beschriebenen optoelektronischen Halbleiterbauteils .
In den Figuren 1 bis 10 ist ein Ausführungsbeispiel eines hier beschriebenen Verfahrens illustriert. Gemäß Figur 1 wird ein Aufwachssubstrat 2 bereitgestellt. Bei dem
Aufwachssubstrat 2 handelt es sich insbesondere um ein
Saphirsubstrat .
An dem Aufwachssubstrat 2 befindet sich eine
Halbleiterschichtenfolge, die zu Halbleiterkörpern 3
strukturiert ist. Die Halbleiterschichtenfolge basiert bevorzugt auf AlInGaN. Über alle Halbleiterkörper 3 hinweg erstreckt sich durchgehend eine Trennschicht 32. Die
Trennschicht 32 kann sich direkt oder nahe dem Aufwachssubstrat 2 befinden. Beispielsweise ist die
Trennschicht 32 eine undotierte GaN-Schicht.
Die Halbleiterkörper 3 werden durch Strukturieren einer
Halbleiterschichtenfolge erzeugt, wobei die
Halbleiterschichtenfolge zuvor bevorzugt durchgehend auf dem Aufwachssubstrat 2 erzeugt wurde. Diese Schritte erfolgen vor dem in Figur 1 gezeigten Herstellungsstand. Die
Halbleiterschichtenfolge umfasst dabei bevorzugt die durch das Strukturieren entstehenden Halbleiterkörper 3 sowie die Trennschicht 32. Außerdem umfasst die
Halbleiterschichtenfolge eine aktive Zone, nicht gezeichnet, in der im Betrieb die zu emittierende Strahlung insbesondere mittels Elektrolumineszenz erzeugt wird. Die aktive Zone ist bevorzugt beabstandet zur Trennschicht 32 angeordnet.
Zwischen benachbarten Halbleiterkörpern 3 befindet sich eine Vereinzelungsgasse 91. Im Bereich der Vereinzelungsgasse 91 wurde das Material der Halbleiterschichtenfolge, aus der die Halbleiterkörper 3 sind, beispielsweise mittels Ätzen
entfernt .
Die Vereinzelungsgassen 91 durchdringen bevorzugt die nicht gezeichnete aktive Zone, sodass einzelne Gebiete der aktiven Zone durch die Vereinzelungsgassen 91 je auf die einzelnen Halbleiterkörper 3 beschränkt werden. Das heißt, die aktive Zone liegt zwischen der Trennschicht 32 und der
Metallisierung 40, durchdrungen von den Vereinzelungsgassen 91. Abweichend von der Darstellung in Figur 1 ist es
alternativ auch möglich, dass die Trennschicht 32 durch die Vereinzelungsgassen 91 freigelegt wird, wie dies auch in allen anderen Ausführungsbeispielen möglich ist. Seitenflächen der einzelnen Halbleiterkörper 3 sowie ein dem Aufwachssubstrat 2 abgewandte Seite der Trennschicht 32 sind bevorzugt von einer Passivierung 83 bedeckt. Die Passivierung 83 ist beispielsweise eine Oxidschicht wie eine
Siliziumdioxidschicht. Eine Dicke der Passivierung 83 liegt beispielsweise bei mindestens 40 nm und/oder bei höchstens 300 nm.
An den dem Aufwachssubstrat 2 abgewandten Seiten der
Halbleiterkörper 3 befindet sich je zumindest eine
Metallisierung 40 für elektrische Kontaktstrukturen 4. Über die Kontaktstrukturen 4 sind die Halbleiterkörper 3
elektrisch anschließbar. Die Kontaktstrukturen 4, die in den Figuren jeweils nur stark vereinfacht illustriert sind, beinhalten bevorzugt sowohl einen Anodenkontakt als auch einen Kathodenkontakt. Damit können die Halbleiterkörper 3 zusammen mit den Kontaktstrukturen 4 als Flip-Chips gestaltet sein .
Eine innere Struktur der Kontaktstrukturen 4 sowie der
Metallisierung 40 ist in den Figuren jeweils nicht
illustriert. Insbesondere sind eventuell vorhandene
Durchkontaktierungen durch eine aktive Zone der
Halbleiterkörper 3 hindurch sowie elektrisch isolierende Schichten zwischen den Anodenkontakten und den
Kathodenkontakten der Kontaktstruktur 4 nicht dargestellt. Weiterhin ist nicht gezeichnet, dass die Metallisierung 40 sowie die Kontaktstrukturen 4 bevorzugt durch mehrere
aufeinander folgende Metallschichten gebildet sind. Die
Kontaktstrukturen 4 sind beispielsweise durch Aufdampfen in Kombination mit Galvanisieren erzeugt. Die Kontaktstrukturen 4 sind beispielsweise durch Fototechnik strukturierte Galvanikschichten. Es ist möglich, dass die Kontaktstrukturen 4 nur dünn ausgeprägt sind und
beispielsweise durch dünne lötbare Metallisierungen an den Halbleiterkörpern 3 gebildet sind. In diesem Fall weisen die Kontaktstrukturen 4 beispielsweise eine Dicke von höchstens
2 ym auf. Alternativ zu Metallen können die Kontaktstrukturen 4 auch elektrisch leitfähige Oxide wie ITO aufweisen oder hieraus gebildet sein.
Laterale Abmessungen der Halbleiterkörper 3 liegen
beispielsweise zwischen einschließlich 30 ym und 130 ym. Eine Dicke der Halbleiterkörper 3 zusammen mit den zugehörigen Kontaktstrukturen 4 liegt zum Beispiel bei mindestens 30 ym und/oder bei höchstens 70 ym. Das heißt, die Halbleiterkörper
3 zusammen mit den Kontaktstrukturen 4 sind vergleichsweise dünn. Eine Dicke der Trennschicht 32 beträgt bevorzugt mindestens 100 nm. Eine Breite der Vereinzelungsgassen 91 zwischen den Halbleiterkörpern 3 beträgt bevorzugt mindestens 0,5 ym oder 1 ym oder 5 ym und/oder höchstens 70 ym oder
50 ym oder 20 ym. Diese Werte können einzeln oder in
Kombination auch in allen anderen Ausführungsbeispielen gelten .
Im Verfahrensschritt der Figur 2 ist illustriert, dass an den Kontaktstrukturen 4 ein temporärer, mechanisch starrer erster Hilfsträger 51 angebracht wird. An dem ersten Hilfsträger 51 befindet sich eine erste Ablöseschicht 61. Die Ablöseschicht 61 ist zur Absorption von Laserstrahlung eingerichtet. Die Ablöseschicht 61 ist beispielsweise aus ZnO oder SiN.
Gleiches kann für alle anderen Ablöseschichten 62, 63 gelten. An der ersten Ablöseschicht 61 befindet sich eine erste
Verbindungsmittelschicht 71. Die Verbindungsmittelschicht 71 ist durch einen Klebstoff gebildet. Mittels der ersten
Verbindungsmittelschicht 71 haftet der erste Hilfsträger 51 an den Halbleiterkörpern 3 und damit indirekt an dem
Aufwachssubstrat 2. Es ist möglich, dass die
Kontaktstrukturen 4 teilweise in die erste
Verbindungsmittelschicht 71 eingedrückt sind.
Im Schritt der Figur 3 ist illustriert, dass durch das
Aufwachssubstrat 2 hindurch eine Laserstrahlung L auf die Trennschicht 32 gestrahlt und darin absorbiert wird.
Hierdurch zersetzt sich die Trennschicht 32 mindestens teilweise und das Aufwachssubstrat 2 ist ablösbar. Nach dem Ablösen der Halbleiterkörper 3 kann das Aufwachssubstrat 2 gereinigt und mitverwendet werden.
Die nur noch an dem ersten Hilfsträger 51 angebrachten
Halbleiterkörper 3 sind in Figur 4 zu sehen. Durch die
Halbleiterkörper 3 mit den zugehörigen Kontaktstrukturen 4 sind somit am ersten Hilfsträger 51 Halbleiterchips 10 gebildet .
Der erste Hilfsträger 51 ist beispielsweise ein starres
Substrat aus Saphir, Glas oder Quarzglas, wie auch in allen anderen Ausführungsbeispielen. Bevorzugt ist der erste
Hilfsträger 51 transparent für nahultraviolette Strahlung, beispielsweise für Laserstrahlung L um 355 nm. Entsprechendes kann für alle anderen Hilfsträger 52, 53 gelten.
Im optionalen Verfahrensschritt der Figur 5 ist dargestellt, dass an den Halbleiterkörpern 3 eine Aufrauhung 81 erzeugt wird. Dies erfolgt beispielsweise über KOH-Ätzung. Die Kontaktstrukturen 4, die Passivierung 83 sowie die Komponenten 51, 61, 71 bleiben vom Erzeugen der Aufrauhung bevorzugt unbeeinflusst.
Im Verfahrensschritt der Figur 6 ist dargestellt, dass insbesondere an den Aufrauhungen 83 ein temporärer zweiter Hilfsträger 52 aufgebracht wird. Wie auch der erste
Hilfsträger 51 ist der zweite Hilfsträger 52 mechanisch starr und kann aus den gleichen Materialien gebildet sein wie der erste Hilfsträger 51. Auch an dem zweiten Hilfsträger 52 befindet sich eine zweite Ablöseschicht 62, gefolgt von einer zweiten Verbindungsmittelschicht 72.
Im Verfahrensschritt der Figur 7 wird der erste Hilfsträger 51 samt der ersten Ablöseschicht 61 und der ersten
Verbindungsmittelschicht 71 abgelöst. Das Ablösen des ersten Hilfsträgers 61 erfolgt bevorzugt mittels Laserstrahlung, die durch den ersten Hilfsträger 51 hindurch auf die erste
Ablöseschicht 61 gestrahlt und in dieser absorbiert wird, wodurch die erste Ablöseschicht 61 zersetzt wird. Dieser Ablöseschritt ist analog zum Schritt der Figur 3.
Nach dem Ablösen des Hilfsträgers 51 mittels Zersetzen der Ablöseschicht 61 werden bevorzugt Reste der Ablöseschicht 61 sowie das Verbindungsmittel 71 entfernt, beispielsweise mittels eines Lösungsmittels oder durch Temperaturerhöhung. Dabei bleibt die zweite Verbindungsmittelschicht 72 bevorzugt intakt oder zumindest funktionsfähig. Insbesondere ist es möglich, die chemischen Eigenschaften der Verbindungsmittel 71, 72 so zu wählen, dass die Verbindungsmittel 71, 72 unabhängig voneinander ablösbar sind. In Figur 8 ist ein weiterer optionaler Verfahrensschritt gezeigt. Dabei können die Kontaktstrukturen 4 abgeschliffen, poliert und/oder beschichtet werden, um eine effizientere elektrische Kontaktierung zu erreichen. Weiterhin ist es möglich, zusätzliche Passivierungsschichten oder
Schutzschichten an den Kontaktstrukturen 4, an den
Halbleiterkörpern 3 und/oder an der Passivierung 83
anzubringen .
Außerdem ist in Figur 8 illustriert, dass optional ein Testen der Halbleiterkörper 3 erfolgen kann. Dazu können
Kontaktnadeln 84 an den Kontaktstrukturen 4 angebracht werden. Alternativ zu Nadeln 84 können auch Matrixkontakte verwendet werden. Die Halbleiterkörper 3 zusammen mit den Kontaktstrukturen 4 bilden also bereits funktionierende
Halbleiterchips 10, insbesondere LED-Chips .
Eine von den Halbleiterkörpern 3 erzeugte Strahlung R ist beispielsweise durch den zweiten Hilfsträger 52 hindurch detektierbar . Um eine Messung von erzeugter Strahlung R zu ermöglichen, sind bevorzugt die Komponenten 52, 62, 72 durchlässig oder zumindest teilweise durchlässig für die erzeugte Strahlung R.
Im Verfahrensschritt gemäß der Figur 9 erfolgt ein Ablösen bestimmter Halbleiterchips 10a vom zweiten Hilfsträger 52. Dieses Ablösen ist insbesondere ein selektiver
Einzelchipablöseprozess oder ein Multichip-Ablöseprozess auf ein Zielsubstrat, also auf den permanenten Träger 5.
Insbesondere kann ein sogenannter LIFT-Prozess verwendet werden, was für Laser Induced Forward Transfer steht. Dazu wird beispielsweise mittels eines Excimer-Lasers die Laserstrahlung L nur an bestimmten Halbleiterchips 10a eingestrahlt. Diese Halbleiterchips 10a werden
schwerkraftgetrieben und/oder getrieben durch Prozessgase, die beim Zersetzen der betreffenden Ablöseschicht entstehen, auf den Träger 5 gebracht.
Insbesondere wenn ein vorangehendes Testen und beispielsweise Klassifizieren der Halbleiterchips 10 erfolgt ist, können lediglich ausgewählte, passend charakterisierte
Halbleiterchips 10a gezielt von dem Zwischenträger 52 auf den Träger 5 platziert werden. Andere Halbleiterchips 10b können vorerst an dem Zwischenträger 52 verbleiben und auf einen anderen Träger aufgebracht werden, nicht gezeichnet.
Es ist möglich, dass sich beim Transfer des Halbleiterchips 10a bereits andere Halbleiterchips 10c an dem Träger 5 befinden. Ein Abstand zwischen benachbarten Halbleiterchips 10a, 10b an dem Zwischenträger 52 kann von einem Abstand der auf den Träger 5 platzierten Halbleiterchips 10a, 10c verschieden sein und ist im Wesentlichen frei einstellbar.
An dem Träger 5 befindet sich beispielsweise eine Lotschicht 85 wie ein Haftlot. Eine optionale Strukturierung der
Lotschicht 85 ist in Figur 9 zur Vereinfachung der
Darstellung nicht gezeichnet. Ist die Lotschicht 85
strukturiert, so kann bei einem Löten der Halbleiterchips 10a, 10c eine Selbstj ustage erfolgen, da die Halbleiterchips 10a, 10c auf Lötkontaktflächen gezogen und geradegerückt werden können.
Nach dem Anbringen auf dem Träger 5 erfolgt bevorzugt ein abschließendes Reinigen und/oder Ablösen von Resten der Schichten 62, 72. Das Ablösen gemäß Figur 9 erfolgt beispielsweise mittels eines Polygonscanners, eines Galvanikspiegels und/oder mit Hilfe mehrerer Laserspots. Damit können defekte und/oder unpassende Halbleiterchips 10a, 10b an dem Zwischenträger 52 verbleiben .
In den Figuren 11 bis 14 ist ein weiteres Ausführungsbeispiel des Herstellungsverfahrens gezeigt. Dabei folgen die Schritte der Figuren 11 bis 14 bevorzugt dem Schritt der Figur 7 oder auch dem Schritt der Figur 8 nach und stellen insbesondere Alternativen zu den Schritten der Figuren 9 und 10 dar.
Insofern gelten die Ausführungen zu den vorangehenden Figuren entsprechend .
In Figur 11 ist illustriert, dass ein dritter temporärer, mechanisch starrer Zwischenträger 53 angebracht wird, an dem sich eine dritte Ablöseschicht 63 und eine dritte
Verbindungsmittelschicht 73 befindet. Für die Komponenten 53, 63, 73 gelten die obigen Ausführungen zu den Komponenten 51, 61, 71 sowie 52, 62, 72 entsprechend.
In Figur 12 ist gezeigt, dass der zweite Hilfsträger 52 samt den Komponenten 62, 72 entfernt ist. Damit liegen die
Halbleiterkörper 3 mit der optionalen Aufrauung 81 frei.
Ein Ablösen vom dritten Hilfsträger 53 erfolgt wiederum mittels Laserstrahlung L durch Zerstören der dritten
Ablöseschicht 63. Die Platzierung auf den Träger 5 erfolgt beispielsweise mittels eines Transferwerkzeugs 86, das ein Stempel sein kann. Bevorzugt können mittels des
Transferwerkzeugs 86 viele der Halbleiterchips 10a
gleichzeitig auf den Träger 5 transferiert werden. Die resultierende Anordnung am Träger 5 ist schematisch in Figur 14 illustriert, wobei das Transferwerkzeug 86 noch eingezeichnet ist.
Zum Beispiel das Verfahren der Figuren 11 bis 14 lässt sich somit insbesondere wie folgt zusammenfassen:
- Frontend-Prozessierung, solange die Halbleiterkörper 3 noch auf dem Aufwachssubstrat 2 sind, wobei eine zusammenhängende GaN-Trennschicht 32 vorhanden ist und die Kontaktstrukturen 4 oder eine Rückseitenmetallisierung 40 erzeugt werden. Eine Vereinzelung erfolgt durch Fototechnik, siehe Figur 1, oder es wird eine zusammenhängende Galvanikschicht, beispielsweise aus Nickel, herangezogen, siehe Figur 15.
- Es erfolgt eine Verbindung mit einem ersten starren
Hilfsträger 51 mit einem dünnen Kleber 71.
- Es erfolgt ein Laserabhebeverfahren, auch als Laser-Liftoff oder kurz LLO bezeichnet, mittels der GaN-Schicht 32.
- Optional wird eine KOH-Aufrauung der Halbleiterkörper 3 oder eine andere Prozessierung der GaN-Seite durchgeführt.
- Es erfolgt eine Verbindung mit dem starren zweiten
Hilfsträger 52 mit einem dünnen Kleber 72.
- Es erfolgt eine Laserabhebung vom ersten Zwischenträger 51, bevorzugt vollflächig, mittels der Schicht 61, die bevorzugt aus SiN oder aus ZnO ist.
- Es erfolgt eine Reinigung der ehemals dem Aufwachssubstrat 2 zugewandten Seite.
- Optional erfolgt eine Probemessung und/oder eine
Lichtmessung durch den zweiten Hilfsträger 52 hindurch, wobei eine Kontaktierung an den Kontaktstrukturen 4 erfolgen kann.
- Es erfolgt optional eine Verbindung mit einem dritten
Hilfsträger 53 mit einem dünnen Kleber 73. - Es erfolgt eine vollflächige Laserabhebung des zweiten Zwischenträgers 52 über die SiN-Schicht oder ZnO-Schicht 62.
- Es erfolgt eine Reinigung der Seite, an der sich der dritte Hilfsträger 63 befand.
- Es können Backend-Prozesse durchgeführt werden, wie ein Chiptransfer mittels Stempeln oder per LIFT direkt auf ein Zielsubstrat 5 und/oder einen Kunstwafer 5, wobei mittels einer Einzelchip-Laserabhebung jeweils gezielt einzelne Chips 10 oder Gruppen von Chips 10 abgelöst und transferiert werden können .
Die Figuren 15 bis 18 betreffen Verfahrensschritte, die alternativ zu den Schritten der Figuren 1 bis 4 durchgeführt werden können. Gemäß Figur 15 erstreckt sich die mindestens eine Metallisierung 40 anders als in Figur 1 im Wesentlichen über das gesamte Aufwachssubstrat 2 hinweg, speziell über den Bereich der Vereinzelungsgassen 91 hinweg.
Nachfolgend wird der erste Zwischenträger 51 aufgebracht, siehe Figur 16. Daraufhin erfolgt das Ablösen des
Aufwachssubstrats . Das Ablösen des Aufwachssubstrats 2 erfolgt bevorzugt analog zum Verfahrensschritt der Figur 3.
In Figur 17 ist ein weiterer Verfahrensschritt illustriert. Mittels einer Laserstrahlung L2, bevorzugt einer
Pikosekunden-Laserstrahlung oder auch einer Femtosekunden- Laserstrahlung, wird die Metallisierung 40 zerteilt. Dadurch resultieren weitere Vereinzelungsgassen 92 zwischen den
Halbleiterkörpern 3, sodass die Halbleiterchips 10 gebildet werden. Die weiteren Vereinzelungsgassen 92 weisen
beispielsweise eine Breite von höchstens 5 ym oder 2 ym auf und können damit schmäler sein als die ersten
Vereinzelungsgassen 91, die in Figur 1 veranschaulicht sind. Zum Unterteilen in die Halbleiterchips 10 beim Trennen der Metallisierung 40 können optional nicht gezeichnete
Schutzschichten vorhanden sein, die insbesondere ansonsten freiliegende Bereiche der Halbleiterkörper 3 oder auch den gesamten Kunstwafer bedecken.
Die der Figur 18 nachfolgenden Verfahrensschritte können entsprechend der Figuren 5 bis 10 oder auch gemäß der Figuren 11 bis 14 erfolgen.
In Figur 19 ist ein optionaler Verfahrensschritt illustriert, der sowohl in den Verfahren gemäß der Figuren 15 bis 18 als auch in Verfahren gemäß der Figuren 1 bis 10 oder auch der Figuren 11 bis 14 durchgeführt werden kann. Dabei wird ein Leuchtstoff 87 an den Halbleiterkörpern 3 angebracht. Das Anbringen des Leuchtstoffs 87 ist beispielsweise ein
Aufdrucken oder auch ein Auflaminieren . Abweichend von der Darstellung der Figur 19 kann der Leuchtstoff 87 auch zu einem anderen Verfahrensschritt aufgebracht werden.
In Figur 20 ist illustriert, dass beispielsweise das erste Verbindungsmittel 71 nicht nur als dünne Schicht aufgebracht werden kann, sondern dass das erste Verbindungsmittel 71 die Halbleiterchips 3 und optional die Kontaktstrukturen 4 vollständig oder nahezu vollständig einbetten kann.
Entsprechendes kann für die anderen Verbindungsmittel 72, 73 gelten .
In Figur 21 ist illustriert, dass zusätzlich ein Füllmaterial 82 angebracht wird. Das Füllmaterial 82 ist beispielsweise ein Kunststoff. Die Kontaktstrukturen 4 können in das
Füllmaterial 82 eingebettet werden, sodass das Füllmaterial 82 direkt an die Kontaktstrukturen 4 angeformt wird. Mit dem Anbringen des Füllmaterials 82 oder auch mit einer
nachfolgenden, nicht dargestellten Planarisierung können das Füllmaterial 82 sowie die Kontaktstrukturen 4 in Richtung weg von den Halbleiterkörpern 3 bündig miteinander abschließen.
Das Füllmaterial 82 kann zusammen mit der Metallisierung 40 in einem Verfahrensschritt analog zur Figur 17 durchteilt werden. Wie auch im Verfahren der Figuren 15 bis 18 kann ein solches Füllmaterial 82 auch beim Verfahren gemäß der Figuren 1 bis 10 und entsprechend gemäß der Figuren 11 bis 14
herangezogen werden.
Abweichend von Figur 21 ist in Figur 22 illustriert, dass das Füllmaterial 82 auch erst anbringbar ist, wenn sich die
Halbleiterchips 10 an einem der Hilfsträger 51, 52, 53 befinden. Das Füllmaterial 82 braucht nicht erzeugt zu werden, wenn der erste Hilfsträger 51 vorhanden ist, sondern kann alternativ auch erst am zweiten Hilfsträger 52 oder am dritten Hilfsträger 53 erzeugt werden.
In Figur 23 ist eine alternative Kontaktierung der
Halbleiterchips 10 illustriert, die entsprechend auch in allen anderen Ausführungsbeispielen herangezogen werden kann. Dabei handelt es sich bei den Halbleiterchips 10 nicht um Flip-Chips, sondern um Halbleiterchips mit elektrischen
Kontaktflächen an einander gegenüberliegenden Hauptseiten. Eine Kontaktierung hin zu Kontaktierungsflächen 89 am Träger 5 erfolgt beispielsweise mittels Bonddrähten 88.
Die in den Figuren gezeigten Komponenten folgen, sofern nicht anders kenntlich gemacht, bevorzugt in der angegebenen
Reihenfolge jeweils unmittelbar aufeinander. Sich in den Figuren nicht berührende Schichten sind bevorzugt voneinander beabstandet. Soweit Linien parallel zueinander gezeichnet sind, sind die entsprechenden Flächen bevorzugt ebenso parallel zueinander ausgerichtet. Ebenfalls, soweit nicht anders kenntlich gemacht, sind die relativen Positionen der gezeichneten Komponenten zueinander in den Figuren korrekt wiedergegeben .
Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2018 126 936.6, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugszeichenliste
1 optoelektronisches Halbleiterbauteil
10 Halbleiterchip
2 Aufwachssubstrat
3 Halbleiterkörper
32 Trennschicht
4 elektrische Kontaktstruktur
40 Metallisierung
5 permanenter Träger
51 temporärer erster Hilfsträger
52 temporärer zweiter Hilfsträger
53 temporärer dritter Hilfsträger
61 erste Ablöseschicht
62 zweite Ablöseschicht
63 dritte Ablöseschicht
71 erste Verbindungsmittelschicht
72 zweite Verbindungsmittelschicht
73 dritte Verbindungsmittelschicht
81 Aufrauung
82 Füllmaterial
83 Passivierung
84 Kontaktnadel
85 Lotschicht
86 Stempel
87 Leuchtstoff
88 Bonddraht
89 Kontaktierungsfläche
91 Vereinzelungsgasse zwischen Halbleiterkörpern
92 Vereinzelungsgasse zwischen Halbleiterchips
L Laserstrahlung
R in den Halbleiterkörpern erzeugte Strahlung

Claims

Patentansprüche
1. Verfahren zur Herstellung von optoelektronischen
Halbleiterbauteilen (1) mit den folgenden Schritten in der angegebenen Reihenfolge:
- Bereitstellen eines Aufwachssubstrats (2) mit einer
Vielzahl von Halbleiterkörpern (3) für die Halbleiterbauteile (1), wobei die Halbleiterkörper (3) jeweils mit elektrischen Kontaktstrukturen (4) versehen sind und hin zum
Aufwachssubstrat (2) eine Trennschicht (32) umfassen,
- Anbringen eines starren ersten Hilfsträgers (51) an einer dem Aufwachssubstrat (2) abgewandten Seite der
Halbleiterkörper (3), wobei der erste Hilfsträger (51) mit einer ersten Ablöseschicht (61) versehen ist,
- Ablösen des Aufwachssubstrats (2) mittels Laserstrahlung (L) , wobei die Laserstrahlung (L) in der Trennschicht (32) absorbiert wird,
- Anbringen eines starren zweiten Hilfsträgers (52) an einer dem ersten Hilfsträger (51) abgewandten Seite der
Halbleiterkörper (3), wobei der zweite Hilfsträger (52) mit einer zweiten Ablöseschicht (62) versehen ist,
- Ablösen des ersten Hilfsträgers (51) mittels Laserstrahlung (L) , wobei die Laserstrahlung (L) in der ersten Ablöseschicht (61) absorbiert wird und sich die Trennschicht (32) beim Ablösen noch durchgehend über das Aufwachssubstrat (2) erstreckt, und
- mechanisches und elektrisches Anbringen der
Halbleiterkörper (3) auf mindestens einem permanenten Träger (5) .
2. Verfahren nach dem vorhergehenden Anspruch,
wobei die Halbleiterkörper (3) in Draufsicht auf das
Aufwachssubstrat (2) gesehen eine mittlere Kantenlänge zwischen einschließlich 10 ym und 140 ym aufweisen, und wobei die vom Aufwachssubstrat (2) abgelösten
Halbleiterkörper (3) zusammen mit den zugehörigen
elektrischen Kontaktstrukturen (4) Flip-Chips sind, sodass alle elektrischen Kontaktstrukturen (4) zur externen
elektrischen Kontaktierung an einer dem Aufwachssubstrat (2) abgewandten Seite der Halbleiterkörper (2) angebracht werden.
3. Verfahren nach einem der vorhergehenden Ansprüche, wobei
- eine Halbleiterschichtenfolge für die Halbleiterkörper (3) beim Strukturieren zu den Halbleiterkörpern (3) bis zur
Trennschicht (32) entfernt wird, wobei eine aktive Zone der Halbleiterschichtenfolge unterbrochen wird,
- die Trennschicht (32) in den fertigen Halbleiterbauteilen (1) zum Teil noch vorhanden ist,
- die Trennschicht (32) eine undotiert GaN-Schicht ist und an die Trennschicht (32) grenzende Teile der
Halbleiterschichtenfolge aus dotiertem GaN oder aus dotiertem InGaN sind, und
- die Trennschicht (32) die Halbleiterkörper (3) in den fertigen Halbleiterbauteilen (1) seitlich überragt.
4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Hilfsträger (51, 52, 53) mittels
Verbindungsmittelschichten (71, 72, 73) an den
Halbleiterkörpern (3) angebracht werden,
wobei die Verbindungsmittelschichten (71, 72, 73) von den Ablöseschichten (61, 62, 63) verschieden sind und nach dem Entfernen des betreffenden Hilfsträgers (51, 52, 53)
vollständig entfernt werden, und
wobei die Verbindungsmittelschichten (71, 72, 73) von der Laserstrahlung (L) zum Entfernen des betreffenden Hilfsträgers (51, 52, 53) nicht beeinträchtigt werden.
5. Verfahren nach einem der vorhergehenden Ansprüche, wobei sich beim Ablösen des Aufwachssubstrats (2) eine
Metallisierung (40) für die Kontaktstrukturen (4) über alle Halbleiterkörper (3) hinweg erstreckt und Gebiete zwischen den Halbleiterkörpern (3) überbrückt.
6. Verfahren nach dem vorhergehenden Anspruch,
wobei die Metallisierung (40) in den Gebieten zwischen den Halbleiterkörpern (3) nach dem Entfernen des
Aufwachssubstrats (2) in einem separaten Trennschritt
zerteilt wird.
7. Verfahren nach einem der Ansprüche 1 bis 4,
wobei beim Ablösen des Aufwachssubstrats (2) Gebiete zwischen den Halbleiterkörpern (3) frei von einer Metallisierung (40) für die Kontaktstrukturen (4) sind.
8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleiterkörper (3) als Leuchtdioden gestaltet werden und nach dem Ablösen des ersten Hilfsträgers (51) an den Halbleiterkörpern (3) eine Aufrauung (81) zur
Verbesserung einer Lichtauskopplung erzeugt wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Ablösen des zweiten Hilfsträgers (52) mittels Laserstrahlung (L) erfolgt und die Laserstrahlung (L) in der zweiten Ablöseschicht (62) absorbiert wird, und
wobei die Halbleiterkörper (3) direkt vom zweiten Hilfsträger (52) auf den permanenten Träger (5) übertragen werden.
10. Verfahren nach einem der Ansprüche 1 bis 8, wobei nach dem Ablösen des ersten Hilfsträgers (51) ein starrer dritter Hilfsträger (53) angebracht wird, sodass sich der dritte Hilfsträger (53) an den Kontaktstrukturen (53) befindet, und
wobei nachfolgend ein Ablösen des zweiten Hilfsträgers (52) mittels Laserstrahlung (L) erfolgt und die Laserstrahlung (L) in der zweiten Ablöseschicht (62) absorbiert wird.
11. Verfahren nach dem vorhergehenden Anspruch,
wobei mittels Laserstrahlung (L) und/oder mittels eines
Stempelverfahrens eine Vielzahl der Halbleiterkörper (3) von dem dritten Hilfsträger (53) auf den permanenten Träger (5) übertragen werden.
12. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Kontaktstrukturen (4) vor dem Anbringen an dem permanenten Träger (5) in ein Füllmaterial (82) eingebettet werden,
wobei das Füllmaterial (82) nach dem Ablösen des
Aufwachssubstrats (2) in Gebieten zwischen den
Halbleiterkörpern (3) durchtrennt wird.
13. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Laserstrahlung (L) zum Ablösen der Halbleiterkörper (3) vom Aufwachssubstrat (2) und/oder zum Ablösen von
zumindest einem der Hilfsträger (51, 52, 53) über das
Aufwachssubstrat (2) und/oder über den betreffenden
Hilfsträger (51, 52, 53) gescannt wird, sodass nur einzelne Halbleitkörper (3) vom Aufwachssubstrat (2) und/oder vom betreffenden Hilfsträger (51, 52, 53) abgelöst werden.
14. Verfahren nach dem vorhergehenden Anspruch,
wobei die Halbleiterköper (3) , die auf dem Aufwachssubstrat (2) gewachsen wurden, auf mehrere verschiedene permanente Träger (5) verteilt werden,
wobei auf jedem Träger (5) eine Vielzahl der Halbleiterkörper
(3) angebracht wird und ein mittlerer Abstand zwischen benachbarten Halbleiterkörpern (3) an dem jeweiligen Träger (5) höchstens 0,2 mm beträgt.
15. Verfahren nach einem der vorhergehenden Ansprüche, wobei nach dem Ablösen des ersten Hilfsträgers (51) und vor dem Anbringen der Halbleiterkörper (3) auf dem mindestens einen permanenten Träger (5) ein Testen der Halbleiterkörper (3) und/oder eine materialabtragende Bearbeitung der
Kontaktstrukturen (4) durchgeführt wird.
16. Verfahren nach einem der vorhergehenden Ansprüche, wobei
- das Aufwachssubstrat (2) aus Saphir ist,
- die Halbleiterkörper (3) auf AlInGaN basieren,
- die Trennschicht (3) und die Ablöseschichten (61, 62, 63) je aus Siliziumnitrid, Galliumnitrid und/oder Zinkoxid sind,
- die Hilfsträger (51, 52, 53) aus Saphir, Quarzglas oder Glas sind und die Laserstrahlung (L) zum Ablösen des
betreffenden Hilfsträgers (51, 52, 53) durch diesen
hindurchgeführt wird, und
- die Kontaktstrukturen (4) aus mehreren Metallen
zusammengesetzt sind.
PCT/EP2019/079242 2018-10-29 2019-10-25 Verfahren zur herstellung von optoelektronischen halbleiterbauteilen WO2020089101A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/288,430 US20210358792A1 (en) 2018-10-29 2019-10-25 Method for Producing Optoelectronic Devices
DE112019005387.6T DE112019005387A5 (de) 2018-10-29 2019-10-25 Verfahren zur herstellung von optoelektronischen halbleiterbauteilen
JP2021523365A JP2022506167A (ja) 2018-10-29 2019-10-25 オプトエレクトロニクス半導体コンポーネントの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018126936.6A DE102018126936A1 (de) 2018-10-29 2018-10-29 Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen
DE102018126936.6 2018-10-29

Publications (1)

Publication Number Publication Date
WO2020089101A1 true WO2020089101A1 (de) 2020-05-07

Family

ID=68392987

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2019/079242 WO2020089101A1 (de) 2018-10-29 2019-10-25 Verfahren zur herstellung von optoelektronischen halbleiterbauteilen

Country Status (4)

Country Link
US (1) US20210358792A1 (de)
JP (1) JP2022506167A (de)
DE (2) DE102018126936A1 (de)
WO (1) WO2020089101A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020070986A1 (ja) * 2018-10-02 2020-04-09 株式会社フィルネックス 半導体素子の製造方法及び半導体基板
DE102020111394A1 (de) 2020-04-27 2021-10-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum herstellen einer halbleiterlaseranordnung und halbleiterlaseranordnung
DE102021119155A1 (de) 2021-07-23 2023-01-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum aufbringen eines elektrischen verbindungsmaterials oder flussmittels auf ein bauelement
DE102021121026A1 (de) 2021-08-12 2023-02-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl von Halbleiterlaserchips und Halbleiterlaserchip
DE102022102364A1 (de) * 2022-02-01 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Vorrichtung zum transferieren und verfahren

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009060749A1 (de) * 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronischer Halbleiterchip und Verwendung einer auf AIGaN basierenden Zwischenschicht
US20150179877A1 (en) * 2013-12-20 2015-06-25 LuxVue Technology Corporation Nanowire device
US20160268491A1 (en) * 2014-12-01 2016-09-15 Industrial Technology Research Institute Picking-up and placing process for electronic devices and electronic module
DE102016124646A1 (de) * 2016-12-16 2018-06-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853410B1 (ko) * 2001-04-11 2008-08-21 소니 가부시키가이샤 소자의 전사방법 및 이를 이용한 소자의 배열방법,화상표시장치의 제조방법
JP2006140398A (ja) * 2004-11-15 2006-06-01 Sony Corp 素子転写方法
CN102106006B (zh) * 2008-06-02 2014-12-10 Lg伊诺特有限公司 用于制备半导体发光装置的支撑衬底和使用支撑衬底的半导体发光装置
DE102009056386B4 (de) * 2009-11-30 2024-06-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterbauelements
JP2013211443A (ja) * 2012-03-30 2013-10-10 Toyohashi Univ Of Technology 発光装置の製造方法
EP2893565B1 (de) * 2012-09-05 2021-04-28 Lumileds LLC Laser scheidung den zwischenträger von gerätträger
JP5986904B2 (ja) * 2012-11-21 2016-09-06 スタンレー電気株式会社 半導体発光素子アレイおよび車両用灯具
JP6384202B2 (ja) * 2014-08-28 2018-09-05 日亜化学工業株式会社 発光装置の製造方法
JP6738802B2 (ja) * 2015-03-30 2020-08-12 ソニーセミコンダクタソリューションズ株式会社 電子デバイスおよび電子デバイスの製造方法
WO2017180693A1 (en) * 2016-04-15 2017-10-19 Glo Ab Method of forming an array of a multi-device unit cell
JP2018060993A (ja) * 2016-09-29 2018-04-12 東レエンジニアリング株式会社 転写方法、実装方法、転写装置、及び実装装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009060749A1 (de) * 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronischer Halbleiterchip und Verwendung einer auf AIGaN basierenden Zwischenschicht
US20150179877A1 (en) * 2013-12-20 2015-06-25 LuxVue Technology Corporation Nanowire device
US20160268491A1 (en) * 2014-12-01 2016-09-15 Industrial Technology Research Institute Picking-up and placing process for electronic devices and electronic module
DE102016124646A1 (de) * 2016-12-16 2018-06-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements

Also Published As

Publication number Publication date
DE102018126936A1 (de) 2020-04-30
US20210358792A1 (en) 2021-11-18
DE112019005387A5 (de) 2021-07-15
JP2022506167A (ja) 2022-01-17

Similar Documents

Publication Publication Date Title
WO2020089101A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE102009056386B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102012109460B4 (de) Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
DE102006043843B4 (de) Verfahren zur Herstellung einer Leuchtdiode mit vertikaler Struktur
DE102006046449B4 (de) Verfahren zur Herstellung einer vertikal strukturierten Leuchtdiode
DE112016000533B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
WO2016034388A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102012217533A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
EP2193553A1 (de) Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
DE102017106755B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
EP2294614B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen
DE102015107588B4 (de) Verfahren zur Herstellung optoelektronischer Bauelemente und oberflächenmontierbares optoelektronisches Bauelement
EP2486604B1 (de) Kontaktierung eines optoelektronischen halbleiterbauteils durch konversionselement
DE102019108701A1 (de) Verfahren zur Herstellung einer Mehrzahl von Bauteilen, Bauteil und Bauteilverbund aus Bauteilen
DE102014110884B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips
WO2017046000A1 (de) Lichtemittierendes bauelement sowie verfahren zur herstellung eines lichtemittierenden bauelements
DE102017101536B4 (de) Verfahren zum Selektieren von Halbleiterchips
DE112017007283T5 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
WO2021122449A1 (de) Verfahren zur herstellung einer beleuchtungsvorrichtung
WO2016198620A1 (de) Verfahren zur herstellung von optoelektronischen konversions-halbleiterchips und verbund von konversions-halbleiterchips
EP2283527A1 (de) Strahlung emittierender dünnfilm-halbleiterchip und verfahren zur herstellung eines strahlung emittierenden dünnfilm-halbleiterchips
DE102020202613A1 (de) Verfahren zur herstellung eines halbleiterbauelements, halbleiterbauelement und optoelektronische vorrichtung
DE102018123931A1 (de) Optoelektronisches Halbleiterbauelement mit Saphirträger und Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
EP2321858B1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
DE102015107742A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauteils und optoelektronisches Bauteil

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19795530

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021523365

Country of ref document: JP

Kind code of ref document: A

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112019005387

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19795530

Country of ref document: EP

Kind code of ref document: A1