JP2022506167A - オプトエレクトロニクス半導体コンポーネントの製造方法 - Google Patents

オプトエレクトロニクス半導体コンポーネントの製造方法 Download PDF

Info

Publication number
JP2022506167A
JP2022506167A JP2021523365A JP2021523365A JP2022506167A JP 2022506167 A JP2022506167 A JP 2022506167A JP 2021523365 A JP2021523365 A JP 2021523365A JP 2021523365 A JP2021523365 A JP 2021523365A JP 2022506167 A JP2022506167 A JP 2022506167A
Authority
JP
Japan
Prior art keywords
semiconductor
auxiliary support
layer
growth substrate
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021523365A
Other languages
English (en)
Inventor
ヴァーグナー ラルフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2022506167A publication Critical patent/JP2022506167A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1153—Temperature change for delamination [e.g., heating during delaminating, etc.]
    • Y10T156/1158—Electromagnetic radiation applied to work for delamination [e.g., microwave, uv, ir, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1911—Heating or cooling delaminating means [e.g., melting means, freezing means, etc.]
    • Y10T156/1917—Electromagnetic radiation delaminating means [e.g., microwave, uv, ir, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

１つの実施形態において、オプトエレクトロニクス半導体コンポーネントの製造方法は以下のステップを含む、すなわち、複数の半導体素子（３）と共に成長基板（２）が用意されるステップであって、半導体素子（３）には電気的コンタクト構造（４）が設けられており、半導体素子（３）は分離層（３２）を含むステップと、剛性の第１の補助支持体（５１）が半導体素子（３）に被着されるステップであって、第１の補助支持体（５１）には第１の剥離層（６１）が設けられているステップと、レーザ放射（Ｌ）を用いて成長基板（２）が剥離されるステップであって、このレーザ放射（Ｌ）は分離層（３２）において吸収されるステップと、剛性の第２の補助支持体（５２）が、半導体素子（３）において第１の補助支持体（５１）とは反対側に被着されるステップであって、第２の補助支持体（５２）には第２の剥離層（６２）が設けられているステップと、レーザ放射（Ｌ）を用いて第１の補助支持体（５１）が剥離されるステップであって、このレーザ放射（Ｌ）は第１の剥離層（６１）において吸収されるステップと、半導体素子（３）が恒久的支持体（５）上に機械的および電気的に被着されるステップ。

Description

本発明は、オプトエレクトロニクス半導体コンポーネントの製造方法に関する。
解決すべき課題は、小型半導体チップを効率的に成長基板から支持体に転写可能であるようにした、オプトエレクトロニクス半導体コンポーネントの製造方法を提供することである。
この課題は特に、請求項１の特徴を備えた方法によって解決される。その他の請求項には好ましい発展形態が記載されている。
特に本明細書で説明する方法は、レーザ除去法を用いた半導体チップのパラレル転写または著しく高速なシリアル転写であり、その際に小型ＬＥＤチップのために、フィルムプロセスおよび機械的にフレキシブルな補助支持体は用いられない。
少なくとも１つの実施形態によれば、この方法は、１つのオプトエレクトロニクス半導体コンポーネントを製造するために、または多数のオプトエレクトロニクス半導体コンポーネントを製造するために、用いられる。半導体コンポーネントはたとえば、発光ダイオード、略してＬＥＤ、照明器具、前照灯またはディスプレイである。特に半導体コンポーネントは、転写された多数の半導体チップを含む。この方法の進行中、１つの半導体コンポーネントの内部に様々な種類の半導体チップを組み込むことが可能である。
少なくとも１つの実施形態によれば、この方法は成長基板が用意されるステップを含む。成長基板には、たとえばサファイア基板には、半導体コンポーネントのための多数の半導体素子が配置されている。半導体素子は好ましくは、途切れることなく成長させられて１つにつながった半導体層列から出発して構造化されている。たとえば、隣り合う半導体素子の間に分離溝が存在しており、それらの分離溝は、半導体層列を好ましくは部分的にしか突き抜けていない。分離溝はたとえばエッチングにより形成され、好ましくは放射を発生させるための活性ゾーンまで突き抜けて達している。
半導体層列は好ましくは、ＩＩＩ－Ｖ族化合物半導体材料をベースとする。半導体材料はたとえば、ＡｌｎＩｎ１－ｎ－ｍＧａｍＮのような窒化物化合物半導体材料、あるいはＡｌｎＩｎ１－ｎ－ｍＧａｍＰのようなリン化物化合物半導体材料であり、あるいは同様にＡｌｎＩｎ１－ｎ－ｍＧａｍＡｓまたはＡｌｎＧａｍＩｎ１－ｎ－ｍＡｓｋＰ１－ｋのようなヒ化物化合物半導体材料であり、ただしそれぞれ０≦ｎ≦１、０≦ｍ≦１およびｎ＋ｍ≦１、ならびに０≦ｋ＜１である。その際に好ましくは、半導体層列の少なくとも１つの層について、またはすべての層について、０＜ｎ≦０．８、０．４≦ｍ＜１およびｎ＋ｍ≦０．９５ならびに０＜ｋ≦０．５が成り立つ。半導体層列は、ドーパントならびに付加的な成分を有することができる。ただし便宜上、半導体層列の結晶格子の基本成分つまりＡｌ、Ａｓ、Ｇａ、Ｉｎ、ＮまたはＰだけが挙げられており、たとえこれらの成分が部分的に少量のさらなる物質で置換および／または補足されている場合があるにしても、これらの基本成分だけが挙げられている。
少なくとも１つの実施形態によれば、半導体素子にはそれぞれ電気的コンタクト構造が設けられている。つまりまだ成長基板にあるときに、半導体素子を基本的に電気的に接触接続することができる。その際に必ずしも、半導体素子が別個に取り扱い可能な個別の電気的ユニットでなくてもよい。
少なくとも１つの実施形態によれば、半導体素子は成長基板に向かって分離層を含む。分離層は好ましくは半導体層列の一部分であり、それらの半導体層列から出発して半導体素子が構造化されている。特に好ましくは、分離層は、途切れることなくすべての半導体素子を越えて延在している。つまりこの場合、分離層は分離溝の作用を受けない。分離層はたとえばＧａＮ層であり、特にドーピングされていないＧａＮ層である。半導体層列において分離層に接する部分は、たとえばｎ型ドーピングされている。
少なくとも１つの実施形態によれば、この方法は、半導体素子において成長基板とは反対側に剛性の第１の補助支持体を被着するステップを含む。特に第１の補助支持体は、電気的コンタクト構造に被着される。この場合、第１の補助支持体は第１の剥離層を含む。
少なくとも１つの実施形態によれば、この方法は、レーザ放射を用いて成長基板を半導体素子から剥離するステップを含む。レーザ放射は分離層において吸収される。これにより分離層が分解される。レーザ放射による分離層の破壊に基づき、半導体素子と成長基板との間の機械的結合が大部分または完全に失われる。成長基板自体および半導体層列の他の層は、分離層を例外として、レーザ放射を用いたレーザ除去法の作用を好ましくは受けず、またはほとんど受けない。
成長基板からの剥離後には、半導体素子をそれぞれ配属されたコンタクト構造と共に、すでに半導体チップと解することができる。これらの半導体チップは、好ましくは基本的に機能可能であり、かつ／または光の発生に適している。
少なくとも１つの実施形態によれば、この方法は、半導体素子において第１の補助支持体とは反対側に剛性の第２の補助支持体を被着するステップを含む。つまり第２の補助支持体は、以前に分離層および成長基板が配置されていた場所に被着される。第２の補助支持体には第２の剥離層が設けられている。
少なくとも１つの実施形態によれば、この方法は、レーザ放射を用いて第１の補助支持体を剥離するステップを含む。レーザ放射は第１の剥離層において吸収される。換言すれば、分離層を用いた成長基板からの場合と同等の手法で、第１の剥離層を用いた第１の補助支持体からのレーザ除去法が行われる。
少なくとも１つの実施形態によれば、少なくとも１つの恒久的支持体上への半導体素子の機械的および電気的な被着が行われる。恒久的支持体はたとえば、プリント配線板および／または半導体素子を作動させるための作動チップである。さらなる補助支持体が用いられるか否か次第で、恒久的支持体における被着の前または被着と共に、第２の補助支持体からの半導体素子の剥離が行われる。第２の補助支持体は、第１の剥離層を用いた第１の補助支持体と同じ手法で、第２の剥離層を用いてレーザ放射により剥離される。
少なくとも１つの実施形態において、オプトエレクトロニクス半導体コンポーネントの製造方法は、好ましくはここに挙げた順序で以下のステップを含む、すなわち、
半導体コンポーネントのために複数の半導体素子と共に成長基板が用意されるステップであって、半導体素子にはそれぞれ電気的コンタクト構造が設けられており、半導体素子は成長基板に向かって分離層を含むステップと、
剛性の第１の補助支持体が、半導体素子において成長基板とは反対側に被着されるステップであって、第１の補助支持体には第１の剥離層が設けられているステップと、
レーザ放射を用いて成長基板が剥離されるステップであって、このレーザ放射は分離層において吸収されるステップと、
剛性の第２の補助支持体が、半導体素子において第１の補助支持体とは反対側に被着されるステップであって、第２の補助支持体には第２の剥離層が設けられているステップと、
レーザ放射を用いて第１の補助支持体が剥離されるステップであって、このレーザ放射は第１の剥離層において吸収されるステップと、
半導体素子が少なくとも１つの恒久的支持体上に機械的および電気的に被着されるステップ。
本明細書で説明する方法によれば、小型半導体チップ、特にＬＥＤチップを取り扱うことができる。「小型半導体チップ」という用語は特に、最大で１３０μｍまたは最大で５００μｍの横方向寸法を有する半導体チップに適用される。フィルムおよびフィルム支持体をベースとする剥離プロセスによっても、かかる小型半導体チップを通常は容認できるコストで剥離することができない。つまり一般に使用されるフィルムの曲げ半径は、フィルムの厚みにより下方に向かって制限されており、ひいては小型半導体チップからのフィルムの剥離も制限されている。曲げ半径を小さくするためにはフィルムをいっそう薄く構成しなければならず、このことは、使用されるウェハサイズおよびフィルムの必要とされる膨張および伸長に起因して、不可能である。この場合であると、フィルムにはもはや十分な強度がなくなってしまう。
特に、接合された支持体がなく同時に著しく薄くもある半導体チップについては、それらの半導体チップには十分な機械的強度がないことから、フィルムからの打ち抜きを伴うピックアンドプレース法も実用的ではない。かかる薄い半導体チップはたとえば、１２μｍ未満または８μｍ未満の半導体層列の厚さを有し、たとえば電気メッキで被着され固定された、少なくとも５μｍおよび／または最大で６０μｍの厚さの下部構造だけを有する。
よって、転写プロセスおよび剥離プロセスにおいてフィルムを使用しないということは、格段の簡略化を意味する。このことに加え小型半導体チップの場合、多数の半導体チップのパラレル転写は著しい時間の節約を意味し、しかもこれによって半導体チップの載置精度に関する問題も低減される。
本明細書で説明する方法によれば、複数の半導体チップは、成長基板にあるときのように、本来のチップパターンのまま留まっている。さらに、フレキシブルなフィルムの代わりに、硬く剛性の支持体を一貫して使用することができる。レーザリフトオフまたは略してＬＬＯとも称されるレーザ除去プロセスを、特にレーザ放射に対し吸収性の剥離層および洗い落とし可能な接着剤と組み合わせて、利用することができる。レーザ放射を用いた、特にいわゆるレーザ誘起前方転写を用いた、または同様にスタンプまたはピックアンドプレース工具を用いた、半導体チップの転写を、特に選択された半導体チップの選択的剥離と併せて、行うことができる。
少なくとも１つの実施形態によれば、半導体素子は、成長基板に向かって上から見ると、少なくとも５μｍまたは１０μｍまたは２０μｍまたは４０μｍの平均エッジ長を有する。択一的にまたは付加的に、平均エッジ長は、最大で５００μｍまたは２００μｍまたは１３０μｍまたは１００μｍ付近にある。
少なくとも１つの実施形態によれば、半導体素子は、または完成して成長基板から剥離された半導体素子は、フリップチップである。つまり、該当する半導体素子の外部の電気的接触接続のためのすべての電気的コンタクト構造は、好ましくは半導体素子において成長基板とは反対側に配置されている。択一的に可能であるのは、半導体素子において互いに対向する両方の主面における電気的接触接続のために半導体素子が整合されている、ということである。
少なくとも１つの実施形態によれば、成長基板を剥離するための分離層は、途切れることなく成長基板全体にわたり、複数の半導体素子を越えて延在している。たとえば分離層は、エピタキシャルにより成長基板において成長させられた層であり、特に窒化ガリウムから成り、これは少なくとも５０ｎｍまたは１００ｎｍの厚さを有する。択一的にまたは付加的に、分離層は最大で０．５μｍまたは最大で１μｍの最大厚を有する。
少なくとも１つの実施形態によれば、補助支持体は、結合剤層を用いて半導体素子に被着される。結合剤層は、好ましくは可逆的に除去可能な接着剤である。結合剤層はたとえば、溶剤を用いて、または温度を上昇させることで、除去可能であり、その際に半導体素子および電気的コンタクト構造は損傷されない。半導体素子を、該当する結合剤層に部分的にまたは完全に埋め込むことができ、あるいは結合剤層に載置することができる。
少なくとも１つの実施形態によれば、結合剤層は配属された剥離層とは異なっている。特に、剥離のために用いられるレーザ放射は、結合剤層には到達せず、または大量には到達しない。
少なくとも１つの実施形態によれば、結合剤層は、該当する補助支持体の除去後、大部分が、または好ましくは完全に、除去される。つまり、完成した半導体コンポーネントにおいては、補助支持体のための結合剤層はもはや存在していない。
少なくとも１つの実施形態によれば、成長基板が剥離されたときに、コンタクト構造のための少なくとも１つの金属化部がすべての半導体素子を越えて延在している。つまり金属化部および／またはコンタクト構造は、各半導体素子間の領域も橋絡している。したがって特に各半導体素子間の領域では、少なくとも１つの金属化部が分離層と合同で延在している。
少なくとも１つの実施形態によれば、各半導体素子間の領域における少なくとも１つの金属化部は、成長基板の除去後、別個の分離ステップで細分化される。この分離ステップは好ましくは、同様にたとえばピコ秒レーザパルスを用いたレーザ分離である。ここで可能であるのは、少なくとも１つの金属化部の切断の際に、成長基板におけるさらなる部品も同様に切断される、またはこの分離ステップは少なくとも１つの金属化部に制限されている、ということである。
少なくとも１つの実施形態によれば、成長基板が剥離されたときに、各半導体素子間の領域にはコンタクト構造のための金属化部が存在していない。特に、各半導体素子間のこれらの領域において、分離層は露出しており、あるいは分離層は保護層または不活性化層によって覆われているにすぎない。かかる保護層またはかかる不活性化層はたとえば、最大で５００ｎｍの厚さを有する。これに対し金属化部は好ましくは、少なくとも１μｍの厚さを有する。しかもかかる保護層または不活性化部は好ましくは、金属化部とは異なり誘電体材料から成る。かかる保護層または不活性化部を、有機材料または無機材料から成るものとすることができる。
少なくとも１つの実施形態によれば、半導体素子は発光ダイオードチップとして構成されている。つまり半導体素子は、完成した半導体コンポーネントの規定どおりの動作時に放射を発生させるために、１つまたは複数の活性ゾーンを含む。好ましくは、半導体素子は材料系ＡｌＩｎＧａＮまたは同様にＡｌＩｎＧａＰから成り、青色光または同様に赤色光を発生させるように整合されている。
少なくとも１つの実施形態によれば、成長基板の剥離後、光出射を向上させるために半導体素子に粗面化部が形成される。粗面化部は特に、後で第２の補助支持体が取り付けられる半導体素子領域に形成される。粗面化部は特に、第１および／または第３の補助支持体と対向している。粗面化部の形成中、好ましくは第１の補助支持体が半導体素子に被着される。
少なくとも１つの実施形態によれば、レーザ放射を用いて第２の補助支持体の剥離が行われる。レーザ放射は第２の剥離層において吸収される。レーザ放射の吸収により、分離層と同様に第２の剥離層が分解される。
少なくとも１つの実施形態によれば、半導体素子がただちに第２の補助支持体から恒久的支持体に転写される。その際に半導体素子は好ましくは、両方の支持体に同時には配置されていない。つまり半導体素子が第２の補助支持体に被着されているかぎりは、半導体素子はまだ恒久的支持体のところにはない。かくして支持体への転写は、好ましくは第２の補助支持体の剥離によって行われる。
少なくとも１つの実施形態によれば、第１の補助支持体の剥離後、剛性の第３の補助支持体が被着される。第３の補助支持体は特に、コンタクト構造のところに配置されている。第３の補助支持体は好ましくは、第２の補助支持体がまだ半導体素子のところに配置されているうちに被着される。
この場合、第２の補助支持体を粗面化部に配置させることができる。択一的に、第１の補助支持体が除去された後で初めて、または同様に第２の補助支持体が除去された後で初めて、半導体素子が第３の補助支持体のところに配置されているときに、粗面化部が形成される。
少なくとも１つの実施形態によれば、多数の半導体素子が第２の補助支持体から、または第３の補助支持体から、恒久的支持体に転写される。このことはたとえば、レーザ放射および／またはスタンプ法によって行われる。その際、恒久的支持体に好ましくは載置面および／または電気的接触接続面が設けられており、それらの上に半導体素子が配属されたコンタクト構造と共に設置される。スタンプ法のケースでは、これら多数の半導体素子を同時に転写することができる。レーザ放射を使用するケースでは、それぞれ１つの半導体素子が他の半導体素子の後に、またはごく僅かな半導体素子が同時に、補助支持体から恒久的支持体に転写される。
少なくとも１つの実施形態によれば、コンタクト構造および／または半導体素子が、恒久的支持体に被着される前に、充填材料中に埋め込まれる。半導体素子がまだ成長基板、第１の支持体、第２の支持体、または同様に第３の補助支持体のところに配置されているうちに、充填材料の形成を行うことができる。
少なくとも１つの実施形態によれば、充填材料は、成長基板の剥離後、各半導体素子間の領域において切断される。このケースでは、充填材料は特に、成長基板がまだ半導体素子のところに配置されているうちに、つまりは第１の補助支持体の被着前に、形成される。
隣り合う半導体素子間の領域において充填材料を切断する際に、やはりレーザ放射、たとえばピコ秒レーザ放射、を適用することができる。ここで可能であるのは、隣り合う半導体素子間の領域における少なくとも１つの金属化部と同じ分離ステップで、充填材料が細分化される、ということである。充填材料は特にプラスチックである。
少なくとも１つの実施形態によれば、成長基板から、かつ／または補助支持体のうちの少なくとも１つから、半導体素子を剥離するためのレーザ放射は、成長基板を介して、かつ／または該当する補助支持体を介して、スキャンされる。このスキャンを、電気メッキミラーによって、ポリゴンスキャナによって、または同様に成長基板および／または該当する補助支持体にわたって同時に動かされる複数のレーザ領域によって、行うことができる。
かくして、個々の半導体素子または複数の半導体素子から成るグループを、成長基板から、かつ／または該当する補助支持体から剥離する、ということを達成できる。これによってたとえば、半導体素子を成長基板から後に続く補助支持体に転写するとき、先行する補助支持体から後に続く補助支持体に転写するとき、または複数の補助支持体のうちの１つから恒久的支持体に転写するときに、半導体素子のパターンサイズを維持することができる。
ただしパターンサイズを、個々の転写時に特にｎ倍だけ拡げることもでき、ここでｎは２以上の整数であり、好ましくは１０以下である。さらに可能であるのは、半導体素子の機能についてテストされ、それにより正常に機能すると判断された半導体素子だけが転写される、ということである。かくして多数の半導体素子を備えた半導体コンポーネントを形成することができ、その場合に半導体コンポーネント内の半導体素子はごく僅かなエラー率しか示さない。
少なくとも１つの実施形態によれば、成長基板上で成長させられた半導体素子は、複数の異なる恒久的支持体に分配される。さらに可能であるのは、半導体素子を該当する恒久的支持体上に設置する目的で、恒久的支持体ごとに複数の成長基板が用いられる、ということである。恒久的支持体上に設置されるべき半導体素子を、同じ構造とすることができ、または同様に、たとえばそれぞれ異なる色を発生させるために、互いに異なるように構成されたものとすることができる。したがって支持体に、たとえば赤色－緑色－青色ピクセル、略してＲＧＢピクセルを構築することができる。
少なくとも１つの実施形態によれば、各支持体上に多数の半導体素子が被着される。個々の支持体において隣り合う半導体素子間の平均間隔は、好ましくは小さい。たとえばこの平均間隔は、最大で０．２ｍｍまたは５０μｍまたは２０μｍまたは１０μｍ付近にある。
少なくとも１つの実施形態によれば、少なくとも１つの恒久的支持体上および／または複数の補助支持体のうち１つの補助支持体上への半導体素子の被着前に、半導体素子のテストが実施される。このテストは好ましくは、第１の補助支持体の剥離後に行われる。つまりテストの際に半導体素子は好ましくは、第２の補助支持体のところに、または同様に第３の補助支持体のところに、配置されている。
択一的にまたは付加的に可能であるのは、特に第１の補助支持体の剥離後、コンタクト構造の材料切削加工処理が行われる、ということである。つまりコンタクト構造を、たとえば平坦化および／または研磨することができる。この材料切削加工処理は好ましくは、半導体素子が第２の補助支持体または第３の補助支持体に配置されているうちに行われる。材料切削加工処理のほか、またはその代わりに、たとえばコンタクト構造の半田接触接続を向上させるために、または保護層として、コーティングを行うこともできる。
少なくとも１つの実施形態によれば、分離層および／または複数の剥離層または少なくとも１つの剥離層は、窒化ケイ素または窒化ガリウムなどの窒化物、および／または酸化物、特に酸化亜鉛などの金属酸化物、から成る。かくして、近紫外線のスペクトル範囲で吸収を行う剥離層および分離層を達成することができる。
少なくとも１つの実施形態によれば、複数の補助支持体またはそれらの補助支持体のうちの少なくとも１つはサファイア、石英ガラスまたはガラスから成る。好ましくは補助支持体および成長基板は、以下のように整合されている。すなわち成長基板または該当する補助支持体を剥離するためのレーザ放射は、成長基板または該当する補助支持体を貫通して放射される。つまり成長基板および／または補助支持体は、剥離のために用いられるレーザ放射に対し透過性であり、ほとんど吸収を行わない。
少なくとも１つの実施形態によれば、半導体層列は、半導体素子に対する構造化の際に分離層まで除去され、その際に活性ゾーンが分断される。つまり構造化において分離層を露出させることができる。
少なくとも１つの実施形態によれば、分離層は完成した半導体コンポーネントにおいてもなお部分的に存在している。つまり分離層は、それゆえ部分的にしか除去されない。このケースにおいて可能であるのは、完成した半導体コンポーネントにおいて分離層が半導体素子から側方で突出する、ということである。
少なくとも１つの実施形態によれば、金属化部は半導体素子の側面でミラーを成している。特に、このミラーに基づき完成した半導体コンポーネントにおいて、側面での半導体素子からの放射放出を阻止することができる。
少なくとも１つの実施形態によれば、金属化部は完成した半導体コンポーネントにおいて、側方で分離層と同一平面上で終端している。したがって分離層は金属化部から突出していない。
以下では、本明細書で述べる製造方法について、図面を参照しながら実施例に基づき詳しく説明する。この場合、個々の図中、同じ参照符号は同じ要素を指す。ただしその際に縮尺どおりには描かれておらず、理解しやすくするために個々の要素がむしろ誇張された大きさで描かれている場合もある。
本明細書で述べる製造方法の１つの実施例の工程ステップを概略的に示す断面図である。 本明細書で述べる製造方法の１つの実施例の工程ステップを概略的に示す断面図である。 本明細書で述べる製造方法の１つの実施例の工程ステップを概略的に示す断面図である。 本明細書で述べる製造方法の１つの実施例の工程ステップを概略的に示す断面図である。 本明細書で述べる製造方法の１つの実施例の工程ステップを概略的に示す断面図である。 本明細書で述べる製造方法の１つの実施例の工程ステップを概略的に示す断面図である。 本明細書で述べる製造方法の１つの実施例の工程ステップを概略的に示す断面図である。 本明細書で述べる製造方法の１つの実施例の工程ステップを概略的に示す断面図である。 本明細書で述べる製造方法の１つの実施例の工程ステップを概略的に示す断面図である。 本明細書で述べる製造方法の１つの実施例の工程ステップを概略的に示す断面図である。 本明細書で述べる製造方法の１つの実施例の工程ステップを概略的に示す断面図である。 本明細書で述べる製造方法の１つの実施例の工程ステップを概略的に示す断面図である。 本明細書で述べる製造方法の１つの実施例の工程ステップを概略的に示す断面図である。 本明細書で述べる製造方法の１つの実施例の工程ステップを概略的に示す断面図である。 本明細書で述べる製造方法の１つの実施例の工程ステップを概略的に示す断面図である。 本明細書で述べる製造方法の１つの実施例の工程ステップを概略的に示す断面図である。 本明細書で述べる製造方法の１つの実施例の工程ステップを概略的に示す断面図である。 本明細書で述べる製造方法の１つの実施例の工程ステップを概略的に示す断面図である。 本明細書で述べる製造方法の１つの実施例の工程ステップを概略的に示す断面図である。 本明細書で述べる製造方法の１つの実施例の工程ステップを概略的に示す断面図である。 本明細書で述べる製造方法の１つの実施例の工程ステップを概略的に示す断面図である。 本明細書で述べる製造方法の１つの実施例の工程ステップを概略的に示す断面図である。 本明細書で述べるオプトエレクトロニクス半導体コンポーネントの１つの実施例を概略的に示す断面図である。
図１～図１０には、本明細書で述べる方法の１つの実施例が示されている。図１によれば、成長基板２が用意される。成長基板２は特にサファイア基板である。
成長基板２上に、半導体素子３となるよう構造化された半導体層列が配置されている。半導体層列は、好ましくはＡｌＩｎＧａＮをベースとする。すべての半導体素子３を越えて途切れることなく、分離層３２が延在している。分離層３２を、成長基板２に直接またはその近くに配置させることができる。たとえば分離層３２は、ドーピングされていないＧａＮ層である。
半導体素子３は、半導体層列の構造化により形成され、ここでは半導体層列は、事前に好ましくは途切れることなく成長基板２上に形成されたものである。これらのステップは、図１に示されている製造段階の前に行われる。その際に半導体層列は好ましくは、構造化により生じた半導体素子３および分離層３２を含む。しかも半導体層列は、図示されていない活性ゾーンを含み、動作中、この活性ゾーン内で放出すべき放射が特にエレクトロルミネセンスによって発せられる。活性ゾーンは、好ましくは分離層３２に対し離間されて配置されている。
隣り合う半導体素子３間に個別化レーン９１が配置されている。個別化レーン９１の領域において、半導体素子３を構成する半導体層列の材料がたとえばエッチングにより除去される。
個別化レーン９１は、好ましくは図示されていない活性ゾーンを貫通しており、したがって活性ゾーンの個々の領域は、個別化レーン９１によってそれぞれ個々の半導体素子３に制限される。つまり活性ゾーンは、個別化レーン９１によって貫通されて、分離層３２と金属化部４０との間に位置している。図１に描かれているものとは異なり択一的に可能であるのは、分離層３２が個別化レーン９１によって露出させられる、ということであり、このことは他のすべての実施例においても可能である。
個々の半導体素子３の側面、ならびに分離層３２において成長基板２とは反対側は、好ましくは不活性化部８３によって覆われている。不活性化部８３はたとえば、二酸化ケイ素層のような酸化層である。不活性化部８３の厚さはたとえば、少なくとも４０ｎｍ付近にあり、かつ／または最大で３００ｎｍ付近にある。
半導体素子３において成長基板２とは反対側に、電気的コンタクト構造４のためのそれぞれ少なくとも１つの金属化部４０が配置されている。これらのコンタクト構造４を介して、半導体素子３を電気的に接続することができる。図面においてそれぞれごく簡略化して示されているコンタクト構造４は好ましくは、アノードコンタクトもカソードコンタクトも含む。したがって半導体素子３を、コンタクト構造４と共にフリップチップとして構成することができる。
コンタクト構造４ならびに金属化部４０の内部構造は、図面にはそれぞれ示されていない。特に、場合によっては設けられている、半導体素子３の活性ゾーンを突き抜ける貫通接触接続、ならびにコンタクト構造４のアノードコンタクトとカソードコンタクトとの間の電気的絶縁層は描かれていない。さらに図示されていない点は、金属化部４０ならびにコンタクト構造４が、好ましくは相前後して続く複数の金属層によって形成されている、ということである。コンタクト構造４はたとえば、蒸着により電気メッキと組み合わせて形成されている。
コンタクト構造４は、たとえばフォト技術により構造化された電気メッキ層である。この場合に可能であるのは、コンタクト構造４がごく薄く構成されていて、たとえば半田づけ可能な薄い金属化部が半導体素子３に形成されている、ということである。このケースではコンタクト構造４はたとえば、最大で２μｍの厚さを有する。金属に対し択一的に、コンタクト構造４はＩＴＯなど導電性酸化物を有することもでき、またはコンタクト構造４をそのようなものから形成することもできる。
半導体素子３の横方向寸法は、たとえば３０μｍ以上１３０μｍ以下である。配属されたコンタクト構造４を伴う半導体素子３の厚さは、たとえば少なくとも３０μｍ付近にあり、かつ／または最大で７０μｍ付近にある。つまりコンタクト構造４を伴う半導体素子３は比較的薄い。分離層３２の厚さは、好ましくは少なくとも１００ｎｍである。各半導体素子３間の個別化レーン９１の幅は、好ましくは少なくとも０．５μｍまたは１μｍまたは５μｍであり、かつ／または最大で７０μｍまたは５０μｍまたは２０μｍである。これらの値を、個々にまたは組み合わせとして、他のすべての実施例においても適用することができる。
図２の工程ステップに示されているように、コンタクト構造４に機械的に剛性の暫定的な第１の補助支持体５１が被着される。第１の補助支持体５１には第１の剥離層６１が配置されている。剥離層６１は、レーザ放射を吸収するように整合されている。剥離層６１は、たとえばＺｎＯまたはＳｉＮから成る。同じことを他のすべての剥離層６２、６３に適用することができる。
第１の剥離層６１には第１の結合剤層７１が配置されている。結合剤層７１は接着剤によって形成されている。第１の結合剤層７１によって、第１の補助支持体５１が半導体素子３に固着しており、ひいては間接的に成長基板２に固着している。ここで可能であるのは、コンタクト構造４が部分的に第１の結合剤層７１に押し込まれている、ということである。
図３のステップに示されているように、成長基板２を貫通してレーザ放射Ｌが分離層３２に向けて放射され、その中に吸収される。これによって分離層３２が少なくとも部分的に分解し、成長基板２を剥離可能である。半導体素子３の剥離後、成長基板２を洗浄して、同時に利用することができる。
図４には、第１の補助支持体５１だけにまだ被着されている半導体素子３が示されている。したがって配属されたコンタクト構造４と共に半導体素子３によって、第１の補助支持体５１に半導体チップ１０が形成されている。
他のすべての実施例の場合と同様に、第１の補助支持体５１はたとえば、サファイア、ガラスまたは石英ガラスから成る剛性の基板である。好ましくは第１の補助支持体５１は、たとえば３５５ｎｍ付近のレーザ放射Ｌなど、近紫外線放射に対し透過性である。相応のことを、他のすべての補助支持体５２、５３について適用することができる。
図５の任意選択的な工程ステップに描かれているように、半導体素子３に粗面化部８１が形成される。これはたとえばＫＯＨエッチングを介して行われる。コンタクト構造４、不活性化部８３ならびに部品５１、６１、７１は、粗面化の形成によっても好ましくは影響を受けないままである。
図６の工程ステップに描かれているように、特に粗面化部８３に暫定的な第２の補助支持体５２が被着される。第１の補助支持体５１と同様に、第２の補助支持体５２は機械的に剛性であり、これを第１の補助支持体５１と同じ材料から形成することができる。第２の補助支持体５２にも第２の剥離層６２が配置されており、これに続いて第２の結合剤層７２が配置されている。
図７の工程ステップにおいて、第１の補助支持体５１が第１の剥離層６１および第１の結合剤層７１と共に剥離される。第１の補助支持体６１の剥離は好ましくはレーザ放射によって行われ、このレーザ放射は、第１の補助支持体５１を貫通して第１の剥離層６１に放射され、そこにおいて吸収され、それによって第１の剥離層６１が分解される。この剥離ステップは図３のステップと同様である。
剥離層６１の分解による補助支持体５１の剥離後、好ましくは剥離層６１の残留部分ならびに結合剤７１が、たとえば溶剤によって、または温度を上昇させることで、除去される。この場合、第２の結合剤層７２は好ましくは、損傷のなくまたは少なくとも正常に機能するように維持される。特に、結合剤７１、７２の化学特性を、これらの結合剤７１、７２を互いに無関係に剥離できるように、選定することができる。
図８には、さらなる任意選択的な工程ステップが示されている。この場合、いっそう効率的な電気的接触接続を達成する目的で、コンタクト構造４を研磨、ポリッシングおよび／またはコーティングすることができる。さらに、付加的な不活性層または保護層を、コンタクト構造４、半導体素子３および／または不活性化部８３に被着させることができる。
しかも図８に示されているように、任意選択的に半導体素子３のテストを行うことができる。この目的で、コンタクトニードル８４をコンタクト構造４に被着させることができる。ニードル８４に対し択一的に、マトリックスコンタクトを用いることもできる。したがって半導体素子３はコンタクト構造４と共に、すでに機能する半導体チップ１０、特にＬＥＤチップ、を成している。
半導体素子３から発せられた放射Ｒをたとえば、第２の補助支持体５２を通して検出することができる。発せられた放射Ｒを測定できるようにする目的で、好ましくは部品５２、６２、７２は、発せられた放射Ｒに対し透過性であり、または少なくとも部分的に透過性である。
図９による工程ステップにおいて、第２の補助支持体５２からの特定の半導体チップ１０ａの剥離が行われる。この剥離は特に、ターゲット基板上への、つまり恒久的支持体５上への、選択的な個別チップ剥離プロセスまたはマルチチップ剥離プロセスである。
特に、いわゆるＬＩＦＴプロセスを用いることができ、これはＬａｓｅｒ Ｉｎｄｕｃｅｄ Ｆｏｒｗａｒｄ Ｔｒａｎｓｆｅｒ（レーザ誘起前方転写）のことを表す。この目的でたとえば、エキシマレーザを用いて、レーザ放射Ｌが特定の半導体チップ１０ａのみに入射される。これらの半導体チップ１０ａは、重力により移動させられて、かつ／または該当する剥離層が分解する際に発生するプロセスガスにより移動させられて、支持体５上へと動かされる。
特に、半導体チップ１０の先立つテストおよびたとえば分類が実施されているならば、適合していると特徴づけられた選択された半導体チップ１０ａだけを、所期のように一時的支持体５２から支持体５上に設置することができる。他の半導体チップ１０ｂを、とりあえずは一時的支持体５２にそのまま残しておき、他の支持体に被着させることができる（図示せず）。
半導体チップ１０ａの転写時に、すでに他の半導体チップ１０ｃが支持体５に配置されている可能性がある。一時的支持体５２における隣り合う半導体チップ１０ａ、１０ｂ間の間隔は、支持体５上に設置された半導体チップ１０ａ、１０ｃの間隔とは異なっていてもよく、実質的に任意に設定可能である。
支持体５にはたとえば、固着半田のような半田層８５が配置されている。描写を簡単にするため、図９には半田層８５の任意選択的な構造化は図示されていない。半田層８５が構造化されているならば、半導体チップ１０ａ、１０ｃを半田コンタクト面へと引き寄せて、まっすぐになるよう移動させることができることから、半導体チップ１０ａ、１０ｃを半田づけする際に自己調整を行うことができる。
支持体５上への被着後、好ましくは締めくくりとして洗浄および／または層６２、７２の残留部の剥離が行われる。
図９による剥離はたとえば、ポリゴンスキャナ、電気メッキミラーおよび／または複数のレーザスポットを用いて行われる。このようにすれば、欠陥のあるかつ／または不適合な半導体チップ１０ａ、１０ｂを、一時的支持体５２にそのまま残しておくことができる。
図１１～図１４には、製造方法のさらなる実施例が示されている。この場合、図１１～図１４のステップは、好ましくは図７のステップの後に続き、または同様に図８のステップの後に続き、特に図９および図１０のステップに対する代案を表す。このかぎりでは、先行するこれらの図面に対する説明が相応に適用される。
図１１に示されているように、第３の暫定的な機械的に剛性の一時的支持体５３が被着され、この一時的支持体５３には、第３の剥離層６３および第３の結合剤層７３が配置されている。これらの部品５３、６３、７３については、部品５１、６１、７１ならびに５２、６２、７２に対する上述の説明が相応に適用される。
図１２に示されているように、第２の補助支持体５２は部品６２、７２と共に除去されている。かくして、任意選択的な粗面化部８１を備えた半導体素子３が露出している。
第３の補助支持体５３からの剥離は、やはりレーザ放射Ｌを用いて第３の剥離層６３を分解することにより行われる。支持体５上への設置はたとえば、スタンプとすることのできる転写工具８６を用いて行われる。好ましくは転写工具８６を用いることで、半導体チップ１０ａのうちの多数を同時に支持体５上に転写することができる。
図１４には、支持体５において結果として生じた装置が概略的に示されており、この場合には転写工具８６がまだ書き込まれている。
よって、たとえば図１１～図１４の方法を特に以下のようにまとめることができる。すなわち、
・半導体素子３がまだ成長基板２上にあるうちにフロントエンド処理を行う。この場合、１つにつながったＧａＮ分離層３２が設けられており、コンタクト構造４または背面金属化部４０が形成される。フォト技術により個別化が行われ（図１を参照）、またはたとえばニッケルから成る１つにつながった電気メッキ層が利用される（図１５を参照）。
・薄い接着剤７１による剛性の第１の補助支持体５１との結合が行われる。
・ＧａＮ層３２を用いて、レーザリフトオフまたは略してＬＬＯとも称するレーザ除去法が行われる。
・任意選択的に、半導体素子３のＫＯＨ粗面化またはＧａＮ側の他の処理が実施される。
・薄い接着剤７２による剛性の第２の補助支持体５２との結合が行われる。
・好ましくは面全体にわたる、第１の一時的支持体５１からのレーザ除去が、好ましくはＳｉＮまたはＺｎＯから成る層６１を用いて行われる。
・以前に成長基板２と向き合っていた側の洗浄が行われる。
・任意選択的に、第２の補助支持体５２を通して試料測定および／または光測定が行われ、その際にコンタクト構造４における接触接続を行うことができる。
・任意選択的に薄い接着剤７３による第３の補助支持体５３との結合が行われる。
・ＳｉＮ層またはＺｎＯ層６２を介した第２の一時的支持体５２の面全体にわたるレーザ除去が行われる。
・第３の補助支持体６３が配置されていた側の洗浄が行われる。
・スタンプを用いた、またはＬＩＦＴによる直接的な、ターゲット基板５上および／または人工ウェハ５上へのチップ転写のようなバックエンドプロセスを実施することができ、この場合、個別チップレーザ除去を用いてそれぞれ所期のように個々のチップ１０を、または複数のチップ１０から成るグループを、剥離して転写することができる。
図１５～図１８は、図１～図４のステップに対し択一的に実施可能な工程ステップに関する。図１５によれば、少なくとも１つの金属化部４０が、図１とは異なり実質的に成長基板２全体にわたって延在しており、特に個別化レーン９１の領域を越えて延在している。
次に、第１の一時的支持体５１が被着される（図１６を参照）。これに続き、成長基板の剥離が行われる。成長基板２の剥離は、好ましくは図３の工程ステップと同様に行われる。
図１７には、さらなる工程ステップが示されている。レーザ放射Ｌ２を用いて、好ましくはピコ秒レーザ放射を用いて、または同様にフェムト秒レーザ放射を用いて、金属化部４０が細分化される。その結果、各半導体素子３間にさらなる個別化レーン９２が生じ、これにより複数の半導体チップ１０が形成される。さらなる個別化レーン９２はたとえば、最大で５μｍまたは２μｍの幅を有し、つまりは図１に示した第１の個別化レーン９１よりも狭いものとすることができる。
金属化部４０の分離において複数の半導体チップ１０に分割するために、任意選択的に図示されていない保護層を設けることができ、それらの保護層は特に、さもなければ露出してしまう半導体素子３の領域を覆い、または同様に人工ウェハ全体を覆う。
図１８の後に続く工程ステップを、図５～図１０に応じて実施することができ、または同様に図１１～図１４に従って実施することができる。
図１９には、任意選択的な工程ステップが示されており、この工程ステップを、図１５～図１８による工程においても図１～図１０による工程においても、または同様に図１１～図１４による工程においても、実施することができる。この場合、蛍光体８７が半導体素子３に被着される。蛍光体８７の被着はたとえば、インプリントであり、または同様にラミネートである。図１９に描かれているものとは異なり、蛍光体８７を他の工程ステップのところで被着することもできる。
図２０に示されているように、たとえば第１の結合剤７１を薄い層として被着することができるだけでなく、第１の結合剤７１を半導体チップ３に、または任意選択的にコンタクト構造４に、完全にまたはほぼ完全に埋め込むことができる。相応のことを、他の結合剤７２、７３について適用することができる。
図２１に示されているように、付加的に充填材料８２が被着される。充填材料８２はたとえばプラスチックである。コンタクト構造４を充填材料８２内に埋め込むことができ、それによって充填材料８２がそのままコンタクト構造４に合わせて成形される。充填材料８２の被着によって、または同様に後続の図示されていない平坦化によって、充填材料８２とコンタクト構造４とを、半導体素子３から離れる方向において相互に同一平面上で終端させることができる。
充填材料８２を金属化部４０と共に、図１７と同様に１つの工程ステップにおいて分割することができる。図１５～図１８の工程の場合と同様に、図１～図１０による工程においても、相応に図１１～図１４による工程においても、かかる充填材料８２を利用することができる。
図２１とは異なり図２２に示されているように、半導体チップ１０が補助支持体５１、５２、５３のうちの１つに配置されているときに初めて、充填材料８２を被着することも可能である。第１の補助支持体５１が存在しているときに、充填材料８２を必ずしも形成しなくてもよく、そうではなく択一的に、第２の補助支持体５２または第３の補助支持体５３において初めて、充填材料８２を形成してもよい。
図２３には、半導体チップ１０の択一的な接触接続について示されており、これを相応に他のすべての実施例においても利用することができる。この場合、半導体チップ１０はフリップチップではなく、互いに対向する主面に電気的コンタクト面を備えた半導体チップである。支持体５における接触接続面８９へと向かう接触接続は、たとえばボンディングワイヤ８８を用いて行われる。
図面に示されている部品は、特段の記載がないかぎり、好ましくはここに挙げた順序でそれぞれ互いに直接的に上下に続いている。図面において接触していない層は、好ましくは互いに離間されている。線が互いに平行に図示されているかぎりは、対応する面も好ましくは互いに平行に整列されている。同様に、特段の記載がないかぎりは、図示されている部品相互の相対的なポジションは、図面において正しく再現されている。
本明細書で述べた本発明は、実施例に基づく記述によって限定されるものではない。むしろ本発明は、あらゆる新たな特徴ならびに特徴のあらゆる組み合わせを含むものであり、このことは特に、特許請求の範囲における特徴のあらゆる組み合わせを、たとえそれらの特徴またはそれらの組み合わせ自体が明示的に特許請求の範囲または実施例に記載されないにしても、包含するものである。
本特許出願は、独国特許出願第１０２０１８１２６９３６．６号の優先権を主張するものであり、ここで参照したことによりその開示内容が取り込まれるものとする。
１ オプトエレクトロニクス半導体コンポーネント
１０ 半導体チップ
２ 成長基板
３ 半導体素子
３２ 分離層
４ 電気的コンタクト構造
４０ 金属化部
５ 恒久的支持体
５１ 暫定的な第１の補助支持体
５２ 暫定的な第２の補助支持体
５３ 暫定的な第３の補助支持体
６１ 第１の剥離層
６２ 第２の剥離層
６３ 第３の剥離層
７１ 第１の結合剤層
７２ 第２の結合剤層
７３ 第３の結合剤層
８１ 粗面化部
８２ 充填材料
８３ 不活性化部
８４ コンタクトニードル
８５ 半田層
８６ スタンプ
８７ 蛍光体
８８ ボンディングワイヤ
８９ 接触接続面
９１ 各半導体素子間の個別化レーン
９２ 各半導体チップ間の個別化レーン
Ｌ レーザ放射
Ｒ 半導体素子内で発せられた放射

Claims (16)

  1. オプトエレクトロニクス半導体コンポーネント（１）の製造方法であって、以下のステップを記載された順序で含む、すなわち、
    前記半導体コンポーネント（１）のために複数の半導体素子（３）と共に成長基板（２）が用意されるステップであって、前記半導体素子（３）にはそれぞれ電気的コンタクト構造（４）が設けられており、前記半導体素子（３）は前記成長基板（２）に向かって分離層（３２）を含むステップと、
    剛性の第１の補助支持体（５１）が、前記半導体素子（３）において前記成長基板（２）とは反対側に被着されるステップであって、該第１の補助支持体（５１）には第１の剥離層（６１）が設けられているステップと、
    レーザ放射（Ｌ）を用いて前記成長基板（２）が剥離されるステップであって、該レーザ放射（Ｌ）は前記分離層（３２）において吸収されるステップと、
    剛性の第２の補助支持体（５２）が、前記半導体素子（３）において前記第１の補助支持体（５１）とは反対側に被着されるステップであって、該第２の補助支持体（５２）には第２の剥離層（６２）が設けられているステップと、
    レーザ放射（Ｌ）を用いて前記第１の補助支持体（５１）が剥離されるステップであって、該レーザ放射（Ｌ）は前記第１の剥離層（６１）において吸収され、剥離されたときに前記分離層（３２）はまだ前記成長基板（２）全体にわたり延在し、
    前記半導体素子（３）が少なくとも１つの恒久的支持体（５）上に機械的および電気的に被着されるステップと
    を含む、
    オプトエレクトロニクス半導体コンポーネント（１）の製造方法。
  2. 前記半導体素子（３）は、前記成長基板（２）に向かって上から見ると、１０μｍ以上１４０μｍ以下の平均エッジ長を有し、
    前記成長基板（２）から剥離された前記半導体素子（３）は、配属された前記電気的コンタクト構造（４）と共にフリップチップであり、これにより外部の電気的接触接続のためのすべての電気的コンタクト構造（４）が、前記半導体素子（３）において前記成長基板（２）とは反対側に被着される、
    請求項１記載の方法。
  3. 前記半導体素子（３）のための半導体層列は、前記半導体素子（３）に対する構造化において前記分離層（３２）まで除去されて、前記半導体層列の活性ゾーンが分断され、
    前記分離層（３２）は、完成した前記半導体コンポーネント（１）にもなお部分的に存在しており、
    前記分離層（３２）は、ドーピングされていないＧａＮ層であり、前記半導体層列において前記分離層（３２）に接する部分は、ドーピングされたＧａＮから成り、またはドーピングされたＩｎＧａＮから成り、
    前記分離層（３２）は、完成した前記半導体コンポーネント（１）において前記半導体素子（３）から側方で突出している、
    請求項１または２記載の方法。
  4. 前記補助支持体（５１、５２、５３）は、結合剤層（７１、７２、７３）を用いて前記半導体素子（３）に被着され、
    前記結合剤層（７１、７２、７３）は、前記剥離層（６１、６２、６３）とは異なるものであり、該当する前記補助支持体（５１、５２、５３）の除去後に完全に除去され、
    前記結合剤層（７１、７２、７３）は、該当する前記補助支持体（５１、５２、５３）を除去するためのレーザ放射（Ｌ）によっても損傷されない、
    請求項１から３までのいずれか１項記載の方法。
  5. 前記成長基板（２）が剥離されたときに、前記コンタクト構造（４）のための金属化部（４０）が、すべての半導体素子（３）を越えて延在し、該半導体素子（３）間の領域を橋絡している、
    請求項１から４までのいずれか１項記載の方法。
  6. 前記金属化部（４０）は前記半導体素子（３）間の領域において、前記成長基板（２）の除去後、別個の分離ステップで細分化される、
    請求項５記載の方法。
  7. 前記成長基板（２）が剥離されたときに、前記半導体素子（３）間の領域には、前記コンタクト構造（４）のための金属化部（４０）が存在していない、
    請求項１から４までのいずれか１項記載の方法。
  8. 前記半導体素子（３）は発光ダイオードとして構成され、前記第１の補助支持体（５１）の剥離後、光出射を向上させるために前記半導体素子（３）に粗面化部（８１）が形成される、
    請求項１から７までのいずれか１項記載の方法。
  9. レーザ放射（Ｌ）を用いて前記第２の補助支持体（５２）の剥離が行われ、該レーザ放射（Ｌ）は前記第２の剥離層（６２）において吸収され、
    前記半導体素子（３）は直接、前記第２の補助支持体（５２）から前記恒久的支持体（５）に転写される、
    請求項１から８までのいずれか１項記載の方法。
  10. 前記第１の補助支持体（５１）の剥離後、剛性の第３の補助支持体（５３）が被着され、それにより該第３の補助支持体（５３）が前記コンタクト構造（４）に配置され、
    その後、レーザ放射（Ｌ）を用いて前記第２の補助支持体（５２）の剥離が行われ、該レーザ放射（Ｌ）は前記第２の剥離層（６２）において吸収される、
    請求項１から８までのいずれか１項記載の方法。
  11. レーザ放射（Ｌ）を用いて、かつ／またはスタンプ法を用いて、複数の前記半導体素子（３）が前記第３の補助支持体（５３）から前記恒久的支持体（５）上に転写される、
    請求項１０記載の方法。
  12. 前記コンタクト構造（４）は、前記恒久的支持体（５）への被着前に充填材料（８２）中に埋め込まれ、
    前記充填材料（８２）は、前記成長基板（２）の剥離後、前記半導体素子（３）間の領域において切断される、
    請求項１から１１までのいずれか１項記載の方法。
  13. 前記半導体素子（３）を前記成長基板（２）から剥離するための、かつ／または前記補助支持体（５１、５２、５３）のうちの少なくとも１つから剥離するための、前記レーザ放射（Ｌ）は、前記成長基板（２）を介して、かつ／または該当する前記補助支持体（５１、５２、５３）を介して、スキャンされ、それにより個々の半導体素子（３）だけが前記成長基板（２）から、かつ／または該当する前記補助支持体（５１、５２、５３）から、剥離される、
    請求項１から１２までのいずれか１項記載の方法。
  14. 前記成長基板（２）上で成長させられた前記半導体素子（３）は、複数の異なる恒久的支持体（５）に分配され、
    各支持体（５）上に複数の半導体素子（３）が被着され、個々の前記支持体（５）において隣り合う半導体素子（３）間の平均間隔は最大で０．２ｍｍである、
    請求項１３記載の方法。
  15. 前記第１の補助支持体（５１）の剥離後であって、少なくとも１つの前記恒久的支持体（５）上への前記半導体素子（３）の被着前に、該半導体素子（３）のテストおよび／または前記コンタクト構造（４）の材料切削加工処理が実施される、
    請求項１から１４までのいずれか１項記載の方法。
  16. 前記成長基板（２）はサファイアから成り、
    前記半導体素子（３）はＡｌＩｎＧａＮをベースとし、
    前記分離層（３２）および前記剥離層（６１、６２、６３）は、それぞれ窒化ケイ素、窒化ガリウムおよび／または酸化亜鉛から成り、
    前記補助支持体（５１、５２、５３）は、サファイア、石英ガラスまたはガラスから成り、該当する前記補助支持体（５１、５２、５３）を剥離するための前記レーザ放射（Ｌ）は、該補助支持体（５１、５２、５３）を貫通して案内され、
    前記コンタクト構造（４）は複数の金属から構成されている、
    請求項１から１５までのいずれか１項記載の方法。
JP2021523365A 2018-10-29 2019-10-25 オプトエレクトロニクス半導体コンポーネントの製造方法 Pending JP2022506167A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102018126936.6A DE102018126936A1 (de) 2018-10-29 2018-10-29 Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen
DE102018126936.6 2018-10-29
PCT/EP2019/079242 WO2020089101A1 (de) 2018-10-29 2019-10-25 Verfahren zur herstellung von optoelektronischen halbleiterbauteilen

Publications (1)

Publication Number Publication Date
JP2022506167A true JP2022506167A (ja) 2022-01-17

Family

ID=68392987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021523365A Pending JP2022506167A (ja) 2018-10-29 2019-10-25 オプトエレクトロニクス半導体コンポーネントの製造方法

Country Status (4)

Country Link
US (1) US20210358792A1 (ja)
JP (1) JP2022506167A (ja)
DE (2) DE102018126936A1 (ja)
WO (1) WO2020089101A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112740359B (zh) * 2018-10-02 2022-07-12 株式会社菲尔尼克斯 半导体元件的制造方法及半导体基板
DE102020111394A1 (de) 2020-04-27 2021-10-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum herstellen einer halbleiterlaseranordnung und halbleiterlaseranordnung
DE102021119155A1 (de) 2021-07-23 2023-01-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum aufbringen eines elektrischen verbindungsmaterials oder flussmittels auf ein bauelement
DE102021121026A1 (de) 2021-08-12 2023-02-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl von Halbleiterlaserchips und Halbleiterlaserchip
DE102022102364A1 (de) * 2022-02-01 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Vorrichtung zum transferieren und verfahren

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140398A (ja) * 2004-11-15 2006-06-01 Sony Corp 素子転写方法
JP2011522436A (ja) * 2008-06-02 2011-07-28 コリア ユニバーシティ インダストリアル アンド アカデミック コラボレイション ファウンデーション 半導体発光素子製造用支持基板及びこの支持基板を用いた半導体発光素子
JP2013211443A (ja) * 2012-03-30 2013-10-10 Toyohashi Univ Of Technology 発光装置の製造方法
JP2014103288A (ja) * 2012-11-21 2014-06-05 Stanley Electric Co Ltd 半導体発光素子アレイおよび車両用灯具
JP2016506061A (ja) * 2012-09-05 2016-02-25 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． デバイスウエハからのキャリアウエハのレーザ剥離
JP2016051731A (ja) * 2014-08-28 2016-04-11 日亜化学工業株式会社 発光装置の製造方法
WO2016158264A1 (ja) * 2015-03-30 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 電子デバイスおよび電子デバイスの製造方法
WO2017180693A1 (en) * 2016-04-15 2017-10-19 Glo Ab Method of forming an array of a multi-device unit cell
WO2018109193A1 (de) * 2016-12-16 2018-06-21 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterbauelements

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002084631A1 (fr) * 2001-04-11 2002-10-24 Sony Corporation Procede de transfert d'element, procede de disposition d'element mettant en oeuvre ce procede et procede de production d'un appareil d'affichage d'image
DE102009056386B4 (de) * 2009-11-30 2024-06-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterbauelements
DE102009060749B4 (de) * 2009-12-30 2021-12-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
US20150179877A1 (en) * 2013-12-20 2015-06-25 LuxVue Technology Corporation Nanowire device
US9773711B2 (en) * 2014-12-01 2017-09-26 Industrial Technology Research Institute Picking-up and placing process for electronic devices and electronic module
JP2018060993A (ja) * 2016-09-29 2018-04-12 東レエンジニアリング株式会社 転写方法、実装方法、転写装置、及び実装装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140398A (ja) * 2004-11-15 2006-06-01 Sony Corp 素子転写方法
JP2011522436A (ja) * 2008-06-02 2011-07-28 コリア ユニバーシティ インダストリアル アンド アカデミック コラボレイション ファウンデーション 半導体発光素子製造用支持基板及びこの支持基板を用いた半導体発光素子
JP2013211443A (ja) * 2012-03-30 2013-10-10 Toyohashi Univ Of Technology 発光装置の製造方法
JP2016506061A (ja) * 2012-09-05 2016-02-25 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． デバイスウエハからのキャリアウエハのレーザ剥離
JP2014103288A (ja) * 2012-11-21 2014-06-05 Stanley Electric Co Ltd 半導体発光素子アレイおよび車両用灯具
JP2016051731A (ja) * 2014-08-28 2016-04-11 日亜化学工業株式会社 発光装置の製造方法
WO2016158264A1 (ja) * 2015-03-30 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 電子デバイスおよび電子デバイスの製造方法
WO2017180693A1 (en) * 2016-04-15 2017-10-19 Glo Ab Method of forming an array of a multi-device unit cell
WO2018109193A1 (de) * 2016-12-16 2018-06-21 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterbauelements

Also Published As

Publication number Publication date
DE102018126936A1 (de) 2020-04-30
DE112019005387A5 (de) 2021-07-15
WO2020089101A1 (de) 2020-05-07
US20210358792A1 (en) 2021-11-18

Similar Documents

Publication Publication Date Title
JP2022506167A (ja) オプトエレクトロニクス半導体コンポーネントの製造方法
KR100862545B1 (ko) 화상 표시 장치 및 화상 표시 장치의 제조 방법
JP5334966B2 (ja) 光電構成素子の製造方法
JP5313256B2 (ja) 基板リフトオフに関する強固なｌｅｄ構造
JP4925726B2 (ja) 発光ダイオードの製造方法
US9530930B2 (en) Method of fabricating semiconductor devices
US20240186448A1 (en) Ultrathin solid state dies and methods of manufacturing the same
JP2011040425A (ja) 半導体発光装置及び半導体発光装置の製造方法
JP4474892B2 (ja) フリップチップ型ｌｅｄ
WO2013154181A1 (ja) チップオンボード型のパッケージ基板を有する発光装置の製造方法
US9559270B2 (en) Light-emitting device and method of producing the same
KR100675268B1 (ko) 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법
US8217566B2 (en) Electroluminescent device and method for producing an electroluminescent device
JP4882611B2 (ja) 窒化物半導体発光ダイオード素子の製造方法
CN102544256A (zh) 垂直结构发光二极管及其制造方法
US10396260B2 (en) Method of producing an optoelectronic component and optoelectronic component
CN110600589A (zh) 微发光二极管显示器及其制作方法
KR102338181B1 (ko) 반도체 발광소자를 제조하는 방법
KR101047756B1 (ko) 질화규소(ＳｉＮ)층을 이용한 발광 다이오드 제조방법
JP4214444B2 (ja) 発光素子の製造方法及び発光装置の製造方法
KR20230020470A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR101221642B1 (ko) 발광 소자 및 이의 제조 방법
JP2015103600A (ja) 半導体発光装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230606