CN112740359B - 半导体元件的制造方法及半导体基板 - Google Patents

半导体元件的制造方法及半导体基板 Download PDF

Info

Publication number
CN112740359B
CN112740359B CN201980060356.5A CN201980060356A CN112740359B CN 112740359 B CN112740359 B CN 112740359B CN 201980060356 A CN201980060356 A CN 201980060356A CN 112740359 B CN112740359 B CN 112740359B
Authority
CN
China
Prior art keywords
thin film
bonding layer
substrate
semiconductor thin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980060356.5A
Other languages
English (en)
Other versions
CN112740359A (zh
Inventor
荻原光彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Felix Co ltd
Original Assignee
Felix Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Felix Co ltd filed Critical Felix Co ltd
Publication of CN112740359A publication Critical patent/CN112740359A/zh
Application granted granted Critical
Publication of CN112740359B publication Critical patent/CN112740359B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting

Abstract

本发明提供一种形成于基底基板上的半导体薄膜不易意外地剥离的半导体元件的制造方法及半导体基板。半导体元件的制造方法包括：结合层形成工序，在第一基板的一部分的结合层区域，形成以较共价键更弱的力结合半导体薄膜的结合层；薄膜形成工序，在结合层区域及结合层区域以外的非结合层区域形成半导体薄膜；分离工序，通过将与第一基板不同的拾取基板所具有的有机物层结合于半导体薄膜，从而从第一基分离半导体薄膜；附着物除去工序，将从第一基板分离后的半导体薄膜的剥离面所附着的结合层除去；以及接合工序，将除去结合层后的半导体薄膜接合于与第一基板不同的第二基板。

Description

半导体元件的制造方法及半导体基板
技术领域
本发明涉及一种半导体元件的制造方法及半导体基板。
背景技术
以往，已知下述技术，即：将半导体磊晶层从母材基板取下，使所取下的半导体磊晶层移动至其他基板。专利文献1中公开了下述方法，即：在形成于基底基板的石墨烯层上形成氮化物半导体层后，使氮化物半导体层从基底基板剥离。
现有技术文献
专利文献
专利文献1：日本专利第5070247号公报
发明内容
发明所要解决的问题
现有技术中，氮化物半导体薄膜经由石墨烯层通过例如范德华力(Van Der Waalsforce)的弱的力而接合于基底基板。因此，若伴随氮化物半导体薄膜的膜厚变厚等变化而氮化物半导体薄膜的膜应力变大，则有时在使半导体薄膜于SiC基板上结晶成长的期间中，氮化物半导体薄膜从基底基板意外地剥离。而且，有时在加工氮化物半导体薄膜层而进行元件形成或元件分离等加工的工序中，氮化物半导体薄膜也从基底基板意外地剥离。
因此，本发明是鉴于这些方面而成，其目的在于提供一种形成于基底基板上的半导体薄膜不易意外地剥离、半导体元件的制造方法及半导体基板。
解决问题的技术手段
本发明的第一实施例的半导体元件的制造方法包括：结合层形成工序，在第一基板的一部分的结合层区域，形成以较共价键更弱的力结合半导体薄膜的结合层；薄膜形成工序，在所述结合层区域及所述结合层区域以外的非结合层区域形成所述半导体薄膜；分离工序，通过将与所述第一基板不同的分离用基板所具有的有机物层结合于所述半导体薄膜，从而从所述第一基板分离所述半导体薄膜；附着物除去工序，将从所述第一基板分离后的所述半导体薄膜的剥离面所附着的所述结合层除去；以及接合工序，将除去所述结合层后的所述半导体薄膜接合于与所述第一基板不同的第二基板。
也可在所述结合层形成工序中，以所述结合层区域的面积大于所述非结合层区域的面积的方式形成所述结合层。
也可在所述分离工序前，还包括：薄膜除去工序，将所述半导体薄膜的一部分除去；以及固定层形成工序，形成从所述半导体薄膜延伸至所述半导体薄膜经除去的区域的固定层。也可在所述薄膜除去工序中，将形成于所述非结合层区域的所述半导体薄膜除去。
所述结合层形成工序也可含有：在所述结合层区域及所述非结合层区域形成所述结合层的工序；以及在形成所述结合层后，将形成于所述非结合层区域的所述结合层除去的工序，且在所述固定层形成工序中，形成从所述半导体薄膜延伸至所述非结合层区域的所述固定层。
半导体元件的制造方法也可在所述薄膜形成工序与所述固定层形成工序之间，还包括：通过在形成于所述结合层上的所述半导体薄膜形成槽，从而将所述半导体薄膜分割为多个岛的工序，且在所述结合层形成工序中，将形成有所述槽的区域的至少一部分区域所含的所述结合层除去。
也可在所述分离工序中，通过使所述分离用基板向远离所述第一基板的方向移动，从而将所述固定层切断。
也可在所述结合层形成工序中，形成含有碳原子的材料露出的所述结合层。
也可在所述薄膜形成工序中，形成含有选自氮化物半导体、III-V族化合物半导体、含Si的半导体及氧化物半导体中任一种的半导体的所述半导体薄膜。
本发明的第二实施例的半导体元件的制造方法包括：结合层形成工序，在第一基板的一部分的结合层区域，形成以较共价键更弱的力结合半导体薄膜的结合层；薄膜形成工序，在所述结合层区域形成所述半导体薄膜；固定层形成工序，形成从所述半导体薄膜延伸至未形成有所述半导体薄膜的区域的固定层；分离工序，通过将与所述第一基板不同的分离用基板所具有的有机物层结合于所述半导体薄膜，从而从所述第一基板分离所述半导体薄膜；附着物除去工序，将从所述第一基板分离后的所述半导体薄膜的剥离面所附着的所述结合层除去；以及接合工序，将除去所述结合层后的所述半导体薄膜接合于与所述第一基板不同的第二基板。
本发明的第三实施例的半导体基板具有：基底基板；结合层，形成于所述基底基板的一部分的结合层区域；以及半导体薄膜，形成于在所述结合层区域所形成的结合层上、及所述结合层区域以外的非结合层区域的所述基底基板上，且所述结合层以较共价键更弱的力结合半导体薄膜。
本发明的第四实施例的半导体基板具有：基底基板；结合层，形成于所述基底基板的一部分的结合层区域；半导体薄膜，形成于在所述结合层区域所形成的结合层上；以及固定层，从所述半导体薄膜延伸至所述结合层区域以外的非结合层区域，且所述结合层以较共价键更弱的力结合半导体薄膜。
发明的效果
根据本发明，发挥下述效果，即：可提供一种形成于基底基板上的半导体薄膜不易意外地剥离的、半导体基板。
附图说明
图1为表示用于制造本实施方式的半导体元件的、半导体基板的结构的概要的图。
图2为表示本实施方式的半导体制造方法所用的半导体基板的结构的图。
图3为表示防止半导体薄膜意外地从第一基板剥离的、半导体基板的结构的变形例的图。
图4为表示在第一基板的上方形成有多个半导体薄膜的岛的、半导体基板的结构的图。
图5为表示对半导体薄膜的岛进行加工的工序的示例的图。
图6为用于说明将分离后的半导体薄膜的岛接合于第二基板的工序的图。
图7为用于说明将分离后的半导体薄膜的岛接合于第二基板的工序的图。
图8为将半导体薄膜的岛从第一基板分离并接合于第二基板的工序的流程图。
图9为表示将半导体薄膜的岛的正下方的结合层的至少一部分区域除去的方法的图。
图10为表示将半导体薄膜的岛的正下方的结合层的至少一部分区域除去的另一方法的图。
[符号的说明]
100、100a：半导体基板
101：第一基板
102：结合层
103：半导体薄膜
110：露出区域
111：结合层区域
112：非结合层区域
120：固定层
122：结合层
123：岛
140：拾取基板
141：第三基板
142：有机材料凸块
151：空隙
152：残留层
201：第二基板
具体实施方式
[半导体基板100的结构]
图1为表示用于制造本实施方式的半导体元件的、半导体基板100的结构的概要的图。半导体基板100具有作为基底基板的第一基板101、结合层102及半导体薄膜103。半导体薄膜103经由结合层102而形成于第一基板101的上方。结合层102为用于以较共价键更弱的结合力将半导体薄膜103与第一基板101结合的层。较共价键更弱的结合力例如为范德华力。
构成结合层102的材料例如具有碳原子二维地排列的层的层叠结构。这种层叠结构不与其他层进行共价键合，因而通过范德华力的弱的力与第一基板101结合。结合层102例如可至少包含石墨烯层。第一基板101的材料例如为SiC。通过将作为SiC基板的第一基板101加热至高温，从而可在第一基板101的表面形成作为结合层102的石墨烯层。
第一基板101除了SiC基板以外，例如也可为Si基板、GaAs基板、InP基板、GaN基板等III-V族化合物半导体基板，蓝宝石基板(Al2O3基板)、Ga2O3基板、ZnO基板等氧化物基板，AlN基板、SiN基板等氮化物基板。而且，也可在第一基板101的表面贴附单层或多层的石墨烯层作为结合层102。作为第一基板101的材料，可基于设置于第一基板101的上方的半导体薄膜103的材料的晶格常数、结晶系或热特性等特性，而选择适于半导体薄膜103的结晶成长的材料。
半导体薄膜103的材料例如为InxGa1-xN(0≤x≤1)或AlxGa1-xN(0≤x≤1)等氮化物半导体。半导体薄膜103也可为AlxGa1-xAs(0≤x≤1)、AlxGayIn1-x-yP(0≤x≤1，0≤y≤1)、GaAsxP1-x(0≤x≤1)、InxGa1-xAsyP1-y(0≤x≤1、0≤y≤1)等III-V族化合物半导体，Si、SiGe等含Si的半导体。半导体薄膜103也可为在第一基板101的上方在结合层102上结晶成长的半导体层。
半导体薄膜103可包含单层的所述半导体材料，也可将包含所述半导体材料的多个层加以层叠。作为半导体薄膜103的结晶成长方法，可使用金属有机化学气相沉积法(Metal Organic Chemical Vapor Deposition，MOCVD)、分子束磊晶法(Molecular BeamEpitaxy)、化学气相沉积法(Chemical Vapor Deposition，CVD)、激光烧蚀(laserablation)法、或雾成长法等结晶成长方法。半导体薄膜103的结晶成长方法也可根据构成半导体薄膜103的半导体材料、或半导体薄膜的层叠结构等而适当选择。
在第一基板101的上方经由结合层102使半导体薄膜103结晶成长时，半导体薄膜103的膜应力的大小取决于半导体薄膜103的材料、层结构、层厚及结晶成长温度等各种条件。若半导体薄膜103的膜应力大于构成结合层102的层间的结合力(例如构成结合层102的石墨烯层间的结合力)，则在半导体薄膜103的结晶成长工序、或在半导体薄膜103形成半导体元件结构的工序等半导体元件制造工序中，半导体薄膜103可能从第一基板101意外地剥离。根据本实施方式的半导体制造方法所用的半导体基板，可减轻半导体薄膜103意外地剥离的风险。
图2为表示本实施方式的半导体制造方法所用的半导体基板100的结构的图。图2的(a)及图2的(b)表示制作图2的(c)所示的半导体基板100的过程的、半导体结构的俯视图及截面图。
图2的(c)所示的半导体基板100具有：第一基板101；结合层102，形成于第一基板101的一部分的结合层区域；以及半导体薄膜103，形成于在结合层区域所形成的结合层102上、及结合层区域以外的非结合层区域的第一基板101上。结合层区域为形成结合层102的区域。
图2的(a)为在第一基板101的上方形成有结合层102的状态的半导体结构的俯视图。图2的(b)为A-A截面图。图2所示的第一基板101为圆形，但第一基板101也可为圆形以外的任意形状(例如矩形)。如图2的(a)所示，结合层102的面积小于第一基板101的面积，以结合层102的外周较第一基板101的外周更靠内侧的方式形成有结合层102。另外，在第一基板101的外周与结合层102的外周之间，形成有第一基板101露出的露出区域110。
图2的(a)所示的半导体结构例如可通过以下工序来制作。首先，在第一基板101上的整个面形成结合层102。接着，利用通过标准的光刻法所形成的阻剂掩膜(resist mask)或金属掩膜(metal mask)等，在将残留结合层102的区域遮蔽的状态下实施干式蚀刻(例如使用O2等气体的干式蚀刻)，由此将第一基板101上的一部分区域(与露出区域110对应的区域)的结合层102除去。在利用使用光刻的工序的情况下，将一部分区域的结合层102除去后除去阻剂掩膜，将第一基板101上的一部分区域的结合层102除去的工序完成。
图2的(c)为制作图2的(a)所示的半导体结构的工序后，使半导体薄膜103结晶成长后的半导体基板100的截面图。图2的(c)中，非结合层区域112为半导体薄膜103在第一基板101上的除去了结合层102的露出区域110上结晶成长的区域，结合层区域111为半导体薄膜103在结合层102上结晶成长的区域。结合层区域111的半导体薄膜103与非结合层区域112的半导体薄膜103在同一结晶成长工序中同时结晶成长。因此，结合层区域111的半导体薄膜103与非结合层区域112的半导体薄膜103以连续的半导体薄膜的形式形成于第一基板101上。
半导体薄膜103在第一基板101上的结合层区域111中，以不具有共价键的弱的力(例如范德华力)经由结合层102而与第一基板101结合。另一方面，半导体薄膜103在第一基板101上的非结合层区域112中，通过较结合层区域111更强的结合力(例如基于共价键的力)而与第一基板101直接结合。因此，即便半导体薄膜103的膜应力大于结合层102的结合力，半导体薄膜103也在非结合层区域112中牢固地结合于第一基板101而固定，可在半导体薄膜103的结晶成长工序、及对半导体薄膜103进行加工的半导体元件制作工序等中，防止半导体薄膜103从第一基板101意外地剥离。另外，图2中，将不设置结合层102的非结合层区域112设为距第一基板101的外周等距离的全域，但非结合层区域112也可设为距第一基板101的外周任意距离的一部分区域，也可为其他各种变形。
图3为表示防止半导体薄膜103意外地从第一基板101剥离的、半导体基板的结构的变形例的图。图3所示的半导体基板的结构中，在第一基板101上形成有经分割为多个区域的结合层102、及将结合层102分割为多个区域的第一基板101的露出区域110。
图3的(a)所示的俯视图的虚线内的斜线区域为结合层102，除此以外的区域为第一基板101的露出区域110。图3的(b)所示的A-A线截面图表示在第一基板101的上方形成有半导体薄膜103的状态。图3所示的变形例中，形成于第一基板101上的半导体薄膜103也在设有结合层102的区域中经由结合层102以弱的力与第一基板101结合，但在第一基板101露出的区域中以强力与第一基板101结合。因此，即便半导体薄膜103的膜应力变大，也可在半导体薄膜103的结晶成长工序、及在半导体薄膜103内制作半导体元件的工序等中，防止半导体薄膜103从第一基板101意外地剥离。
[具有固定层120的半导体基板]
图4为表示在第一基板101的上方形成有多个半导体薄膜的岛123的、半导体基板100a的结构的图。在图4的半导体薄膜的岛123的正下方，形成有结合层122。图4所示的半导体基板100a具有：第一基板101；结合层122，形成于第一基板101的一部分的结合层区域；半导体薄膜的岛123，形成于在结合层区域所形成的结合层122上；以及固定层120，从半导体薄膜的岛123延伸至结合层区域以外的非结合层区域。结合层122以较共价键力更弱的力结合半导体薄膜的岛123。
如图4的(a)的俯视图及图4的(b)的A-A线截面图所示，半导体基板100a中，在形成半导体薄膜的岛123后，形成有从半导体薄膜的岛123延伸至第一基板101的表面的固定层120。固定层120为用于将成为从第一基板101分离的对象的、半导体薄膜的岛123，在直至从第一基板101分离为止的期间中暂时固定于第一基板101上的结构体。固定层120例如可由薄膜构成。
可在将固定层120成膜之前，将第一基板101上的半导体薄膜103分割而形成半导体薄膜的岛123时，将多个岛123之间的区域中的、将固定层120固定于第一基板101上的区域的结合层122除去，由此将固定层120成膜于第一基板101。固定层120的材料可设为无机材料，例如SiO2、SiN、Al2O3、AlN等。固定层120也可由有机材料形成。
固定层120例如可通过等离子体CVD或溅镀法等而成膜。例如，可使用感光性有机材料，以从半导体薄膜的岛123的上表面到达第一基板101的表面露出的区域的方式形成固定层120。
图4中，例示了固定层120的形状为从半导体薄膜的岛123的上表面向左右延伸的形状的情况，但可适当变形。例如，固定层120也可不为在半导体薄膜的岛123的上表面连续的形状，也可为将半导体薄膜的岛123的整个上表面被覆的形态。而且，固定层120也可为从半导体薄膜的岛123的正交的两边延伸的形态。固定层120的加工可通过标准的光刻工序及蚀刻工序而进行。
图5为表示一方面防止经由结合层122结合于第一基板101的半导体薄膜从第一基板101意外地剥离，一方面对半导体薄膜的岛123进行加工的工序的示例的图。图5的区域125a及区域125b为计划形成半导体薄膜的岛123的区域。
首先，在图5的区域131a、区域131b及区域131c中将半导体薄膜及结合层122除去，使第一基板101的表面露出(图5的(a))。接下来，形成从计划形成半导体薄膜的岛的区域125a及区域125b的上表面延伸至第一基板101的区域131a、区域131b及区域131c的固定层120(图5的(b))。
接下来，在区域132a及区域132b中将半导体薄膜及结合层122除去，使第一基板101的表面露出(图5的(c))。图5的(c)的区域135表示在半导体薄膜的岛123的周围，第一基板101的表面露出的区域。
经过所述工序，在第一基板101的上方经固定层120暂时固定的、半导体薄膜的岛123的加工完成。
[使半导体薄膜移动至其他基板的方法]
以下，对将半导体薄膜的岛123从第一基板101分离，将分离后的半导体薄膜的岛123接合于第二基板201的工序进行说明。图6及图7为用于说明将分离后的半导体薄膜的岛123接合于第二基板201的工序的图。
首先，如图6的(a)所示，制作用于将半导体薄膜的岛123从第一基板101分离并接合于第二基板201上的拾取基板140。拾取基板140具有第三基板141及有机材料凸块142。有机材料凸块142例如可在第三基板141的主面涂布感光性有机材料，通过使用标准的光刻法，从而形成为适合于半导体薄膜的岛123的形状及尺寸的、形状及尺寸。作为构成有机材料凸块142的有机材料，除了感光性涂布材料以外，也可使用感光性材料的片。
有机材料凸块142也可为以下述方式连续的有机材料层：即，与计划从第一基板101分离的半导体薄膜的岛123在第一基板101上的排列对应。此时，可在第三基板141上预先形成有机材料凸块或有机材料层，因而第三基板141与有机材料凸块或有机材料层之间的结合强度高。
拾取基板140也可具有其他各种结构。作为构成拾取基板140的第三基板141的材料，例如可使用Si基板、玻璃基板、石英基板、陶瓷基板或金属基板。而且，第三基板141的表面也可经与第三基板141的材料不同的材料涂布。
接下来，将拾取基板140的有机材料凸块142与半导体薄膜的岛123对位，将拾取基板140压接于半导体薄膜的岛123。具体而言，使有机材料凸块142密接于半导体薄膜的岛123及固定层120，将有机材料凸块142结合于半导体薄膜的岛123(图6的(b))。
接下来，如图7的(a)所示，例如使拾取基板140向将半导体薄膜的岛123从第一基板101分离的方向(例如上方)移动。半导体薄膜的岛123经由结合层122以弱的力结合于第一基板101，因而在移动拾取基板140时容易移动的区域(即，断裂的力集中的区域)附近，固定层120断裂。即，在固定层120中的、半导体薄膜的岛123的底部附近，固定层120断裂而成为固定层120a(图7的(a))。固定层120的一部分作为固定层120b而残留于第一基板101。此外，图7的(a)所示的固定层120的断裂形状仅为示意性地描绘的形状。
在从第一基板101分离的半导体薄膜的岛123的分离面，结合层122的全部或一部分残留。若以结合层122残留于半导体薄膜的岛123的分离面的状态向第二基板201接合，则残留的结合层122与第二基板201之间以弱的力接合，有半导体薄膜的岛123从第二基板201意外地剥离的风险。因此，也可在执行将半导体薄膜的岛123接合于第二基板201的工序前，将残留于半导体薄膜的岛123的分离面的结合层122除去(图7的(b))。结合层122的除去例如可通过干式蚀刻(例如使用O2气体的蚀刻处理)进行。
接下来，将经除去了残留于半导体薄膜上的结合层122的半导体薄膜的岛123压接于第二基板201上，将半导体薄膜的岛123接合于第二基板201(图7的(c))。半导体薄膜的岛123接合于第二基板201的力例如为分子间力。半导体薄膜的岛123接合于第二基板201的力大于结合层122的层间的结合力(范德华力)。
也可在将半导体薄膜的岛123接合于第二基板201的工序之前，在第二基板201的表面、或第二基板201的表面的一部分区域，设置无机膜、有机膜、金属膜或这些膜的层叠膜，并于其上接合半导体薄膜的岛123。而且，也可在接合之前，执行适当对接合面的表面进行处理的工序。
将半导体薄膜的岛123接合于第二基板201上后，例如浸渍于丙酮等有机溶剂等而溶解有机材料凸块142，由此从接合于第二基板201的半导体薄膜的岛123除去第三基板141及有机材料凸块142(图7的(d))。
[使半导体薄膜的岛123移动的工序的流程图]
图8为将图4所示的半导体基板100a的、经由结合层122形成于第一基板101上的半导体薄膜的岛123从第一基板101分离并接合于第二基板201的工序的流程图。
首先，执行结合层形成工序，即：在第一基板101的一部分的结合层区域，形成以较共价键更弱的力结合半导体薄膜103的结合层102(S1)。结合层区域例如为图2的形成有结合层102的区域。结合层形成工序中，形成含有碳原子的材料露出的结合层102。含有碳原子的材料例如为石墨烯。
结合层形成工序中，例如以结合层区域的面积大于非结合层区域的面积的方式形成结合层102。具体而言，结合层形成工序中含有：在结合层区域及非结合层区域形成结合层102的工序；以及在形成结合层102后，将形成于非结合层区域的结合层102除去的工序。由此，成为在第一基板101的一部分区域形成有结合层102，在另一部分区域未形成有结合层102的状态。
接下来，执行薄膜形成工序，即：在结合层区域及结合层区域以外的非结合层区域形成半导体薄膜103(S2)。薄膜形成工序中，例如形成含有选自氮化物半导体、III-V族化合物半导体、含Si的半导体及氧化物半导体中任一种的半导体的半导体薄膜103。
接下来，执行将半导体薄膜103的一部分除去的薄膜除去工序(S3)。薄膜除去工序中，例如将形成于非结合层区域的半导体薄膜103除去。接下来，执行固定层形成工序，即：形成从半导体薄膜103延伸至半导体薄膜103经除去的区域的固定层120(S4)。固定层形成工序中，例如形成从半导体薄膜103延伸至非结合层区域的固定层120。
接下来，执行分离工序，即：通过将作为与第一基板101不同的分离用基板的拾取基板140所具有的作为有机物层的有机材料凸块142结合于半导体薄膜103，从而从第一基板101分离半导体薄膜103(S5)。分离工序中，通过使拾取基板140向远离第一基板101的方向移动，从而将固定层120切断。
接下来，执行将从第一基板101分离后的半导体薄膜103的剥离面所附着的结合层102除去的、附着物除去工序后(S6)，执行将半导体薄膜103接合于与第一基板101不同的第二基板201的、接合工序(S7)。
此外，也可在薄膜形成工序与固定层形成工序之间，还具有下述工序，即：通过在形成于结合层102上的半导体薄膜103形成槽，从而如图4所示，将半导体薄膜103分割为多个岛123。此时，结合层形成工序中，将形成有槽的区域的至少一部分区域所含的结合层102除去。
而且，以上的说明中，例示了形成固定层120的情况，但也可不形成固定层120，而在结合层区域及结合层区域以外的非结合层区域形成半导体薄膜103后，通过拾取基板140将半导体薄膜103从第一基板101分离。
所述说明中，省略了在半导体薄膜103形成规定的半导体元件结构的工序，但也可于在半导体薄膜形成固定层120的工序之前，执行在半导体薄膜形成规定的半导体元件结构(半导体元件的动作区域、配线、电极等)的工序。
而且，图8所示的流程图中，例示了在图4所示的半导体基板100a中将半导体薄膜的岛123从第一基板101分离的情况的工序，但也可通过同样的工序从图2所示的半导体基板100分离半导体薄膜103。
具体而言，首先执行结合层形成工序，即：在第一基板101的一部分的结合层区域111，形成以较共价键更弱的力结合半导体薄膜103的结合层102，然后执行薄膜形成工序，即：在结合层区域111及结合层区域111以外的非结合层区域112形成半导体薄膜103。接下来，执行分离工序，即：通过将作为与第一基板101不同的分离用基板的拾取基板140所具有的有机物层结合于半导体薄膜103，从而从第一基板101分离半导体薄膜103。然后，执行将从第一基板101分离后的半导体薄膜103的剥离面所附着的结合层102除去的、附着物除去工序后，执行将半导体薄膜103接合于与第一基板101不同的第二基板201的、接合工序。
结合层区域111中，半导体薄膜103以较共价键力更弱的力与第一基板101结合，非结合层区域112中，以较结合层区域111更强的力与第一基板101结合。非结合层区域112的面积相较于结合层区域111的面积而充分小，由此可通过拾取基板140容易地将半导体薄膜103从第一基板101分离。
[将结合层122的一部分除去的变形例]
图9为表示将半导体薄膜的岛123的正下方的结合层122的至少一部分区域除去的方法的图。例如，也可如图9所示，在将拾取基板140结合于半导体薄膜的岛123之前，执行将半导体薄膜的岛123的正下方的结合层122的至少一部分除去的工序。图9的空隙151为将半导体薄膜的岛123的正下方的结合层122的一部分除去后形成的空隙。残留层152为残留于半导体薄膜的岛123的正下方的结合层122。结合层122例如可通过使用O2气体的干式蚀刻法而除去。
如图9所示，通过将半导体薄膜的岛123的正下方的至少一部分除去，从而半导体薄膜的岛123经由结合层122结合于第一基板101的面积减少。其结果为，可在通过拾取基板140将半导体薄膜的岛123从第一基板101分离的工序中，降低将半导体薄膜的岛123从第一基板101分离所需要的力。
图10为表示将半导体薄膜的岛123的正下方的结合层122的至少一部分区域除去的另一方法的图。也可如图10所示，将拾取基板140结合于半导体薄膜的岛123后，使用例如干式蚀刻法将结合层122的一部分区域除去。
[本实施方式的半导体元件的制造方法的效果]
根据本实施方式的半导体元件的制造方法，经由设于第一基板101上的结合层102而形成于第一基板101上的半导体薄膜103中，在第一基板101上的至少一部分区域，设有半导体薄膜103在第一基板101的表面结晶成长的露出区域110。因此，即便由形成于第一基板101上的半导体薄膜103的材料、层结构、层厚、结晶成长温度等各种条件导致半导体薄膜103的膜应力增加，半导体薄膜103的膜应力大于半导体薄膜103经由结合层102结合于第一基板101上的结合力，也可在半导体薄膜103的结晶成长过程、半导体薄膜103的加工过程、半导体元件的制作工序等工序中，防止半导体薄膜103从第一基板101意外地剥离。
而且，根据本实施方式的半导体元件的另一制造方法，设有从半导体薄膜的岛123到达第一基板101的表面的固定层120，因而即便在由半导体薄膜的岛123的材料、层结构、层厚、结晶成长温度等各种条件导致半导体薄膜的膜应力大于半导体薄膜的岛123经由结合层122结合于第一基板101的结合力的情况下，也可在直到将半导体薄膜的岛123从第一基板101上分离为止的工序中，防止半导体薄膜的岛123从第一基板101意外地剥离。
进而，根据本实施方式的半导体元件的制造方法，可通过将包括容易形成图案的有机材料凸块142或连续的有机物层的拾取基板140压接并结合于半导体薄膜的岛123，从而将半导体薄膜的岛123从第一基板101分离。因此，无需粘接支撑体的粘接剂、粘接层、或包括粘接剂的支撑体。而且，无需通过精密的机械加工等来准备拾取半导体薄膜的岛123的夹具，可容易且精密地制作下述拾取基板140，此拾取基板140包括适合于计划从第一基板101分离的半导体薄膜的岛123的形状的、形状及尺寸的有机材料凸块142。
而且，设于第三基板141上的有机材料凸块142或有机物层可使用丙酮等有机溶剂等容易地从第三基板141除去，因而可容易地再利用构成拾取基板140的第三基板141。即，可实现工序的省力化，且可节省必要构件。
进而，也可容易地执行：从形成于第一基板101上的半导体薄膜的岛123中选择规定的半导体薄膜的岛123，仅将所选择的半导体薄膜的岛123从第一基板101分离，并接合于第二基板201。
进而，根据本实施方式的半导体元件的制造方法，在将半导体薄膜的岛123从第一基板101分离前将结合层122的一部分除去，因而可获得降低将半导体薄膜的岛123从第一基板101分离的力的效果。
进而，本实施方式的半导体元件的制造方法包括将从第一基板101分离的半导体薄膜的岛123的分离面所残留的结合层122除去的工序，由此半导体薄膜的岛123与第二基板201之间的结合力可获得较范德华力更强的结合力。而且，可减小各半导体薄膜的岛123与第二基板201之间的结合力的偏差。
以上，使用实施方式对本发明进行了说明，但本发明的技术范围不限定于所述实施方式记载的范围，可在其主旨的范围内进行各种变形及变更。例如，装置的分散、综合的具体实施方式不限于以上的实施方式，可针对其全部或一部分以任意单位在功能上或物理上分散、综合而构成。而且，通过多个实施方式的任意组合而产生的新实施方式也包含于本发明的实施方式。通过组合而产生的新实施方式的效果也一并具有原实施方式的效果。

Claims (12)

1.一种半导体元件的制造方法，包括：
结合层形成工序，在第一基板的一部分的多个结合层区域，形成以较共价键更弱的力结合半导体薄膜的结合层；
薄膜形成工序，在所述第一基板中的所述多个结合层区域及条带状连接所述多个结合层区域的非结合层区域形成所述半导体薄膜；
分离工序，在所述半导体薄膜的一部分区域与所述第一基板的所述非结合层区域进行共价键合的状态下，通过将与所述第一基板不同的分离用基板所具有的有机物层结合于所述半导体薄膜，从而从所述第一基板分离所述半导体薄膜；
附着物除去工序，将从所述第一基板分离后的所述半导体薄膜的剥离面所附着的所述结合层除去；以及
接合工序，将除去所述结合层后的所述半导体薄膜接合于与所述第一基板不同的第二基板。
2.根据权利要求1所述的半导体元件的制造方法，其中，在所述结合层形成工序中，以所述结合层区域的面积大于所述非结合层区域的面积的方式形成所述结合层。
3.根据权利要求1或2所述的半导体元件的制造方法，其中，在所述分离工序前，还包括：
薄膜除去工序，将所述半导体薄膜的一部分除去；以及
固定层形成工序，形成从所述半导体薄膜延伸至所述半导体薄膜经除去的区域的固定层。
4.根据权利要求3所述的半导体元件的制造方法，其中，在所述薄膜除去工序中，将形成于所述非结合层区域的所述半导体薄膜除去。
5.根据权利要求3所述的半导体元件的制造方法，其中，所述结合层形成工序含有：
在所述结合层区域及所述非结合层区域形成所述结合层的工序；以及
在形成所述结合层后，将形成于所述非结合层区域的所述结合层除去的工序，
在所述固定层形成工序中，形成从所述半导体薄膜延伸至所述非结合层区域的所述固定层。
6.根据权利要求3所述的半导体元件的制造方法，其中，在所述薄膜形成工序与所述固定层形成工序之间，还包括：通过在形成于所述结合层上的所述半导体薄膜形成槽，从而将所述半导体薄膜分割为多个岛的工序，
在所述结合层形成工序中，将形成有所述槽的区域的至少一部分区域所含的所述结合层除去。
7.根据权利要求3所述的半导体元件的制造方法，其中，在所述分离工序中，通过使所述分离用基板向远离所述第一基板的方向移动，从而将所述固定层切断。
8.根据权利要求1或2所述的半导体元件的制造方法，其中，在所述结合层形成工序中，形成含有碳原子的材料露出的所述结合层。
9.根据权利要求1或2所述的半导体元件的制造方法，其中，在所述薄膜形成工序中，形成含有选自氮化物半导体、III-V族化合物半导体、含Si的半导体及氧化物半导体中任一种的半导体的所述半导体薄膜。
10.一种半导体元件的制造方法，包括：
结合层形成工序，在第一基板的一部分的结合层区域，形成以较共价键更弱的力结合半导体薄膜的结合层；
薄膜形成工序，在所述第一基板的上方的所述结合层区域使所述半导体薄膜结晶成长；
固定层形成工序，在以覆盖所述半导体薄膜的表面的至少一部分的方式而与所述半导体薄膜接触的状态下，形成从所述半导体薄膜延伸至所述第一基板中的未形成有所述半导体薄膜的区域的固定层；
分离工序，通过将与所述第一基板不同的分离用基板所具有的有机物层结合于所述半导体薄膜，从而从所述第一基板分离所述半导体薄膜；
附着物除去工序，将从所述第一基板分离后的所述半导体薄膜的剥离面所附着的所述结合层除去；以及
接合工序，将除去所述结合层后的所述半导体薄膜接合于与所述第一基板不同的第二基板。
11.一种半导体基板，包括：
基底基板；
结合层，形成于所述基底基板的一部分的多个结合层区域；以及
半导体薄膜，形成于在所述多个结合层区域所形成的结合层上、及条带状连接所述多个结合层区域的非结合层区域的所述基底基板上，且
所述半导体薄膜以较共价键更弱的力与所述结合层结合，通过共价键与所述非结合层区域的所述基底基板结合。
12.一种半导体基板，包括：
基底基板；
结合层，形成于所述基底基板的一部分的结合层区域；
半导体薄膜，在所述基底基板的上方的所述结合层区域所形成的结合层上结晶成长而成；以及
固定层，在以覆盖所述半导体薄膜的表面的至少一部分的方式而与所述半导体薄膜接触的状态下，从所述半导体薄膜延伸至所述基底基板中的所述结合层区域以外的非结合层区域，且
所述结合层以较共价键更弱的力结合半导体薄膜。
CN201980060356.5A 2018-10-02 2019-08-19 半导体元件的制造方法及半导体基板 Active CN112740359B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018187286 2018-10-02
JP2018-187286 2018-10-02
PCT/JP2019/032217 WO2020070986A1 (ja) 2018-10-02 2019-08-19 半導体素子の製造方法及び半導体基板

Publications (2)

Publication Number Publication Date
CN112740359A CN112740359A (zh) 2021-04-30
CN112740359B true CN112740359B (zh) 2022-07-12

Family

ID=70055725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980060356.5A Active CN112740359B (zh) 2018-10-02 2019-08-19 半导体元件的制造方法及半导体基板

Country Status (4)

Country Link
US (1) US11798805B2 (zh)
JP (1) JP2020057791A (zh)
CN (1) CN112740359B (zh)
WO (1) WO2020070986A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101931035A (zh) * 2009-06-23 2010-12-29 日本冲信息株式会社 氮化物半导体层分离方法、半导体器件和晶片及制造方法
CN105977339A (zh) * 2015-03-12 2016-09-28 国际商业机器公司 光伏器件和制造其的方法
CN106816512A (zh) * 2017-03-03 2017-06-09 京东方科技集团股份有限公司 一种发光二极管显示基板及其制作方法、显示器
CN108140552A (zh) * 2015-09-08 2018-06-08 麻省理工学院 基于石墨烯的层转移的系统和方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5070247U (zh) 1973-10-19 1975-06-21
DE10245631B4 (de) * 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
JP4871973B2 (ja) * 2009-04-28 2012-02-08 株式会社沖データ 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子
JP5070247B2 (ja) * 2009-06-23 2012-11-07 株式会社沖データ 半導体装置の製造方法、及び半導体装置
US8934259B2 (en) * 2011-06-08 2015-01-13 Semprius, Inc. Substrates with transferable chiplets
EP2830492B1 (en) * 2012-03-30 2021-05-19 The Board of Trustees of the University of Illinois Appendage mountable electronic devices conformable to surfaces and method of making the same
US8835940B2 (en) * 2012-09-24 2014-09-16 LuxVue Technology Corporation Micro device stabilization post
US8916451B2 (en) * 2013-02-05 2014-12-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices
US9217541B2 (en) * 2013-05-14 2015-12-22 LuxVue Technology Corporation Stabilization structure including shear release posts
JP2015015321A (ja) * 2013-07-03 2015-01-22 高槻電器工業株式会社 半導体発光素子及びその製造方法
US9035279B2 (en) * 2013-07-08 2015-05-19 LuxVue Technology Corporation Micro device with stabilization post
US9450147B2 (en) * 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US9773711B2 (en) * 2014-12-01 2017-09-26 Industrial Technology Research Institute Picking-up and placing process for electronic devices and electronic module
WO2016120400A1 (en) * 2015-01-30 2016-08-04 Osram Opto Semiconductors Gmbh Method for producing a semiconductor component and semiconductor component
US9633982B2 (en) * 2015-02-17 2017-04-25 Chun Yen Chang Method of manufacturing semiconductor device array
US9640715B2 (en) * 2015-05-15 2017-05-02 X-Celeprint Limited Printable inorganic semiconductor structures
US10395966B2 (en) * 2016-11-15 2019-08-27 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
DE102017106730A1 (de) * 2017-03-29 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bauteils und Bauteil für ein elektronisches Bauelement
DE102018126936A1 (de) * 2018-10-29 2020-04-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen
US11062936B1 (en) * 2019-12-19 2021-07-13 X Display Company Technology Limited Transfer stamps with multiple separate pedestals

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101931035A (zh) * 2009-06-23 2010-12-29 日本冲信息株式会社 氮化物半导体层分离方法、半导体器件和晶片及制造方法
CN105977339A (zh) * 2015-03-12 2016-09-28 国际商业机器公司 光伏器件和制造其的方法
CN108140552A (zh) * 2015-09-08 2018-06-08 麻省理工学院 基于石墨烯的层转移的系统和方法
CN106816512A (zh) * 2017-03-03 2017-06-09 京东方科技集团股份有限公司 一种发光二极管显示基板及其制作方法、显示器

Also Published As

Publication number Publication date
WO2020070986A1 (ja) 2020-04-09
CN112740359A (zh) 2021-04-30
US11798805B2 (en) 2023-10-24
US20210210344A1 (en) 2021-07-08
JP2020057791A (ja) 2020-04-09

Similar Documents

Publication Publication Date Title
US10510577B2 (en) Lift off process for chip scale package solid state devices on engineered substrate
US8932891B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based semiconductor device
US7078318B2 (en) Method for depositing III-V semiconductor layers on a non-III-V substrate
US7256101B2 (en) Methods for preparing a semiconductor assembly
US11670514B2 (en) Method for manufacturing semiconductor device and semiconductor substrate
WO2020262560A1 (ja) 積層体および積層体の製造方法
KR20170128777A (ko) 사전 패터닝된 메사들을 통한 스트레인 경감 에피택셜 리프트-오프
CN112740359B (zh) 半导体元件的制造方法及半导体基板
JP2010258351A (ja) 立方晶炭化ケイ素単結晶薄膜の製造方法及び半導体装置
TW202205678A (zh) 氮化鎵/鑽石晶圓
JP2009117583A (ja) 窒化物半導体素子の製造方法、窒化物半導体結晶成長基板、結晶成長基板保持基板及び接着材
JP6622445B1 (ja) 半導体素子の製造方法及び半導体基板
KR20190052000A (ko) 단결정 반도체 섬들을 포함하는 구조물 및 그러한 구조물의 제조 방법
WO2020095610A1 (ja) 発光素子用半導体基板の製造方法及び発光素子の製造方法
JP7193840B2 (ja) 半導体素子の製造方法及び半導体基板
WO2022249675A1 (ja) 化合物半導体接合基板の製造方法、及び化合物半導体接合基板
TWI796504B (zh) 半導體元件的製造方法與半導體基板
JP5022396B2 (ja) 半導体複合装置の製造方法
KR101263205B1 (ko) 반도체 소자용 박막 접합 기판 제조방법
JP2019192856A (ja) 窒化物半導体基板の製造方法、窒化物半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant