JP2019192856A - 窒化物半導体基板の製造方法、窒化物半導体装置の製造方法 - Google Patents

窒化物半導体基板の製造方法、窒化物半導体装置の製造方法 Download PDF

Info

Publication number
JP2019192856A
JP2019192856A JP2018086541A JP2018086541A JP2019192856A JP 2019192856 A JP2019192856 A JP 2019192856A JP 2018086541 A JP2018086541 A JP 2018086541A JP 2018086541 A JP2018086541 A JP 2018086541A JP 2019192856 A JP2019192856 A JP 2019192856A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
substrate
semiconductor layer
separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018086541A
Other languages
English (en)
Inventor
憲一 杉田
Kenichi Sugita
憲一 杉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Infrastructure Systems and Solutions Corp filed Critical Toshiba Corp
Priority to JP2018086541A priority Critical patent/JP2019192856A/ja
Publication of JP2019192856A publication Critical patent/JP2019192856A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】コストを抑え、かつ既存の装置だけで簡便に製造できる窒化物半導体基板の製造方法を提供する。【解決手段】基板10上に分離層30を含む窒化物半導体層20〜50を成長させ、分離層で分離して窒化物半導体基板を製造する方法において、基板10の上に第1の窒化物半導体層20を設ける第1の工程と、第1の窒化物半導体層上に、分離層30を設ける第2の工程と、分離層上に、第2の窒化物半導体層40、50を設ける第3の工程と、第2の窒化物半導体層上に、支持基板60を設ける第4の工程と、基板と、支持基板上に設けられた第2の窒化物半導体層とを、分離層を境に分離し、第2の窒化物半導体層を含む窒化物半導体基板を得る第5の工程と、を含む。分離層は、第2の窒化物半導体層を形成する温度では結晶劣化を起こす素材を含む。【選択図】図1

Description

本発明の実施形態は、窒化物半導体基板の製造方法、及び窒化物半導体装置の製造方法
に関する。
半導体基板の製造方法として、基板上に分離層を設けた後に半導体層を形成し、基板と半
導体層を分離させて半導体基板を得る方法がある。分離後の基板は、新たに半導体層を形
成することで、さらに半導体基板を得ることができる。このように分離後の基板を再利用
する製造方法は、コストを抑えられる方法として知られている。
この製造方法は複数あるが、代表的な方法のひとつとしてレーザーリフトオフが知られ
ている。これは、基板上に分離層を含む半導体層を成長させたのちに、レーザーを照射し
て分離層で分離させ、半導体基板を得るというものである。しかし、この方法では、使用
する基板がレーザーを透過する素材に限られてしまうという。さらに、レーザー加工をす
る装置が必要であり、別途コストや装置が必要になってしまうという課題があった。
特開2002−338398号公報
本発明が解決しようとする課題は、コストを抑え、かつ既存の装置だけで簡便に製造で
きる窒化物半導体基板の製造方法を提供することである。
上記課題を解決するため、実施形態の窒化物半導体基板の製造方法は、基板上に分離層
を含む窒化物半導体層を成長させ、分離層で分離して窒化物半導体基板を製造する方法に
おいて、基板の上に第1の窒化物半導体層を設ける第1の工程と、前記第1の窒化物半導
体層上に、分離層を設ける第2の工程と、前記分離層上に、第2の窒化物半導体層を設け
る第3の工程と、前記第2の窒化物半導体層上に、支持基板を設ける第4の工程と、前記
第1の窒化物半導体層が設けられた前記基板と、前記支持基板上に設けられた前記第2の
窒化物半導体層とを、分離層を境に分離し、第2の窒化物半導体層を含む窒化物半導体基
板を得る第5の工程と、を含み、前記分離層は、前記第2の窒化物半導体層を形成する温
度では結晶劣化を起こす素材を含むことを特徴とする。
実施形態に係る半導体基板の製造工程を示す図。 実施形態の変形例1に係る半導体装置の構造を示す図。 実施形態の変形例2に係る半導体装置の構造を示す図。
以下、窒化物半導体基板の製造方法について、図面に基づき説明する。
図1は実施形態に係る窒化物半導体基板の製造方法の一例である。
初めに、図1(a)に示すように、基板10上に第1の窒化物半導体層であり、ベース
となるGaN(窒化ガリウム)層20を積層する(第1の工程)。この基板10は、α-
Al、Si、SiC、ZnO、GaN、AlN、SOI(SilicononIn
sulator)ウェーハ等の基板である。GaN層20を積層する方法は、例えばMO
CVD(Metal Organic Chemical Vapor Deposit
ion)法等が挙げられる。
次に、同様にMOCVD法により結晶成長させ、GaN層20上に、分離層となるIn
N(窒化インジウム)層30を積層する(第2の工程)。
次に、同様にMOCVD法により結晶成長させ、InN層30上に第2の窒化物半導体
層を形成する。ここでは、第2の窒化物半導体層として、InN層30上にAlN(窒化
アルミニウム)層40を、AlN層40上にGaN層50を形成する(図1(b))(第
3の工程)。
AlN層40及びGaN層50を形成する際は、上質な半導体層を形成できる温度、例
えば1000℃以上にもなる高温で形成する。この際、AlN層40直下のInN層30
は、この高温によって結晶劣化を起こし、多孔質層となり、もろくなる(図1(c))。
続いて、GaN層50上に支持基板60を貼り付ける(図1(d))(第4の工程)。
そして第1の窒化物半導体層が設けられた基板110と、支持基板60上に設けられた第
2の窒化物半導体層とを、多孔質化したInN層30を境に分離する(図1(e))(第
5の工程)。
前述したように分離層であるInN層30は結晶劣化を起こして多孔質化しているため
、結晶としての結合が弱い。そのため支持基板60を引き剥がすことで、InN層30を
境に容易に分離することができる。分離層は、InN層30ではなく、高温にする際に、
結晶劣化を起こし、多孔質層となってもろくなるGaAs層などでも代用できる。
最後に、第2の窒化物半導体層のAlN層40上に残ったInN層30を薬剤でエッチ
ングし、取り除く。こうして、良質な窒化物半導体基板(この場合は、支持基板60上の
GaN層50及びAlN層40の積層)を得ることができる(図1(f))。なお、基板
10は、基板10上に設けられたGaN層20上のInN層30を薬剤でエッチングし、
取り除くことで、次に窒化物半導体基板を形成する際の基板として再度利用することが可
能となる。本実施例では、基板10にGaN層20を積層する工程から説明を始めたが、
基板10及び基板10に積層し、エッチングを終えたGaN層20は図1(a)にあたり
、次に窒化物半導体基板を製造する際は、InN層30の積層(工程2)から始めればよ
い。
このように、基板上に分離層InN層30を含む窒化物半導体層を成長し、分離層で分
離して窒化物半導体基板を製造することで、製造の際に使用する基板の再利用が可能とな
り、製造コストを低減することが可能となる。また、分離層としてInN層30を採用し
、他の窒化物半導体層を設ける際の熱で結晶劣化を起こし、多孔質化して、もろくなった
層で引き剥がす方法で製造することで、新たな装置を使わずに、既存の装置のみを利用し
て簡便に半導体基板を製造することができる。
さらに、第2の窒化物半導体層はGaN層20の上に成長させるため、格子整合してお
り、薄くても品質の良い窒化物半導体層を得ることができる。
もし第2の窒化物半導体層を形成する温度で分離層が多孔質化しない場合は、例えば支
持基板を設ける第4の工程の後などに、全体を分離層が多孔質化する温度で加熱すればよ
い(第5の工程)。その後、前記第1の窒化物半導体層が設けられた前記基板と、前記支
持基板上に設けられた前記第2の窒化物半導体層とを、分離層を境に分離する(第6の工
程)。こうして第2の窒化物半導体層を含む窒化物半導体基板が得られる。
上記の実施形態では第2の窒化物半導体層としてGaN層/AlN層を形成したが、積
層する半導体を変えることで、様々なデバイスに応用することが可能となる。
<応用例1>
実施形態の応用例1を、図2を用いて説明する。実施形態の基板10上に、第1の窒化
物半導体層としてGaN層、分離層としてInN層、第2の窒化物半導体層としてAlG
aN層、GaN層、AlGaN層、GaN層の順に窒化物半導体層を積層し、さらにGa
N層上に支持基板60を貼り付ける。その後、InN層で分離し、AlGaN層上に残っ
たInN層をエッチング処理により除去することで、支持基板60上にGaN層、AlG
aN層、GaN層、AlGaN層による窒化物半導体層70が形成される。こうして製造
された窒化物半導体層は薄層でも高品質であり、リークしづらいという特徴がある。その
ため、Fe、Cといった不純物を使用して高抵抗化する必要がなくなることから、効率の
向上につながる。さらにこの窒化物半導体層70のAlGaN層上に、熱処理(アロイ処
理)により、ソース電極71・ドレイン電極72・ゲート電極73を形成して半導体装置
を製造することで、高周波HEMTデバイスを得ることができる。また、この方法を活用
することで、N極性GaNHEMTデバイスの製造が容易になる。
<応用例2>
実施形態の応用例2を、図3を用いて説明する。実施形態の基板10上に第1の窒化物
半導体層としてGaN層、分離層としてInN層、第2の窒化物半導体層としてn−Ga
N層、n−AlGaN層、MQW層、p−AlGaN層、p−GaN層の順に窒化物半導
体層を積層し、さらにp−GaN層上に支持基板60を貼り付ける。その後、InN層で
分離し、n−GaN層上に残ったInN層をエッチング処理により除去することで、支持
基板60上にp−GaN層、p−AlGaN層、MQW層、n−AlGaN層、n−Ga
N層による窒化物半導体層80が形成される。この窒化物半導体層80のn−GaN層上
に表面電極82を設け、さらにp−GaN層20と支持基板60の間に裏面電極81を設
けることで、LEDデバイスにも応用できる窒化膜半導体装置を製造することができる。
この製造方法を活用することで、裏面電極81の作製が容易になるというメリットがある
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示
したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は
、そのほかの様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で
、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明
の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に
含まれる。
10 基板、
20 GaN層、
30 InN層、
40 AlN層、
50 GaN層、
60 支持基板、
70 窒化物半導体層(GaN層、AlGaN層、GaN層、AlGaN層)、
71 ソース電極、
72 ドレイン電極、
73 ゲート電極、
80 窒化物半導体層(p−GaN層、p−AlGaN層、MQW層、n−AlGaN層
、n−GaN層)、
81 裏面電極、
82 表面電極。

Claims (5)

  1. 基板上に分離層を含む窒化物半導体層を成長させ、前記分離層で分離して窒化物半導体
    基板を製造する方法において、
    基板の上に第1の窒化物半導体層を設ける第1の工程と、
    前記第1の窒化物半導体層の上に、分離層を設ける第2の工程と、
    前記分離層の上に、第2の窒化物半導体層を設ける第3の工程と、
    前記第2の窒化物半導体層の上に、支持基板を設ける第4の工程と、
    前記第1の窒化物半導体層が設けられた前記基板と、前記支持基板の上に設けられた前記
    第2の窒化物半導体層とを、前記分離層を境に分離し、前記第2の窒化物半導体層を含む
    窒化物半導体基板を得る第5の工程と、
    を含み、
    前記分離層は、前記第2の窒化物半導体層を形成する温度で結晶劣化を起こす素材を含む
    ことを特徴とする窒化物半導体基板の製造方法。
  2. 前記第5の工程における前記分離層は、多孔質化していることを特徴とする
    請求項1に記載の窒化物半導体基板の製造方法。
  3. 前記分離層は、InN層またはGaAs層であることを特徴とする、
    請求項1または請求項2のいずれか1項に記載の窒化物半導体基板の製造方法。
  4. 基板上に分離層を含む窒化物半導体層を成長させ、前記分離層で分離して窒化物半導体
    基板を製造する方法において、
    基板の上に第1の窒化物半導体層を設ける第1の工程と、
    前記第1の窒化物半導体層の上に、分離層を設ける第2の工程と、
    前記分離層の上に、第2の窒化物半導体層を設ける第3の工程と、
    前記第2の窒化物半導体層の上に、支持基板を設ける第4の工程と、
    前記第1の窒化物半導体層が設けられた前記基板と、前記支持基板の上に設けられた前記
    第2の窒化物半導体層とを、前記分離層を境に分離し、前記第2の窒化物半導体層を含む
    窒化物半導体基板を得る第5の工程と、
    を含み、
    さらに前記第2の窒化物半導体層を含む窒化物半導体基板の上に、さらに電極を設け、
    前記分離層は、前記第2の窒化物半導体層を形成する温度で結晶劣化を起こす素材を含
    むことを特徴とする、窒化物半導体装置の製造方法。
  5. 基板の上に第1の窒化物半導体層を設ける第1の工程と、
    前記第1の窒化物半導体層の上に、InN層30またはGaAs層を有する分離層を設け
    る第2の工程と、
    前記分離層の上に、第2の窒化物半導体層を設ける第3の工程と、
    前記第2の窒化物半導体層の上に、支持基板を設ける第4の工程と、
    前記分離層が多孔質化する温度で加熱する第5の工程と、
    第1の窒化物半導体層が設けられた前記基板と、支持基板の上に設けられた前記第2の窒
    化物半導体層とを、前記分離層を境に分離し、前記第2の窒化物半導体層を含む窒化物半
    導体基板を得る第6の工程と、を含むことを特徴とする窒化物半導体基板の製造方法。
JP2018086541A 2018-04-27 2018-04-27 窒化物半導体基板の製造方法、窒化物半導体装置の製造方法 Pending JP2019192856A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018086541A JP2019192856A (ja) 2018-04-27 2018-04-27 窒化物半導体基板の製造方法、窒化物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018086541A JP2019192856A (ja) 2018-04-27 2018-04-27 窒化物半導体基板の製造方法、窒化物半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2019192856A true JP2019192856A (ja) 2019-10-31

Family

ID=68390902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018086541A Pending JP2019192856A (ja) 2018-04-27 2018-04-27 窒化物半導体基板の製造方法、窒化物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2019192856A (ja)

Similar Documents

Publication Publication Date Title
JP5634681B2 (ja) 半導体素子
TWI518899B (zh) 半導體裝置
TWI487036B (zh) 化合物半導體裝置及其製造方法
TWI770023B (zh) 化合物半導體裝置及其製造方法
JP2008501229A (ja) ハイブリッドエピタキシー用支持体およびその製造方法
JP5946771B2 (ja) 半導体基板上のラージエリアガリウム窒化物又は他の窒化物ベース構造のための応力補償
WO2012026396A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法
JP6141627B2 (ja) シリコン基板上にGaN層を形成する方法およびGaN基板
JP2012134479A (ja) 応力変調iii−v族半導体装置および関連方法
JP6493523B2 (ja) 半導体装置及び半導体装置の製造方法
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
KR20170086522A (ko) 에피택셜 웨이퍼, 반도체 소자, 에피택셜 웨이퍼의 제조 방법 및 반도체 소자의 제조 방법
JP5367434B2 (ja) 半導体装置の製造方法
JP2016139655A (ja) 半導体装置及び半導体装置の製造方法
WO2019194042A1 (ja) トランジスタの製造方法
JP5966289B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
JP2005032823A (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP5262201B2 (ja) 半導体装置の製造方法
JP2007129203A (ja) 半導体デバイスの製造方法
JP6783063B2 (ja) 窒化物半導体テンプレートおよび窒化物半導体積層物
JP2009117583A (ja) 窒化物半導体素子の製造方法、窒化物半導体結晶成長基板、結晶成長基板保持基板及び接着材
US10249750B2 (en) Semiconductor device
US10672608B2 (en) Fabrication of a device on a carrier substrate
JP6028970B2 (ja) 半導体装置の製造方法およびエッチング方法
JP2019192856A (ja) 窒化物半導体基板の製造方法、窒化物半導体装置の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180831

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190125