JP6141627B2 - シリコン基板上にＧａＮ層を形成する方法およびＧａＮ基板 - Google Patents

シリコン基板上にＧａＮ層を形成する方法およびＧａＮ基板 Download PDF

Info

Publication number
JP6141627B2
JP6141627B2 JP2012266296A JP2012266296A JP6141627B2 JP 6141627 B2 JP6141627 B2 JP 6141627B2 JP 2012266296 A JP2012266296 A JP 2012266296A JP 2012266296 A JP2012266296 A JP 2012266296A JP 6141627 B2 JP6141627 B2 JP 6141627B2
Authority
JP
Japan
Prior art keywords
film
gan
stacked
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012266296A
Other languages
English (en)
Other versions
JP2013123052A5 (ja
JP2013123052A (ja
Inventor
ジャマル・ラムダニ
ジョン・ピィ・エドワーズ
リュウ・リンリン
Original Assignee
パワー・インテグレーションズ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パワー・インテグレーションズ・インコーポレーテッド filed Critical パワー・インテグレーションズ・インコーポレーテッド
Publication of JP2013123052A publication Critical patent/JP2013123052A/ja
Publication of JP2013123052A5 publication Critical patent/JP2013123052A5/ja
Application granted granted Critical
Publication of JP6141627B2 publication Critical patent/JP6141627B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本開示は、一般的に窒化ガリウム（ＧａＮ）基板に関し、より特定的には、本開示は、シリコン上にＧａＮ基板を作製するための方法に関する。
ハンドギャップの広い半導体は、高電圧用途のための能動素子を作製するために広く用いられている。ヘテロ接合電界効果トランジスタ（ＨＦＥＴ）（高電子移動度トランジスタ（ＨＥＭＴ）とも呼ばれる）として知られる半導体構造の一種は、高性能パワーエレクトロニクス用トランジスタを実現するために、バンドギャップの広い半導体を用いている。一例では、バンドギャップの広いＨＦＥＴ装置は、高電圧スイッチングパワーコンバータにおけるスイッチング素子として用いられ得る。
ＧａＮは、特に関心が生じているバンドギャップの広い半導体の一例である。たとえば、ＡｌＧａＮ／ＧａＮ ＨＦＥＴｓは、より広いバンドギャップおよび高電子飽和速度を有し、これらがともに高電圧動作を可能にするため、パワーエレクトロニクス用に有望である。しかし、ＧａＮ基板を形成する際の難しさおよび費用により、ＧａＮ系装置の特定の市場への応用は限定されている。
ＧａＮ基板は、典型的には、バルクＧａＮウェハを製造する費用および難しさのため、別の基板上にＧａＮ膜を成長させることにより製造される。たとえば、炭化珪素（ＳｉＣ）またはサファイア（Ａｌ2Ｏ3）ウェハが、ＧａＮ基板用のハンドルウェハとして用いられ得る（すなわち、ＧａＮ膜がハンドルウェハ上に堆積される）。しかし、サファイアは熱伝導体として不十分であり、パッケージ化中に問題を提起する可能性があり、ＳｉＣウェハはいまだ非常に高価である。さらに、いずれの種類のウェハも、より直径の小さなウェハのみしか入手できず、より大きな直径で可能なスケールメリットがなくなる。
ＧａＮ基板を作るための別の選択肢は、低価で、大きな直径で入手できるシリコンハンドルウェハを用いることである。さらに、シリコンウェハには、パッケージ化に必要なバックエンド研磨およびラッピングが十分に開発されている。しかし、ＧａＮとシリコンとの間に大きな格子不整合および大きな熱的不整合があるため、シリコン（Ｓｉ）基板上に直接ＧａＮを確実に成長させることは困難となり得る。代わりに、シリコン上にクラックのないＧａＮをエピタキシャル成長させるには、成長中および成長後の反りおよび歪みを最小化するために、大がかりなバッファ層設計が必要となり得る。さらに、高電圧用途（たとえば、６００Ｖ超）では２．５μｍを超えるバッファ層、さらに、（たとえば、１，０００Ｖ用途の場合）４μｍまでのバッファ層が必要となり得る。
本発明のいくつかの実施形態のさまざまな局面、特徴、および利点が、以下の図面とともに提示される、以下のより具体的な説明により明らかになるであろう。
本発明の非限定的かつ非網羅的な実施形態を以下の図を参照して説明し、特に明記されなければさまざまな図を通して同じ参照番号は同じ部分を指す。
本発明のある実施形態に従うＧａＮ基板を作製する際に用いられる、＜１１１＞結晶方位に沿って露出した表面を有するシリコンウェハの例を示す図である。 本発明のある実施形態に従うウェハの上面上に結晶性酸化アルミニウムＡｌ2Ｏ3の膜を有するＧａＮ基板の作製の段階での基板を示す図である。 本発明のある実施形態に従うＡｌ2Ｏ3膜下にアモルファス膜を有するＧａＮ基板の作製の別の段階での基板を示す図である。 本発明のある実施形態に従うＡｌＮ膜の上部にＧａＮ膜が成長された後のＧａＮ基板の作製のさらに別の段階での基板を示す図である。 本発明のある実施形態に従うＨＦＥＴ形成に好適な表面を形成するために、いくつかのより多くのＧａＮおよびＡｌＮ膜の交互配置された層が成長された後のＧａＮ基板の作製のさらに別の段階での基板を示す図である。 本発明のある実施形態に従うトランジスタおよび他の装置を形成するのに好適となり得るＧａＮ基板を作製するプロセスの例のフローチャートを示す図である。
以下の説明では、本発明の完全な理解を与えるため、数多くの具体的な詳細を述べる。しかしながら、本発明を実践するのに具体的な詳細を用いる必要がないことが当業者には明らかであろう。他の事例では、本発明を曖昧にすることを回避するため、周知の材料または方法を詳細に説明していない。
この明細書を通じて、「一実施形態」、「ある実施形態」、「一例」、または「ある例」に対する参照は、実施形態または例と関連して説明される特定的な特徴、構造、または特性が本発明の少なくとも一実施形態に含まれることを意味する。したがって、「一実施形態において」、「ある実施形態において」、「一例」、または「ある例」という、この明細書を通じてさまざまな場所に現われる文言は、必ずしも同じ実施形態または例をすべて指しているわけではない。さらに、特定的な特徴、構造、または特性は、１つ以上の実施形態または例において任意の好適な組合せおよび／または副次的組合せで組合されてもよい。特定的な特徴、構造、または特性は、集積回路、電子回路、組合せ論理回路、または記載の機能性を提供する他の好適な構成要素に含まれてもよい。さらに、ここで与えられる図は当業者への説明目的のためのものであり、図面は必ずしも縮尺通りに描かれているわけではないことが認められる。
図１から図５は、ＨＦＥＴｓなどのトランジスタを作製する際に用いるのに好適となり得る、ＧａＮ基板を作るための図６に図示するプロセスの例のさまざまな段階でのＧａＮ基板を図示する。フローチャート６００（図６）のブロックを、図１から図５ならびにいくつかの処理操作および工程の例について、以下に説明する。図１から図５に示す基板および構造の特徴、形状、および割合は、請求項に対して限定的ではない。さらに、以下の説明は一例であり、請求項に対して限定的でないことが理解されるべきである。
ＧａＮ基板の作製の初期段階を示す図１に示すように、ウェハ１００は、上面１０４および底面１０２を含む。図１に示す例においては、ウェハ１００は、＜１１１＞シリコンウェハである。この例において、ウェハ１００が＜１１１＞シリコンウェハであるのは、上面１０４および底面１０２が、ウェハを形成する結晶シリコンの＜１１１＞結晶方位を露出しているためである。以下に説明するように、ウェハ１００は、ＧａＮ膜（図示せず）を成長させるためのハンドルウェハとして用いられ得る。たとえば、ＧａＮ膜（図示せず）は、ウェハ１００の上面１０４または中間層の上に成長され得る。ウェハ１００は、たとえば、５００μｍと１，０００μｍとの間の典型的な厚さであり得るが、他の厚さも用いられ得る。
ここで、ＧａＮ基板の作製中の段階後の基板２００を図示する図２を参照すると、酸化アルミニウム（Ａｌ2Ｏ3）膜２０２は、ウェハ１００の上面１０４と接している。一例においては、Ａｌ2Ｏ3膜２０２は、サファイア基板の表面と同様の表面を設けるため、サファイア基板用に開発されたプロセスの再使用が可能となり得る。さらに、Ａｌ2Ｏ3膜２０２は、次の膜成長のためのシード層としても作用し得る。たとえば、Ａｌ2Ｏ3膜２０２は、次の窒化アルミニウム（ＡｌＮ）膜のためのシード層となり得る。別の例においては、Ａｌ2Ｏ3膜２０２は、シリコンウェハの＜１１１＞表面に整合するｃ軸方位を有し得る（いずれも六角形である）。結晶性Ａｌ2Ｏ3膜２０２は、５ｎｍから５０ｎｍであり得る。一例においては、結晶性Ａｌ2Ｏ3膜２０２は約５ｎｍである。
さらに示すように、図２は、ウェハ１００の上面１０４（図１）上に結晶性Ａｌ2Ｏ3膜２０２が成長された後のウェハ１００を図示する。一例においては、Ａｌ2Ｏ3膜２０２は、Ａｌ2Ｏ3膜２０２がウェハ１００の直接表面上となるように、分子線エピタキシ（ＭＢＥ）ツールおよびＭＢＥプロセスを用いて成長される。具体的には、ＭＢＥはより低い温度での堆積を可能にするため、シリコンの酸化が防止され得る。Ａｌ2Ｏ3膜２０２を堆積する間の真空度をより高くすることも、シリコンの酸化の防止に役立ち得る。化学気相成長（ＣＶＤ）プロセスおよびツールなどの他のツールおよびプロセスも、Ａｌ2Ｏ3膜２０２を形成するために用いられ得る（Ａｌ2Ｏ3膜２０２とウェハ１００のシリコン表面との間に介在層が存在してもしなくてもよい）。
一例においては、Ａｌ2Ｏ3膜２０２とウェハ１００との間の格子不整合のため、ウェハ１００がＡｌ2Ｏ3膜２０２に引っ張り応力をかけ得る。Ａｌ2Ｏ3膜２０２中に形成される転位は、初期の引っ張り応力を和らげ、歪みを低減し得る。以下にさらに説明するように、Ａｌ2Ｏ3膜２０２の上部に追加的なＧａＮ膜層を成長させてもよく、この場合、Ａｌ2Ｏ3膜２０２に圧縮応力がかかり、ウェハ１００において初期の引っ張り応力を緩和し、歪みを制限することに寄与する。
一例においては、結晶性Ａｌ2Ｏ3膜２０２はウェハ１００と直接接してもよい。すなわち、ウェハ１００の上面１０４とＡｌ2Ｏ3膜２０２との間に介在する膜が存在しない。これは、たとえば、結晶性Ａｌ2Ｏ3膜２０２の形成前にウェハ１００の表面の酸化を防止するような方法でＡｌ2Ｏ3膜２０２が堆積された場合などに当てはまり得る。一実施形態においては、半導体装置２００は、応力を緩和したり、別の目的で、シリコンウェハ１００とＡｌ2Ｏ3膜２０２との間に中間層（図示せず）が形成できるような特別な方法で処理されてもよい。たとえば、ウェハ１００が結晶性Ａｌ2Ｏ3膜２０２と接する場合、酸化珪素アルミニウムの層が応力を和らげるために形成され得る。
ここで、ＧａＮ基板の作製中の段階後の基板３００を図示する図３を参照し、本発明の実施形態に従って、アモルファス膜３０２がウェハ１００とＡｌ2Ｏ3膜３０４との間に形成される。一例においては、アモルファス膜３０２は、ウェハ１００およびＡｌ2Ｏ3膜からアルミニウム、珪素、および酸素（ＡｌＳｉＯ）を含む。いくつかの例においては、ボイド３０６が形成され、元の成長した状態のＡｌ2Ｏ3膜２０２の表面トポロジーを変更し、Ａｌ2Ｏ3膜３０４を形成し得る。具体的には、ボイド３０６は、消滅プロセスを通して転位密度を減少させることを可能とし得る。一部のボイド３０６の底面は、アモルファスＡｌＳｉＯ膜３０２を露出させ得るが、すべてのボイドがアモルファスＡｌＳｉＯ膜３０２を露出させなければならないわけではない。さらに、ＡｌＮ膜３０８がＡｌ2Ｏ3膜３０４およびアモルファス膜３０２の露出した部分上に形成されている。他の例においては、アモルファス膜３０２はボイドなしで形成され得る。さらに、いくつかの場合、ＡｌＮ膜３０８は、ボイド３０６の底面で露出しているアモルファス膜３０２の部分上には形成されなくてもよい。
一例においては、高温アニール中、Ａｌ2Ｏ3膜３０４とウェハ１００との間にアモルファス膜３０２が形成され得るが、高温アニールによっても、Ａｌ2Ｏ3膜３０４がたまり、アモルファス膜３０２の一部を露出させ得るボイド３０６が形成され得る。ボイド３０６は、Ａｌ2Ｏ3膜３０４の表面上への次の膜堆積および／または後の過成長により埋められ、貫通転位を他の貫通転位に巻き戻らせることにより、後に形成されるＧａＮ膜における貫通転位消滅を促進し得る。別の例においては、ボイド３０６は、転位が、割れの生じ得る基板表面まで進むことから逸らし得る。ボイド３０６がＡｌ2Ｏ3膜３０４中に形成されても、Ａｌ2Ｏ3膜３０４の領域は結晶構造を維持し得る。
一例においては、アモルファス膜３０２はＡｌ2Ｏ3膜３０４とウェハ１００との間の応力を和らげ得る。アモルファス膜３０２の厚さは、ウェハ１００の温度および、ウェハ１００がその温度で保持される時間により制御され得る。一例においては、アモルファス膜３０２は、８００℃と低い温度で形成が開始され得る。アモルファス膜３０２の典型的な厚さは２ｎｍから１０ｎｍである。ある場合では、アモルファス膜３０２は２ｎｍの厚さである。
プロセスの例においては、ボイド３０６およびＡｌＳｉＯアモルファス膜３０２がプロセス中に形成され、有機金属気相成長（ＭＯＣＶＤ）ツールでＡｌ2Ｏ3膜３０４上に初期ＡｌＮ膜３０８を成長させる。ＡｌＮ膜３０８を成長させる第１の工程は、ＡｌＮ膜３０８を成長させる前にＡｌ2Ｏ3膜３０４の表面から異物を除去する高温アニールであり得る。たとえば、この高温アニールは、５分から２０分間、約８５０℃から９５０℃であり得る。この高温アニールの間、ボイド３０６およびアモルファス膜３０２が形成され得る。ＡｌＮ膜３０８を作るための製法例は、Ａｌ2Ｏ3膜３０８上にＡｌＮ薄膜を形成する窒化物形成プロセスから始まる。次に、低温ＡｌＮ膜が、ＭＯＣＶＤチャンバ中で（アンモニア）ＮＨ3を窒素源として用い、トリメチルアルミニウム（ＴＭＡ）をアルミニウム源として用いて形成され得る。すなわち、ＴＭＡは、ＮＨ3からの窒素と表面で核形成するアルミニウムを与え、約５５０℃から６５０℃の温度でＡｌＮ膜を形成する。一旦ＡｌＮ膜が形成されると、温度は約１分から５分間、１０５０℃と高く昇温され、ＡｌＮを結晶化させ得る。一例では、ＡｌＮ膜３０８は、たとえば、約２０ｎｍの厚さであり得るが、厚さは、１０ｎｍと２００ｎｍとの間でもあり得る。
図４は、ＧａＮ基板の作製中の段階後の基板４００を図示する。図３について上述したＡｌＮ膜３０８とＧａＮ膜４０２とを含む第１の積層層が形成されている。図４に図示するように、Ａｌ2Ｏ3膜３０４からのボイドはＧａＮ膜４０２の表面中にいまだ存在している。しかし、ボイドのサイズは大幅に縮小されている。さらに、貫通転位４０４がＧａＮ膜４０２中、特に、Ａｌ2Ｏ3膜３０４中のボイドの上方の領域中に見られ得る。
ＡｌＮ膜は、ＡｌＮ膜が第１の積層層の一部であれば、Ａｌ2Ｏ3膜および露出したアモルファス膜上に成長され得る。次の積層層は、先の積層層のＧａＮ膜上に成長させたＡｌＮ膜を有し得る。ＡｌＮ膜は、ブロック６０４について上に説明したように成長され得る。代替的には、異なる温度、成長速度、およびＶ／ＩＩＩ比を有する他のプロセスが用いられ得る。たとえば、第１の積層層（ＡｌＮ膜がＡｌ2Ｏ3膜および露出したアモルファス膜上に形成される場合）は、高温プロセスにより形成され得るＡｌＮ膜を含むが、次の積層層中に用いられる次のＡｌＮ膜の層は、第１の積層層のＡｌＮ膜に用いられた製法よりも低いピーク温度を用いるプロセス製法を用いてもよい。他の例として、後に成長されるＡｌＮ膜のための製法は、結晶化または窒化物形成工程を省略してもよい。各積層層のＡｌＮ膜は、たとえば、約２０ｎｍの厚さであり得るが、厚さは１０ｎｍと２００ｎｍとの間でもあり得る。
ＡｌＮ膜が成長された後、ＧａＮ膜がＡｌＮ膜上に成長される。たとえば、ＭＯＣＶＤツールを用いてＧａＮ膜を成長させてもよい。製法の一例は、温度１０３０℃、圧力１００Ｔｏｒｒｓ、Ｖ／ＩＩＩ比（たとえば、トリメチルガリウム（ＴＭＧＡ）に対するＮＨ3の比）約２０００、および成長速度２μｍ／ｈｒを含み得る。いくつかの場合においては、ＡｌＮ膜の成長に使用されるＭＯＣＶＤチャンバと同じものを、ツールからウェハを取り出さずにＧａＮ膜に用いてもよい。他の場合においては、ＡｌＮ膜およびＧａＮ膜に別々のツールを用いてもよい。複数の積層層の各々におけるＧａＮ膜は、５００ｎｍから５０，０００ｎｍの厚さであり得る。最終的なＧａＮ膜は、高電圧（たとえば、６００Ｖ超）装置に対応するために数ミクロンの厚さであり得る。
（図３について上述した）Ａｌ２Ｏ３膜中のボイドの形成のため、第１の積層層のＧａＮ膜は完全結晶としては成長しない。代わりに、このＧａＮ膜は、比較的高密度の転位、特に貫通転位などの欠陥を有する。Ａｌ２Ｏ３中のボイド上のＧａＮ膜中の領域は、特に高い貫通転位密度を有し得る。少なくとも２つ（たとえば、２、３、４、５つ以上）の積層層の後、ＡｌＧａＮ／ＧａＮ ＨＦＥＴなどのトランジスタ（または他の装置）が、最上積層層のＧａＮ膜中に形成され得る。この最上ＧａＮ膜は、形成される装置の特定の種類に好適な厚さを有し得る。たとえば、高電圧（たとえば、６００Ｖ超）装置を形成するのであれば、少なくとも２．５μｍの最上ＧａＮ膜の厚さが望ましい。さらに高い電圧（たとえば、１０００Ｖ）装置を形成するのであれば、４μｍの最上ＧａＮ膜厚が必要となり得る。
図５は、ＧａＮ基板の作製中の別の段階後の基板５００を図示する。３つの追加的な積層層が成長されている。具体的には、ＡｌＮ膜５０２およびＧａＮ膜５０４の積層層と、ＡｌＮ膜５０６およびＧａＮ膜５０８の積層層と、ＡｌＮ膜５１０およびＧａＮ膜５１２の積層層とが成長されている。見られるように、貫通転位密度は、各次の積層層毎にＧａＮ膜中で減少している。同様に、Ａｌ2Ｏ3膜３０２からのボイドは、各追加的な積層層毎に縮小する。ＧａＮ膜５１２の上面５１４は、ＡｌＧａＮ／ＧａＮ ＨＦＥＴなどのトランジスタ（または他の装置）を形成するために好適であり得る。
少なくとも２つ（たとえば、２、３、４、５つ以上）の積層層の後、ＡｌＧａＮ／ＧａＮ ＨＦＥＴなどのトランジスタ（または他の装置）が、最上積層層のＧａＮ膜中に形成され得る。この最上ＧａＮ膜は、形成される装置の特定の種類に好適な厚さを有し得る。たとえば、高電圧（たとえば、６００Ｖ超）装置を形成するならば、少なくとも２．５μｍの最上ＧａＮ膜の厚さが望ましい。さらに高い電圧（たとえば、１０００Ｖ）装置を形成するならば、４μｍの最上ＧａＮ膜厚さが必要となり得る。さらに、ＧａＮ膜５１２は貫通電位を全く有さないように図示されているが、これは、一部のまたはすべての以前の積層層と比較して、ＧａＮ膜５１２が向上した貫通転位密度を有することを表わしている。
第１のＧａＮ膜の厚さに依存して、ボイドのうち１つ以上がＧａＮ膜の表面上にいまだ存在してもよい。しかし、追加的な積層層が成長されるにつれ、ボイド上の領域は、単に第２の積層層の後でさえ、高率の貫通転位消滅を有し得る。すなわち、各積層層のＧａＮ膜は、以前の積層層のＧａＮ膜よりも低い貫通転位密度を有し得る。したがって、いくらかの数の積層層の後、ＧａＮ膜は平坦であり得（ボイドは表面上に目視できない）、貫通転位密度は許容レベルであり得る。さらに、単一のより厚い層の代わりに複数の積層層を用いることによって、いくつかの転位線が表面まで鉛直に進み、クラックを形成することから方向転換され得る。
したがって、上述の新たなバッファ層はサファイア基板のように作用し得、サファイアに対して開発されたエピタキシャルプロセスを容易に移行することができる。バッファ層は、サファイア基板を用いるよりも安価となり得るＧａＮ基板を可能にする。とりわけ、Ａｌ2Ｏ3上のＧａＮ膜の成長は、（ＧａＮがシリコン上に直接成長されるとき、応力工学に用いられる層の組合せに依存して、ＧａＮ膜が引っ張りまたは圧縮性のいずれかとなり得る場合と異なって）連続的な圧縮応力下となり得る。ＧａＮの圧縮応力は、基板の冷却中のシリコンとＧａＮとの間の熱的不整合によって発生する引っ張り応力を補償し得る。この補償は、クラックのないＧａＮ膜、高電圧用途のより厚いＧａＮ膜、および、６インチまたは８インチのシリコン基板へのより容易な移行につながり得る。
図６は、ＧａＮ基板を作るプロセスの例のフローチャート６００を示す。ブロック６０２において、＜１１１＞シリコンウェハが上面上のＡｌ2Ｏ3膜とともに得られる。ブロック６０３において、アモルファス層がＳｉウェハとＡｌ2Ｏ3との間の界面で形成される。ブロック６０４においては、ボイドが、たとえば、高温アニールを用いてＡｌ2Ｏ3膜中に形成される。ブロック６０６においては、複数の積層層が形成される。各積層層は、ＡｌＮ膜の上部にＧａＮ膜を含む。
要約書に記載されるものを含む、図示される本発明の例の上記説明は、網羅的であること、または開示される正確な形態への限定を意図されるものではない。発明の特定の実施形態および例が本明細書中で例示の目的のために記載されたが、本発明のより広い意図および範囲から逸脱することなく、さまざまな均等の変形例が可能である。実際に、厚さ、材料、処理操作などの具体例は説明の目的のために与えられるものであり、本発明の教示に従う他の実施形態、例およびプロセスでは他の厚さ、材料、処理操作なども用いてもよいことが認められる。
上記の詳細な説明に照らして、発明の例にこれらの変形をなすことができる。以下の請求項で用いられる用語は、明細書および請求項に開示される特定の実施形態に発明を限定するものと解釈されてはならない。むしろ、その範囲全体は、確立された請求項解釈の原則に従って解釈されるべき以下の請求項によって定められるべきものである。したがって、本明細書および図は、制限的というよりはむしろ例示的なものとしてみなされるべきである。
１００ ウェハ、１０４，５１４ 上面、１０２ 底面、２０２，３０４ Ａｌ2Ｏ3膜、２００ 半導体装置、３００，４００，５００ 基板、３０６ ボイド、４０４ 貫通転位、４０２，５０４，５０８，５１２ ＧａＮ膜、３０８，５０２，５０６，５１０ ＡｌＮ膜

Claims (19)

  1. シリコン基板上にＧａＮ層を形成する方法であって、
    シリコンウェハと前記シリコンウェハの表面上の結晶性のＡｌ２Ｏ３膜との間にＡｌＳｉＯのアモルファス膜を形成する工程と、
    前記Ａｌ２Ｏ３膜上に複数の積層層を堆積させる工程と、
    シリコンウェハの上面上の前記Ａｌ２Ｏ３膜中にボイドを形成する工程とを含み、
    各積層層は、ＡｌＮの層上にＧａＮの層を含み、
    前記アモルファス膜は、前記シリコンウェハおよび前記結晶性のＡｌ ２ Ｏ ３ 膜に由来するアルミニウム、シリコンおよび酸素を含み、
    前記シリコンウェハの前記上面は、＜１１１＞シリコン結晶方位に沿っており、前記ボイドはＡｌＮおよびＧａＮによって埋められ、
    前記Ａｌ２Ｏ３膜中のボイド上のＧａＮ膜中の領域は、Ａｌ２Ｏ３膜中のボイド上以外のＧａＮ膜中の領域よりも高い貫通転位密度を有する、方法。
  2. 前記ボイドを形成する工程は、前記アモルファス膜の一部を前記ボイドの底部に沿って露出させる工程を含む、請求項１に記載の方法。
  3. 前記ボイドを形成する工程および前記アモルファス膜を形成する工程は、同時に行われる、請求項２に記載の方法。
  4. 前記ボイドを形成する工程は、有機金属気相成長（ＭＯＣＶＤ）プロセスの一部として行われる、請求項２に記載の方法。
  5. 前記積層層を堆積する工程は、ＭＯＣＶＤプロセスの一部として行われる、請求項２に記載の方法。
  6. 前記複数の積層層は、３つの積層層のみである、請求項３に記載の方法。
  7. 前記複数の積層層は、４つの積層層のみである、請求項３に記載の方法。
  8. 前記複数の積層層の最終的に形成される積層層のＧａＮ膜は、少なくとも２．５μｍの厚さである、請求項１に記載の方法。
  9. 前記最終的に形成される積層層の前記ＧａＮ膜は、少なくとも４μｍの厚さである、請求項８に記載の方法。
  10. 前記アモルファス膜の厚みは２ｎｍから１０ｎｍであり、
    前記複数の積層層の最終的に形成される積層層のＧａＮ膜上にトランジスタを形成する工程をさらに含む、請求項１に記載の方法。
  11. ＧａＮ基板であって、
    ＜１１１＞結晶方位に沿う上面と、底面と、を有するシリコン基板と、
    前記シリコン基板の前記上面上にＡｌ２Ｏ３膜とを備え、前記Ａｌ２Ｏ３膜は結晶性であり、前記ＧａＮ基板はさらに、
    前記シリコン基板の前記上面と前記Ａｌ２Ｏ３膜との間にアモルファス膜と、
    前記Ａｌ２Ｏ３膜上に複数の積層層とを備え、
    各積層層はＡｌＮ膜上にＧａＮ膜を含み、
    Ａｌ２Ｏ３膜中のボイド上のＧａＮ膜中の領域は、Ａｌ２Ｏ３膜中のボイド上以外のＧａＮ膜中の領域よりも高い貫通転位密度を有する、ＧａＮ基板。
  12. Ａｌ２Ｏ３膜中に画定される複数のボイドをさらに備える、請求項１１に記載のＧａＮ基板。
  13. 前記シリコン基板から最も遠い最終的な積層層の前記ＧａＮ膜は、少なくとも２．５μｍの厚さである、請求項１２に記載のＧａＮ基板。
  14. 前記最終的な積層層の前記ＧａＮ膜は、少なくとも４μｍの厚さである、請求項１３に記載のＧａＮ基板。
  15. 前記シリコン基板の前記上面に最も近い第１の積層層が前記ボイドを埋める、請求項１２に記載のＧａＮ基板。
  16. 第２の積層層は、前記第１の積層層よりも低い貫通転位密度を有し、前記第２の積層層は、前記第１の積層層と比較して前記シリコン基板の前記上面からさらに遠い、請求項１５に記載のＧａＮ基板。
  17. 前記複数の積層層は、３つの積層層のみである、請求項１１に記載のＧａＮ基板。
  18. 前記複数の積層層は、４つの積層層のみである、請求項１１に記載のＧａＮ基板。
  19. 請求項１１に記載のＧａＮ基板において、前記シリコン基板から最も遠い最終的な積層層上に形成されたトランジスタであって、
    前記アモルファス膜の厚みは２ｎｍから１０ｎｍである、トランジスタ。
JP2012266296A 2011-12-09 2012-12-05 シリコン基板上にＧａＮ層を形成する方法およびＧａＮ基板 Active JP6141627B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/316,305 US8507947B2 (en) 2011-12-09 2011-12-09 High quality GaN high-voltage HFETS on silicon
US13/316,305 2011-12-09

Publications (3)

Publication Number Publication Date
JP2013123052A JP2013123052A (ja) 2013-06-20
JP2013123052A5 JP2013123052A5 (ja) 2016-01-28
JP6141627B2 true JP6141627B2 (ja) 2017-06-07

Family

ID=47263114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012266296A Active JP6141627B2 (ja) 2011-12-09 2012-12-05 シリコン基板上にＧａＮ層を形成する方法およびＧａＮ基板

Country Status (5)

Country Link
US (4) US8507947B2 (ja)
EP (1) EP2602812B1 (ja)
JP (1) JP6141627B2 (ja)
CN (2) CN103165444B (ja)
TW (2) TWI481027B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8507947B2 (en) * 2011-12-09 2013-08-13 Power Integrations, Inc. High quality GaN high-voltage HFETS on silicon
US9478708B2 (en) 2015-03-11 2016-10-25 International Business Machines Corporation Embedded gallium—nitride in silicon
US10818611B2 (en) 2015-07-01 2020-10-27 Ii-Vi Delaware, Inc. Stress relief in semiconductor wafers
US20170148747A1 (en) * 2015-07-01 2017-05-25 Ii-Vi Optoelectronic Devices, Inc. Stress relief in semiconductor wafers
CN105591004B (zh) * 2016-03-29 2020-07-10 苏州晶湛半导体有限公司 基于图形化Si衬底的LED外延片及其制备方法
US9917156B1 (en) 2016-09-02 2018-03-13 IQE, plc Nucleation layer for growth of III-nitride structures
KR102680861B1 (ko) * 2016-12-15 2024-07-03 삼성전자주식회사 질화 갈륨 기판의 제조 방법
US20220139709A1 (en) * 2020-11-05 2022-05-05 International Business Machines Corporation Confined gallium nitride epitaxial layers
DE102022003646A1 (de) * 2022-09-30 2024-04-04 Azur Space Solar Power Gmbh Halbleiterscheibe zur Ausbildung von GaN-Halbleiterbauelementen

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164510A (ja) * 1998-11-26 2000-06-16 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法
KR20020084194A (ko) * 2000-03-14 2002-11-04 도요다 고세이 가부시키가이샤 Ｉｉｉ족 질화물계 화합물 반도체의 제조방법 및 ｉｉｉ족질화물계 화합물 반도체 소자
US20030012984A1 (en) * 2001-07-11 2003-01-16 Tetsuzo Ueda Buffer layer and growth method for subsequent epitaxial growth of III-V nitride semiconductors
JP3785970B2 (ja) * 2001-09-03 2006-06-14 日本電気株式会社 Ｉｉｉ族窒化物半導体素子の製造方法
JP2003224071A (ja) * 2002-01-29 2003-08-08 Matsushita Electric Ind Co Ltd 窒化物系半導体の製造方法及びそれを用いた窒化物半導体素子
JP2004051446A (ja) * 2002-07-22 2004-02-19 Asahi Kasei Corp 酸化物単結晶薄膜形成方法および半導体薄膜形成方法
US6818061B2 (en) 2003-04-10 2004-11-16 Honeywell International, Inc. Method for growing single crystal GaN on silicon
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
US7413982B2 (en) * 2006-03-29 2008-08-19 Eastman Kodak Company Process for atomic layer deposition
RU2326993C2 (ru) * 2006-07-25 2008-06-20 Самсунг Электро-Меканикс Ко., Лтд. Способ выращивания монокристалла нитрида на кремниевой пластине, нитридный полупроводниковый светоизлучающий диод, изготовленный с его использованием, и способ такого изготовления
JP2008053554A (ja) * 2006-08-25 2008-03-06 Osaka Univ 電子デバイスとその製造方法
JP5401758B2 (ja) * 2006-12-12 2014-01-29 サンケン電気株式会社 半導体装置及びその製造方法
KR20090107882A (ko) * 2008-04-10 2009-10-14 삼성전자주식회사 고정층을 포함하는 경사 조성 봉지 박막 및 그의 제조방법
WO2010061617A1 (ja) * 2008-11-28 2010-06-03 国立大学法人山口大学 半導体発光素子及びその製造方法
EP2498293B1 (en) * 2009-11-06 2018-08-01 NGK Insulators, Ltd. Epitaxial substrate for semiconductor element and method for producing epitaxial substrate for semiconductor element
JP2011198837A (ja) * 2010-03-17 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
US8507947B2 (en) * 2011-12-09 2013-08-13 Power Integrations, Inc. High quality GaN high-voltage HFETS on silicon

Also Published As

Publication number Publication date
US20140374768A1 (en) 2014-12-25
US20130302972A1 (en) 2013-11-14
TW201342593A (zh) 2013-10-16
CN106206258A (zh) 2016-12-07
EP2602812A1 (en) 2013-06-12
US9147734B2 (en) 2015-09-29
TWI481027B (zh) 2015-04-11
US8703561B2 (en) 2014-04-22
US8507947B2 (en) 2013-08-13
TW201539752A (zh) 2015-10-16
CN103165444A (zh) 2013-06-19
CN106206258B (zh) 2018-11-09
US20150364552A1 (en) 2015-12-17
US9437688B2 (en) 2016-09-06
TWI569444B (zh) 2017-02-01
CN103165444B (zh) 2016-09-21
EP2602812B1 (en) 2018-01-24
US20130146863A1 (en) 2013-06-13
JP2013123052A (ja) 2013-06-20

Similar Documents

Publication Publication Date Title
JP6141627B2 (ja) シリコン基板上にＧａＮ層を形成する方法およびＧａＮ基板
US10269903B2 (en) Semiconductor structure having graded transition bodies
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
JP6304899B2 (ja) 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したｉｉｉ−ｎ半導体素子
US8723296B2 (en) Stress compensation for large area gallium nitride or other nitride-based structures on semiconductor substrates
JP5133927B2 (ja) 化合物半導体基板
JP5192785B2 (ja) 窒化物半導体装置の製造方法
JP7279552B2 (ja) 電子デバイス用基板およびその製造方法
TW202036899A (zh) 半導體結構中ｉｉｉ－ｎ到稀土的過渡
KR20150007952A (ko) 반도체장치의 제조방법
KR101021775B1 (ko) 에피택셜 성장 방법 및 이를 이용한 에피택셜층 적층 구조
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2013069878A (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
US20130214282A1 (en) Iii-n on silicon using nano structured interface layer
WO2016031334A1 (ja) 窒化物半導体および窒化物半導体の製造方法
WO2024057698A1 (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JP4208078B2 (ja) ＩｎＮ半導体及びその製造方法
JP2022182954A (ja) Ｉｉｉ－ｎ系半導体構造物及びその製造方法
TW202401525A (zh) Iii族氮化物半導體晶圓及其製造方法
TW201513176A (zh) 半導體晶圓以及生產半導體晶圓的方法
KR100839224B1 (ko) ＧａＮ 후막의 제조방법
CN117364238A (zh) 复合衬底及其制作方法、GaN基外延结构
TW511143B (en) Method for forming GaN/AlN superlattice structure

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170508

R150 Certificate of patent or registration of utility model

Ref document number: 6141627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250