JP2013123052A5 - - Google Patents

Claims (20)

1. シリコン基板上にＧａＮ層を形成する方法であって、
   シリコンウェハと前記シリコンウェハの表面上の結晶性のＡｌ_２Ｏ_３膜との間にＡｌＳｉＯのアモルファス膜を形成する工程と、
   前記Ａｌ_２Ｏ_３膜上に複数の積層層を堆積させる工程と、
   シリコンウェハの上面上の前記Ａｌ _２ Ｏ _３ 膜中にボイドを形成する工程とを含み、
   各積層層は、ＡｌＮの層上にＧａＮの層を含み、
   前記アモルファス膜を形成する工程は、前記シリコンウェハを６００℃より高く加熱する工程を含み、
   前記シリコンウェハの前記上面は、＜１１１＞シリコン結晶方位に沿っており、前記ボイドはＡｌＮおよびＧａＮによって埋められ、
   前記Ａｌ _２ Ｏ _３ 膜中のボイド上のＧａＮ膜中の領域は、Ａｌ _２ Ｏ _３ 膜中のボイド上以外のＧａＮ膜中の領域よりも高い貫通転位密度を有する、方法。
2. 前記ボイドを形成する工程は、前記アモルファス膜の一部を前記ボイドの底部に沿って露出させる工程を含む、請求項１に記載の方法。
3. 前記ボイドを形成する工程および前記アモルファス膜を形成する工程は、同時に行われる、請求項２に記載の方法。
4. 前記ボイドを形成する工程は、有機金属気相成長（ＭＯＣＶＤ）プロセスの一部として行われる、請求項２に記載の方法。
5. 前記積層層を堆積する工程は、ＭＯＣＶＤプロセスの一部として行われる、請求項２に記載の方法。
6. 前記ボイドを形成する工程は、前記シリコンウェハを１０００℃より高く加熱する工程を含む、請求項３に記載の方法。
7. 前記複数の積層層は、３つの積層層のみである、請求項３に記載の方法。
8. 前記複数の積層層は、４つの積層層のみである、請求項３に記載の方法。
9. 前記複数の積層層の最終的に形成される積層層のＧａＮ膜は、少なくとも２．５μｍの厚さである、請求項１に記載の方法。
10. 前記最終的に形成される積層層の前記ＧａＮ膜は、少なくとも４μｍの厚さである、請求項９に記載の方法。
11. 前記複数の積層層の最終的に形成される積層層のＧａＮ膜上にトランジスタを形成する工程をさらに含む、請求項１に記載の方法。
12. ＧａＮ基板であって、
    ＜１１１＞結晶方位に沿って上面および底面を有するシリコン基板と、
    前記シリコン基板の前記上面上にＡｌ_２Ｏ_３膜とを備え、前記Ａｌ_２Ｏ_３膜は結晶性であり、前記ＧａＮ基板はさらに、
    前記シリコン基板の前記上面と前記Ａｌ_２Ｏ_３膜との間にアモルファス膜と、
    前記Ａｌ_２Ｏ_３膜上に複数の積層層とを備え、
    各積層層はＡｌＮ膜上にＧａＮ膜を含み、
    Ａｌ _２ Ｏ _３ 膜中のボイド上のＧａＮ膜中の領域は、Ａｌ _２ Ｏ _３ 膜中のボイド上以外のＧａＮ膜中の領域よりも高い貫通転位密度を有する、ＧａＮ基板。
13. Ａｌ_２Ｏ_３膜中に画定される複数のボイドをさらに備える、請求項１２に記載のＧａＮ基板。
14. 前記シリコン基板から最も遠い最終的な積層層の前記ＧａＮ膜は、少なくとも２．５μｍの厚さである、請求項１３に記載のＧａＮ基板。
15. 前記最終的な積層層の前記ＧａＮ膜は、少なくとも４μｍの厚さである、請求項１４に記載のＧａＮ基板。
16. 前記シリコン基板の前記上面に最も近い第１の積層層が前記ボイドを埋める、請求項１３に記載のＧａＮ基板。
17. 第２の積層層は、前記第１の積層層よりも低い貫通転位密度を有し、前記第２の積層層は、前記第１の積層層と比較して前記シリコン基板の前記上面からさらに遠い、請求項１６に記載のＧａＮ基板。
18. 前記複数の積層層は、３つの積層層のみである、請求項１２に記載のＧａＮ基板。
19. 前記複数の積層層は、４つの積層層のみである、請求項１２に記載のＧａＮ基板。
20. 請求項１２に記載のＧａＮ基板において、前記シリコン基板から最も遠い最終的な積層層上に形成されたトランジスタ。