JP2011510507A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011510507A5 JP2011510507A5 JP2010543450A JP2010543450A JP2011510507A5 JP 2011510507 A5 JP2011510507 A5 JP 2011510507A5 JP 2010543450 A JP2010543450 A JP 2010543450A JP 2010543450 A JP2010543450 A JP 2010543450A JP 2011510507 A5 JP2011510507 A5 JP 2011510507A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- support substrate
- manufacturing
- thin film
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims 19
- 238000004519 manufacturing process Methods 0.000 claims 14
- 239000010409 thin film Substances 0.000 claims 10
- 238000010438 heat treatment Methods 0.000 claims 9
- 239000000463 material Substances 0.000 claims 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims 5
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims 4
- 238000000926 separation method Methods 0.000 claims 3
- 229910013641 LiNbO 3 Inorganic materials 0.000 claims 2
- -1 LiTaO 3 Inorganic materials 0.000 claims 2
- 239000002131 composite material Substances 0.000 claims 2
- 229910052594 sapphire Inorganic materials 0.000 claims 2
- 239000010980 sapphire Substances 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- MROCJMGDEKINLD-UHFFFAOYSA-N Dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000000407 epitaxy Methods 0.000 claims 1
- 230000003628 erosive Effects 0.000 claims 1
- 238000005755 formation reaction Methods 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- OZAIFHULBGXAKX-UHFFFAOYSA-N precursor Substances N#CC(C)(C)N=NC(C)(C)C#N OZAIFHULBGXAKX-UHFFFAOYSA-N 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims 1
- 229910000077 silane Inorganic materials 0.000 claims 1
Claims (15)
- 複合構造（１４）上における少なくとも１つの材料の層（１５）のエピタキシャル成長を実施する工程を含み、前記複合構造が、支持基板（１０）に結合した少なくとも１つの薄膜（４）と、前記支持基板（１０）と前記薄膜（４）との間に堆積によって形成させた結合層（２５）と、を含み、前記薄膜および前記支持基板が、２０℃から１２００℃の温度範囲にわたって７×１０-6Ｋ-1またはそれよりも大きな平均熱膨張係数を有する、エピタキシーによる材料の製造方法であって、
前記酸化物結合層（２５）が、前記支持基板（１０）の結合面上および／または前記薄膜（４）の結合面上におけるシリコンの酸化物層の減圧化学気相成長（ＬＰＣＶＤ）によって形成されたものであり、
前記薄膜が、前記酸化物層の厚さよりも小さいかまたはそれに等しい厚さを有し、
前記製造方法が前記シリコンの酸化物層の堆積温度よりも高い温度で、前記層（１５）のエピタキシャル成長時またはその後に行われる熱処理を含み、
前記熱処理は、前記支持基板（１０）と前記薄膜（４）との間の結合を脆弱化させるために、前記結合層におけるマイクロキャビティの形成を少なくとも始めることができる熱量を伴う、
製造方法。 - 前記熱処理が、前記エピタキシャル成長を実施する工程と同じ時点から開始され、
前記エピタキシャル成長を実施する工程が、前記シリコンの酸化物層の前記堆積温度よりも高い温度で行われ、少なくともその一部が前記熱処理に寄与する、請求項１に記載の製造方法。 - 前記熱処理が、前記エピタキシャル成長を実施する工程の後に行われ、
前記エピタキシャル成長を実施する工程が、前記シリコンの酸化物層の前記堆積温度よりも低い温度で行われる、請求項１に記載の製造方法。 - 前記エピタキシャル成長を実施する工程の間に形成された材料の前記層の自由面が、標的とする支持体（１６）に結合される、請求項１〜３のいずれか一項に記載の製造方法。
- 前記熱処理の工程が、前記支持基板（１０）の分離を生じさせ得る期間にわたって行われる、請求項１〜４のいずれか一項に記載の製造方法。
- 前記熱処理の工程の後に、酸化物結合層（２５）に機械的な分離のための応力を加えて前記支持基板（１０）の分離を生じさせる工程をさらに含む、請求項１〜４のいずれか一項に記載の製造方法。
- 前記熱処理の工程の後に、酸化物結合層（２５）を化学的に侵食して前記支持基板（１０）の分離を生じさせる工程をさらに含む、請求項１〜４のいずれか一項に記載の製造方法。
- 減圧化学気相成長によって形成される前記結合層（２５）の材料が、シラン、ジクロロシランおよびＴＥＯＳの少なくとも１つから選ばれる前駆体から形成されたシリコンの酸化物である、請求項１〜７のいずれか一項に記載の製造方法。
- 結合の前に、前記支持基板（１０）の結合面上および／または前記薄膜（４）の結合面上における減圧化学気相成長によって堆積させたシリコンの酸化物層を高密度化する熱処理工程を含む、請求項１〜８のいずれか一項に記載の製造方法。
- ・ドナー基板（１１）の１つの面にイオンを打ち込んで注入して前記基板内の所定の深さに脆弱層（３）を形成し、注入面と前記脆弱層との間に前記薄膜（４）を規定する工程と、
・前記ドナー基板（１１）の前記注入面を前記支持基板（１０）の面に密着させることによって結合させる工程と、
・前記ドナー基板内に形成した前記脆弱層（３）における分割によって、前記支持基板（１０）に接する前記薄膜（４）を分離する工程と、
をさらに含む、請求項１〜９のいずれか一項に記載の製造方法。 - ・ドナー基板の１つの面を前記支持基板の１つの面に密着させることによって結合させる工程と、
・前記ドナー基板を薄肉化して、前記薄膜（４）を形成する工程と、
をさらに含む、請求項１〜９のいずれか一項に記載の製造方法。 - 減圧化学気相成長によって形成させる前記酸化物結合層が、ほぼ０．２マイクロメートルから０．７５マイクロメートルの範囲の厚さを有する、請求項１〜１１のいずれか一項に記載の製造方法。
- 前記支持基板（１０）が、サファイア、ＬｉＴａＯ3、ＬｉＮｂＯ3、ＭｇＯ、およびヘインズアロイＮｏ．２３０（登録商標）の少なくとも１つから選ばれる材料によって構成された、請求項１〜１２のいずれか一項に記載の製造方法。
- 前記薄膜（４）が、サファイア、ＬｉＴａＯ3、ＭｇＯおよびＬｉＮｂＯ3の少なくとも１つから選ばれる材料によって構成された、請求項１〜１３のいずれか一項に記載の製造方法。
- 前記半導体材料層（１５）が、１つまたは複数の２元、３元または４元のIII／Ｎ族材料である、請求項１〜１４のいずれか一項に記載の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0850362A FR2926672B1 (fr) | 2008-01-21 | 2008-01-21 | Procede de fabrication de couches de materiau epitaxie |
| FR0850362 | 2008-01-21 | ||
| PCT/EP2009/050086 WO2009092624A1 (en) | 2008-01-21 | 2009-01-06 | A method of fabricating epitaxially grown layers on a composite structure |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011510507A JP2011510507A (ja) | 2011-03-31 |
| JP2011510507A5 true JP2011510507A5 (ja) | 2011-12-15 |
| JP5005097B2 JP5005097B2 (ja) | 2012-08-22 |
Family
ID=39772865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010543450A Active JP5005097B2 (ja) | 2008-01-21 | 2009-01-06 | 複合構造上でエピタキシーによって成長する層の製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8153500B2 (ja) |
| EP (1) | EP2232546B1 (ja) |
| JP (1) | JP5005097B2 (ja) |
| KR (1) | KR101568890B1 (ja) |
| CN (1) | CN101925995B (ja) |
| AT (1) | ATE522930T1 (ja) |
| FR (1) | FR2926672B1 (ja) |
| WO (1) | WO2009092624A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2926674B1 (fr) * | 2008-01-21 | 2010-03-26 | Soitec Silicon On Insulator | Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable |
| KR20120052160A (ko) * | 2010-11-15 | 2012-05-23 | 엔지케이 인슐레이터 엘티디 | 복합 기판 및 복합 기판의 제조 방법 |
| FR2968121B1 (fr) * | 2010-11-30 | 2012-12-21 | Soitec Silicon On Insulator | Procede de transfert d'une couche a haute temperature |
| CN102820393A (zh) * | 2011-06-10 | 2012-12-12 | 光达光电设备科技（嘉兴）有限公司 | 复合衬底结构及其制作方法 |
| US8927318B2 (en) * | 2011-06-14 | 2015-01-06 | International Business Machines Corporation | Spalling methods to form multi-junction photovoltaic structure |
| US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
| US8940620B2 (en) * | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
| US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
| FR3007892B1 (fr) * | 2013-06-27 | 2015-07-31 | Commissariat Energie Atomique | Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive |
| JP6454606B2 (ja) * | 2015-06-02 | 2019-01-16 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
| FR3048548B1 (fr) * | 2016-03-02 | 2018-03-02 | Soitec | Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant |
| JP6563360B2 (ja) * | 2016-04-05 | 2019-08-21 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
| FR3068508B1 (fr) * | 2017-06-30 | 2019-07-26 | Soitec | Procede de transfert d'une couche mince sur un substrat support presentant des coefficients de dilatation thermique differents |
| EP3989272A1 (en) * | 2017-07-14 | 2022-04-27 | Sunedison Semiconductor Limited | Method of manufacture of a semiconductor on insulator structure |
| JP2019151896A (ja) * | 2018-03-05 | 2019-09-12 | 日本特殊陶業株式会社 | ＳｉＣ部材及びこれからなる基板保持部材並びにこれらの製造方法 |
| FR3079660B1 (fr) * | 2018-03-29 | 2020-04-17 | Soitec | Procede de transfert d'une couche |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2767604B1 (fr) * | 1997-08-19 | 2000-12-01 | Commissariat Energie Atomique | Procede de traitement pour le collage moleculaire et le decollage de deux structures |
| US6326279B1 (en) * | 1999-03-26 | 2001-12-04 | Canon Kabushiki Kaisha | Process for producing semiconductor article |
| JP2000353797A (ja) * | 1999-06-11 | 2000-12-19 | Mitsubishi Electric Corp | 半導体ウエハおよびその製造方法 |
| FR2817395B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
| FR2823599B1 (fr) * | 2001-04-13 | 2004-12-17 | Commissariat Energie Atomique | Substrat demomtable a tenue mecanique controlee et procede de realisation |
| FR2823596B1 (fr) * | 2001-04-13 | 2004-08-20 | Commissariat Energie Atomique | Substrat ou structure demontable et procede de realisation |
| FR2835095B1 (fr) * | 2002-01-22 | 2005-03-18 | Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique | |
| FR2857983B1 (fr) | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| FR2857982B1 (fr) | 2003-07-24 | 2007-05-18 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| FR2858461B1 (fr) * | 2003-07-30 | 2005-11-04 | Soitec Silicon On Insulator | Realisation d'une structure comprenant une couche protegeant contre des traitements chimiques |
| FR2860249B1 (fr) | 2003-09-30 | 2005-12-09 | Michel Bruel | Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium |
| FR2865574B1 (fr) | 2004-01-26 | 2006-04-07 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat demontable |
| JP2005005723A (ja) * | 2004-06-25 | 2005-01-06 | Hitachi Cable Ltd | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ |
| JP2008537341A (ja) * | 2005-04-13 | 2008-09-11 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 自立（Ａｌ，Ｉｎ，Ｇａ）Ｎウェーハ製作のためのウェーハ分離技術 |
-
2008
- 2008-01-21 FR FR0850362A patent/FR2926672B1/fr active Active
-
2009
- 2009-01-06 JP JP2010543450A patent/JP5005097B2/ja active Active
- 2009-01-06 EP EP09704183A patent/EP2232546B1/en active Active
- 2009-01-06 AT AT09704183T patent/ATE522930T1/de not_active IP Right Cessation
- 2009-01-06 US US12/663,696 patent/US8153500B2/en active Active
- 2009-01-06 WO PCT/EP2009/050086 patent/WO2009092624A1/en active Application Filing
- 2009-01-06 CN CN2009801025906A patent/CN101925995B/zh active Active
- 2009-01-06 KR KR1020107015994A patent/KR101568890B1/ko active IP Right Grant
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011510507A5 (ja) | ||
| JP5005097B2 (ja) | 複合構造上でエピタキシーによって成長する層の製造方法 | |
| JP2013138248A5 (ja) | ||
| TW554452B (en) | Method for making a substrate in particular for optics, electronics or optoelectronics and resulting substrate | |
| KR101272675B1 (ko) | 저온 본딩 공정 | |
| EP2002474B1 (fr) | Procede de detachement d'un film mince par fusion de precipites | |
| EP1938362B1 (fr) | Procede de fabrication d'un element en couches minces | |
| JP2019524615A5 (ja) | ||
| EP2264742B1 (fr) | Procédé de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique différent de celui de la couche mince | |
| JP2008288578A5 (ja) | ||
| KR102047864B1 (ko) | 단결정 재료 사용의 개선된 효율을 갖는 유사 기판 | |
| TW201218312A (en) | Semiconductor on glass substrate with stiffening layer and process of making the same | |
| JP2009117533A (ja) | 炭化珪素基板の製造方法 | |
| JP2012509581A5 (ja) | ||
| JP2009504392A (ja) | 支持体上に薄膜を転写する方法 | |
| EP2608252B1 (fr) | Méthode de fabrication d'une structure souple par transfert de couches et stucture correspondante | |
| JP2017538288A5 (ja) | ||
| FR2938120A1 (fr) | Procede de formation d'une couche monocristalline dans le domaine micro-electronique | |
| JP2010153823A5 (ja) | ||
| JP2006140480A (ja) | 半導体基板及びその製造方法 | |
| KR20100103617A (ko) | 안정한 산화물 접착층을 가지는 합성구조를 제작하는 방법 | |
| CN102543678A (zh) | 用于使基片裂开的工艺 | |
| FR2896493A1 (fr) | Procede d'elaboration d'un support pour la croissance de nanostructures allongees localisees | |
| JP2010103514A5 (ja) | ||
| FR2975222A1 (fr) | Procede de fabrication d'un substrat semiconducteur |