FR2975222A1 - Procede de fabrication d'un substrat semiconducteur - Google Patents
Procede de fabrication d'un substrat semiconducteur Download PDFInfo
- Publication number
- FR2975222A1 FR2975222A1 FR1154037A FR1154037A FR2975222A1 FR 2975222 A1 FR2975222 A1 FR 2975222A1 FR 1154037 A FR1154037 A FR 1154037A FR 1154037 A FR1154037 A FR 1154037A FR 2975222 A1 FR2975222 A1 FR 2975222A1
- Authority
- FR
- France
- Prior art keywords
- layer
- substrate
- seed
- handling
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
La présente invention concerne un procédé de fabrication d'un substrat semiconducteur comprenant les étapes consistant à fournir une couche support de germe (2) et une couche support de manipulation (6) ; former une couche de semiconducteur (3), comprenant en particulier un matériau semiconducteur III/V, au-dessus de la couche support de germe (2), dans lequel l'au moins une couche de semiconducteur (3) est dans un état contraint ; former une couche de liaison (4) au-dessus de l'au moins une couche de semiconducteur (3) ; former une couche de liaison (7) au-dessus de la couche support de manipulation (6) ; et lier un substrat de germe (1) ainsi obtenu à un substrat de manipulation (5) ainsi obtenu afin d'obtenir un composé de manipulation de donneur (8), produisant une liaison directe entre la couche de liaison (4) du substrat de germe (1) et la couche de liaison (7) du substrat de manipulation (5), dans lequel au moins une couche parmi la couche de liaison (4) du substrat de germe (1) et la couche de liaison (7) du substrat de manipulation (5) comprend du nitrure de silicium.
Description
t Procédé de Fabrication d'un Substrat Semiconducteur
La présente invention concerne un procédé de fabrication d'un substrat semiconducteur.
Des substrats semiconducteurs complexes peuvent être fabriqués en combinant deux couches ou plus. Une catégorie de tels substrats conçus est constituée par des substrats du type semiconducteur sur isolant, dans lesquels une couche de semiconducteur supérieure est liée à une couche support mécanique avec une couche diélectrique intermédiaire. On peut utiliser pour la couche de semiconducteur supérieure un matériau semiconducteur III/V tel que de l'InGaN (nitrure d'indium et de gallium). Dans ce cas, on utilise du saphir comme matériau pour le support mécanique. De tels substrats semiconducteurs sont utilisés dans le domaine de l'électronique, de la micro-électronique, de l'optoélectronique ou le domaine photovoltaïque.
Pour fabriquer ces substrats semiconducteurs, par exemple des substrats en InGaNOS (couche de nitrure d'indium et de gallium liée à un support mécanique en saphir), on forme souvent une couche de semiconducteur d'un substrat de germe par hétéroépitaxie sur une couche de germe ayant un espacement de réseau atomique différent. Ceci produit une contrainte présente dans la couche de semiconducteur. Ainsi, dans la technique, des couches conformes telles que des couches de faible viscosité ont été disposées entre la couche de semiconducteur hétéroépitaxiale et un substrat de manipulation auquel est transféré une partie de la couche de semiconducteur, pour libérer des contraintes par traitement thermique.
Pour le transfert vers le substrat de manipulation, la technique dite « Smart CutTM » est souvent utilisée, dans laquelle une partie du substrat de germe est transférée sur le substrat de manipulation. Dans ce but, un plan affaibli prédéterminé est formé à une profondeur prédéterminée délimitant la couche à transférer dans le substrat de germe en implantant des espèces ioniques telles que de l'hydrogène et/ou de l'hélium. Après avoir lié le substrat de germe au substrat de manipulation en utilisant généralement deux couches de liaison comprenant de l'oxyde de silicium, le reste du substrat de germe est détaché sous traitement thermique, par division au niveau du plan affaibli prédéterminé.
Un inconvénient des processus de fabrication connus est que le transfert des couches de semiconducteur est souvent incomplet et/ou que des défauts tels que des fissures se forment dans les couches de semiconducteur transférées. La gamme de dimension des défauts s'étend habituellement de 0,1 gm à quelques millimètres. Les défauts peuvent inclure des zones non transférées (à l'échelle macroscopique et/ou microscopique), en particulier sur toute l'épaisseur des couches de semiconducteur transférées, une rugosité et/ou une non uniformité des couches de semiconducteur transférées. En conséquence, des parties significatives de la couche de semiconducteur transférée ne peuvent pas être utilisées pour un autre traitement, en d'autres termes, les défauts conduisent à une perte de rendement.
En raison de la contrainte dans la couche d'InGaN, les défauts tels que les fissures 10 s'étendent jusqu'à la couche d'InGaN elle-même et/ou à une couche de GaN supplémentaire qui est souvent prévue sous forme de couche de germe au-dessous de la couche d'InGaN.
Pour résoudre ce problème, plusieurs approches ont été proposées ayant principalement pour but d'améliorer chacune des étapes de traitement, par exemple le 15 nettoyage, le polissage, etc. De plus, on peut diminuer l'épaisseur de la couche de semiconducteur transférée pour empêcher l'apparition de fissures dans la structure de la couche d'InGaN transférée, par exemple en diminuant de 120 keV à 80 keV l'énergie de l'implantation ionique lors de la formation du plan affaibli prédéterminé. Toutefois, de cette manière le nombre de défauts peut quand même augmenter si le plan affaibli prédéterminé se 20 rapproche de l'interface entre les couches GaN - InGaN. De plus, pour éviter un gauchissement de la couche d'InGaN pendant une étape de relaxation ultérieure, une épaisseur contrôlée de la couche d'InGaN est requise.
Considérant ce qui précède, un objectif de la présente invention est de fournir un 25 procédé amélioré pour la fabrication d'un substrat semiconducteur diminuant le nombre de défauts dans une couche de semiconducteur transférée.
Cet objectif est atteint avec un procédé selon la revendication 1.
30 En conséquence, le procédé de fabrication d'un substrat semiconducteur comprend les étapes consistant à : fournir une couche support de germe et une couche support de manipulation, former une couche de semiconducteur, comprenant en particulier un matériau semiconducteur III/V, au-dessus de la couche support de germe, dans lequel la couche de semiconducteur est dans un état contraint, former une couche de liaison au-dessus de la couche de semiconducteur,
former une couche de liaison au-dessus de la couche support de manipulation, et
lier un substrat de germe ainsi obtenu à un substrat de manipulation ainsi obtenu afin 10 d'obtenir un composé de manipulation de donneur, produisant une liaison directe entre la couche de liaison du substrat de germe et la couche de liaison du substrat de manipulation,
dans lequel une couche parmi la couche de liaison du substrat de germe et la couche de liaison du substrat de manipulation comprend du nitrure de silicium. 15 Les inventeurs de la présente demande ont découvert que l'utilisation d'une couche de liaison comprenant du nitrure de silicium augmentait l'énergie de liaison entre les deux couches de liaison par rapport à l'énergie de liaison entre deux couches de liaison comprenant seulement des couches d'oxyde de silicium, comme cela est utilisé dans l'état de l'art. De cette 20 manière, en particulier l'énergie de liaison peut être accrue par rapport à l'énergie de l'interface de division et les défauts dans la couche de semiconducteur transférée peuvent être diminués.
Le procédé inventé peut être utilisé en particulier pour fabriquer un semiconducteur sur isolant, dans lequel une couche de semiconducteur est liée sur une couche support avec une 25 couche d'isolation intermédiaire.
Tel qu'il est ici utilisé, le terme « substrat » se réfère à une structure stratifiée comprenant une ou plusieurs couches ou films.
30 En particulier, le terme « substrat de germe » se réfère à une couche stratifiée comprenant une ou plusieurs couches ou films au-dessus d'une couche support de germe. En conséquence, le terme « substrat de manipulation » se réfère à une structure stratifiée comprenant une ou plusieurs couches ou films au-dessus d'une couche support de manipulation. 4 Le terme « liaison directe » se réfère à une liaison basée sur l'adhérence moléculaire et doit en particulier se distinguer d'une liaison utilisant un adhésif. En d'autres termes, la couche de liaison du substrat de germe et la couche de liaison du substrat de manipulation adhèrent l'une à l'autre grâce à l'adhérence moléculaire.
Ainsi, on peut obtenir le composé de manipulation de donneur par une liaison directe entre la couche de liaison du substrat de germe et la couche de liaison du substrat de manipulation.
La couche de semiconducteur dans un état contraint signifie que le paramètre de réseau du matériau est différent de son paramètre de réseau nominal, compte tenu de l'incertitude de mesure. Cette contrainte peut être une contrainte en tension ou une contrainte en compression.
Les étapes du procédé mentionné ci-dessus peuvent être exécutées en particulier dans cet ordre. En d'autres termes, les étapes du procédé peuvent être exécutées à la suite.
Selon une réalisation avantageuse, l'autre couche parmi la couche de liaison du substrat 20 de germe et de la couche de liaison du substrat de manipulation peut comprendre de l'oxyde de silicium. En d'autres termes, une liaison directe peut être réalisée entre une couche de liaison comprenant du nitrure de silicium et une couche de liaison comprenant de l'oxyde de silicium. De cette manière, l'énergie de liaison entre les deux couches de liaison peut être avantageusement accrue. 25 En particulier, la couche de liaison du substrat de germe peut comprendre du nitrure de silicium ou en être constituée et la couche de liaison du substrat de manipulation peut comprendre du dioxyde de silicium ou en être constituée ou la couche de liaison du substrat de manipulation peut comprendre du nitrure de silicium ou en être constituée et la couche de 30 liaison du substrat de germe peut comprendre du dioxyde de silicium ou en être constituée.
Si la couche de liaison du substrat de manipulation comprend de nitrure de silicium ou en est constituée, son épaisseur peut être réduite. Ceci peut améliorer la relaxation par rapport au cas de la réalisation avec du nitrure de silicium sur le substrat de germe. 15 20 25 30 La couche de semiconducteur peut comprendre un matériau semiconducteur IIIN ou en être constituée, en particulier un matériau III-N (nitrure), par exemple un nitrure binaire, quaternaire ou ternaire. La couche de semiconducteur peut comprendre par exemple du nitrure 5 d'indium et de gallium (InGaN) et/ou du nitrure de gallium (GaN) et/ou du nitrure d'aluminium et de gallium (AGaN) ou en être constituée.
La couche de semiconducteur peut être déposée ou formée par épitaxie, en particulier par épitaxie pseudomorphique, sur une couche de germe formée au-dessus de la couche 10 support de germe.
Puisque la couche de germe formée entre la couche support de germe et la couche de semiconducteur peut avoir un espacement de réseau atomique ne correspondant pas à l'espacement de réseau atomique du semiconducteur, la couche de semiconducteur peut être 15 dans un état contraint.
La couche de semiconducteur peut comprendre en particulier du nitrure d'indium et de gallium (InGaN) ou en être constituée et/ou la couche de germe peut comprendre du nitrure de gallium (GaN) ou en être constituée.
La couche support de manipulation peut comprendre en particulier du saphir et/ou du verre et/ou du quartz et/ou du silicium (Si) ou en être constituée. La couche support de germe, pour la croissance des matériaux semiconducteurs III-V peut comprendre en particulier du saphir ou du Si ou en être constituée.
La couche de liaison comprenant du nitrure de silicium peut comprendre un matériau en SiN, par exemple Si3N4 et/ou SixHy:H ou en être constituée et/ou la couche de liaison comprenant de l'oxyde de silicium peut comprendre du BPSG et/ou de un oxyde de PECVD ou en être constituée.
SixNyHz par exemple, est un matériau de SiN pouvant être utilisé pour la couche de liaison comprenant du nitrure de silicium. II est formé par PECVD à une température relativement basse. Ce matériau particulier n'est pas stoechiométrique et n'est pas homogène et il peut convenir en particulier en tant que couche de liaison grâce à sa faible densité. II peut fournir un moyen pour incorporer dans son épaisseur le sous-produit de la liaison (molécules de gaz, d'eau, ...) et empêcher leur accumulation à l'interface de liaison sous forme de cloques.
La couche de liaison du substrat de germe peut comprendre du nitrure de silicium et une couche conforme telle qu'une couche de faible viscosité, par exemple comprenant du BPSG, peut être formée entre la couche de semiconducteur et la couche de liaison du substrat de germe. La couche telle que la couche de faible viscosité peut être utilisée pour la relaxation de la couche de semiconducteur contrainte. À titre de variante, la couche de liaison du substrat de manipulation peut comprendre du nitrure de silicium et une couche conforme telle qu'une couche de faible viscosité, par exemple comprenant du BPSG, peut être formée entre la couche support de manipulation et la couche de liaison du substrat de manipulation. La couche telle que la couche de faible viscosité peut être utilisée de façon similaire pour la relaxation de la couche de semiconducteur contrainte. À titre de variante ou de plus, la couche de liaison comprenant de l'oxyde de silicium, en particulier du BPSG ou en étant constituée, peut être utilisée pour relaxer la couche de semiconducteur contrainte.
La couche de liaison comprenant du nitrure de silicium peut être formée par dépôt chimique en phase vapeur assisté par plasma (PECVD) ou par un dépôt chimique en phase vapeur à faible pression (LPCVD). Une couche formée par dépôt chimique en phase vapeur reproduit la topologie de la surface de la couche sur laquelle la couche est formée.
La couche de liaison comprenant du nitrure de silicium peut être formée par dépôt chimique en phase vapeur assisté par plasma (PECVD) en utilisant les précurseurs SiH4 et NH3.
Selon une réalisation avantageuse, le procédé peut comprendre en outre la densification de la couche de liaison du substrat de germe et/ou de la couche de liaison du substrat de manipulation, en particulier dans lequel l'étape de densification comprend un traitement thermique. On a découvert en particulier que si les couches de liaison ne sont pas densifiées, de petites bulles de gaz peuvent se former et peuvent s'accumuler à l'interface de liaison entre les deux couches. En conséquence, un décollage de la liaison peut se produire avant la division au niveau du plan affaibli prédéterminé.
La couche de liaison comprenant du nitrure de silicium et/ou la couche conforme telle qu'une couche de BPSG, peut ainsi faire l'objet d'un traitement thermique avant l'étape de liaison. De cette manière, on peut obtenir un dégazage de ces couches.
L'étape de densification peut être réalisée à une température supérieure à la température utilisée lors de la formation de la couche de liaison du substrat de germe et/ou de la couche de liaison du substrat de manipulation. De cette manière, le gaz contenu dans la couche de liaison du substrat de germe et/ou la couche de liaison du substrat de germe et/ou la couche de liaison du substrat de manipulation pendant et après formation peut être désorbée.
Également préférée, l'étape de densification peut être réalisée à une température supérieure à une quelconque température utilisée dans les étapes suivantes du traitement. De cette manière, la description de la couche de liaison du substrat de germe et/ou de la couche de liaison du substrat de manipulation peut être optimisée.
L'étape de densification peut être réalisée en particulier à une température supérieure à 800°C. En particulier, lors d'une relaxation ultérieure de la couche de semiconducteur, les couches de liaison peuvent être soumises à un traitement à 800°C.
En particulier, la densification de la couche de liaison comprenant un nitrure peut être réalisée en utilisant de l'azote et/ou la densification de la couche de liaison comprenant un oxyde peut être réalisée en utilisant de l'oxygène.
Selon un mode de réalisation préféré, la couche support de manipulation peut comprendre du saphir ou en être constituée et le procédé peut comprendre en outre la formation d'une couche d'absorption, en particulier en nitrure de silicium, entre la couche support de manipulation et la couche de liaison du substrat de manipulation constitué en particulier de dioxyde de silicium. De cette manière, la couche support de manipulation peut être avantageusement supprimée par une technique de décollement laser lors des étapes de traitement ultérieures. En particulier, la couche d'absorption peut être formée de façon à 8 absorber la lumière laser utilisée pour le décollement laser de la couche support de manipulation.
La couche d'absorption comprenant en particulier un nitrure entre la couche support de manipulation et la couche de liaison peut comprendre en particulier du nitrure de silicium ou en être constituée. Entre la couche d'absorption et la couche support de manipulation, une couche comprenant un oxyde en particulier comprenant de l'oxyde de silicium ou en étant constituée, peut de plus être formée.
Selon une réalisation avantageuse, le procédé peut comprendre en outre un traitement en particulier un polissage de la couche de liaison du substrat de germe de façon que sa rugosité de surface soit inférieure à 5 Angstrôms (Â), en particulier inférieure ou égale à environ 2 Â et/ou un traitement en particulier un polissage du substrat de manipulation de façon que sa rugosité de surface soit inférieure à 5 Â, en particulier inférieure ou égale à environ 2 Â avant l'étape de liaison. De cette manière, la liaison directe entre les deux couches de liaison peut être améliorée. La couche de liaison du substrat de germe et/ou de la couche de liaison du substrat de manipulation peut être traitée en particulier de façon que leur rugosité soit inférieure ou égale à 2 Â avant l'étape de liaison.
Selon un mode de réalisation préféré, le procédé peut comprendre en outre la formation d'un plan affaibli prédéterminé à une profondeur h dans le substrat de germe.
Le plan affaibli peut être formé en particulier dans la couche de germe sur laquelle est formée la couche de semiconducteur par épitaxie.
La formation du plan affaibli prédéterminé peut comprendre une étape d'implantation ionique. La profondeur h du plan affaibli prédéterminé peut être déterminée par l'énergie des espèces ioniques implantées. Les espèces ioniques implantées pour former le plan affaibli prédéterminé peuvent être de l'hydrogène ou peuvent en comprendre. Elles peuvent également être des ions de gaz rares (hélium, argon, etc.) ou en comprendre.
Ainsi, les espèces ioniques peuvent être implantées à travers la couche de semiconducteur de manière à former un plan affaibli à une profondeur h dans le substrat de germe.
L'étape de formation d'un plan affaibli prédéterminé peut être exécutée en particulier après l'étape de formation de l'au moins une couche de liaison comprenant du nitrure de silicium, en particulier après l'étape de densification. Sinon, les températures utilisées pour former et/ou densifier la couche de liaison peuvent induire la formation de bulles dans le plan affaibli prédéterminé, ce qui aurait une influence négative sur la qualité de la division.
Également préféré, le procédé peut comprendre la séparation du reste du substrat de germe par rapport au composé de manipulation de donneur, dans lequel la séparation s'effectue sur le plan affaibli prédéterminé, de manière à former une couche de semiconducteur transférée au-dessus du substrat de manipulation. En d'autres termes, au moins une partie de la couche de semiconducteur peut être transférée du substrat de germe sur le substrat de manipulation.
En particulier, le procédé inventé peut comprendre en outre un recuit du composé de manipulation de donneur. Le recuit peut renforcer la liaison directe entre les deux couches de liaison et peut conduire finalement à la séparation sur le plan affaibli prédéterminé.
Si le plan affaibli prédéterminé est formé à l'intérieur de la couche de germe du substrat de germe en séparant le reste du substrat de germe du composé de manipulation de donneur, une couche de germe transférée peut être formée. En d'autres termes, au moins une partie de la couche de germe sur laquelle a été formée la couche de semiconducteur peut être transférée du substrat de germe sur le substrat de manipulation.
Ainsi, au moins une partie de la couche de germe peut être transférée vers le substrat de manipulation, formant ainsi une couche de germe transférée au-dessus de la couche de semiconducteur transférée.
Avant la liaison du substrat de germe au substrat de manipulation, le substrat de manipulation et/ou le substrat de germe, en particulier les couches de liaison du substrat de manipulation et/ou du substrat de germe, peuvent être préparés pour effectuer une liaison, en particulier par nettoyage ou de quelconques autres traitements de surface.
Le procédé peut avantageusement comprendre en outre la formation de tranches dans la couche de semiconducteur transférée, de façon à obtenir en particulier une structure en forme d'îlot dans la couche de semiconducteur transférée. Les tranches peuvent également s'étendre dans la couche de liaison du substrat de germe et/ou la couche de liaison du substrat de manipulation.
Les tranches peuvent être formées au moins partiellement dans une couche conforme telle qu'une couche de faible viscosité formée entre la couche de semiconducteur transférée et la couche support de manipulation. La couche de faible viscosité peut comprendre en particulier du BPSG (verre au borophosphosilicate) ou en être constituée.
Le procédé peut comprendre en outre une relaxation au moins partielle de la couche de semiconducteur transférée par un traitement thermique, dans lequel en particulier l'une des couches de liaison comprend une couche de BPSG). Une couche de germe transférée peut être utilisée comme élément de rigidification pour relaxer au moins partiellement la couche de semiconducteur transférée.
La couche de semiconducteur transférée au-dessus du substrat de manipulation, en particulier au-dessus de la couche support de manipulation, peut être ensuite liée à un substrat cible. Le substrat cible peut comprendre une ou plusieurs couches ou films au-dessus d'une couche support cible. Le substrat cible peut également correspondre à la couche support cible.
La couche support cible peut comprendre en particulier du saphir et/ou du verre et/ou du quartz ou en être constituée.
Le procédé peut comprendre en particulier la formation d'une couche d'oxyde, en particulier une couche d'oxyde de silicium, au-dessus de la couche de semiconducteur transférée et/ou dans les tranches et la fixation, en particulier par liaison directe, de la couche d'oxyde au substrat cible. De cette manière, on peut obtenir un transfert de la couche de semiconducteur transférée sur un substrat cible.
Le procédé peut comprendre en outre le détachement de la couche support de manipulation, en particulier par décollement laser. De cette manière, on peut obtenir une structure stratifiée intermédiaire, dans laquelle la structure stratifiée intermédiaire comprend au moins le substrat cible et la couche de semiconducteur transférée avec la couche d'oxyde, en particulier la couche d'oxyde de silicium formé entre les deux.
Le procédé peut comprendre en outre le traitement de la structure stratifiée intermédiaire par un polissage chimico-mécanique et/ou par gravure de façon que les couches agencées au-dessus et/ou entre la couche de semiconducteur transférée, en particulier entre différentes zones ou îlots de la couche de semiconducteur transférée en forme d'îlot, soient supprimées, de façon à obtenir une structure stratifiée finale comprenant le substrat cible, la couche d'oxyde formé au-dessus du substrat cible et la couche de semiconducteur transférée, en particulier la couche de semiconducteur transférée en forme d'îlot formée au-dessus de la couche d'oxyde. De cette manière, on peut obtenir le substrat semiconducteur final, en particulier le substrat semiconducteur ou isolant final.
L'invention fournit en outre un composé de manipulation de donneur comprenant : un substrat de germe et un substrat de manipulation,
dans lequel le substrat de germe comprend 20 une couche support de germe,
une couche de semiconducteur, comprenant en particulier un matériau semiconducteur III/V au-dessus de la couche support de germe, dans lequel la couche de semiconducteur est dans un état contraint, et 25 une première couche de liaison,
dans lequel un plan affaibli est formé dans le substrat de germe, et 30 dans lequel le substrat de manipulation comprend
une couche support de manipulation, et
une deuxième couche de liaison, 12 dans lequel une liaison directe est formée entre la première couche de liaison et la deuxième couche de liaison et dans lequel une couche parmi la première et la deuxième couche de liaison comprend du nitrure de silicium.
Le composé de manipulation de donneur peut être formé en particulier en utilisant un procédé tel que décrit ci-dessus. La couche de semiconducteur, la première couche de liaison et la deuxième couche de liaison peuvent comprendre avantageusement une ou plusieurs des caractéristiques décrites ci-dessus.
En particulier, la première couche de liaison ou la deuxième couche de liaison peuvent comprendre de l'oxyde de silicium ou en être constituées.
L'invention fournit en outre une structure stratifiée comprenant : une couche support de manipulation, et une couche de matériau contraint,
20 dans lequel la couche de matériau contraint est liée à la couche support de manipulation par l'intermédiaire d'une première couche de liaison comprenant du nitrure de silicium et une deuxième couche de liaison comprenant de l'oxyde de silicium.
La couche stratifiée peut être formée en particulier en utilisant un procédé tel que 25 présenté ci-dessus. La couche support de manipulation, la première couche de liaison et la deuxième couche de liaison peuvent comprendre avantageusement une ou plusieurs des caractéristiques décrites ci-dessus.
La couche de matériau contraint peut correspondre en particulier à une couche de 30 semiconducteur dans un état contraint. La couche de semiconducteur peut comprendre une ou plusieurs des caractéristiques décrites ci-dessus. La couche de matériau contraint peut correspondre en particulier à la couche de semiconducteur transférée décrite ci-dessus. 10 15 25 13 Selon un mode de réalisation préféré, des tranches peuvent être formées dans la couche de matériau contraint et/ou dans la première couche de liaison et/ou dans la deuxième couche de liaison.
La structure stratifiée peut comprendre en outre une couche d'absorption, en particulier à partir de nitrure de silicium, formée entre la couche support de manipulation et les première et deuxième couches de liaison. La couche d'absorption peut être utilisée pour une technique de décollement laser de la couche support de manipulation comme décrit ci-dessus. La couche d'absorption peut comprendre une ou plusieurs des caractéristiques décrites ci-dessus.
Des modes de réalisation avantageux vont être décrits en combinaison avec les figures annexées.
Les figures la à 1c illustrent différentes étapes d'un exemple de procédé de fabrication 15 d'un substrat semiconducteur selon l'invention ;
les figures 2a à 2d illustrent un substrat de germe à différentes étapes d'un exemple de procédé de fabrication d'un substrat semiconducteur selon l'invention ;
20 les figures 3a à 3c illustrent un substrat de manipulation à différentes étapes d'un exemple de procédé de fabrication d'un substrat semiconducteur selon l'invention ;
la figure 4 illustre un exemple de composé de manipulation de donneur selon l'invention ; la figure 5 illustre un exemple de substrat de germe et un autre exemple de substrat de manipulation selon l'invention ;
la figure 6 illustre un autre exemple de substrat de germe et de substrat de manipulation 30 selon l'invention ;
la figure 7 illustre un autre exemple de substrat de germe de et substrat de manipulation selon l'invention ; la figure 8 illustre des exemples de structure stratifiée après détachement du reste du substrat de germe selon l'invention ;
les figures 9a et 9b illustrent d'autres exemples d'étape de processus pour fabriquer un 5 substrat semiconducteur selon l'invention ;
la figure 10 est un schéma illustrant l'énergie de liaison entre des exemples de couche de liaison selon l'invention par comparaison avec l'énergie de liaison entre des exemples de couche de liaison selon l'état de l'art. Sur les figures la à Io, des étapes de processus selon un exemple de procédé de fabrication d'un substrat semiconducteur sont représentées. Sur la figure 1 a, un substrat de germe 1 et un substrat de manipulation 5 sont représentés.
15 Le substrat de germe 1 comprend une couche support de germe 2 et une couche de semiconducteur 3 est formée au-dessus de la couche support de germe 2. Au-dessus de la couche de semiconducteur 3, est formée une couche de liaison 4.
Un plan affaibli prédéterminé à une profondeur h est formé dans la couche de 20 semiconducteur 3, illustré par une ligne en tirets sur la figure 1 a. Le plan affaibli prédéterminé est formé de préférence en utilisant un processus d'implantation ionique après formation de la couche de liaison 4.
Le substrat de manipulation 5 comprend une couche support de manipulation 6 et une 25 couche de liaison 7 formée au-dessus de la couche support de manipulation 6.
La couche support de germe 2 et/ou la couche support de manipulation 6 peuvent comprendre du silicium ou du saphir ou en être constituées. La couche de semiconducteur 3 peut comprendre en particulier un matériau semiconducteur III/V, tel que du nitrure d'indium et 30 de gallium (InGaN).
La couche de semiconducteur 3 peut être formée par épitaxie, en particulier par épitaxie pseudomorphique, sur une couche de germe (non représentée) formée au-dessus de la couche support de germe 2. La couche de germe formée entre la couche support de germe 2 10 15 et la couche de semiconducteur 3 peut avoir un espacement de réseau atomique ne correspondant pas à l'espacement de réseau atomique de la couche de semiconducteur 3 et en conséquence, la couche de semiconducteur 3 peut être dans un état contraint. La couche de germe peut être en GaN.
Une couche parmi la couche de liaison 4 du substrat de germe 1 et la couche de liaison 7 du substrat de manipulation 5 peut comprendre du nitrure de silicium. L'autre couche parmi la couche de liaison 4 du substrat de germe 1 et la couche de liaison 7 du substrat de manipulation 5 peut comprendre de l'oxyde de silicium, par exemple du BPSG.
Sur la figure 1 b, un composé de manipulation de donneur 8 est représenté, obtenu par liaison du substrat de germe 1 au substrat de manipulation 5 de façon à former une liaison directe entre la couche de liaison 4 du substrat de germe 1 et la couche de liaison 7 du substrat de manipulation 5.
Par trempage du composé de manipulation de donneur 8 en utilisant des températures prédéterminées, le reste du substrat de germe 1 peut être séparé du composé de manipulation de donneur 8, dans lequel la séparation s'effectue sur le plan affaibli prédéterminé.
20 De cette manière, on obtient une première couche stratifiée 9 et une deuxième couche stratifiée 11, comme représenté sur la figure 1 c, dans lequel la première structure stratifiée 9 comprend la couche support de manipulation 6, la couche de liaison 7 du substrat de manipulation 5, la couche de liaison 4 du substrat de germe 1 et une couche de semiconducteur transférée 10 qui comprend au moins une partie de la couche de 25 semiconducteur 3.
La deuxième structure stratifiée 11 comprend la couche support de germe 2 et ce qui est possible, le reste 12 de la couche de semiconducteur 3.
30 Sur les figures 2a à 2d, un substrat de germe à différentes étapes d'un exemple de procédé de fabrication d'un substrat semiconducteur selon l'invention est représenté. 10 15 Premièrement, une couche support de germe 2 est prévue sur la figure 2b. L'exemple de couche support de germe 2 est ici constitué de saphir. Toutefois, des matériaux différents peuvent également être utilisés pour la couche support de germe 2, tel que du silicium.
Au-dessus de la couche support de germe 2, une couche de germe 3a est formée comprenant du GaN (nitrure de gallium). Dans cet exemple, la couche de germe 3a a une épaisseur de 3 µm. Au-dessus de la couche de germe 3a, une couche de semiconducteur 3 est formée, comprenant du nitrure d'indium et de gallium, par épitaxie. Dans cet exemple, la couche de semiconducteur 3 a une épaisseur de 150 nm. Cette structure est illustrée sur la figure 2b.
En raison des espacements du réseau atomique qui ne correspondent pas entre la couche de germe 3a et la couche de semiconducteur 3, la couche de semiconducteur 3 est dans un état contraint.
Au-dessus de la couche de semiconducteur 3, une couche de liaison 4 comprenant du nitrure de silicium est formée. Dans cet exemple, la couche de liaison 4 est constituée de nitrure de silicium et a une épaisseur de 550 nm. La couche de liaison 4 selon cet exemple est en nitrure de SixHyNz, formée en utilisant un procédé de PECVD. Toutefois, la couche de liaison 4 peut également être formée en utilisant un procédé de LPCVD.
L'exemple de substrat de germe 1 obtenu en conséquence est représenté à la figure 2c.
La couche de liaison 4 du substrat de germe 1 est densifiée en utilisant de l'azote, selon cet exemple, pendant une heure à une température de 850°C. L'étape de densification peut être réalisée en particulier à une température supérieure à la température de formation de la couche de liaison 4 en utilisant la technique de PECVD et au-dessus de la température utilisée dans l'une quelconque des étapes de traitement suivantes.
Des ions d'hydrogène sont ensuite implantés à une profondeur prédéterminée h dans la couche de germe 3a à travers la couche de liaison 4 et la couche de semiconducteur 3, pour former un plan affaibli prédéterminé 13. Dans cet exemple, la profondeur h est mesurée dans la direction de l'implantation ionique, à partir de la surface de la couche de liaison 4 du substrat de germe.
Par exemple, l'énergie de l'étape d'implantation ionique peut être supérieure à 160 keV avec une dose supérieure à 1,3 x 1017 cm 2, pour une température de division approximativement de 400°C. L'énergie de l'étape d'implantation ionique dépend en particulier de l'épaisseur désirée de la couche de semiconducteur transférée.
Un substrat de germe 1 ayant un plan affaibli prédéterminé 13 à une profondeur prédéterminée h dans la couche de germe 3a est représenté sur la figure 2d.
Pour préparer le substrat de germe 1 pour la liaison, un polissage chimico-mécanique peut être effectué. Une fraction de la couche de liaison 4 ayant trois fois l'épaisseur de l'amplitude entre crête et vallée (PV) de la topologie de surface de la couche sur laquelle a été formée la couche de liaison 4 peut être supprimée par polissage à partir de la couche de liaison 4.
Si par exemple l'amplitude entre crête et vallée de la topologie de la surface de la couche de nitrure d'indium et de gallium 3 est de 50 nm, l'amplitude entre crête et vallée de la couche de liaison 4 est au moins de 50 nm en raison du procédé de PECVD qui reproduit la topologie de la surface de la couche sur laquelle est formée la couche. Ainsi, en première approximation, 3 x 50 = 150 nm de la couche de liaison 4 doivent être polis, en particulier supprimés, pour aplanir la surface de la couche de liaison 4 pour qu'elle soit prête pour la liaison.
Après polissage, l'épaisseur de la couche de liaison 4 doit être au moins de 50 nm à 100 nm pour encapsuler la topologie de la couche de semiconducteur 3. Ainsi, selon cet exemple, l'épaisseur initiale de la couche de liaison 4 formée au-dessus de la couche de semiconducteur 3 doit être au moins de 150 + 100 = 250 nm.
Après formation du plan affaibli prédéterminé, selon cet exemple, 400 nm de la couche de liaison 4 peuvent être supprimés en utilisant un polissage chimico-mécanique. De cette manière, la couche de liaison 4 ayant une épaisseur restante de 150 nm peut être fournie avec une rugosité approximativement de 2 Â.
Sur les figures 3a à 3c, un substrat de manipulation à différentes étapes d'un exemple de procédé de fabrication d'un substrat semiconducteur selon l'invention est représenté.
Premièrement, une couche support de manipulation 6 constituée de saphir est représentée sur la figure 3a. D'autre part, la couche support de manipulation 6 peut, en variante, comprendre un matériau différent, tels que du silicium, du verre ou du quartz, ou en être constituée.
Une couche de dioxyde de silicium 14 ayant une épaisseur de 200 nm et une couche de nitrure de silicium 15 ayant une épaisseur de 200 nm sont déposées au-dessus de la couche support de manipulation 6. La couche en nitrure de silicium 15 joue le rôle de couche d'absorption. La couche de dioxyde de silicium enfouie 14 et la couche de nitrure de silicium enfouie 15 permettent également un décollement laser de la couche support de manipulation 6 sans endommager la couche support de manipulation 6 à une étape ultérieure du processus davantage décrit plus bas.
La figure 3b représente une telle couche support de manipulation 6 avec une couche 14 en SiO2 et une couche en nitrure de silicium 15.
La figure 3c représente un substrat de manipulation 5 dans lequel une couche de liaison 7 est formée au-dessus de la couche en nitrure de silicium 15. Dans ce cas, la couche de liaison 7 est constituée de verre au borophosphosilicate (BPSG) et a une épaisseur de 1 µm. La couche de liaison 7 peut comprendre 4,7 % de bore et 1,45 % de phosphore). À une étape ultérieure du processus, la couche de liaison 7 est densifiée en utilisant de l'oxygène, dans cet exemple à une température de 850°C pendant une heure. De cette manière, une couche densifiée de BPSG (BPSGd) peut être obtenue.
En variante, la couche de liaison 7 peut être formée d'un matériau différent, tel que du dioxyde de silicium.
La couche de liaison 7 est formée avantageusement d'un matériau ayant une faible viscosité, par exemple du BPSG dans ce cas, approprié à la relaxation du matériau contraint formant la couche de semiconducteur du substrat de germe, dans cet exemple la couche en InGaN 3 du substrat de germe 1.
À une étape ultérieure du processus, la couche de liaison 7 est polie en utilisant un polissage chimico-mécanique dans lequel approximativement 200 nm de la couche de liaison sont supprimés, de façon à obtenir une rugosité de la couche de liaison 7 approximativement de 2 À, permettant une liaison directe avec la couche de liaison 4 du substrat de germe 1.
Le substrat de manipulation 5 peut ensuite être lié au substrat de germe 1 comme 10 expliqué ci-dessus, de façon à obtenir un composé de manipulation de donneur.
Un exemple de composé de manipulation de donneur 8 selon l'invention est représenté sur la figure 4.
15 En particulier, le composé de manipulation de donneur 8 de la figure 4 comprend une couche support de manipulation 6, une couche en dioxyde de silicium 14, une couche en nitrure de silicium 15, une couche de liaison 7 comprenant de l'oxyde de silicium, une couche de liaison 4 comprenant du nitrure de silicium, une couche de semiconducteur 3, une couche de germe 3a avec un plan affaibli prédéterminé 13 formé à l'intérieur et une couche support de 20 germe 2. Ce composé de manipulation de donneur 8 est ensuite recuit dans un four en utilisant une ou plusieurs températures et/ou gradients de température prédéterminés. De cette manière, premièrement, l'énergie de liaison à l'interface entre la couche de liaison 4 et la couche de liaison 7 est accrue. Deuxièmement, à une température de division prédéterminée, une séparation se produit sur le plan affaibli prédéterminé 13, soit naturellement, soit en 25 ajoutant des forces mécaniques extérieures.
Une première couche stratifiée ainsi obtenue 19 comprenant une couche transférée 20, qui comprend la couche de semiconducteur 3 et une partie transférée 23 de la couche de germe 3a ainsi qu'une deuxième couche stratifiée 21 comprenant une couche de germe 30 restante 22, provenant de la couche de germe initiale 3a au-dessus de la couche support de germe 2, sont représentées sur la figure 8.
Dans l'exemple décrit ci-dessus, la couche de liaison comprenant du nitrure de silicium a été formée au-dessus de la couche de semiconducteur 3 du substrat de germe 1 et la couche 20 de liaison comprenant de l'oxyde de silicium a été formée au-dessus de la couche en nitrure de silicium 15 du substrat de manipulation 5.
Toutefois, des agencements différents des couches de liaison sont également 5 possibles.
Par exemple, la figure 5 représente une variante dans laquelle la couche de liaison 4 comprenant du nitrure de silicium est formée au-dessus d'une couche conforme telle qu'une couche de faible viscosité 17, comprenant en particulier de l'oxyde de silicium, en particulier du 10 BPSG. La couche de faible viscosité 17 est formée au-dessus de la couche de semiconducteur 3 avec une couche de dioxyde de silicium 16 formée entre les deux. Dans ce cas, l'épaisseur de la couche de liaison 4 et/ou de la couche de faible viscosité 17 et/ou de la couche de dioxyde de silicium 16 peut être choisie de façon que la profondeur prédéterminée h du plan affaibli prédéterminé puisse être obtenue par l'implantation ionique. 15 La couche de faible viscosité 17 peut être constituée de différentes sous-couches individuelles et elle peut comprendre au moins une sous-couche de matériau conforme (sous-couche de relaxation). Un matériau conforme est un matériau présentant une certain refusion (due par exemple à une certaine transition vitreuse) à une température supérieure à la 20 température de transition vitreuse atteinte par le traitement thermique. La refusion (flux de fusion) produit une relaxation de contrainte élastique de la couche de semiconducteur contrainte 3 sur laquelle est déposée la couche de faible viscosité, par exemple la couche (oxyde) enfouie mentionnée ci-dessus. Des matériaux conformes appropriés comportent du verre au borophosphosilicate (BPSG) ou du SiO2, un composé comprenant du B (BSG) ou du P 25 (PSG) par exemple. Par exemple, la température de transition vitreuse d'une couche de BPSG de faible viscosité contenant 4,5 % de bore (B) et 2 % de phosphore (P) est d'environ 800°C. La plupart des matériaux d'oxyde de faible viscosité ont une température de transition vitreuse voisine de 600°C à 700°C tandis que la température de transition vitreuse du matériau d'oxyde de haute viscosité est supérieure à 1000°C et de préférence, supérieure à 1200°C. 30 Le substrat de manipulation 5 correspond au substrat de manipulation 5 représenté sur la figure 3c.
Dans les exemples présentés sur les figures 1 à 4, la couche de liaison 7 du substrat de manipulation peut avoir, outre la liaison, la même fonction que la couche de faible viscosité 17 pour au moins partiellement relaxer la couche de semiconducteur 3, en particulier la couche de semiconducteur transférée qui est dans un état contraint.
Selon une autre alternative représentée sur la figure 6, la couche de liaison 7 du substrat de manipulation 5 peut comprendre du nitrure de silicium ou en être constituée. Dans ce cas, la couche de liaison 7 peut être formée au-dessus de la couche en nitrure de silicium 15 avec une couche d'oxyde de silicium 18, en particulier une couche de BPSG, formée entre les deux. Dans cet exemple, la couche de liaison 4 du substrat de germe 1 peut comprendre de l'oxyde de silicium. En particulier, la couche de liaison 4 peut être constituée de BPSG et peut être formée au-dessus du film semiconducteur 3 avec une couche de dioxyde de silicium 16 formée entre les deux. Dans ce cas, la couche de liaison 4 du substrat de germe 1, outre la liaison, et la couche 18 du substrat de manipulation peut avoir la même fonction que la couche de faible viscosité 17 décrite ci-dessus pour relaxer au moins partiellement la couche de semiconducteur 3, en particulier la couche de semiconducteur transférée, qui est dans un état contraint.
La couche d'oxyde de silicium 18 peut être polie avant de former la couche de liaison 7 20 en nitrure de silicium. En conséquence, la couche de liaison 7 a une rugosité appropriée à une liaison directe après sa formation.
Dans ce cas, l'épaisseur de la couche de liaison 7 peut être de 50 nm ou moins, en particulier de 20 nm ou moins. Puisque cette épaisseur est plus petite que l'épaisseur de la 25 couche de liaison 4 décrite ci-dessus en référence aux figures 2a à 2d, une influence négative de la couche de liaison comprenant du nitrure de silicium sur la relaxation du film semiconducteur 3, en particulier le film semiconducteur transféré, peut être réduite. De plus, la préparation de la surface de la couche de liaison 7 peut être plus rapide par rapport aux modes de réalisation décrits ci-dessus car elle n'a pour but que d'activer la surface et non un retrait 30 topologique de parties de la couche.
Selon une troisième alternative représentée sur la figure 7, la couche de liaison 7 du substrat de manipulation 5 peut comprendre du nitrure de silicium ou en être constituée et être formée directement au-dessus, en particulier sur, la couche support de manipulation 6. Le substrat de germe 1 selon cet exemple peut correspondre au substrat de germe 1 décrit en ce qui concerne la figure 6. Dans ce cas, l'épaisseur de la couche de liaison 4 comprenant le BPSG peut être choisie de façon à permettre une relaxation de la couche de semiconducteur tout en obtenant une profondeur d'implantation suffisante pour former le plan affaibli prédéterminé 13.
En utilisant une couche de liaison comprenant du nitrure de silicium pour le substrat de manipulation ou le substrat de germe, l'énergie de liaison entre les couches de liaison peut être améliorée par comparaison avec l'énergie de liaison entre deux couches de liaison comprenant de l'oxyde de silicium, comme utilisé dans les procédés de l'art antérieur. En particulier, on peut augmenter l'énergie de liaison par rapport à l'énergie d'interface de division, produisant un nombre réduit de défauts dans la couche de semiconducteur transférée.
La figure 10 est un schéma illustrant l'énergie de liaison entre des exemples de couche de liaison selon l'invention, à savoir une couche en nitrure de silicium et une couche en BPSGd (colonne de droite) par rapport à l'énergie de liaison entre des exemples de couche de liaison selon l'état de l'art, à savoir deux couches en BPSGd (colonne de gauche). Cette étude de liaison particulière a été effectuée sans aucune étape d'implantation, ayant uniquement pour but de mesurer les énergies de liaison de diverses configurations. Comme on peut le voir d'après le schéma, l'énergie de liaison peut être accrue de manière significative en utilisant une couche en nitrure de silicium et une couche en BPSGd comme couche de liaison.
Le schéma illustre particulièrement l'énergie de liaison pour deux traitements différents après liaison à 600°C et à 800°C. Dans les deux cas, l'énergie de liaison entre une couche en nitrure de silicium et une couche en BPSGd est supérieure à celle entre deux couches en BPSGd. Avec un traitement à 800°C, l'énergie de liaison entre la couche en nitrure de silicium et la couche en BPSGd peut même être encore accrue.
Après l'étape de séparation ou de division, une première structure stratifiée 19 et une deuxième structure stratifiée 21, comme représenté sur la figure 8, sont obtenues. Le procédé de transfert de la couche de semiconducteur 3 sur la première couche stratifiée 19 est habituellement appelé processus « SmartCutTM » Par rapport aux procédés de l'art antérieur, le procédé inventé décrit peut diminuer le nombre de fissures et de régions non transférées.
La couche de germe transférée 23 peut ensuite être supprimée et des tranches 24 peuvent être formées dans la couche de semiconducteur transférée 3, la couche de liaison 4 et au moins partiellement dans la couche de liaison 7. Une telle structure est représentée sur la figure 9a. De cette manière, une couche de semiconducteur transférée en forme d'îlot peut être formée.
La relaxation de la couche de semiconducteur transférée en forme d'îlot peut ensuite être effectuée comme décrit dans la demande de brevet européen EP 2 151 852. En particulier, la relaxation peut comprendre une séquence de traitements thermiques contrôlés et/ou de gravures de la couche de germe transférée 23, si cette couche 23 a été préservée. En particulier, un espacement de réseau atomique relaxé peut être obtenu pour la couche de semiconducteur transférée 3 qui dans cet exemple, est constituée d'InGaN.
Une couche d'oxyde de silicium 25 peut ensuite être formée en utilisant en particulier un PECVD, en remplissant les tranches 24 et en recouvrant la couche de semiconducteur transférée en forme d'îlot. Comme représenté sur la figure 9a, cette couche d'oxyde de silicium 25 peut être liée à un substrat cible 26. Le substrat cible 26 peut comprendre une couche support cible en saphir ou en silicium ou en être constitué et peut être nettoyé avant liaison à la couche d'oxyde de silicium 25. La couche d'oxyde de silicium 25 peut comprendre en particulier du dioxyde de silicium ou en être constituée et peut devoir être polie.
La couche support de manipulation 6 peut ensuite être supprimée en utilisant un procédé de décollement laser comme décrit dans WO 2010/015878 sans endommager la couche support de manipulation 6. De cette manière, une structure stratifiée intermédiaire comme représenté sur la figure 9b peut être obtenue.
La structure stratifiée intermédiaire peut ensuite être traitée par gravure et/ou polissage pour obtenir le produit final représenté du côté droit de la figure 9b. Le produit final comprend un substrat cible 26, une couche d'oxyde de silicium restante 27, subsistant de la couche d'oxyde de silicium 25 et une couche de semiconducteur transférée en forme d'îlot.
Dans le produit final obtenu par un procédé tel que décrit ci-dessus, le nombre de défauts peut être diminué de manière significative.
Bien que les modes de réalisation et les exemples de la présente invention présentés précédemment aient été décrits séparément, on comprendra que certains ou la totalité des éléments décrits ci-dessus peuvent également être combinés de différentes manières. Les modes de réalisations présentés ne sont pas destinés à constituer des limitations mais servent d'exemples illustrant les caractéristiques et les avantages de l'invention.
Claims (27)
- REVENDICATIONS1. Procédé de fabrication d'un substrat semiconducteur comprenant les étapes consistant à : fournir une couche support de germe (2) et une couche support de manipulation (6) ; former une couche de semiconducteur (3), comprenant en particulier un matériau semiconducteur IIIN, au-dessus de la couche support de germe (2), dans lequel la couche de semiconducteur (3) est dans un état contraint ; former une couche de liaison (4) au-dessus de la couche de semiconducteur (3) ; former une couche de liaison (7) au-dessus de la couche support de manipulation (6) ; et lier un substrat de germe (1) ainsi obtenu à un substrat de manipulation (5) ainsi obtenu afin d'obtenir un composé de manipulation de donneur (8), produisant une liaison directe entre la couche de liaison (4) du substrat de germe (1) et la couche de liaison (7) du substrat de manipulation (5), dans lequel une couche parmi la couche de liaison (4) du substrat de germe (1) et la 15 couche de liaison (7) du substrat de manipulation (5) comprend du nitrure de silicium.
- 2. Procédé selon la revendication 1, dans lequel l'autre couche parmi la couche de liaison (4) du substrat de germe (1) et la couche de liaison (7) du substrat de manipulation (5) comprend de l'oxyde de silicium.
- 3. Procédé selon la revendication 1 ou 2, dans lequel la couche de semiconducteur (3) est formée par épitaxie, en particulier par épitaxie pseudomorphique, sur une couche de germe formée au-dessus de la couche support de germe (6).
- 4. Procédé selon la revendication 3, dans lequel la couche de germe formée entre la couche 25 support de germe (6) et la couche de semiconducteur (3) a un espacement de réseau atomique ne correspondant pas à l'espacement de réseau atomique de la couche de semiconducteur (3), mettant ainsi la couche de semiconducteur (3) dans l'état contraint. 20
- 5. Procédé selon l'une des revendications précédentes, dans lequel la couche de liaison 4 du substrat de germe (1) comprend du nitrure de silicium et la couche de liaison (7) du substrat de manipulation (5) comprend de l'oxyde de silicium ou dans lequel la couche de liaison (7) du substrat de manipulation (5) comprend du nitrure de silicium et la couche de liaison (4) du substrat de germe (1) comprend de l'oxyde de silicium.
- 6. Procédé selon l'une des revendications 2 à 5, dans lequel la couche de liaison comprenant du nitrure de silicium comprend un matériau en SiN et/ou SixHy:H ou en est constituée et/ou dans lequel la couche de liaison comprenant de l'oxyde de silicium comprend du BPSG et/ou de l'oxyde de PECVD ou en est constituée.
- 7. Procédé selon l'une des revendications précédentes, dans lequel la couche de liaison (7) du substrat de manipulation (5) comprend du nitrure de silicium et dans lequel une couche conforme telle qu'une couche de faible viscosité, en particulier comprenant du BPSG, est formée entre la couche de semiconducteur (3) et la couche de liaison (4).
- 8. Procédé selon l'une des revendications 1 à 6, dans lequel la couche de liaison (7) du substrat de manipulation (5) comprend du nitrure de silicium et dans lequel une couche conforme telle qu'une couche de faible viscosité, comprenant en particulier du BPSG, est formée entre la couche support de manipulation (6) et la couche de liaison (7).
- 9. Procédé selon l'une des revendications précédentes, dans lequel la couche de liaison comprenant du nitrure de silicium est formée par dépôt chimique en phase vapeur assisté par plasma (PECVD) ou par dépôt chimique en phase vapeur à faible pression (LPCVD).
- 10. Procédé selon l'une des revendications précédentes, dans lequel la couche de liaison comprenant du nitrure de silicium et/ou la couche conforme telle qu'une couche de BPSG, font l'objet d'un traitement thermique avant l'étape de liaison
- 11. Procédé selon l'une des revendications précédentes, dans lequel la couche support de manipulation (6) comprend du saphir ou en est constituée, comprenant en outre la formation d'une couche d'absorption, en particulier en nitrure de silicium (15), entre la couche support de manipulation (6) et la couche de liaison (7) du substrat de manipulation (5).30
- 12. Procédé selon l'une des revendications précédentes, comprenant en outre un traitement en particulier un polissage de la couche de liaison (4) du substrat de germe (1) de façon que sa rugosité de surface soit inférieure à 5 Angstrôms, en particulier inférieure ou égale à environ 2 Angstrôms et/ou un traitement en particulier un polissage de la couche de liaison (7) du substrat de manipulation (5) de façon que sa rugosité de surface soit inférieure à 5 Angstrôms, en particulier inférieure ou égale à environ 2 Angstrôms avant l'étape de liaison.
- 13. Procédé selon l'une des revendications précédentes, comprenant en outre une implantation d'espèces ioniques à travers la couche de semiconducteur (3) pour former un plan affaibli (13) à une profondeur h dans le substrat de germe (1).
- 14. Procédé selon la revendication 13, comprenant en outre la séparation du reste (22) du substrat de germe (1) par rapport au composé de manipulation de donneur (8), dans lequel la séparation s'effectue sur le plan affaibli prédéterminé (13), de manière à former une couche de semiconducteur transférée au-dessus du substrat de manipulation.
- 15. Procédé selon la revendication 14, comprenant en outre la formation de tranches (24) dans la couche de semiconducteur transférée, de façon à obtenir en particulier une structure en forme d'îlot dans la couche de semiconducteur transférée.
- 16. Procédé selon la revendication 15, dans lequel les tranches (24) sont formées au moins partiellement dans une couche conforme telle qu'une couche de faible viscosité formée entre la couche de semiconducteur transférée et la couche support de manipulation (6).
- 17. Procédé selon l'une des revendications précédentes, comprenant en outre une relaxation au moins partielle de la couche de semiconducteur transférée par un traitement thermique, dans lequel en particulier l'une des couches de liaison (4; 7) comprend une couche de BPSG.
- 18. Procédé selon l'une des revendications 13 à 17, comprenant en outre la liaison de la couche de semiconducteur transférée au-dessus du substrat de manipulation sur un substrat cible (26).
- 19. Procédé selon la revendication 18, comprenant en outre le détachement de la couche support de manipulation (6), en particulier par décollement laser.
- 20. Procédé selon l'une des revendications 13 à 19, dans lequel le plan affaibli est formé dans la couche de germe du substrat de germe.
- 21. Procédé selon la revendication 20, dans lequel au moins une partie de la couche de germe est transférée sur le substrat de manipulation, de façon à former une couche de germe transférée au-dessus de la couche de semiconducteur transférée.
- 22. Procédé selon l'une des revendications précédentes, dans lequel la couche support de manipulation (6), la couche support de germe (2) et le substrat cible comprennent du saphir ou en sont constituées, la couche de germe comprend du GaN ou en est constituée et/ou la couche de semiconducteur contrainte (3) comprend de l'InGaN ou en est constituée.
- 23. Composite de manipulation de donneur (8) comprenant : un substrat de germe (1) et un substrat de manipulation (5), dans lequel le substrat de germe (1) comprend une couche support de germe (2) ; une couche de semiconducteur (3), comprenant en particulier un matériau semiconducteur III/V au-dessus de la couche support de germe (2), dans lequel la couche de semiconducteur (3) est dans un état contraint, et une première couche de liaison (4), dans lequel un plan affaibli est formé dans le substrat de germe, et dans lequel le substrat de manipulation (5) comprend une couche support de manipulation (6) ; et une deuxième couche de liaison (7) ; dans lequel une liaison directe est formée entre la première couche de liaison (4) et la deuxième couche de liaison (7) et dans lequel une couche parmi la première et la deuxième couche de liaison comprend du nitrure de silicium.
- 24. Composite de manipulation de donneur (8) selon la revendication 23, dans lequel l'autre couche parmi la première couche de liaison (4) et la deuxième couche de liaison (7) comprend de l'oxyde de silicium ou en est constituée.
- 25. Structure stratifiée comprenant : 5 une couche support de manipulation (6) ; et une couche de matériau contraint ; dans lequel la couche de matériau contraint est liée à la couche support de manipulation (6) par l'intermédiaire d'une première couche de liaison comprenant du nitrure de silicium et une deuxième couche de liaison comprenant de l'oxyde de silicium. 10
- 26. Structure stratifiée selon la revendication 25, dans laquelle des tranches sont formées dans la couche de matériau contraint et/ou dans la première couche de liaison et/ou dans la deuxième couche de liaison.
- 27. Structure stratifiée selon la revendication 25 ou 26, comprenant en outre une couche d'absorption, en particulier à partir de nitrure de silicium, formée entre la couche support 15 de manipulation (6) et les première et deuxième couches de liaison.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1154037A FR2975222A1 (fr) | 2011-05-10 | 2011-05-10 | Procede de fabrication d'un substrat semiconducteur |
| US13/464,769 US20120280367A1 (en) | 2011-05-05 | 2012-05-04 | Method for manufacturing a semiconductor substrate |
| CN2012101376840A CN102810466A (zh) | 2011-05-10 | 2012-05-04 | 用于制造半导体衬底的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1154037A FR2975222A1 (fr) | 2011-05-10 | 2011-05-10 | Procede de fabrication d'un substrat semiconducteur |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2975222A1 true FR2975222A1 (fr) | 2012-11-16 |
Family
ID=44550050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1154037A Pending FR2975222A1 (fr) | 2011-05-05 | 2011-05-10 | Procede de fabrication d'un substrat semiconducteur |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20120280367A1 (fr) |
| CN (1) | CN102810466A (fr) |
| FR (1) | FR2975222A1 (fr) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108281378B (zh) * | 2012-10-12 | 2022-06-24 | 住友电气工业株式会社 | Iii族氮化物复合衬底、半导体器件及它们的制造方法 |
| CN104756245B (zh) * | 2012-10-26 | 2017-09-22 | Rfhic公司 | 具有提高的可靠性和工作寿命的半导体器件及其制造方法 |
| WO2016071064A1 (fr) * | 2014-11-07 | 2016-05-12 | Abb Technology Ag | Procédé de fabrication de dispositif à semi-conducteur utilisant une couche de scellement pour sceller un espace entre deux tranches liées l'une à l'autre |
| US11114332B2 (en) | 2016-03-07 | 2021-09-07 | Globalwafers Co., Ltd. | Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof |
| EP3288067B1 (fr) | 2016-08-25 | 2021-10-27 | IMEC vzw | Procédé de transfert d'une couche active semi-conductrice du groupe iii-iv |
| DE102016015056A1 (de) * | 2016-12-17 | 2018-06-21 | 3-5 Power Electronics GmbH | Herstellungsverfahren eines Schichtstapels aus einem p+-Substrat, einer p--Schicht, einer n--Schicht und einer dritten Schicht |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003062507A2 (fr) * | 2002-01-22 | 2003-07-31 | S.O.I.Tec Silicon Insulator Technologies | Procede de fabrication d'un substrat autoportant realise en materiau semi-conducteur monocristallin |
| US20070017438A1 (en) * | 2005-07-19 | 2007-01-25 | The Regents Of The University Of California | Method of forming dislocation-free strained thin films |
| WO2010024987A1 (fr) * | 2008-08-27 | 2010-03-04 | S.O.I.Tec Silicon On Insulator Technologies | Procédés de fabrication de structures ou de dispositifs semi-conducteurs utilisant des couches de matériau semi-conducteur présentant des paramètres de réseau cristallin sélectionnés ou contrôlés |
| WO2010025218A2 (fr) * | 2008-08-28 | 2010-03-04 | The Regents Of The University Of California | Substrats semi-conducteurs composites pour transfert de couche de dispositif à film mince |
| US20100109126A1 (en) * | 2008-10-30 | 2010-05-06 | S.O.I.Tec Silicon On Insulator Technologies, S.A. | Methods of forming layers of semiconductor material having reduced lattice strain, semiconductor structures, devices and engineered substrates including same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7696058B2 (en) * | 2007-10-31 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| CN100595928C (zh) * | 2007-12-28 | 2010-03-24 | 上海新傲科技股份有限公司 | 半导体衬底、制备技术及在先进三维电子封装中的应用 |
| EP2151852B1 (fr) * | 2008-08-06 | 2020-01-15 | Soitec | Relâchement et transfert de couches tendues |
| WO2010015878A2 (fr) * | 2008-08-06 | 2010-02-11 | S.O.I. Tec Silicon On Insulator Technologies | Procédé de modification d’un substrat |
-
2011
- 2011-05-10 FR FR1154037A patent/FR2975222A1/fr active Pending
-
2012
- 2012-05-04 CN CN2012101376840A patent/CN102810466A/zh active Pending
- 2012-05-04 US US13/464,769 patent/US20120280367A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003062507A2 (fr) * | 2002-01-22 | 2003-07-31 | S.O.I.Tec Silicon Insulator Technologies | Procede de fabrication d'un substrat autoportant realise en materiau semi-conducteur monocristallin |
| US20070017438A1 (en) * | 2005-07-19 | 2007-01-25 | The Regents Of The University Of California | Method of forming dislocation-free strained thin films |
| WO2010024987A1 (fr) * | 2008-08-27 | 2010-03-04 | S.O.I.Tec Silicon On Insulator Technologies | Procédés de fabrication de structures ou de dispositifs semi-conducteurs utilisant des couches de matériau semi-conducteur présentant des paramètres de réseau cristallin sélectionnés ou contrôlés |
| WO2010025218A2 (fr) * | 2008-08-28 | 2010-03-04 | The Regents Of The University Of California | Substrats semi-conducteurs composites pour transfert de couche de dispositif à film mince |
| US20100109126A1 (en) * | 2008-10-30 | 2010-05-06 | S.O.I.Tec Silicon On Insulator Technologies, S.A. | Methods of forming layers of semiconductor material having reduced lattice strain, semiconductor structures, devices and engineered substrates including same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102810466A (zh) | 2012-12-05 |
| US20120280367A1 (en) | 2012-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1922752B1 (fr) | Procede de report d'une couche mince sur un support | |
| FR2975222A1 (fr) | Procede de fabrication d'un substrat semiconducteur | |
| WO2005004232A1 (fr) | Procede d'obtention concomitante d'une paire de substrats recouverts d'une couche utile | |
| WO2001003171A1 (fr) | Procede de realisation d'un film mince utilisant une mise sous pression | |
| WO2006000691A1 (fr) | Support d'epitaxie hybride et son procede de fabrication | |
| EP1721333A1 (fr) | Technique d'amelioration de la qualite d'une couche mince prelevee | |
| EP2264742B1 (fr) | Procédé de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique différent de celui de la couche mince | |
| WO2001093325A1 (fr) | Substrat fragilise et procede de fabrication d'un tel substrat | |
| EP2004768A1 (fr) | Procede d'assemblage de substrats avec traitements thermiques a basses temperatures | |
| FR2926674A1 (fr) | Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable | |
| EP4128328B1 (fr) | Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic | |
| FR2884967A1 (fr) | TRANCHE sSOI A COUCHE DE SILICIUM TENDUE | |
| FR3036844A1 (fr) | Procede de fabrication de semi-conducteur sur isolant | |
| EP4128329B1 (fr) | Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic | |
| EP2065906B1 (fr) | Procédé de modération de déformation | |
| EP3111467B1 (fr) | Procede de realisation d'une structure par assemblage d'au moins deux elements par collage direct | |
| EP3335239B1 (fr) | Procédé de fabrication d'une structure semi-conductrice avec collage direct temporaire exploitant une couche poreuse | |
| EP3295480B1 (fr) | Procédé de collage direct | |
| FR2973157A1 (fr) | Procédé de réalisation d'ilots de matériau contraint au moins partiellement relaxe | |
| EP2771906A1 (fr) | Procédé de lissage d'une surface par traitement thermique | |
| FR2928031A1 (fr) | Procede de transfert d'une couche mince sur un substrat support. | |
| FR3031236A1 (fr) | ||
| FR2975109A1 (fr) | Procede de realisation d'une structure a reseau bidimensionnel de dislocations coin a periode maitrisee |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name |
Owner name: SOITEC, FR Effective date: 20130107 |
|
| RM | Correction of a material error |
Effective date: 20130107 |