FR2926674A1 - Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable - Google Patents

Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable Download PDF

Info

Publication number
FR2926674A1
FR2926674A1 FR0850359A FR0850359A FR2926674A1 FR 2926674 A1 FR2926674 A1 FR 2926674A1 FR 0850359 A FR0850359 A FR 0850359A FR 0850359 A FR0850359 A FR 0850359A FR 2926674 A1 FR2926674 A1 FR 2926674A1
Authority
FR
France
Prior art keywords
thin film
bonding
layer
thickness
composite structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0850359A
Other languages
English (en)
Other versions
FR2926674B1 (fr
Inventor
Bruce Faure
Alexandra Marcovecchio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR0850359A priority Critical patent/FR2926674B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Priority to CN200880125235.6A priority patent/CN101925994B/zh
Priority to US12/663,693 priority patent/US20100190000A1/en
Priority to JP2010543408A priority patent/JP5420569B2/ja
Priority to AT08871508T priority patent/ATE556433T1/de
Priority to EP08871508A priority patent/EP2232545B1/fr
Priority to PCT/EP2008/068311 priority patent/WO2009092506A2/fr
Priority to KR1020107015993A priority patent/KR101534364B1/ko
Publication of FR2926674A1 publication Critical patent/FR2926674A1/fr
Application granted granted Critical
Publication of FR2926674B1 publication Critical patent/FR2926674B1/fr
Priority to US14/031,498 priority patent/US9242444B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Abstract

L'invention concerne un procédé de fabrication d'une structure composite (14) comprenant au moins un film mince (4) collé sur un substrat support (10), une couche d'oxyde de collage (12) étant formée par dépôt entre le substrat support (10) et le film mince (4). Le film mince et le substrat support présentant un coefficient moyen de dilatation thermique supérieur ou égale à 7.10<-6> K<-1>.La couche d'oxyde de collage (12) est formée par dépôt chimique en phase vapeur basse pression (LPCVD) d'une couche d'oxyde sur la face de collage du substrat support (10) et/ou sur la face de collage du film mince (4). Le film mince (4) présente une épaisseur inférieure ou égale 5 micromètres tandis que l'épaisseur de la couche d'oxyde (12) est supérieure ou égale à l'épaisseur du film mince (4).

Description

Domaine technique et art antérieur La présente invention concerne la fabrication de structures composites comprenant au moins un substrat support sur lequel est collé un film mince via une couche de collage en oxyde déposé. Ce type de structure est notamment destinée à être utilisée dans le domaine de la microélectronique, l'optoélectronique et l'optique pour réaliser par croissance épitaxiale des matériaux semi-conducteurs tels que ceux de type III/V, en particulier des matériaux de type III/N, binaires, ternaires ou quaternaires tels que du GaN, AnGaN, InGaN et InAIGaN. Ce type de structure composite est généralement réalisée selon la 15 technologie Smart Cut bien connue qui consiste à: - soumettre un substrat source ou substrat donneur à une implantation ionique de manière à créer à une certaine profondeur dans le substrat une zone de fragilisation, - coller (par adhésion moléculaire) la face du substrat donneur 20 qui a subi l'implantation avec un substrat support ou "receveur", et - détacher le substrat donneur par fracture au niveau de la zone de fragilisation pour transférer la partie située entre la face soumise à l'implantation et la zone de fragilisation du substrat donneur sur le substrat receveur, la partie transférée constituant le film mince de la 25 structure composite. Pour faciliter le détachement du film mince du substrat source, un bon collage entre le substrat source et le substrat support est nécessaire. Il est assuré par une interface de collage réalisée entre deux couches de collage qui confère ensuite à la structure composite une grande stabilité 30 malgré parfois des matériaux aux coefficients de dilatation thermique différents. Les couches de collage correspondent à des couches d'oxydes formées sur les faces du substrat source et du substrat support destinées à être mises en contact intime. Ces couches d'oxyde jouent notamment le rôle de couches de planarisation qui favorisent la mise en contact intime des substrats lors de l'adhésion moléculaire. La structure composite peut alors subir des procédés impliquant des variations de températures importantes, tels que des épitaxies, sans se détériorer. La fabrication d'une structure composite notamment pour épitaxie peut aussi être réalisée par une étape de collage du substrat source et d'un substrat support suivie d'une étape d'amincissement chimique ou par polissage mécanique du substrat source, pour atteindre l'épaisseur de film mince souhaitée. Ce type de fabrication nécessite aussi un collage d'une grande stabilité en température et, par conséquent, l'utilisation d'une couche d'oxyde de collage pour assurer une interface de collage performante. Dans le cas d'un matériau en silicium ou en carbure de silicium (SiC), il suffit d'oxyder le substrat par un chauffage sous une atmosphère appropriée pour obtenir une couche de collage d'oxyde de silicium (SiO2) qu'on appelle "oxyde thermique" qui correspond à un oxyde stoechiométrique, dense (le SiO2 est défini comme dense lorsqu'il est lentement attaqué par une solution de HF) et qui reste stable à température élevée. Dans le cas du collage de deux substrats dont l'un est en un matériau ne permettant pas d'obtenir une telle couche d'oxyde de silicium par oxydation thermique, comme c'est le cas par exemple avec un substrat en saphir, il est nécessaire de former l'oxyde de silicium par dépôt avec une technique telle que le dépôt chimique en phase vapeur assisté par plasma (désigné par le sigle PECVD pour "Plasma Enhanced Chemical Vapor Deposition") ou le dépôt chimique en phase vapeur basse pression (désigné par le sigle LPCVD pour "Low Pressure Chemical Vapor Deposition"). Il s'agit alors d'un "oxyde déposé" qui a une composition différente du SiO2 stoechiométrique obtenu par oxydation thermique (l'oxyde déposé a une composition du type SixOYHZ). Cet oxyde déposé est moins dense et ne présente pas les mêmes propriétés que l'oxyde thermique. Un traitement thermique peut être réalisé afin de le densifier et permettre de se rapprocher des propriétés de l'oxyde thermique. Cependant, même après un recuit de densification, cet oxyde déposé peut toujours présenter une instabilité en température, en particulier lors de traitements réalisés à des températures supérieures à la température de dépôt de l'oxyde. En effet, lorsqu'un substrat composite, formé d'un substrat support de saphir sur lequel repose une couche mince de saphir, est chauffé pour le préparer à l'épitaxie de GaN par exemple, des microcavités apparaissent dès le dépassement de la température de dépôt de l'oxyde. Les microcavités apparaissent exclusivement au niveau de la couche de collage en oxyde de silicium déposé. Elles sont visibles à la surface du film mince de saphir par la formation de cloques irréversibles qui "gondolent" sa surface et la rendent impropre à l'épitaxie notamment en raison de la surface qui n'est plus lisse et du paramètre de maille qui est distendu. L'apparition et le développement de ces microcavités dans la couche d'oxyde déposée sont d'autant plus rapides que la température est élevée. Selon leur densité et leur taille, ces microcavités peuvent générer une zone de fragilité dans la couche de collage et les opérations effectuées ultérieurement sur la structure conduiront au délaminage du film mince. Ces microcavités peuvent même atteindre le volume entier de la couche d'oxyde et entraîner sa rupture et, par conséquent, le détachement du film mince du substrat support. Ainsi, que ce soit au cours de la fabrication de la structure composite ou au cours d'une épitaxie ultérieure, la présence de ces microcavités conduit toujours au délaminage du film mince. Pour illustrer cette problématique, la déposante a mené l'expérience suivante. Un substrat source de saphir, comportant une couche de fragilisation telle que le film mince à transférer présente une épaisseur de 0,6 pm, est collé sur un support de saphir avec une couche de collage en oxyde déposé par PECVD à 300°C sur une épaisseur 0,3 pm. Pour ce faire, les deux substrats sont mis en contact intime à température ambiante puis un traitement thermique de clivage est appliqué, suivi d'un recuit de renforcement de collage de 1100°C pendant 3 heures. Le délaminage total du film de saphir transféré est alors observé du fait d'un détachement au sein de la couche d'oxyde déposé. Le document EP 0 898 307 décrit une méthode d'obtention d'un décollage au niveau de l'interface de collage entre une plaquette et un support, grâce à l'utilisation d'une couche de collage en oxyde, formée par PEVCD. Cet oxyde a la particularité de posséder des espèces OH qui diffusent à l'interface de collage sous l'action d'un traitement thermique (600-1350°C) effectué après le recuit de stabilisation du collage et les traitements souhaités sur les circuits intégrés. Ces espèces se développent jusqu'à former un gaz et forment alors des bulles qui diffusent et se concentrent localement à l'interface de collage, c'est-à-dire à l'interface située entre la couche de collage en oxyde déposé sur la plaquette et le substrat support. Ce phénomène participe à fragiliser l'interface de collage jusqu'au décollage total du substrat support de la couche de collage, la couche de collage initialement déposée sur la plaquette restant solidaire de la plaquette. Toutefois, contrairement à ce qui est décrit dans le document EP 0 898 307 qui décrit une concentration d'espèces gazeuses et de bulles au niveau de l'interface de collage, les microcavités que l'on souhaite éviter dans la présente invention, se forment dans l'ensemble de la couche d'oxyde déposé et lorsque la température du traitement thermique appliqué dépasse celle du fluage de l'oxyde soumis à un stress important (>100 Mpa), c'est-à-dire dans une plage d'environ 800 à 1200°C dans le cas des couches de SiO2 non intentionnellement dopées et déposées par des techniques de LPCVD ou de PECVD. Ces microcavités ont pour effet de déformer la surface du film mince transféré ce qui empêche certaines applications comme l'épitaxie. Par ailleurs, le délaminage du film observé par la déposante provient d'un détachement au sein de la couche d'oxyde, la couche de collage n'étant pas décollée à l'interface de collage mais rompue par les microcavités développées dans son entier volume. Le document US 2006/0255341 décrit la fabrication d'un substrat composite par transfert d'un film mince germe sur un substrat support, destiné à la croissance épitaxiale de matériaux III/N. Le collage direct (sans couche d'oxyde) d'une couche mince de saphir sur un substrat support qui présente un coefficient de dilatation thermique inférieur nécessite une pression élevée qui engendre un phénomène de plissement de la couche mince. En effet, le transfert de la couche de saphir nécessite l'implantation d'une forte dose d'espèces ioniques qui crée un gradient de contrainte selon l'épaisseur de la couche transférée. Lorsque la contrainte augmente du fait des conditions de collage, le matériau se déforme et permet à la contrainte de se relâcher. Afin d'y remédier, le document décrit l'utilisation d'une couche de saphir d'une épaisseur de l'ordre de 800 nm pour augmenter la résistance mécanique de la couche. Le document décrit aussi au cours du procédé de transfert un phénomène de délaminage de la couche mince de saphir qui est un matériau rigide, du fait du stress induit par l'implantation, de la différence de coefficient de dilatation thermique des matériaux, de sa surface chimiquement assez inerte et peu enclin aux liaisons covalentes avec d'autres surfaces de matériaux. Pour y remédier, un traitement plasma pour activer la surface, une couche de collage de SiO2, Si3N4, AIN et/ou une couche d'adhésion peuvent être utilisées.
Résumé de l'invention
L'invention a pour but de remédier aux inconvénients précités et de proposer des structures composites dont le film mince et le substrat support présentent un coefficient moyen de dilatation thermique supérieur ou égale à 7.10-6 K1 dans la plage de température à laquelle la structure sera soumise, par exemple de 20 à 1200°C, et dont la couche de collage comprend au moins une couche d'oxyde de silicium déposé qui reste stable même à haute température. L'invention vise à permettre la fabrication de telles structures composites afin d'éviter la formation et le développement de microcavités dans la couche d'oxyde déposé conduisant à la déformation du film mince et à son délaminage au cours des traitements thermiques appliqués lors de la fabrication de la structure composite et permettre la formation de matériaux par épitaxie à partir de la structure composite. Ce but est atteint avec un procédé de fabrication d'une structure composite dans lequel la couche d'oxyde de silicium de collage est formée par dépôt chimique en phase vapeur basse pression (LPCVD) d'une couche d'oxyde sur la face de collage du substrat support et/ou sur la face de collage du film mince, tandis que le film mince présente une épaisseur inférieure ou égale à 5 micromètres et que la couche d'oxyde de silicium présente une épaisseur supérieure ou égale à celle du film mince. Comme expliqué plus loin en détail, en utilisant une couche de collage formée par dépôt LPCVD dont l'épaisseur est supérieure à celle du film mince, on prévient les déformations plastiques (irréversibles) au sein de la couche de collage. On évite ainsi la formation de microcavités dans la couche d'oxyde de silicium de collage déposé, et ce même lors de traitements thermiques à haute température (notamment supérieure à 900°C). Après une étude, détaillée ci-après, sur le comportement en température des couches d'oxyde de silicium suivant la technique de dépôt utilisée, la déposante a déterminé que le dépôt par LPCVD permet d'obtenir des oxydes ayant une stabilité en température proche de celle des oxydes de silicium obtenus par oxydation thermique. Par ailleurs, pour résister aux contraintes dues à la présence de matériaux aux coefficients de dilatation élevés comparés à celui de la couche d'oxyde dans la structure composite, la couche d'oxyde présente une épaisseur supérieure ou égale à celle du film mince qui est limitée à 5 micromètres. Cela permet de réduire les contraintes appliquées au niveau de la couche de collage lors des traitements à haute température et de réduire ainsi les risques de déformations plastiques dans cette dernière. Le matériau de la couche de collage en oxyde de silicium formée par dépôt chimique en phase vapeur basse pression peut être réalisé en utilisant les différents précurseurs connus comme le silane, le dichlorosilane et le TEOS (Tetra-Ethyl-Ortho-Silicate). Selon un aspect de l'invention, le procédé comprend en outre, avant collage, une étape de traitement thermique de densification de la couche d'oxyde de silicium déposé par dépôt chimique en phase vapeur basse pression sur la face de collage du substrat support et/ou sur la face de collage du film mince. Cette étape de traitement thermique de densification permet d'accroître encore la tenue en température de l'oxyde déposé vis-à-vis de la formation des microcavités. Cette étape peut permettre de réduire si nécessaire le rapport de l'épaisseur de la couche d'oxyde déposé et l'épaisseur du film mince. L'étape de traitement thermique est réalisée à une température supérieure à la température de dépôt de la couche d'oxyde de collage. De façon optionnelle, le traitement thermique peut-être réalisé par exemple sous atmosphère neutre ou oxydante. Selon une caractéristique particulière du procédé de l'invention, le film mince peut être obtenu selon la technologie Smart Cut . Dans ce cas le procédé comprend en outre: - une étape d'implantation par bombardement d'une face d'un substrat donneur au moyen d'ions pour former, à une profondeur déterminée dans le substrat, une couche de fragilisation délimitant, dans la partie supérieure du substrat, le film mince, - une étape de collage par mise en contact intime du substrat donneur avec le substrat support, - une étape de détachement du film mince en contact avec le substrat support par clivage au niveau de la couche de fragilisation formée dans le substrat donneur. Selon une autre caractéristique particulière de l'invention, le film mince peut être réalisé avec: - une étape de collage par mise en contact intime d'un substrat donneur avec le substrat support, - une étape d'amincissement chimique ou mécanique du substrat donneur de manière à former le film mince.
Après l'étape de collage, une étape de recuit stabilisation de collage peut être réalisée à une température supérieure à 900°C environ sans apparition de microcavités dans la couche d'oxyde déposé. L'invention concerne également un procédé de réalisation d'au moins une couche de matériau semi-conducteur, en particulier des matériaux de type III/V et III/N, binaires, ternaires ou quaternaires tels que du GaN, AIGaN, InGaN et InAIGaN, par croissance épitaxiale sur une structure composite fabriquée conformément au procédé de fabrication décrit précédemment, la croissance épitaxiale étant réalisée à partir du film mince de la structure composite qui forme une couche de germe cristallin de croissance. Selon un aspect de l'invention, la croissance épitaxiale est réalisée pendant une durée déterminée correspondant à la formation d'une couche de matériau semi-conducteur ayant une épaisseur suffisante pour être autoportée seule, à savoir une épaisseur d'au moins 100 pm ce qui permet le retrait de la structure composite après l'épitaxie. En variante, la couche de germe cristallin de croissance peut être conservée avec la couche de matériau semi-conducteur épitaxiée pour former une structure autoportée qui peut être utilisée pour une reprise d'épitaxie. Dans ce cas, la croissance épitaxiale de la couche de matériau semi-conducteur est réalisée pendant une durée déterminée permettant d'obtenir une épaisseur cumulée de couche de germe et de couche de semi-conducteur d'au moins 100 pm.
Selon un autre aspect de l'invention, la croissance épitaxiale est réalisée pendant une durée déterminée correspondant à la formation d'une couche de matériau semi-conducteur ayant une épaisseur d'au moins 10 pm, avant le retrait éventuel de la structure composite, ce qui correspond à une épaisseur suffisante pour supporter les conditions d'une nouvelle épitaxie dans le même bâti d'épitaxie dans la mesure où la couche obtenue n'a pas à être manipulée. Lorsque la couche de germe cristallin est conservée (seul le support est détaché), la croissance est réalisée pendant une durée permettant d'obtenir une épaisseur cumulée de couche de germe et de couche de semi-conducteur d'au moins 10 pm.
L'invention vise encore une structure composite réalisée conformément au procédé de fabrication d'une structure composite décrit précédemment.
Brève description des figures les figures lA à H, sont des vues schématiques en coupe montrant la réalisation d'une structure composite et d'une épitaxie conformément à un mode de mise en oeuvre de l'invention, la figure 2 est un organigramme des étapes mises en oeuvre dans les figures 1A à lI. les figures 3A à 3D, sont des vues schématiques en coupe montrant la réalisation d'une structure composite et d'une épitaxie conformément à un autre mode de mise en oeuvre de l'invention, la figure 4 est un organigramme des étapes mises en oeuvre dans les figures 3A à 3D.
Exposé détaillé de modes de réalisation de l'invention
La présente invention s'applique d'une manière générale à la réalisation de structures composites comprenant au moins un film mince collé sur un substrat support via une couche de collage formée par dépôt entre le substrat support et le film mince, le film mince et le substrat support présentant un coefficient moyen de dilatation thermique supérieur ou égale à 7.10-6 K-'- sur une plage de température allant de la température ambiante (20°C) à 1200°C. En effet, la déposante a observé que le phénomène de formation de microcavités dans la couche d'oxyde de silicium de collage en présence de températures élevées intervient lorsque la couche de collage est une couche d'oxyde formée par dépôt et que la structure composite comprend un ou plusieurs matériaux ayant un coefficient moyen de dilatation thermique supérieur ou égale à 7.10-6 K-1. Les microcavités sont d'autant plus importantes que les coefficients de dilatation thermiques des matériaux utilisés sont élevés aux températures atteintes lors de la fabrication de la structure composite ou lors de son utilisation ultérieure (épitaxie). La formation et le développement des microcavités au sein de la couche d'oxyde déposé ont été observés à des températures supérieures à la température de dépôt de l'oxyde. L'apparition des microcavités dans l'oxyde peut s'expliquer par la transition d'un mode de déformation élastique à un mode de déformation plastique, donc non réversible. La déformation élastique caractérise une modification d'un état initial de l'oxyde, par exemple sous l'action d'une contrainte mécanique, et de son retour à l'état initial une fois la contrainte retirée. La déformation plastique traduit une déformation irréversible après laquelle l'oxyde ne peut retrouver son état initial une fois la contrainte mécanique retirée. Le passage à la déformation plastique a lieu lorsqu'un seuil de contrainte est atteint dans l'oxyde. Ce passage est lié à la température, aux caractéristiques de fluage de l'oxyde et à la contrainte appliquée par la différence de dilatation des matériaux collés et de l'oxyde. La température de fluage de l'oxyde est une des caractéristiques de l'oxyde qui indique la température à partir de laquelle l'oxyde passe d'un mode de déformation élastique à un mode de déformation plastique lorsqu'il n'est pas soumis à une contrainte. La température augmente la vitesse de fluage de l'oxyde. Ainsi, le niveau de contrainte à apporter pour provoquer la formation des microcavités dans la couche d'oxyde déposé est d'autant plus faible que l'oxyde présente une capacité intrinsèque à fluer facilement notamment en raison de la température appliquée vis-à-vis de sa température de fluage. Par conséquent, pour empêcher la formation et le développement des microcavités au sein de la couche d'oxyde déposé dans une structure composite telle que décrite précédemment, il faut à la fois utiliser un oxyde déposé dont le fluage est difficile à provoquer tout en réduisant les contraintes appliquées sur l'oxyde lors de traitements haute température. La déposante a étudié le comportement en température d'oxydes de silicium obtenus par différentes techniques de dépôt et a découvert qu'un oxyde de collage déposé par la technique de dépôt chimique en phase vapeur basse pression encore appelé dépôt LPCVD (pour "Low Pressure Chemical Vapor Deposition") permet de diminuer sa capacité à fluer. Les expériences menées par la déposante ont en effet montré que les propriétés de l'oxyde avaient une nette influence sur la formation des microcavités dans la couche de collage et que ces propriétés pouvaient être influencées par la technique de dépôt utilisée.
Les trois types d'oxydes de silicium suivants, formés à partir de techniques et de précurseurs gazeux différents, ont été testés pour le collage d'un film mince de saphir sur un substrat support en saphir: l'oxyde de silicium réalisé à partir d'un précurseur silane, déposé à 300°C par dépôt chimique en phase vapeur assisté par plasma ou dépôt PECVD ("plasma Enhanced Chemical Vapor Deposition), - l'oxyde de silicium réalisé à partir d'un précurseur silane déposé à 800°C par LPCVD (aussi appelé HTO Silane, HTO signifiant "High Temperature Oxyde") (si l'oxyde est déposé par PECVD, donc à une température plus faible, il ne s'appelle pas HTO silane), - l'oxyde de silicium réalisé à partir d'un précurseur dichlorosilane (DCS) déposé à 900°C par LPCVD (aussi appelé HTO DCS).
La formation des microcavités est moins importante avec le HTO silane et le HTO DCS. La formation des microcavités est en revanche plus importante avec l'oxyde de silicium déposé par dépôt PECVD. Il semble donc que le fluage des oxydes déposés soit plus difficile à provoquer lorsque ceux-ci sont déposés par la technique LPCVD.
Par ailleurs, la formation des microcavités étant liée à la contrainte due aux coefficients de dilatation thermique élevés des matériaux de la structure, l'invention propose en outre de diminuer cette contrainte en formant (par transfert ou par amincissement mécanique ou chimique) une épaisseur de film mince inférieure ou égale 5 pm et de former une couche d'oxyde déposé pour le collage ayant une épaisseur supérieure ou égale à celle du film mince. Ainsi, les contraintes mécaniques, issues de la différence de dilatation des matériaux au cours des traitements thermiques subies par la structure, sont limitées de manière à ne pas franchir le seuil de la déformation plastique (fluage) de l'oxyde à la température considérée. A titre d'exemple, la déposante a réalisé des essais qui montrent que lorsque l'on transfert un film de saphir d'une épaisseur de 0,5 pm sur une couche de collage de 0,3 pm d'épaisseur en oxyde HTO silane déposé par LPCVD, le délaminage du film a lieu après un traitement thermique réalisé à 1100°C pendant 3 heures. En revanche, lorsque l'on transfert un film de saphir de 0,3 pm d'épaisseur sur une couche de collage également de 0,3 pm d'épaisseur en oxyde HTO silane déposé par LPCVD, aucun délaminage ni aucune microcavité n'apparait après un traitement thermique réalisé à 1100°C pendant 3 heures.
D'une manière générale et conformément à l'invention, plus le matériau du film mince présente un coefficient de dilatation thermique élevé, plus l'épaisseur de celui-ci par rapport à l'épaisseur de la couche d'oxyde déposé doit être réduite. L'épaisseur du film mince devra, par exemple, être réduite significativement par rapport à celle de la couche d'oxyde déposé lorsque le film mince est en tantalate de lithium (LiTaO3) qui présente un coefficient de dilatation thermique de 16.10-6 K-1 à température ambiante. L'homme du métier saura déterminer sans difficultés particulières la réduction d'épaisseur du film mince nécessaire par rapport à celle de l'oxyde déposé en fonction du coefficient de dilatation thermique du matériau du film mince. La tenue en température de l'oxyde déposé peut être en outre améliorée en utilisant un oxyde obtenu par dépôt LPCVD qui présente une densité la plus proche possible de celle de l'oxyde thermique. A cet effet, un recuit de densification peut être appliqué à l'oxyde déposé par LPCVD avant le collage. En effet, avec une structure composite comprenant un film mince en saphir de 0,5 pm d'épaisseur sur un substrat support en saphir avec une couche de collage en oxyde HTO DCS de 0,2 pm d'épaisseur, un recuit de stabilisation de collage réalisé à 900°C pendant 1 heure provoque le délaminage total du film de saphir. En revanche, lorsque l'oxyde HTO DCS d'une même structure composite est recuit pendant 30 minutes à 1200°C sous une atmosphère d'azote (N2) avant de procéder au collage, un recuit de stabilisation de collage réalisé à 1050°C pendant 1 heure ne conduit pas au délaminage du film mince. Cependant, des microcavités apparaissent tout de même et le film transféré présente une surface endommagée. La qualité et la résistance à la délamination du film mince de la structure composite ne sont alors pas suffisantes pour des applications ultérieures telles qu'une épitaxie. Le recuit de densification de l'oxyde réduit sa propension à former des microcavités mais ne suffit pas pour les applications visées. Dans le cas de matériaux aux coefficients de dilatation thermiques élevés tels que le saphir, il faut en outre réduire les contraintes liées aux différences de coefficients de dilatation thermiques en augmentant le rapport de l'épaisseur de la couche d'oxyde sur l'épaisseur du film mince transféré comme expliqué précédemment. Ainsi, une structure composite fabriquée conformément à l'invention permet de supporter des températures supérieures à 900°C pour l'épitaxie de matériaux tel que les matériaux de type III/N dont le GaN et autres alliages ternaires ou quaternaires ; AIN, AIGaN, InGaN, AIGaInN, BGaN. La couche épitaxiée peut par ailleurs être composée de l'empilement de ces différents matériaux notamment pour constituer des couches actives pour LED ou diode laser.
La structure composite de la présente invention est particulièrement bien adaptée pour des matériaux ayant des coefficients de dilatation (CTE) élevés, c'est-à-dire supérieurs ou égaux à 7.10-6 K-1 en moyenne sur une plage de température s'étendant de la température ambiante (20°C) jusqu'à 1200°C. La structure peut notamment comprendre un film mince et/ou le substrat support en saphir (AI203) (CTE de 7,5.10-6 K-1), en tantalate de Lithium (LiTaO3) (CTE de 16.10-6 K1), en LiNbO3 (CTE de 15.10-6 K1), et en Haynes 230 Alloy (CTE de 11,8.10-6 K-1) qui est un alliage commercial composé majoritairement de Ni, Cr, Mo, W (le Haynes 230 Alloy ne sera pas utilisé pour le film mince lorsque celui-ci est destiné à servir de couche germe pour une épitaxie) ou encore en MgO. De façon bien connue, en fonction de la nature de la couche de germe cristallin de croissance, divers matériaux semi-conducteurs III/V ou III/N binaires, ternaires ou quaternaires peuvent être formés. La structure composite pour épitaxie de l'invention est notamment destinée à permettre la croissance épitaxiale de GaN, InGaN, AIGaN, AIGaInN et de nitrure d'indium (InN). Un procédé de fabrication d'une structure composite suivi d'un procédé de réalisation d'une couche de matériau semi-conducteur, ici un matériau III/N, par épitaxie conformément à un mode de réalisation de l'invention est maintenant décrit en référence aux figures 1A à 1I et 2. La réalisation de la structure composite pour épitaxie débute par le dépôt d'une couche de collage 12 sur une face d'un substrat support 10 (étape S1, figure 1A). Dans l'exemple ici décrit, le substrat support 10 est en saphir (AI203). La couche de collage 12 est une couche de HTO silane déposé par LPCVD à une température de dépôt de 800°C pendant une durée permettant de déposer une épaisseur de HTO silane de 0,5 pm environ. L'oxyde déposé est ensuite densifié par l'application d'un recuit de densification réalisé à 1200°C pendant 30 minutes sous atmosphère d'azote (étape S2). La surface de la couches d'oxyde de collage 12 est aplanie par polissage mécano-chimique (CMP) pour obtenir une rugosité de surface inférieure à 5 Â RMS sur une surface de 5x5 pm2 et faciliter ainsi la mise en contact intime ultérieure (étape S3, figure 1B). La couche 12 présente alors après polissage une épaisseur de 0,3 pm à +0,05 pm. Une couche d'oxyde 13 peut être également formée sur un substrat donneur 11 en saphir. La couche 13 est une couche de HTO DCS ou HTO silane déposé par LPCVD à une température de dépôt de 900°C pendant une durée permettant de déposer une épaisseur de HTO silane de 0,2 pm environ (étape S4, figure 1C). La couche 13 joue le rôle d'une couche de protection pour l'implantation. On procède ensuite à une implantation dans laquelle le substrat donneur 11 est soumis à un bombardement ionique 20 d'ions hydrogène H+ à travers la face plane 9 du substrat comportant la couche d'oxyde 13.
L'implantation des ions H+ est réalisée à une dose d'implantation comprise entre 1.1017 et 4.1017 atomes/cm2 et avec une énergie d'implantation comprise entre 30 et 200 keV. L'implantation est réalisée à une température comprise entre 20°C et 400°C, de préférence entre 50°C et 150°C pendant une durée allant de 1 minute à 10 heures. Ces conditions d'implantation permettent de créer, à une profondeur déterminée dans le substrat donneur 11, une couche de défauts ou de fragilisation 3 parallèle à la face 9 du substrat délimitant, d'une part, un film mince 4 dans la région supérieure du substrat 11 d'une épaisseur inférieure ou égale à 5 pm et à l'épaisseur de la couche de collage et, d'autre part, une portion 5 dans la région inférieure du substrat correspondant au reste du substrat 1 (étape S5, figure 1D). On peut également utiliser l'implantation ionique d'autres espèces comme l'hélium ou l'argon, ainsi que la co-implantation en associant deux espèces, telles que l'hydrogène et l'hélium.
On procède ensuite au retrait de la couche d'oxyde de protection 13 (étape S6, figure lE). Pour l'élimination de la couche de protection, on utilise une chimie adaptée en fonction de la nature de la ou des couches à retirer. Par exemple, une couche de protection en oxyde de silicium est aisément retirée par une gravure avec une solution de HF diluée à 10% ou par des mélanges dits "BOE" ("buffered oxyde etch"). De façon optionnelle, la surface de la couche 12 ainsi que la surface du substrat donneur 11 peuvent être exposées à des plasmas à base notamment d'oxygène, d'azote ou d'argon qui permettent d'activer les surfaces de collage et d'accroître leur capacité d'adhérence (étapes S7, S7'). On réalise ensuite un collage par mise en contact intime de la face de la couche de HTO silane 12 avec la face 9 du substrat donneur 11 qui a subi l'implantation (étape S8, figure 1F). Le collage est réalisé par adhésion moléculaire. Le principe du collage par adhésion moléculaire est bien connu en soi et ne sera pas décrit plus en détail. Pour rappel, le collage par adhésion moléculaire est basé sur la mise en contact intime de deux surfaces, c'est-à-dire sans utilisation d'un matériau spécifique (colle, cire, métal à basse température de fusion, etc.), les forces attractives entre les deux surfaces étant assez élevées pour provoquer l'adhérence moléculaire (collage induit par l'ensemble des forces attractives (forces de Van Der Waals) d'interaction électronique entre atomes ou molécules des deux surfaces à coller). L'assemblage des deux substrats est alors soumis à recuit de détachement permettant de provoquer la fracture du substrat donneur 11 au niveau du plan de fragilisation 3 et le transfert proprement dit du film mince 4 sur le substrat support 10 (étape S9, figure 1G). Le recuit de détachement est réalisé à 650°C pendant 5 heures. Un recuit de stabilisation du collage est en outre réalisé à 1050°C 30 pendant 2 heures sans apparition de déformations en surface du film mince 4 (étape S10). La surface du film 4 peut alors être préparée en vue d'une épitaxie, par exemple par un polissage de la rugosité de surface, par une gravure chimique légère (étape S11, figure 1H) ou une gravure plasma ou encore tout autre traitement de surface permettant de préparer la surface en vue d'une épitaxie. Comme représentée sur la figure 1H, on obtient une structure composite 14 comprenant le substrat support 10, une couche d'oxyde de 5 collage 12 en HTO silane déposé par LPCVD et un film mince 4 de saphir pouvant servir de couche de germe cristallin de croissance. Dans l'exemple décrit ici, on réalise la croissance épitaxiale d'une couche de nitrure de gallium (GaN) 15 sur le film mince 4 (étape S12, figure lI). L'épitaxie est réalisée à 1050°C pendant 3 heures par exemple 10 en utilisant la technique d'épitaxie en phase de vapeurs d'hydrure (connue de l'homme du métier sous l'acronyme HVPE de l'expression anglo-saxonne "Hydride Vapor Phase Epitaxy"). Aucune apparition de microcavités ni de délamination n'est observée après une telle épitaxie. On décrit maintenant en relation avec les figures 3A à 3D et 4, un 15 autre mode de fabrication d'une structure composite conformément à la présente invention. Dans le mode de réalisation présenté ici, on procède à un dépôt par LPCVD d'une couche d'oxyde de silicium de collage, par exemple HTO silane ou HTO DCS, à la fois sur une face d'un substrat support 20 et sur 20 une face d'un substrat donneur 21 tous deux en saphir (étape S20, figure 3A). Le substrat support 20 et le substrat donneur 21 comportent chacun respectivement une couche d'oxyde de collage 22a, 22b. Les couches d'oxyde de collage 22a, 22b sont ensuite polies pour préparer le collage par adhésion moléculaire des deux substrats (étape 25 S21). Chaque couche 22a, 22b présente après polissage une épaisseur finale de 0,4 pm environ. Une fois les couches 22a et 22b polies, on procède à leur mise en contact intime pour permettre le collage des deux substrats par adhésion moléculaire (étape S22, figure 3B), la réunion des couches 22a et 22b 30 formant une couche d'oxyde déposé unique 22 d'une épaisseur de 0,8 pm environ. Un recuit de stabilisation du collage est alors réalisé entre 200°C et 800°C pendant 1 à 5 heures (étape S23).
Le substrat donneur 21 est aminci jusqu'à une épaisseur de 0,3 pm (étape S24, figure 3C). Cet amincissement est réalisé par polissage mécanique de la face exposée du substrat donneur. Comme illustré sur la figure 3C, on obtient alors une structure composite pour épitaxie 23 comprenant le substrat support 20, une couche d'oxyde de collage 22 (HTO DCS ou HTO silane) et un film mince 24 résultant de l'amincissement du substrat donneur 21 et pouvant servir de germe cristallin de croissance pour une épitaxie. La structure composite 23 peut en outre être soumise à un second 10 recuit de stabilisation du collage réalisé à 1100°C pendant 1 heure (étape S25). La surface du film mince 24 peut ensuite être préparée pour l'épitaxie par un polissage mécano-chimique (CMP), une légère gravure chimique et/ou une gravure plasma dans l'objectif de diminuer sa rugosité 15 de surface (étape S26). Une croissance épitaxiale d'une couche de matériau type III/N 25 peut être alors réalisée sur le film mince 24 (étape S27, figure 3D) sans apparition de microcavités ni de délamination. 20

Claims (16)

REVENDICATIONS
1. Procédé de fabrication d'une structure composite (14) comprenant au moins un film mince (4) collé sur un substrat support (10), une couche d'oxyde de collage (12) étant formée par dépôt entre le substrat support (10) et le film mince (4), le film mince et le substrat support présentant un coefficient moyen de dilatation thermique supérieur ou égale à 7.10-6 K-1, caractérisé en ce que la couche d'oxyde de collage (12) est formée par dépôt chimique en phase vapeur basse pression (LPCVD) d'une couche d'oxyde sur la face de collage du substrat support et/ou sur la face de collage du film mince, en ce que le film mince (4) présente une épaisseur inférieure ou égale 5 micromètres, et en ce que l'épaisseur de ladite couche d'oxyde (12) est supérieure ou égale à l'épaisseur du film mince (4).
2. Procédé selon la revendication 1, caractérisé en ce que le matériau de la couche d'oxyde de collage (12) formée par dépôt chimique en phase vapeur basse pression est un oxyde de silicium formés à partir de précurseurs choisis parmi au moins le silane, le dichlorosilane et le TEOS.
3. Procédé selon la revendication 1 ou 2, caractérisé en ce qu'il comprend, avant collage, une étape de traitement thermique de densification de la couche d'oxyde déposé par dépôt chimique en phase vapeur basse pression sur la face de collage du substrat support (10) et/ou sur la face de collage du film mince (4).
4. Procédé selon la revendication 3, caractérisé en ce que l'étape de traitement thermique de densification est réalisée à une température supérieure à la température de dépôt de la couche d'oxyde de collage.
5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'il comprend en outre:- une étape d'implantation par bombardement d'une face (9) d'un substrat donneur (Il) au moyen d'ions pour former, à une profondeur déterminée dans le substrat, une couche de fragilisation (3) délimitant le film mince (4) entre la face (9) implantée et la couche de fragilisation (3), - une étape de collage par mise en contact intime de la face (9) implantée du substrat donneur (11) avec le substrat support (10), - une étape de détachement du film mince (4) en contact avec le substrat support (10) par clivage au niveau de la couche de fragilisation (3) formée dans le substrat donneur (11).
6. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'il comprend en outre: - une étape de collage par mise en contact intime d'une face d'un substrat donneur (21) avec le substrat support (20), - une étape d'amincissement du substrat donneur (21) de manière à former le film mince (24).
7. Procédé selon la revendication 5 ou 6, caractérisé en ce qu'il comprend, après l'étape de collage, une étape de recuit de stabilisation de 20 collage réalisée à une température supérieure à 900°C environ.
8. Procédé selon l'une quelconque des revendications 1 à 7, caractérisé en ce que le film mince (4; 24) présente une épaisseur de 0,3 micromètres environ.
9. Procédé selon la revendication 8, caractérisé en ce que la couche d'oxyde de collage formée par dépôt chimique en phase vapeur basse pression présente une épaisseur d'au moins 0,4 micromètres environ. 30
10. Procédé selon l'une quelconque des revendications 1 à 9, caractérisé en ce que le substrat support (10; 20) est constitué d'un matériau choisi parmi au moins un des matériaux suivants: saphir, LiTaO3, LiNbO3, MgO et Haynes 230` Alloy. 25
11. Procédé selon l'une quelconque des revendications 1 à 10, caractérisé en ce que le film mince (4; 24) est constituée d'un matériau choisi parmi au moins un des matériaux suivants: saphir, LiTaO3r LiNbO3 et MgO.
12. Procédé de réalisation d'au moins une couche de matériau semi-conducteur (15; 25) comprenant la croissance épitaxiale de ladite au moins une couche de matériau semi-conducteur sur une structure composite (14; 23) fabriquée conformément au procédé de fabrication selon l'une quelconque des revendications 1 à 11, la croissance épitaxiale étant réalisée à partir du film mince de ladite structure composite.
13. Procédé selon la revendication 12, caractérisé en ce que la couche de matériau semi-conducteur épitaxiée (15; 25) est une couche 15 d'un matériau III/N binaire, ternaire ou quaternaire.
14. Procédé selon la revendication 12 ou 13, caractérisé en ce que la croissance épitaxiale est réalisée pendant une durée déterminée correspondant à la formation d'une épaisseur de matériau semi- 20 conducteur ou d'une épaisseur cumulée de couche de matériau semi-conducteur et de film mince d'au moins 10 micromètres.
15. Structure multicouche comprenant une structure composite (14; 23) fabriquée conformément au procédé de fabrication selon l'une 25 quelconque des revendications 1 à 11.
16. Structure multicouche selon la revendication 15, caractérisée en ce qu'elle comprend en outre au moins une couche de matériau semi-conducteur (15; 25) formée par croissance épitaxiale sur le film mince de 30 ladite structure composite conformément au procédé de réalisation selon l'une quelconque des revendications 12 à 14.
FR0850359A 2008-01-21 2008-01-21 Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable Expired - Fee Related FR2926674B1 (fr)

Priority Applications (9)

Application Number Priority Date Filing Date Title
FR0850359A FR2926674B1 (fr) 2008-01-21 2008-01-21 Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
US12/663,693 US20100190000A1 (en) 2008-01-21 2008-12-29 Method of fabricating a composite structure with a stable bonding layer of oxide
JP2010543408A JP5420569B2 (ja) 2008-01-21 2008-12-29 安定した酸化物結合層を有する複合構造の製造方法
AT08871508T ATE556433T1 (de) 2008-01-21 2008-12-29 Herstellungsverfahren einer verbundstruktur mit einer stabilen oxidbindungsschicht
CN200880125235.6A CN101925994B (zh) 2008-01-21 2008-12-29 具有稳定的氧化物结合层的复合结构的制造方法
EP08871508A EP2232545B1 (fr) 2008-01-21 2008-12-29 Procédé de fabrication d'une structure composite avec une couche d'oxyde de collage stable
PCT/EP2008/068311 WO2009092506A2 (fr) 2008-01-21 2008-12-29 Procédé de fabrication d'une structure composite avec une couche de liage stable d'oxyde
KR1020107015993A KR101534364B1 (ko) 2008-01-21 2008-12-29 안정한 산화물 접착층을 가지는 합성구조를 제작하는 방법
US14/031,498 US9242444B2 (en) 2008-01-21 2013-09-19 Method of fabricating a composite structure with a stable bonding layer of oxide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0850359A FR2926674B1 (fr) 2008-01-21 2008-01-21 Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable

Publications (2)

Publication Number Publication Date
FR2926674A1 true FR2926674A1 (fr) 2009-07-24
FR2926674B1 FR2926674B1 (fr) 2010-03-26

Family

ID=39767085

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0850359A Expired - Fee Related FR2926674B1 (fr) 2008-01-21 2008-01-21 Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable

Country Status (8)

Country Link
US (2) US20100190000A1 (fr)
EP (1) EP2232545B1 (fr)
JP (1) JP5420569B2 (fr)
KR (1) KR101534364B1 (fr)
CN (1) CN101925994B (fr)
AT (1) ATE556433T1 (fr)
FR (1) FR2926674B1 (fr)
WO (1) WO2009092506A2 (fr)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
US20130264587A1 (en) * 2012-04-04 2013-10-10 Phostek, Inc. Stacked led device using oxide bonding
FR3007892B1 (fr) * 2013-06-27 2015-07-31 Commissariat Energie Atomique Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive
FR3032555B1 (fr) * 2015-02-10 2018-01-19 Soitec Procede de report d'une couche utile
JP6563360B2 (ja) * 2016-04-05 2019-08-21 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
FR3068508B1 (fr) * 2017-06-30 2019-07-26 Soitec Procede de transfert d'une couche mince sur un substrat support presentant des coefficients de dilatation thermique differents
FR3077923B1 (fr) * 2018-02-12 2021-07-16 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche
FR3078822B1 (fr) * 2018-03-12 2020-02-28 Soitec Procede de preparation d’une couche mince de materiau ferroelectrique a base d’alcalin
FR3079346B1 (fr) * 2018-03-26 2020-05-29 Soitec Procede de fabrication d'un substrat donneur pour le transfert d'une couche piezoelectrique, et procede de transfert d'une telle couche piezoelectrique
US11315789B2 (en) 2019-04-24 2022-04-26 Tokyo Electron Limited Method and structure for low density silicon oxide for fusion bonding and debonding
JP7204625B2 (ja) * 2019-07-25 2023-01-16 信越化学工業株式会社 Ｉｉｉ族化合物基板の製造方法及びその製造方法により製造した基板
JP2023018972A (ja) * 2021-07-28 2023-02-09 信越化学工業株式会社 スピン波励起検出構造体の製造方法
CN113903834B (zh) * 2021-08-23 2023-10-13 华灿光电（浙江）有限公司 覆晶红光二极管芯片及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040241958A1 (en) * 2003-06-02 2004-12-02 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
FR2857983A1 (fr) * 2003-07-24 2005-01-28 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US20060255341A1 (en) * 2005-04-21 2006-11-16 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US255341A (en) * 1882-03-21 Tug-buckle
US76559A (en) * 1868-04-07 Alexander g
US241958A (en) * 1881-05-24 galland
US5882532A (en) * 1996-05-31 1999-03-16 Hewlett-Packard Company Fabrication of single-crystal silicon structures using sacrificial-layer wafer bonding
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6159824A (en) * 1997-05-12 2000-12-12 Silicon Genesis Corporation Silicon-on-silicon wafer bonding process using a thin film blister-separation method
FR2767604B1 (fr) 1997-08-19 2000-12-01 Commissariat Energie Atomique Procede de traitement pour le collage moleculaire et le decollage de deux structures
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
FR2789518B1 (fr) 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
US6335263B1 (en) * 2000-03-22 2002-01-01 The Regents Of The University Of California Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
US7407869B2 (en) * 2000-11-27 2008-08-05 S.O.I.Tec Silicon On Insulator Technologies Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
FR2835095B1 (fr) * 2002-01-22 2005-03-18 Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
FR2845523B1 (fr) * 2002-10-07 2005-10-28 Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
DE10325150A1 (de) * 2003-05-31 2004-12-30 Hahn-Meitner-Institut Berlin Gmbh Parametrierte Halbleiterverbundstruktur mit integrierten Dotierungskanälen, Verfahren zur Herstellung und Anwendung davon
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2860249B1 (fr) * 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
FR2864970B1 (fr) * 2004-01-09 2006-03-03 Soitec Silicon On Insulator Substrat a support a coefficient de dilatation thermique determine
EP1789999B1 (fr) * 2004-09-16 2017-06-07 Soitec Procede de fabrication d'une couche de dioxyde de silicium
US7579621B2 (en) * 2004-09-17 2009-08-25 Massachusetts Institute Of Technology Integrated BST microwave tunable devices using buffer layer transfer method
FR2877491B1 (fr) * 2004-10-29 2007-01-19 Soitec Silicon On Insulator Structure composite a forte dissipation thermique
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
FR2890489B1 (fr) 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
JP5003033B2 (ja) * 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
KR101378933B1 (ko) * 2007-02-08 2014-04-11 소이텍 고도의 열 발산적인 기판의 제조 방법
US7767542B2 (en) * 2007-04-20 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of SOI substrate
JP5280015B2 (ja) * 2007-05-07 2013-09-04 信越半導体株式会社 Ｓｏｉ基板の製造方法
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
KR100976422B1 (ko) * 2007-12-28 2010-08-18 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
FR2926672B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication de couches de materiau epitaxie

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040241958A1 (en) * 2003-06-02 2004-12-02 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
FR2857983A1 (fr) * 2003-07-24 2005-01-28 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US20060255341A1 (en) * 2005-04-21 2006-11-16 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same

Also Published As

Publication number Publication date
EP2232545B1 (fr) 2012-05-02
KR101534364B1 (ko) 2015-07-06
JP2011510503A (ja) 2011-03-31
CN101925994B (zh) 2017-05-17
US20100190000A1 (en) 2010-07-29
WO2009092506A2 (fr) 2009-07-30
WO2009092506A3 (fr) 2009-11-19
EP2232545A2 (fr) 2010-09-29
ATE556433T1 (de) 2012-05-15
KR20100103617A (ko) 2010-09-27
FR2926674B1 (fr) 2010-03-26
US20140014029A1 (en) 2014-01-16
JP5420569B2 (ja) 2014-02-19
CN101925994A (zh) 2010-12-22
US9242444B2 (en) 2016-01-26

Similar Documents

Publication Publication Date Title
FR2926674A1 (fr) Procede de fabrication d&#39;une structure composite avec couche d&#39;oxyde de collage stable
FR2926672A1 (fr) Procede de fabrication de couches de materiau epitaxie
EP1697975B1 (fr) Procede de scellement de deux plaques avec formation d un co ntact ohmique entre celles-ci
EP2031654A2 (fr) Procédé de fabrication d&#39;une structure pour épitaxie sans zone d&#39;exclusion
EP1570509B1 (fr) Procede de realisation d&#39; une structure complexe par assemblage de structures contraintes
FR2857983A1 (fr) Procede de fabrication d&#39;une couche epitaxiee
FR2967812A1 (fr) Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d&#39;un tel dispositif
WO2008031980A1 (fr) Procede de transfert d&#39;une couche a haute temperature
FR2835097A1 (fr) Procede optimise de report d&#39;une couche mince de carbure de silicium sur un substrat d&#39;accueil
WO2006000691A1 (fr) Support d&#39;epitaxie hybride et son procede de fabrication
WO2001093325A1 (fr) Substrat fragilise et procede de fabrication d&#39;un tel substrat
EP1378004A2 (fr) Substrat demontable a tenue mecanique controlee et procede de realisation
EP2002474A2 (fr) Procede de detachement d&#39;un film mince par fusion de precipites
FR2938702A1 (fr) Preparation de surface d&#39;un substrat saphir pour la realisation d&#39;heterostructures
FR2889887A1 (fr) Procede de report d&#39;une couche mince sur un support
FR2938975A1 (fr) Procede de realisation d&#39;une heterostructure de type silicium sur saphir
FR2931293A1 (fr) Procede de fabrication d&#39;une heterostructure support d&#39;epitaxie et heterostructure correspondante
FR2938119A1 (fr) Procede de detachement de couches semi-conductrices a basse temperature
EP4128328A1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR2924273A1 (fr) Procede de moderation de deformation
EP1186024B1 (fr) Procede de fabrication d&#39;un substrat de silicium comportant une mince couche d&#39;oxyde de silicium ensevelie
FR2905799A1 (fr) Realisation d&#39;un substrat en gan
FR2858461A1 (fr) Realisation d&#39;une structure comprenant une couche protegeant contre des traitements chimiques
EP1861873A1 (fr) Procede de fabrication d&#39;une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur
FR2928031A1 (fr) Procede de transfert d&#39;une couche mince sur un substrat support.

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20120907

ST Notification of lapse

Effective date: 20140930