FR2835097A1 - Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil - Google Patents

Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil Download PDF

Info

Publication number
FR2835097A1
FR2835097A1 FR0200813A FR0200813A FR2835097A1 FR 2835097 A1 FR2835097 A1 FR 2835097A1 FR 0200813 A FR0200813 A FR 0200813A FR 0200813 A FR0200813 A FR 0200813A FR 2835097 A1 FR2835097 A1 FR 2835097A1
Authority
FR
France
Prior art keywords
substrate
zone
ions
implantation
source substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0200813A
Other languages
English (en)
Other versions
FR2835097B1 (fr
Inventor
Bruno Ghyselen
Fabrice Letertre
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR0200813A priority Critical patent/FR2835097B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Priority to CN03804691A priority patent/CN100576448C/zh
Priority to AT03701540T priority patent/ATE336077T1/de
Priority to KR1020047011474A priority patent/KR100767138B1/ko
Priority to DE60307419T priority patent/DE60307419T2/de
Priority to PCT/EP2003/000692 priority patent/WO2003063213A2/fr
Priority to EP03701540A priority patent/EP1468445B1/fr
Priority to JP2003562980A priority patent/JP4549063B2/ja
Priority to TW092101486A priority patent/TWI266362B/zh
Publication of FR2835097A1 publication Critical patent/FR2835097A1/fr
Priority to US10/893,192 priority patent/US6974760B2/en
Priority to US11/196,733 priority patent/US7262113B2/en
Application granted granted Critical
Publication of FR2835097B1 publication Critical patent/FR2835097B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

L'invention concerne un procédé optimisé de report d'une couche mince (100) de carbure de silicium monocristallin, issue d'un substrat source (1), sur un substrat d'accueil (4), comprenant les étapes consistant à :- bombarder de façon majoritaire avec des ions H+, la face avant dudit substrat source (1), pour former une zone de fragilisation,- coller ledit substrat d'accueil (4) sur ladite face avant,- séparer ladite couche mince (100) du reste (10) dudit substrat source (1), le long de ladite zone de fragilisation,caractérisé en ce que l'implantation des ions H+ est effectuée en respectant l'équation suivante, dans laquelle la dose d'implantation (D) est exprimée en nombre d'ions H+ / cm2 et l'énergie d'implantation (E) exprimée en keV est supérieure ou égale à 95 keV : D = (E x 1. 1014 + 5. 1016) ± 0, 1 (E x 1. 1014 + 5. 1016) et en ce que l'on apporte après l'étape de collage, un budget thermique suffisant pour exfolier sensiblement complètement la zone (12) de ladite couche mince (100) du substrat source (1) qui n'a pas été reportée sur ledit substrat d'accueil (4).

Description

') en diamant, en silicium ou en carbure de siliclum. La présente
invention concerne un procédé optimisé de report d'une couche mince de carbure de siliclum (SiC) monocristallin issue d'un substrat source de ce méme matériau, sur un substrat d'accueil ou raidisseur, ce procédé permettant notamment de faciliter le recyclage dudit substrat après le report de cette couche mince. Le procédé décrit dans le document FR-2 681 472, et connu sous la marque déposée SMART-CUT permet de réaliser le transfert d'une couche mince, d'un substrat source, vers un substrat d'accueil du type siiiclum oxydé ou carbure de silicium polycristallin, par exemple. Ce procédé permet également de réutiliser le substrat source duquel on vient de
prélever ladite couche mince.
Toutefois, après chaque opération de transfert de couches, la surface supérieure du substrat source présente un certain nombre
d'irréqularités de surface.
La formation de ces irréqularités de surface va être décrite en faisant référence aux figures 1 à 5 jointes qui représentent un exemple particulier de réalisation du procédé "Smart-cut" précité. Ce procédé est
connu de l'homme du métier et ne sera pas décrit en détails.
La figure 1 représente un substrat source 1 qui possède une face plane 2, dite "face avant", sur laquelle on effectue une étape d'implantation d'espèces gazeuses. Cette implantation est réalisoe par bombardement d'ions, par exemple d'ions H+ (référence B sur la figure 1), à
l'aide d'un implanteur.
Cette implantation est effectuce à une énergie, une dose d'implantation et une température déterminées, de façon à créer au voisinage de la profondeur moyenne p d'implantation des ions, une zone de
fragilisation référencoe 3.
Cette zone de fragilisation 3 délimite deux parties dans led it substrat source 1, à savoir d'une part, une couche mince supérieure 100 s'étendant entre la face avant 2 et ladite zone de fragilisation 3, et d'autre
part, le reste du substrat référencé 10.
Comme représenté sur la figure 2, on applique ensuite sur la
face avant 2 du substrat source 1, un raidisseur ou substrat d'accueil 4.
Ce raidisseur est choisi par l'homme du métier en fonction de l'application finale envisagée. De façon connue, il peut être appliqué par exemple par évaporation, puivérisation, dépôt chimique en phase vapeur ou être collé à l'aide d'un adhésif ou par une technique de "collage par adhésion moléculaire", connue sous la terminologie anglaise de "wafer bonding". Comme représenté sur la figure 3, on procède ensuite à
l'étape de séparation de la couche mince 100, du reste 10 du substrat 1.
Cette étape de séparation, symbolisée par les flèches S. est effectuée soit par application de contraintes mécaniques sur le raidisseur 4, soit par
application d'énergie thermique sur l'ensemble raidisseur 4 et substrat 1.
Les plaquettes constituant le substrat source 1, utilisoes pour l'adhésion moléculaire présentent en périphérie, des tombées de bord dues aux opérations de chanfreinage effectuces par exemple lors de leur procédé de fabrication. Il en résulte que les forces de collage entre le raidisseur 4 et la face avant 2 sont plus faibles au niveau de la périphérie
sensiblement annulaire dudit substrat source 1.
En conséquence, lors de l'arrachement de ce raidisseur 4, seule ia partie centrale de la couche mince 100 qui adhère fortement à celui-ci se détache, tandis que la périphérie sensiblement annulaire de cette
couche mince 100 reste solidaire du reste 10 du substrat source 1.
Ce substrat source 1 présente donc simultanément dans sa partie centrale, une rugosité de surface 11 due à la rupture au niveau de la zone de fragilisation 3 et à sa périphérie, une surépaisseur 12 ou topologie de surface, sous forme de zone cloquée, correspondant à des zones non
transférces vers le substrat d'accueil ou raidisseur 4.
La profondeur de cette zone en surépaisseur 12 est égale à l'épaisseur de la couche mince 100 transférée. Elle varie typiquement de quelques dizaines de nanomètres à plus d'un micromètre. C'est l'énergie
d'implantation des ions hydrogène qui détermine cette profondeur.
On notera que sur les figures, la zone en surépaisseur 12 a volontairement été représentée avec une section à angles droits et une épaisseur importante par rapport au reste 10 du substrat source, à des fins de simplification et de schématisation. Dans la réalité, elle présente une forme beaucoup plus irrégulière et une épaisseur proportionnellement moindre. Avant de procéder au transfert de la couche mince suivante, il
est impératif de recycler le reste 10 du substrat source.
Ce recyclage consiste d'une part, en une étape de planarisation de la surface (flèches P), c'est-à-dire d'élimination de la surépaisseur 12 et des zones cloquées et d'autre part, en une étape spécifique de finition (flèche F) permettant d'éliminer la rugosité de surface
11 pour aboutir à un substrat présentant une nouvelle face avant 2'.
Ces étapes de recyclage sont généralement réalisses par des
techniques de polissage mécanique et/ou mécano-chimique.
Dans le cas particulier o le substrat source 1 est du carbure de silicium, matériau extrêmement dur, ces étapes de polissage s'avèrent
très longues et coûteuses.
Le document de l'art antérieur "The effects of damage on hydrogen-implantinduced thin-film separation from bulk silicon carbide", RB Gregory, Material Research Society Symp, Vol 572, 1999, montre que le choix des conditions d'implantation de l'hydrogène dans le carbure de silicium permet de faire varier le pourcentage de la zone exfoliée, c'est-à dire le pourcentage de la surface libre de carbure de silicium qui s'élimine
spontanément pendant le recuit thermique du substrat.
Dans cet article, la courbe des résultats représentant la dose d'implantation d'ions H+, en fonction du pourcentage de la zone exfolice, à une énergie d'implantation de 60 keV présente une forme de cloche, avec une valeur maximale de 33 % de la zone exfoliée, pour une dose d'implantation de 5,5 1046 H+/cm2. Lorsque l'on s'écarte de cette valeur, c'est-à-dire qu'on augmente ou que l'on diminue la dose d'implantation, ce
pourcentage d'exfoliation diminue.
Le document "Complete surface exfoliation of 4H-SiC by H+ and Si+ coimplantation", J.A. Bennett, Applied Physics Letters, vol 76, N 22, pp 3265-3267, 29 mai 2000, montre qu'il est possible d'effectuer une exfoliation complète de la surface d'un substrat en carbure de silicium par
une co-implantation d'ions H+ et Si+.
Plus précisément, ce document décrit des essais effectués sur du carbure de silicium 4H-SiC en implantant des ions Si+ à diverses doses et à une énergie de 190 keV, puis des ions H+, à une dose d'implantation de 6.1046 H+/cm2 et à une énergie de 60 keV. [)es doses d'implantation de Si+ supérieures ou égales à 5.105 Si+/cm2 ont permis d'exfolier 100% de la
surface du carbure de siliclum.
Toutefois, la dose d'implantation d'ions Si, nocessaire à l'exfoliation totale de la couche de SiC est suffisamment élevée pour rendre amorphe le carbure de silicium. Ce procédé est donc incompatible avec le transfert d'un film mince de carbure de silicium de bonne qualité cristalline, puisqu'il est impensable de récupérer ce film mince pour la réalisation
ultérieure de dispositifs utilisés en micro-électronique ou optoélectronique.
L'invention a pour but de remédier aux inconvénients précités et notamment d'optimiser les conditions d'implantation pour faciliter le
recyclage d'un substrat source en carbure de siliclum.
Ce but est atteint à l'aide d'un procédé de report d'une couche mince de carbure de siliclum monocristallin, issue d'un substrat source de ce même matériau, sur un substrat d'accueil, ce procédé destiné à faciliter le recyclage du reste dudit substrat source, comprenant les étapes consistant à: - bombarder de fa,con majoritaire avec des ions H+, une face plane dite "face avant" dudit substrat source, pour former à une profondeur voisine de la profondeur moyenne p d'implantation desdits ions, une zone de fragilisation, cette zone formant une délimitation entre ladite couche mince et le reste dud it su bstrat, le bombardement avec les ions H+ étant effectué selon une énergie d'implantation E et une dose d'implantation D, - coller ledit substrat d'accueil sur ladite face avant, - séparer ladite couche mince du reste dudit substrat source,
le long de ladite zone de fragilisation.
Selon les caractéristiques de l'invention, I'implantation des ions H+ est effectuée, en respectant l'équation suivante, dans laquelle la dose d'implantation D est exprimée en nombre d'ions H+/cm2 et l'énergie d'implantation E exprimée en keV est supérieure ou égale à 95 keV: D = (E x 1.1044 + 5.1046) + 0,1 (E x 1. 1044 + 5. 1046) de façon à fragiliser de façon optimisée ladite zone de fragilisation et en ce que l'on apporte après l'étape de collage, un budget thermique suffisant pour exfolier complètement ou quasiment complètement la zone de ladite s couche mince du substrat source qui n'a pas été reportée sur ledit substrat d'accuoil. Selon d'autres caractéristiques avantageuses mais non limitatives de l'invention, prises seules ou en combinaison: - les ions implantés sont uniquement des ions H+; - I'implantation des ions H+ est effectuée sans chauffage volontaire du substrat source durant l'exposition au faisceau d'ions; -le substrat source est en carbure de silicium monocristallin désorienté; -on réalise d'abord la séparation le long de ladite zone de fragilisation optimisée par apport de contraintes mécaniques extérieures et on apporte ensuite le budget thermique suffisant pour exfolier complètement ou quasiment complètement la zone de la couche mince qui n'a pas été reportée sur le substrat d'accueil, ou bien; -on réalise simultanément la séparation le long de la zone de fragilisation optimisée et l'exfoliation complète - ou quasi complète - de la zone de la couche mince qui n'a pas été reportée sur le substrat d'accueil, par l'apport du budget thermique approprié; - I'apport du budget thermique nécessaire pour exfolier complètement ladite zone de couche mince précitée se fait au-dessus de
700 C;
- le bombardement ionique est effectué de façon aléatoire; -le substrat source est recouvert d'une couche de matériau amorphe d'une épaisseur inférieure à environ 50 nm, avant 1'étape de bombardement ionique; -le collage du substrat d'accueil sur la face avant du substrat source est réalisé par adhésion moléculaire; -au moins l'une des faces entre la face avant et la face de contact du substrat d'accueil est recouverte d'une couche intermédiaire de collage; - ladite couche intermédiaire de collage est choisie parmi l'oxyde de silicium (SiO2) OU le nitrure de siliclum (Si3N,); - le substrat d'accuoil est choisi parmi le silicium, le carbure de silicium, le nitrure de gallium, le nitrure d'aluminium, le saphir, le phospLure d'indium, I'arséniure de gallium ou le germanium; - le substrat d'accueil est du silicium obtenu par croissance FZ, à faible teneur en oxygène; - le procédé comprend en outre une étape de finition de la face
avant du reste du substrat source obtenu après la séparation.
S L'invention va maintenant être décrite en faisant référence à un mode de réalisation de l'invention donné à titre d'exemple purement
illustratif, cette description étant basoe sur les dessins joints dans lesquels:
- les figures 1 à 5 sont des schémas représentant les différentes étapes d'un procédé de report d'une couche mince de carbure de silicium, selon l'état de la technique, - les figures 6 à 18 sont des schémas représentant les différentes étapes du procédé selon l'invention et ses variantes, - la figure 19 est un graphique représentant le pourcentage de zone exfolice en fonction de la dose d'implantation D d'ions H+, à diverses énergies d'implantation, et -la figure 20 est un graphique représentant les valeurs de l'énergie d'implantation E des ions H+, en fonction de leur dose d'implantation D, pour obtenir une exfoliation de 100% de la couche implantée. Le procédé selon l'invention va maintenant être décrit en
faisant référence aux figures 6 à 18.
Les figures 6 à 18 sont proches des figures 1 à 5 et les
éléments identiques portent les mêmes références numériques.
En se reportant à la figure 6, on peut voir que l'invention a pour but d'optimiser les conditions de l'implantation B des espèces atomiques à l'intérieur d'un substrat source 1 en carbure de silicium, de façon à créor au voisinage de la profondeur moyenne p d'implantation des ions, une zone 5, dite de "fragliisation optimisoe", pour pouvoir ultérieurement, lors de la séparation et après avoir apporté un budget thermique approprié, exfolier 100% ou quasiment 100% de la zone cloquée en surépaisseur 12, qui restait solidaire du reste 10 du substrat dans le
procédé de l'art antérieur (voir figure 3).
Le terme de "fragilisation optimisée" signifie que l'on introduit des espèces atomiques dans le cristal, de manière précise et contrôlée afin
d'activer de façon optimale les mécanismes de fragilisation mis en _uvre.
Dans le cadre de l'invention, I'implantation d'espèces atomiques consiste en un bombardement ionique de la face avant 2 du substrat 1, avec des ions H+ et éventuellement en un bombardement conjoint avec des ions H+ et des ions d'hélium ou de bore, les ions H+ restant majoritaires. L'implantation de ces ions à la surface du substrat source 1 en carbure de silicium monocristallin est effectuée à l'aide d'un implanteur par
faisceau d'ions.
Divers essais d'implantation à la surface d'un substrat source de carbure de siliclum monocristallin ont été effectués afin de déterminer les
meilleurs conditions opératoires.
Comme illustré sur les figures 7 et 8 jointes, qui représentent la structure cristalline du carbure de siliclum, I'implantation B des ions est toujours effectuée perpendiculairement à la surface plane 2 du substrat
source 1.
Dans le cas illustré sur la figure 7 correspondant à un cristal de carbure de siliclum orienté (connu de l'homme du métier sous la dénomination anglo-saxonne "on axis"), les empilements atomiques de silicium et de carbone sont situés dans un plan parallèle à la surface plane supérieure ou face avant 2. Les ions pénètrent alors parallèlement à l'axe
de croissance cristalline C dudit cristal.
Au contraire dans le cas illustré sur la figure 8 correspondant à un cristal de carbure de silicium désorienté (connu de l'homme du métier sous la dénomination anglo-sexonne "off axis"), les empilements atomiques de silicium et de carbone sont situés dans un plan qui n'est pas parallèle à la face avant 2 mais qui forme avec celle-ci un angle a. Les ions pénètrent alors selon un axe perpendiculaire à ladite face avant 2, mais écarté angulairement dudit axe de croissance cristalline C, de la valeur de cet
angle a.
La désorientation du cristal est obtenue de façon artificielle, généralement par découpe du cristal. L'angle a peut varier, il est de 3, 5 , 8 ou 15 dans les cristaux de carbure de siliclum commercialisés couramment. Dans les deux cas précités, les microcavités 50 résultant de I'implantation des ions se forment de façon majoritaire dans un plan perpendiculaire à l'axe de croissance cristalline C. En conséquence, dans le cristal orienté, les microcavités 50 sont parallèles à la face avant 2 et forment une zone de fragilisation optimisoe 5, parallèle au plan de ladite face avant 2 et se présentant comme une ligne de fracture quasiment continue, tandis que dans un cristal désorienté, ces microcavités 50 sont inclinées par rapport au plan de la face
2 et ne forment pas une ligne continue.
On a remarqué expérimentalement que pour une dose D et une énergie E d'implantation données, on obtient une plus grande fragilisation de la zone 5 et ultérieurement un meilleur pourcentage d'exfoliation de la zone en surépaisseur 12, lorsqu'on effectue l'implantation
sur un cristal désorienté.
De façon avantageuse, dans le procédé selon l'invention, cette implantation est effectuée de façon aléstoire, pour éviter le phénomène dit
"de canalisation".
Le phénomène de canalisation se produit lorsque l'on implante les ions selon d es canaux ou axes cristallograph iques spécifiqu es. Les ions ainsi introduits rencontrent moins d'atomes sur leur trajectoire, ce qui induit moins d'interactions et moins de freinage desdits ions. Ces derniers seront
donc implantés plus profondément.
Dans le procédé selon l'invention, on cherche au contraire à éviter ce phénomène pour des raisons industrielles, car l'implantation
canalisée n'est pas une technique industrialisable.
En outre, afin d'améliorer le pourcentage d'exfoliation obtenu ultérieurement lors de la séparation et d'opérer en mode aléstoire, il est préférable (mais non obligatoire) d'effectuer l'implantation des ions à travers une couche de matériau amorphe 20, formée sur la face avant 2 du substrat
1. Cette variante de réalisation est représentée sur la figure 9.
Cette couche de matériau amorphe 20 est avantageusement une couche d'oxyde de siliclum (sio2) OU de nitrure de silicium (Si3N4). Elle ne doit toutefois pas dépasser une épaisseur d'environ 50 nm (50.10-9 m), sous peine de modifier la relation liant l'énergie d'implantation E et la dose
implantée D telle qu'elle sera définie ultérieurement.
Enfin, les essais effectués ont montré que cette implantation d'ions devait être effectuce sans apport thermique extérieur, c'est à dire à une température maximale d'environ 200 C, I'implantation pouvant amener le substrat en carbure de silicium sensiblement à cette température Si l'on chauffe le substrat lors de l'implantation, par exemple à des températures nettement supérieures à 650 C, on observe une dogradation voire une suppression du phénomène macroscopique d'exfoliation observé. Ceci peut s'expliquer par l'activation, pendant I'implantation, des mécanismes de diffusion et de recristallisation qui participent au procédé. Cette activation in situ, qui est non ma'^trisoe,
dégrade le contrôle de l'effet recherché.
D'autres essais complémentaires ont été effectués afin de déterminer les meilleurs couples dose d'implantation D/énergie d'implantation E à utiliser, pour obtenir l'effet recherché. Ces essais seront
détaillés ultérieurement.
On colle ensuite le substrat d'accueil 4 sur la face avant 2 du
substrat source 1.
Le collage de ce substrat 4 est avantageusement effectué par adbésion moléculaire car c'est le mode de collage le plus adapté aux applications électroniques, notamment du fait de l'homogénéité des forces de collage mises en _uvre et de la possibilité de coller ensemble une multitude de matériaux de nature différente. Toutefois, il pourrait également
être réalisé par les techniques connues de l'art antérieur.
Le collage peut être effectué en appliquant directement la face de contact 40 du substrat d'accuoil 4 sur la face avant 2 du substrat source 1 (voir figure 10), soit à l'aide d'une ou de plusieurs couches de collage intermédiaires 6 déposées soit sur la face de contact 40 du substrat 4 (comme représenté sur la figure 11), soit sur la face avant 2 du substrat
source 1, soit sur ces deux faces.
Ces couches intermédiaires de collage 6 sont soit des couches isolantes, par exemple d'oxyde de siliclum (sio2) OU de nitrure de
siliclum (Si3N4), soit au contraire des couches conductrices.
On notera que lorsque l'implantation B est réalisoe à travers une couche de matériau amorphe 20, celle-ci peut ensuite servir de couche
intermédiaire de collage.
On obtient l'assemblage de couches illustré respectivement
sur les figures 12 et 13.
Le substrat d'accueil 4 est choisi avantageusement parmi le silicium, le carbure de silicium, le nitrure de gallium (GaN), le nitrure d'aluminium (AIN), le saphir, le phosphure d'indium (InP), I'arséniure de
gallium (GaAs) ou le germanium (Ge).
Ce substrat d'accueil peut également être un substrat fragile, tel que du siliclum obtenu par croissance FZ, à faible teneur en oxygène, c'est-àdire du silicium monocristallin obtenu par la méthode de fusion de
zone à partir de silicium polycristallin.
Ensuite, on procède à la séparation S du substrat d'accuoil 4
et de la couche mince 100, du reste 10 du substrat source 1.
Cette séparation S peut s'effectuer soit par l'apport de contraintes mécaniques extérieures (comme représenté sur la figure 14),
soit par un traitement thermique, (voir figure 17).
De fa,con connue de l'homme du métier, ces contraintes mécaniques extérieures peuvent être, par exemple, I'application de forces de cisaillement, de traction, de compression ou l'application d'ultrasons,
d'un champ électrostatique ou électromagnétique.
Si l'on effectue la séparation S par l'emploi de contraintes mécaniques, on procède ensuite à un traitement de recuit, selon un budget thermique approprié pour exfolier complètement ou quasi complètement la zone 12 de la couche mince 100 du substrat source 1 qui n'a pas été collée sur le substrat d'accuoil 4 (voir figure 15). Le budget thermique correspond au produit de la température du traitement de recuit et de la durce de ce traitement. Ce traitement est toutefois beaucoup plus simple et rapide à mettre en _uvre que le polissage utilisé dans l'état de la technique pour
procéder à une telle opération.
Il ne reste plus alors qu'à procéder à une éventuelle étape de
finition F du substrat source 1 (voir figure 16).
Cette étape de finition vise à éliminer la rugosité de surface
11. Elle est généralement effectuce par un polissage mécano-chimique.
On peut également effectuer une étape de finition de la
couche mince 100.
Si l'on effectue la séparation S par un traitement de recuit thermique (voir figure 17), I'exfoliation complète ou quasi complète de la zone 12 se produit alors simultanément (voir figure 18). En pratique, cet apport thermique fait crotre les défauts ou microcavités 50 jusqu'à former des micro-fissures 51 qui reliées entre elles aboutissent à un plan de
clivage et à la rupture le long de ladite zone de fragilisation optimisée 5.
On procède ensuite à l'éventuelle étape de finition F illustrée
sur la figure 16.
Les essais de détermination des meilleures valeurs de dose d'implantation D et d'énergie d'implantation E des ions H+ vont maintenant
être décrits.
Conditions opératoires: On a réalisé l'implantation d'ions H+ sur la face avant d'un substrat en carbure de siliclum monocristallin SiC4H désorienté de 8 (connu de l'homme du métier sous la terminologie anglo- saxonne de "SiC4H 8 off axis"), recouvert d'une couche amorphe d'oxyde de silicium
d'une épaisseur d'environ 50 nm.
La température d'implantation était inférieure à 200 C.
Quatre séries d'essais ont été effectuées avec des énergies
d'implantation E, respectivement de 50 keV, 95 keV, 140 keV et 180 keV.
Pour chaque valeur d'énergie E, on a fait varier la dose
d'implantation D entre 5,25. 1046 H+/cm2 et 8. 1046 H+/cm2.
On a ensuite appliqué un substrat d'accueil 4 constitué de silicium sur le substrat source 1, puis l'on a effectué un recuit à 900 C
pendant 1 heure.
On a alors mesuré le pourcentage d'exfoliation de la zone périphérique 12 qui dans les techniques de l'art antérieur restait solidaire du
reste 10 du substrat.
Les résultats obtenus sont donnés dans le tableau suivant: Une valeur de 100 % signifie que la totalité de la zone 12 ne se trouvant pas en contact intime (c'est à dire n'ayant pas adhéré) avec le substrat d'accueil 4 est exfoliée. Une valeur de 30% par exemple signifie que seulement 30% de la zone en surépaisseur 12 est exfoliée et que 70%
de cette zone reste solidaire du reste 10 du substrat 1.
_ Dose d'implantation (1016 H+/cm2) d'impian- 5,25 5, 5 5,75 6 6,5 6,75 _ _ 7,25 7,5 8 tation (keV)
5 50 15 _
Zone _ _ exfolice 95 10 100 60 30
(%) _
40 80 100 60 40
30 90 100 80 40
_ Des essais effectués avec des énergies d'implantation
inférieures à 50 keV n'ont pas donné de bons résultats pour l'exfoliation.
S Les résultats obtenus ont été reportés sur le graphique de la figure 19. On constate que pour chaque valeur d'énergie d'implantation supérieure à 95 keV, il existe une valeur de dose d'implantation D qui
permet d'avoir 100% d'exfoliation, (forme de cloche des courbes obtenues).
La figure 20 est un graphique représentant la dose lO d'implantation D des ions H+ en fonction de l'énergie d'implantation E de ces
mêmes ions, pour obtenir 100% de zone exfoliée.
La droite obtenue correspond à l'équation suivante: D = E x 1.10'4 + 5. 106 avec E > 95 keV dans laquelle l'énergie d'implantation E des ions H+ est exprimée en keV et
la dose d'implantation D de ces ions est exprimoe en ions H+/cm2.
En admettant un écart de 10% autour de ces valeurs, on obtient l'équation suivante: D = (E x 1.1044 + 5.1046) + O,1 (E x1.10'4 + 5.1046) Des essais supplémentaires ont ensuite été effectués pour déterminer le budget thermique approprié.; En dessous de 700 C, les mécanismes de diffusion de
l'hydrogène à l'intérieur du SiC sont pratiquement inactifs.
On a ainsi pu déterminer que le budget thermique de recuit nécessaire pour exfolier complètement la zone 12 doit se faire au-dessus
de 700 C et de manière privilégice au-dessus de 800 C.
On a ainsi obtenu d'une part, une couche mince 100 de SiC de bonne qualité cristalline et d'autre part, un substrat source 1 dont la face avant est exempte des topologies de surface 12 dans la zone qui ne s'est
pas détachée avec le raidisseur ou le substrat d'accueil 4.

Claims (15)

REVENDICATIONS
1. Procédé de report d'une couche mince (100) de carbure de siliclum monocristallin, issue d'un substrat source (1) de ce même matériau, sur un substrat d'accueil (4), ce procédé destiné à faciliter le recyclage du reste (10) de ce substrat source (1) comprenant les étapes consistant à: bombarder de façon majoritaire avec des ions H+, une face plane (2) dite "face avant" dudit substrat source (1), pour former à une profondeur voisine de la profondeur moyenne (p) d'implantation desdits ions, une zone de fragilisation (5), cette zone (5) formant une délimitation entre ladite couche mince (100) et le reste (10) dudit substrat (1), le bombardement avec les ions H+ étant effectué selon une énergie d'implantation (E) et une dose d'implantation (D), - coller ledit substrat d'accueil (4) sur ladite face avant (2), - séparer ladite couche mince (100) du reste (10) dudit substrat source (1), le long de ladite zone de fragilisation (5), caractérisé en ce que l'implantation des ions H+ est effectuée en respectant l'équation suivante, dans laquelle la dose d'implantation (D) est exprimoe en nombre d'ions H+/cm2 et l'énergie d'implantation (E) exprimée en keV est supérieure ou égale à 95 keV: D = (E x 1.1044 + 5.1046) + 0,1 (E x 1. 1044 + 5. 1046) de façon à fragil iser de façon optimisée lad ite zone de frag il isation (5) et en ce que l'on apporte après l'étape de collage, un budget thermique suffisant pour exfolier complètement ou quasiment complètement la zone (12) de ladite couche mince (100) du substrat source (1) qui n'a pas été reportée
sur ledit substrat d'accueil (4).
2. Procédé selon la revendication 1, caractérisé en ce que les
ions implantés sont uniquement des ions H+.
3. Procédé selon la revendication 1, caractérisé en ce que I'implantation des ions H+ est effectuce sans chauffage volontaire du
substrat source (1) durant l'exposition au faisceau d'ions.
4. Procédé selon la revendication 1, caractérisé en ce que le
substrat source (1) est en carbure de siliclum monocristallin désorienté.
5. Procédé selon la revendication 1, caractérisé en ce qu'on réalise d'abord la séparation le long de ladite zone de fragilisation optimisoe (5) par apport de contraintes mécaniques extérieures et en ce qu'on apporte ensuite le budget thermique suffisant pour exfolier complètement ou quasiment complètement la zone (12) de la couche mince (100) qui n'a pas
été reportée sur le substrat d'accueil (4).
6. Procédé selon la revendication 1, caractérisé en ce que l'on réalise simultanément la séparation le long de la zone de fragilisation optimisoe (5) et l'exfoliation complète - ou quasi complète - de la zone (12) de la couche mince (100) qui n'a pas été reportée sur le substrat d'accueil
(4), par l'apport du budget thermique approprié.
7. Procédé selon la revendication 1, 5 ou 6, caractérisé en ce que l'apport du budget thermique nécessaire pour exfolier complètement
ladite zone (12) de la couche mince (100) se fait au-dessus de 700 C.
8. Procédé selon la revendication 1, caractérisé en ce que le
bombardement ionique est effectué de façon aléatoire.
9. Procédé selon la revendication 1, caractérisé en ce que le substrat source (l) est recouvert d'une couche de matériau amorphe (20) d'une épaisseur inférieure à environ 50 nm, avant l'étape de bombardement
ionique.
10.Procédé selon la revendication 1, caractérisé en ce que le collage du substrat d'accueil (4) sur la face avant (2) du substrat source (1)
est réalisé par adhésion moléculaire.
11.Procédé selon la revendication 10, caractérisé en ce qu'au moins l'une des faces entre la face avant (2) et la face de contact (40) du substrat d'accueil (4) est recouverte d'une couche intermédiaire de collage (6).
12.Procédé selon la revendication 9 ou 11, caractérisé en ce que ladite couche de matériau amorphe (20) eVou ladite couche intermédiaire de collage (6) sont constituces d'un matériau choisi parmi
l'oxyde de silicium (sio2) OU le nitrure de silicium (Si3N4).
13. Procédé selon la revendication 1, caractérisé en ce que le substrat d'accueil (4) est choisi parmi le silicium, le carbure de silicium, le nitrure de gallium, le nitrure d'aluminium, le saphir, le phosphure d'indium,
I'arséniore de gallium ou le germanium.
14.Procédé Solon la revendication 1, caractérisé en ce que le substrat d'accuoil (4) est du silicium obtenu par croissance (FZ), à faible
teneur en oxygène.
15.Procédé Solon la revendication l, caractérisé en ce qu'il S comprend en outre une étape de finition (F) de la face avant (11) du reste
FR0200813A 2002-01-23 2002-01-23 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil Expired - Fee Related FR2835097B1 (fr)

Priority Applications (11)

Application Number Priority Date Filing Date Title
FR0200813A FR2835097B1 (fr) 2002-01-23 2002-01-23 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
JP2003562980A JP4549063B2 (ja) 2002-01-23 2003-01-21 炭化珪素薄層の受け取り基板への最適移載方法
KR1020047011474A KR100767138B1 (ko) 2002-01-23 2003-01-21 탄화규소의 박층을 수취 기판에 전송하는 최적 방법
DE60307419T DE60307419T2 (de) 2002-01-23 2003-01-21 Optimiertes verfahren zum transferieren einer siliziumkarbid-dünnschicht auf einem empfangsubstrat
PCT/EP2003/000692 WO2003063213A2 (fr) 2002-01-23 2003-01-21 Procede optimise pour transferer une couche mince de carbure de silicium sur un substrat de reception
EP03701540A EP1468445B1 (fr) 2002-01-23 2003-01-21 Procede optimise pour transferer une couche mince de carbure de silicium sur un substrat de reception
CN03804691A CN100576448C (zh) 2002-01-23 2003-01-21 向接收基板转移碳化硅薄层的优化方法
AT03701540T ATE336077T1 (de) 2002-01-23 2003-01-21 Optimiertes verfahren zum transferieren einer siliziumkarbid-dünnschicht auf einem empfangsubstrat
TW092101486A TWI266362B (en) 2002-01-23 2003-01-23 Method of transfer of a thin layer of silicon carbide to a receiving substrate
US10/893,192 US6974760B2 (en) 2002-01-23 2004-07-15 Methods for transferring a useful layer of silicon carbide to a receiving substrate
US11/196,733 US7262113B2 (en) 2002-01-23 2005-08-04 Methods for transferring a useful layer of silicon carbide to a receiving substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0200813A FR2835097B1 (fr) 2002-01-23 2002-01-23 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil

Publications (2)

Publication Number Publication Date
FR2835097A1 true FR2835097A1 (fr) 2003-07-25
FR2835097B1 FR2835097B1 (fr) 2005-10-14

Family

ID=27589565

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0200813A Expired - Fee Related FR2835097B1 (fr) 2002-01-23 2002-01-23 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil

Country Status (10)

Country Link
US (2) US6974760B2 (fr)
EP (1) EP1468445B1 (fr)
JP (1) JP4549063B2 (fr)
KR (1) KR100767138B1 (fr)
CN (1) CN100576448C (fr)
AT (1) ATE336077T1 (fr)
DE (1) DE60307419T2 (fr)
FR (1) FR2835097B1 (fr)
TW (1) TWI266362B (fr)
WO (1) WO2003063213A2 (fr)

Families Citing this family (230)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
CA2482258A1 (fr) 2001-04-17 2002-10-24 California Institute Of Technology Procede utilisant un transfert de la couche au germanium au si pour applications photovoltaiques, et heterostructures realisees par ce procede
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
FR2874455B1 (fr) * 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
EP1427002B1 (fr) * 2002-12-06 2017-04-12 Soitec Méthode de recyclage d'un substrat par découpage localisé
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
WO2005104192A2 (fr) * 2004-04-21 2005-11-03 California Institute Of Technology Procede de fabrication de substrats virtuels lies a une plaquette de gaas/si et de substrats virtuels associes
FR2871172B1 (fr) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
WO2006015185A2 (fr) * 2004-07-30 2006-02-09 Aonex Technologies, Inc. Cellule solaire a triple jonction gainp/gaas/si obtenue par liaison de tranches et transfert de couches
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
US8101498B2 (en) * 2005-04-21 2012-01-24 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
JP2007227415A (ja) 2006-02-21 2007-09-06 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法および貼り合わせ基板
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
EP1870927A1 (fr) * 2006-06-21 2007-12-26 Nissan Motor Co., Ltd. Procédé de fabrication d'un dispositif semi-conducteur
US20070298586A1 (en) * 2006-06-21 2007-12-27 Nissan Motor Co., Ltd. Method of manufacturing semiconductor device
FR2914110B1 (fr) * 2007-03-20 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat hybride
KR100828029B1 (ko) * 2006-12-11 2008-05-08 삼성전자주식회사 스택형 반도체 장치의 제조 방법
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090115052A1 (en) * 2007-05-25 2009-05-07 Astralux, Inc. Hybrid silicon/non-silicon electronic device with heat spreader
FR2917232B1 (fr) 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
CN101681843B (zh) * 2007-06-20 2012-05-09 株式会社半导体能源研究所 半导体装置的制造方法
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5388503B2 (ja) * 2007-08-24 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
KR101539246B1 (ko) * 2008-11-10 2015-07-24 삼성전자 주식회사 광추출 효율이 향상된 발광 장치의 제조 방법 및 그 방법으로 제조된 발광 장치
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8513090B2 (en) 2009-07-16 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8148728B2 (en) 2009-10-12 2012-04-03 Monolithic 3D, Inc. Method for fabrication of a semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US8148189B2 (en) * 2010-06-30 2012-04-03 Twin Creeks Technologies, Inc. Formed ceramic receiver element adhered to a semiconductor lamina
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) * 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
JP5477302B2 (ja) * 2011-01-06 2014-04-23 株式会社デンソー 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
FR2994766B1 (fr) * 2012-08-23 2014-09-05 Commissariat Energie Atomique Procede de transfert d'un film d'inp
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US9875935B2 (en) 2013-03-08 2018-01-23 Infineon Technologies Austria Ag Semiconductor device and method for producing the same
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
WO2015009669A1 (fr) 2013-07-16 2015-01-22 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Décollement de couches épitaxiales de carbure de silicium ou de substrats de semi-conducteur composé
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US10515981B2 (en) 2015-09-21 2019-12-24 Monolithic 3D Inc. Multilevel semiconductor device and structure with memory
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
FR3048548B1 (fr) * 2016-03-02 2018-03-02 Soitec Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
FR3055063B1 (fr) * 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US10600635B2 (en) 2017-04-20 2020-03-24 Elyakim Kassel Method and apparatus for a semiconductor-on-higher thermal conductive multi-layer composite wafer
FR3073083B1 (fr) * 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un feuillet flexible
FR3079532B1 (fr) * 2018-03-28 2022-03-25 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
TWI745110B (zh) 2020-10-06 2021-11-01 環球晶圓股份有限公司 半導體基板及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
EP0971394A4 (fr) * 1997-08-13 2000-01-12 Matsushita Electric Ind Co Ltd Substrat et dispositif semi-conducteurs
JP2998724B2 (ja) * 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
JP3127892B2 (ja) * 1998-06-30 2001-01-29 日新電機株式会社 水素負イオンビーム注入方法及び注入装置
FR2784795B1 (fr) * 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
US6355541B1 (en) * 1999-04-21 2002-03-12 Lockheed Martin Energy Research Corporation Method for transfer of thin-film of silicon carbide via implantation and wafer bonding
JP3900741B2 (ja) * 1999-05-21 2007-04-04 信越半導体株式会社 Ｓｏｉウェーハの製造方法
EP1158581B1 (fr) * 1999-10-14 2016-04-27 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche de soi, et tranche de soi
US6566233B2 (en) * 1999-12-24 2003-05-20 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
US6566158B2 (en) * 2001-08-17 2003-05-20 Rosemount Aerospace Inc. Method of preparing a semiconductor using ion implantation in a SiC layer
US20040224482A1 (en) * 2001-12-20 2004-11-11 Kub Francis J. Method for transferring thin film layer material to a flexible substrate using a hydrogen ion splitting technique
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
BENNETT J A ET AL: "COMPLETE SURFACE EXFOLIATION OF 4H-SIC BY H+- AND SI+-COIMPLANTATION", APPLIED PHYSICS LETTERS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 76, no. 22, 29 May 2000 (2000-05-29), pages 3265 - 3267, XP000954315, ISSN: 0003-6951 *
DI CIOCCIO L ET AL: "Silicon carbide on insulator formation by the Smart-Cut(R) process", MATERIALS SCIENCE AND ENGINEERING B, ELSEVIER SEQUOIA, LAUSANNE, CH, vol. 46, no. 1-3, 1 April 1997 (1997-04-01), pages 349 - 356, XP004085343, ISSN: 0921-5107 *
DI CIOCCIO L ET AL: "Silicon carbide on insulator formation using the Smart Cut process", ELECTRONICS LETTERS, IEE STEVENAGE, GB, vol. 32, no. 12, 6 June 1996 (1996-06-06), pages 1144 - 1145, XP006005228, ISSN: 0013-5194 *
GREGORY R B ET AL: "THE EFFECTS OF DAMAGE ON HYDROGEN-IMPLANT-INDUCED THIN-FILM SEPARATION FROM BULK SILICON CARBIDE", MATERIALS RESEARCH SOCIETY SYMPOSIUM PROCEEDINGS, MATERIALS RESEARCH SOCIETY, PITTSBURG, PA, US, vol. 572, 5 April 1999 (1999-04-05), pages 33 - 38, XP001040858, ISSN: 0272-9172 *
TONG Q-Y ET AL: "Si and SiC layer transfer by high temperature hydrogen implantation and lower temperature layer splitting", ELECTRONICS LETTERS, IEE STEVENAGE, GB, vol. 34, no. 4, 19 February 1998 (1998-02-19), pages 407 - 408, XP006009324, ISSN: 0013-5194 *

Also Published As

Publication number Publication date
US6974760B2 (en) 2005-12-13
JP4549063B2 (ja) 2010-09-22
US7262113B2 (en) 2007-08-28
TW200306620A (en) 2003-11-16
EP1468445A2 (fr) 2004-10-20
FR2835097B1 (fr) 2005-10-14
KR20040077795A (ko) 2004-09-06
JP2005516392A (ja) 2005-06-02
TWI266362B (en) 2006-11-11
ATE336077T1 (de) 2006-09-15
CN100576448C (zh) 2009-12-30
EP1468445B1 (fr) 2006-08-09
DE60307419T2 (de) 2007-03-29
CN1669122A (zh) 2005-09-14
US20050032330A1 (en) 2005-02-10
KR100767138B1 (ko) 2007-10-15
US20050266659A1 (en) 2005-12-01
WO2003063213A3 (fr) 2004-01-15
WO2003063213A2 (fr) 2003-07-31
DE60307419D1 (de) 2006-09-21

Similar Documents

Publication Publication Date Title
FR2835097A1 (fr) Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
EP2102904B1 (fr) Procede de fabrication de couches minces de gan par implantation et recyclage d'un substrat de depart
EP1285461B1 (fr) Procede de fabrication d'une couche mince
EP2342744B1 (fr) Procede de formation d'une couche monocristalline dans le domaine micro-electronique
EP1631983A1 (fr) Procede d'obtention concomitante d'une paire de substrats recouverts d'une couche utile
FR2842650A1 (fr) Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique
WO2002037556A1 (fr) Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
EP1378004A2 (fr) Substrat demontable a tenue mecanique controlee et procede de realisation
EP2342745B1 (fr) Procede d'elaboration d'un substrat hybride ayant une couche continue electriquement isolante enterree
FR2889887A1 (fr) Procede de report d'une couche mince sur un support
FR2905801A1 (fr) Procede de transfert d'une couche a haute temperature
FR2957189A1 (fr) Procede de realisation d'une structure multicouche avec detourage post meulage.
EP4128328B1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
EP1631982B1 (fr) Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
EP2302666B1 (fr) Procédé de planarisation par ultrasons d'un substrat dont une surface a été libérée par fracture d'une couche enterrée fragilisée
WO2023084164A1 (fr) Procede de preparation d'une couche mince en materiau ferroelectrique
FR2858461A1 (fr) Realisation d'une structure comprenant une couche protegeant contre des traitements chimiques
WO2022195225A1 (fr) Procédé de transfert d'une couche d'une hétérostructure
WO2021105576A1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR2928031A1 (fr) Procede de transfert d'une couche mince sur un substrat support.
FR2912550A1 (fr) Procede de fabrication d'une structure ssoi.
WO2022189732A1 (fr) Procede de fabrication d'une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
EP4305660A1 (fr) Procede de fabrication d'une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
FR3111232A1 (fr) Substrat temporaire demontable compatible avec de tres hautes temperatures et procede de transfert d’une couche utile a partir dudit substrat
FR3059149A1 (fr) Procede de fabrication d'un film mince a base d'inp ou de gaas

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20081029