KR100767138B1 - 탄화규소의 박층을 수취 기판에 전송하는 최적 방법 - Google Patents

탄화규소의 박층을 수취 기판에 전송하는 최적 방법 Download PDF

Info

Publication number
KR100767138B1
KR100767138B1 KR1020047011474A KR20047011474A KR100767138B1 KR 100767138 B1 KR100767138 B1 KR 100767138B1 KR 1020047011474 A KR1020047011474 A KR 1020047011474A KR 20047011474 A KR20047011474 A KR 20047011474A KR 100767138 B1 KR100767138 B1 KR 100767138B1
Authority
KR
South Korea
Prior art keywords
substrate
silicon carbide
thin layer
receiving substrate
source substrate
Prior art date
Application number
KR1020047011474A
Other languages
English (en)
Other versions
KR20040077795A (ko
Inventor
브루노 기슬렝
파브리스 르떼르트르
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20040077795A publication Critical patent/KR20040077795A/ko
Application granted granted Critical
Publication of KR100767138B1 publication Critical patent/KR100767138B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명은 소스 기판(1)으로부터 유래된 단결정 탄화규소의 박층(100)을 수취 기판(4)에 전송하는 최적 방법에 관한 것으로, 하기의 단계:
- 대다수의 H+ 이온으로 상기 소스 기판(1)의 전면을 충격시켜 취약화 영역(5)을 형성하는 단계, 및
- 상기 취약화 영역(5)을 따라 상기 소스 기판(1)의 잔존물(10)로부터 상기 박층(100)을 박리하는 단계를 포함하고,
H+ 이온의 주입은 하기의 부등식:
[(E×1·1014 + 5·1016)/1.1] ≤ D ≤ [(E×1·1014 + 5·1016)/0.9]
을 따라 실시되고, 여기서 주입 투여량(D)은 H+ 이온의 수/㎠로 표시되고, keV로 표시되는 주입 에너지(E)는 95keV 이상이고,
접합 단계 이후, 상기 수취 기판(4)에 전송되지 않는 소스 기판(1)의 상기 박층(100)의 영역(12)을 완전히 또는 거의 완전히 박리하기에 충분한 열 수지가 부가되는 것을 특징으로 한다.

Description

탄화규소의 박층을 수취 기판에 전송하는 최적 방법{Optimized Method of transfer of a thin layer of silicon carbide to a receiving substrate}
본 발명은 이 동일한 재료의 소스 기판으로부터 유래된 단결정 탄화규소(SiC)의 박층을 수취 또는 보강 기판에 전송하는 최적 방법에 관한 것으로, 이 방법은 특히 이 박층의 전송 후에 상기 기판의 리사이클을 가능하게 한다.
등록 상표 "스마트 컷"으로 공지된 방법에 의해 박층을 소스 기판으로부터 예를 들면 산화규소 또는 다결정 탄화규소의 타입의 수취 기판에 전송시킬 수 있다. 마찬가지로 이 방법에 의해 박층을 취하는 소스 기판을 재이용할 수 있다.
그렇지만, 각각의 층 전송 작업 후, 소스 기판의 상부 표면은 다소의 표면 불균일을 갖는다.
이들 표면 불균일의 형성은 "스마트 컷" 방법의 실시의 특정예를 도시하는 첨부의 도 1 내지 도 5를 참조하여 설명될 것이다. 이 방법은 당업자에게는 공지되어 있으므로 상세하게 설명하지 않는다.
도 1은 가스 종의 주입 단계가 실시되는 "전면"이라 불리는 평면(2)을 갖는 소스 기판(1)이다. 이 주입은 주입기를 사용하여 예를 들면 H+ 이온(도 1 상의 참 조 B)으로 이온 충격에 의해 실시된다.
이 주입은 이온의 평균 주입 깊이(p) 부근에서, 취약화 영역(3)을 생성시키기 위해 특정 에너지, 주입 투여량, 및 온도에서 실시된다.
이 취약화 영역(3)은 상기 소스 기판(1)에서의 2개의 영역, 즉, 한편으로, 전면(2)과 상기 취약화 영역(3) 사이에 걸친 상부 박층(100), 및 다른 한편으로 상기 기판의 잔존물(10)의 경계를 정한다.
도 2에 도시된 바와 같이, 다음에 보강재 또는 수취 기판(4)은 소스 기판(1)의 전면(2)에 적용된다.
이 보강재는 상정되는 최종 적용의 기능으로서 당업자에 의해 선택된다. 공지된 방식에 있어서, 이것은 예를 들면 진공 증착, 스프레이, 화학 증착법에 의해 적용되거나, 접착제를 사용하여 접합하거나 "웨이퍼 접합(wafer bonding)"으로서 영어 용어법에서 공지된 "분자 부착에 의한 접합"의 기술에 의해 접합될 수 있다.
도 3에 도시된 바와 같이, 다음에 단계에서 기판(1)의 잔존물(10)로부터의 박층(100)의 박리가 실시된다. 화살표(S)로 기호화된 이 박리 단계는 보강재(4)에 기계적 응력을 적용하거나, 보강재(4)와 기판(1)의 집합체에 열 에너지를 적용하여 실시된다.
분자 부착에 사용되는 소스 기판(1)을 구성하는 웨이퍼는 예를 들면, 이들 제조시에 실시되는 면취 작업 때문에, 침강된 테두리를 소유한다. 결과로서, 보강재(4)와 전면(2) 사이의 부착력은 상기 소스 기판(1)의 실질적으로 환상 주위의 영역에서 약해진다.
따라서, 이 보강재(4)의 박리시에, 보강재(4)에 강하게 부착되어 있는 박층(100)의 중심부만이 박리되고, 한편 이 박층(100)의 실질적으로 환상 주위는 소스 기판(1)의 잔존물(10)과 일체로 잔존한다.
따라서, 이 소스 기판(1)은 이의 중심부에서 취약화 영역(3)의 부위에서의 파열 때문에, 표면 거칠기(11)를 동시에 보이고, 이의 주위에서, 수취 기판 또는 보강재(4)로 전송되지 않는 영역에 해당하는 블리스터된(blistered) 영역의 형태로 과잉 두께(12) 또는 표면 토폴로지를 보인다.
과잉 두께(12)의 이 영역의 깊이는 전송된 박층(100)의 두께와 동일하다. 이것은 일반적으로 수십 나노미터 내지 마이크로미터 초과에서 변화한다. 이 깊이는 수소 이온의 주입 에너지에 의해 결정된다.
이들 도면에서, 과잉 두께의 영역(12)은 단순화와 도식화를 위해 소스 기판의 잔존물(10)에 대하여 직각 및 현저한 두께를 갖는 단면으로 인위적으로 도시되고 있다. 실제로, 이것은 휠씬 더 불규칙한 형상과 비례적으로 더 얇은 두께를 갖는다.
다음의 박층의 전송으로 진행하기 전에, 소스 기판의 잔존물(10)을 리사이클해야 한다.
한편으로, 이 리사이클은 표면의 평탄화 단계(화살표 P), 즉, 과잉 두께(12) 및 침강된 영역의 제거로 이루어지고, 다른 한편으로, 표면 거칠기(11)를 제거시켜서 새로운 전면(2)을 가진 기판을 얻는 특정 마감 단계(화살표 F)로 이루어진다.
이들 리사이클 단계는 일반적으로 기계적 및/또는 기계-화학적 연마 기술에 의해 실시된다.
소스 기판(1)이 탄화규소의 극도로 경질 재료인 특정 경우에 있어서, 이들 연마 단계는 매우 장기간 고비용이 든다는 것이 알려져 있다.
종래기술 문헌인 "The effects of damage on hydrogen-implant-induced thin-film separation from bulk silicon carbide"(R. B. Gregory, Material Research Society Symp., Vol. 572, 1999)는 탄화규소 내로의 수소 주입의 조건의 선택에 의해 박리되는 영역의 퍼센트, 즉, 상기 기판의 열 어닐링(thermal annealing)시에 자발적으로 제거되는 탄화규소의 자유 표면의 퍼센트를 변화시킨다는 것을 개시한다.
이 항목에 있어서, 박리되는 영역의 퍼센트의 함수로서 H+ 이온 주입 투여량을 나타내는 결과의 커브는 5.5·1016 H+/㎠의 주입 투여량에 대해 박리된 영역의 33%의 최대값으로 60keV의 주입 에너지에서 벨 형상을 나타낸다. 이 값으로부터 벗어나자 마자, 즉 주입 투여량이 증가하거나 감소하자 마자, 이 박리 퍼센트는 감소한다.
문헌 "Complete surface exfoliation of 4H-SiC by H+ and Si+ co-implantation"(J. A. Bennett, Applied Physics Letters, Vol. 76, No. 22, pp. 3265-3267, May 29, 2000)은 H+ 및 Si+ 이온의 공동 주입에 의해 탄화규소 기판 표면의 완전한 박리를 실시하는 것이 가능하다는 것을 나타낸다.
보다 자세하게, 이 문헌은 다양한 투여량 및 190keV의 에너지에서 Si+ 이온을 주입한 후, 6·1016 H+/㎠의 주입 투여량 및 60keV의 에너지에서 H+ 이온을 주입함으로써 4H-SiC 탄화규소 상에 실시되는 시도를 설명한다. 5·105 Si+/㎠ 이상의 Si+의 주입 투여량은 탄화규소 표면의 100% 박리를 가능하게 하였다.
그렇지만, SiC 층의 전체 박리에 필요한 Si 이온 주입 투여량은 또한 탄화규소가 무정형이 되기에 충분히 높다. 그러므로 이 방법은 마이크로전자기기 또는 광-전자기기에 사용되는 장치의 이후 형성을 위해 이 박막을 회복시키는 것을 상상할 수 없기 때문에, 우수한 결정 품질의 탄화규소의 박막의 전송에 적합하지 않는다.
본 발명의 목적은 상기 문제를 해결하는 것이고, 특히 탄화규소 소스 기판의 리사이클을 용이하게 하는 주입 조건을 최적화하는 것이다.
이 목적은 동일한 재료의 소스 기판으로부터 유래된 단결정 탄화규소의 박층을 수취 기판에 전송하는 방법에 의해 달성되고, 이 방법은 이 소스 기판의 잔존물의 리사이클을 용이하게 하는 것을 목적으로 하고, 하기의 단계:
- 상기 소스 기판의 "전면"으로 불리는 평면에 대다수의 H+ 이온으로 충격시켜 상기 이온의 평균 주입 깊이(p) 부근의 깊이에서 취약화 영역을 형성하여, 이 영역에서 상기 박층과 상기 기판의 잔존물 사이에 경계를 형성하는 단계(H+ 이온을 이용한 충격은 주입 에너지(E) 및 주입 투여량(D)으로 실시된다.)
- 상기 수취 기판을 상기 전면에 접합하는 단계, 및
- 상기 취약화 영역을 따라 소스 기판의 잔존물로부터 상기 박층을 박리하는 단계
를 포함한다.
본 발명의 특징에서는, H+ 이온의 주입은 하기의 부등식:
[(E×1·1014 + 5·1016)/1.1] ≤ D ≤ [(E×1·1014 + 5·1016)/0.9]
에 따라 실시되고, 이 식에서 주입 투여량(D)은 H+ 이온의 수/㎠이고, keV로 표시되는 주입 에너지(E)는 95keV 이상이다
최적화 방식으로 상기 취약화 영역을 취약화하기 위해, 접합의 이 단계 후에, 상기 수취 기판에 전송되지 않는 소스 기판의 상기 박층의 영역을 완전히 또는 거의 완전히 박리하기에 충분한 열 수지가 부가된다.
하기를 단독 또는 조합하여 본 발명의 특징을 제한하는 일 없이 다른 이점에서는:
- 주입된 이온은 오직 H+ 이온이고:
- H+ 이온의 주입은 이온 빔의 노출시에 소스 기판의 의도적인 가열 없이 실 시되고;
- 소스 기판은 비배향된(disoriented) 단결정 탄화규소이고;
박리는 외부의 기계적 응력의 적용에 의해 상기 최적화된 취약화 영역을 따라 우선 실시된 후, 수취 기판에 전송되지 않는 박층 영역을 완전히 또는 거의 완전히 박리하기 위해 충분한 열 수지가 부가되고, 그렇지 않으면:
- 최적화된 취약화 영역을 따른 박리 및 수취 기판에 전송되지 않는 박층 영역의 완전한 또는 거의 완전한 박리는 적절한 열 수지의 적용에 의해 동시에 실시되고;
- 상기 박층 영역의 상기 영역을 완전히 또는 거의 완전히 박리하는데 필요한 열 수지의 적용은 700℃ 초과에서 발생하고;
- 이온 충격은 랜덤하게 실시되고;
- 소스 기판은 이온 충격의 단계 전에 약 50㎚ 이하 두께의 비정질 층으로 피복되고;
- 소스 기판의 전면과 수취 기판의 접합은 분자 부착에 의해 실시되고;
- 전면과 수취 기판의 접촉면 중의 적어도 1개의 면은 중간 접합층으로 피복되고;
- 비정질의 상기 층 및/또는 상기 중간 접합층은 산화규소(SiO2) 또는 질화규소(Si3N4) 중에서 선택된 재료로 구성되고;
- 수취 기판은 실리콘, 탄화규소, 질화갈륨, 질화알루미늄, 사파이어, 인화 인듐, 갈륨비소, 또는 게르마늄 중에서 선택되고;
- 수취 기판은 낮은 산소 함량을 가지면서 영역 용융 성장에 의해 얻어진 실리콘이고;
- 또한 방법은 분리 후에 얻어지는 소스 기판의 전면을 마감하는 단계를 포함하고;
도 1∼도 5는 종래기술에 따른 탄화규소 박층의 전송 방법의 상이한 단계를 도시하는 도면이다.
도 6∼도 18은 본 발명 및 이의 대안에 따른 방법의 상이한 단계를 도시하는 도면이다.
도 19는 다양한 주입 에너지에서 H+ 이온 주입 투여량(D)의 함수로서 박리된 영역 퍼센트를 나타내는 그래프이다.
도 20은 주입된 층의 100% 박리를 달성하는 H+ 이온 주입 투여량(D)의 함수로서 H+ 이온 주입 에너지(E)의 값을 나타내는 그래프이다.
발명은 단지 예시적 실시예로서 주어진 본 발명의 실시 형태를 참조하여 설명될 것이고, 이 설명은 첨부의 도면에 기초한다
본 발명에 따른 방법을 도 6∼도 18을 참조하여 설명한다.
도 6∼도 18은 도 1∼도 5에 밀접하게 유사하므로, 동일한 요소에는 동일한 참조 부호를 첨부한다.
본 발명의 목적은 층(100)의 박리 후 및 적절한 열 수지를 부가한 후, 종래기술의 방법에서 기판의 잔존물(10)과 일체로 남아 있는(도 3 참조) 블리스터된 과잉 두께 영역(12)의 100% 또는 약 100%를 이후에 박리될 수 있는, 이온 주입의 평균 깊이(p) 부근에서 "최적화된 취약화 영역"으로 불리는 영역(5)을 생성시키기 위해, 단결정 탄화규소의 소스 기판(1) 내에 원자 종의 주입 조건(B)을 최적화하는 것이라는 것을 도 6에서 알 수 있다.
용어 "최적화된 취약화"는 원자 종이 최적 방식으로 사용되는 취약화 매커니즘을 활성화시키기 위해 정밀하고 제어적으로 결정 내에 도입되는 것을 의미한다.
본 발명의 범위 내에서, 원자 종의 주입은 H+ 이온으로 기판(1)의 전면(2)의 이온 충격으로 이루어지고, 아마도 H+ 이온 및 헬륨 또는 붕소 이온으로, 그렇지만은 대다수로 유지되는 H+ 이온을 이용한 공동의 충격이다.
단결정 탄화규소 소스 기판(1)의 표면에서 이들 이온의 주입은 이온 빔 주입기를 사용하여 실시된다.
탄화규소 소스 기판(1)의 표면에서 주입의 다양한 시도는 최상 작업 조건을 결정하기 위해 실시되었다.
탄화규소의 결정 구조를 도시하는 첨부의 도 7 및 도 8에 도시되는 바와 같이, 이온의 주입(B)은 언제나 소스 기판(1)의 평면(2)에 직각으로 실시된다.
도 7에 도시되는 경우에 있어서, 배향된 탄화규소 결정(영어 용어 "축 상에(on axis)"로 당업자에게 공지된)에 대응하여, 규소와 탄소 원자의 적층은 상부 평면 또는 전면(2)에 평행한 면에 위치하고 있다. 다음에 이온은 상기 결정의 결정 성장 축(C)에 평행하게 침투한다.
이에 반해, 도 8에 도시되는 경우에 있어서, 비배향된(disoriented) 탄화규소 결정(영어 용어 "축 외의(off axis)"로 당업자에게 공지된)에 대응하여, 규소와 탄소 원자의 적층은 전면(2)과 평행하지 않은 면에 위치하고 있지만 전면(2)과 각도(α)를 형성한다.
다음에 이온은 상기 전면(2)과 직각인 축을 따라 침투하지만 이 각도(α)의 값에 의해 상기 결정 성장 축(C)으로부터 각도를 이루어 상쇄된다.
결정의 비배향은 일반적으로 결정을 절단함으로써 인위적으로 얻어진다. 각도는 상이한 값을 가질 수 있다. 이것은 현재 상업적으로 이용가능한 탄화규소의 결정에서 3.5°, 8°, 또는 15°이다.
상기 2개의 경우에 있어서, 이온 주입에 의해 생긴 미세 공동(50)은 주로 결정 성장 축(C)에 직각인 면에 형성된다.
따라서, 배향된 결정에서, 미세 공동(50)은 전면(2)과 평행하고, 상기 전면(2)의 면에 평행한 최적화된 취약화 영역(5)을 형성하고, 실지로 연속적인 파열선으로서 발생하고, 한편 비배향된 결정에서, 이들 미세 공동(50)은 전면(2)의 면에 대하여 기울어지고, 연속한 선을 형성하지 못한다.
소정 주입 투여량(D) 및 에너지(E)에 대하여, 영역(5)의 더 큰 취약화, 및 이후 과잉 두께 영역(12)의 양호한 박리 퍼센트가 주입이 비배향된 결정에 대해 실 시될 때 얻어진다는 것이 실험적으로 관찰되고 있다.
유리하게는, 본 발명의 방법에 있어서, 이 이온 주입은 "채널링(channeling)"이라 불리는 현상을 피하기 위해 랜덤하게 실시된다.
채널링 현상은 이온이 특정 채널 또는 결정 축을 따라 주입될 때 발생한다. 따라서 도입된 이온은 그들 궤도 상에서 소수의 원자를 직면하고, 결과로서 상호 작용이 미미하고 상기 이온의 브레이크가 낮아진다. 그러므로, 이들 이온은 더 깊이 주입될 것이다.
본 발명에 따른 방법에 있어서, 이에 반해 산업적 이유로 이 채널링 현상을 피하려고 하는데, 채널된 주입이 산업적으로 실현가능한 기술이 아니기 때문이다.
또한, 박리시 최종적으로 얻어지는 박리의 퍼센트를 향상시키고, 랜덤한 주입 방식으로 작업하기 위해, 기판(1)의 전면(2) 상에 형성된 비정질(20)의 층을 통하여 이온 주입을 실시하는 것이 바람직하다(그러나 강제적이지 않다). 이 다른 실시 형태는 도 9에 도시된다.
비정질(20)의 이 층은 유리하게는 산화규소(SiO2) 또는 질화규소(Si3N4)의 층이다. 그렇지만, 이후에 규정되는 바와 같은 주입 에너지(E)와 주입 투여량(D)을 연결하는 관계를 개질하는 것의 위험을 무릅쓰고, 이것은 약 50㎚(5·10-9m)의 두께를 초과해서는 안된다.
최종적으로, 실시된 시도는 이 이온 주입이 바람직하게는 외부의 열 공급 없이 즉, 약 200℃의 최대 온도에서 실시되어야 하고, 주입은 탄화규소 기판을 이 온 도까지 유도할 수 있다는 것을 나타냈다.
상기 기판이 주입시 예를 들면 650℃보다 현저하게 높은 온도까지 가열된다면, 거시적 박리 현상의 악화 또는 억제가 관찰된다. 이것은 주입시 공정에 관여하는 확산 및 재결정 매커니즘의 활성화에 의해 설명될 수 있다. 원위치에서 제어되지 않는 이 활성화는 소망의 박리 효과의 제어를 악화시킨다.
다른 한편, 상보적 시도는 사용되는 주입 투여량(D)과 주입 에너지(E)의 최상 짝을 결정하기 위해 실시되었다. 이들 시도는 이후에 상세하게 설명된다.
다음에 수취 기판(4)은 소스 기판(1)의 전면(2)에 접합된다.
이 기판(4)의 접합은 유리하게는 분자 부착에 의해 달성되는데 이것은 전자 적용에 가장 적합한 접합의 방식이기 때문이고, 특히, 사용된 접합력의 균질성 및 상이한 성질을 갖는 다수의 재료를 서로 접합하는 가능성 때문이다. 그렇지만, 이것은 마찬가지로 다른 공지된 종래기술에 의해 실시될 수 있다.
접합은 수취 기판(4)의 "접촉면"으로 불리는 면(40)의 하나를 소스 기판(1)의 전면(2)에, 직접적으로(도 10 참조) 또는 기판(4)의 접촉면(40)에 위치한 1개 이상의 중간 접합층(6)에 의해(도 11에 도시되는 바와 같이), 소스 기판(1)의 전면(2) 상에, 또는 이들 2개의 면 상에 적용함으로써 실시될 수 있다.
이들 중간 접합층(6)은 예를 들면, 산화규소(SiO2) 또는 질화규소(Si3N4)의 절연층, 또는 다른 한편으로 도전층이다.
주입(B)이 비정질(20)의 층을 통하여 실시될 때, 다음에 후자는 중간 접합층(6)의 역할을 감당할 수 있다는 것에 주목해야 한다.
도 12 및 도 13에 각각 도시되는 층의 집합체가 얻어진다.
수취 기판은 유리하게는(그러나 강제적이지 않다) 실리콘, 탄화규소, 질화갈륨(GaN), 질화알루미늄(AlN), 사파이어, 인화인듐(InP), 갈륨비소(GaAs), 또는 게르마늄(Ge) 중에서 선택된다. 다른 재료가 마찬가지로 사용될 수 있다.
이 수취 기판은 낮은 산소 함량을 가지면서 영역 용융 성장에 의해 얻어진 실리콘, 즉, 다결정 실리콘으로부터 시작하는 영역 용융 방법에 의해 얻어지는 단결정 실리콘과 같은 취약한 기판일 수 있다.
다음에, 수취 기판(4) 및 소스 기판(1)의 잔존물(10)로부터의 박층(100)의 박리(화살표(S))가 실시된다.
이 박리(S)가 외부의 기계적 응력의 적용(도 14에 도시되는 바와 같이) 또는 적절한 열 수지의 열 처리(도 17 참조)에 의해 실시될 수 있다.
당업자에게 공지된 방식으로, 이들 외부의 기계적 응력은 예를 들면, 전단력, 견인력 또는 압축력의 적용, 또는 초음파, 정전기장 또는 전자기장의 적용일 수 있다.
박리(S)는 외부의 기계적 응력을 사용하여 실시된다면, 다음에 어닐링 처리는 수취 기판(4)에 접합되어 있지 않는 소스 기판(1)으로부터 박층(100)의 영역(12)을 완전히, 또는 거의 완전히 박리하기 위해 적절한 열 수지에 따라 일어난다(도 15 참조). 열 수지는 이 처리의 지속 시간과 어닐링 처리 온도의 곱에 해당한다.
그렇지만은 이 처리는 이러한 작업으로 진행하기 위한 종래기술에서 사용된 연마보다 사용하기 쉽고 신속하다.
다음에 소스 기판(1)의 가능한 마감 단계(F)만이 남는다(도 16 참조).
이 마감 단계는 표면 거칠기(11)를 제거하는 것을 목적으로 한다. 이것은 일반적으로 기계-화학적 연마에 의해 실시된다.
박층(100)의 자유 표면을 마감하는 단계가 마찬가지로 실시될 수 있다.
소스 기판(1)의 잔존물(10)로부터의 박층(100)의 박리(S)가 열 어닐링 처리에 의해 실시된다면(도 17 참조), 다음에 영역(12)의 완전한 또는 거의 완전한 박리가 동시에 실현된다(도 18 참조). 실제로, 열의 이 적용에 의해 결점 또는 미세 공동(50)을 이들이 서로 연결되어 결과로서 상기 최적화된 취약화 영역(5)을 따라 분할면 및 파열이 발생하는 미세 균열(51)을 형성하기까지 성장시킨다.
다음에 도 16에 도시된 바와 같이 가능한 마감 단계(F)가 실시된다.
H+ 이온의 주입 투여량(D)과 주입 에너지(E) 값의 최상 짝을 결정하는 시도가 설명된다.
작동 조건:
H+ 이온 주입은 약 50㎚ 두께의 산화규소의 무정형 층으로 피복된, 8° 비배향된(당업자에게 "SiC4H 8° 축 외의"로서 공지된) 단결정 탄화규소(SiC4H) 기판의 전면 상에 실시되었다.
주입 온도는 200℃ 미만이었다.
4개의 일련의 시도는 각각 50keV, 95keV, 140keV 및 180keV의 주입 에너지(E)로 실시되었다.
에너지(E)의 각각의 값에 대하여, 주입 투여량(D)은 5.25·1016 H+/㎠ 내지 8·1016 H+/㎠에서 변화하였다.
다음에 실리콘으로 구성되는 수취 기판(4)이 소스 기판(1)에 적용된 후, 어닐링이 1시간 900℃에서 실시되었다.
다음에 종래기술에서 상기 기판의 잔존물(10)과 일체로 잔류하는 주변 영역(12)의 퍼센트 박리가 측정되었다.
얻어진 결과는 하기의 표에 나타난다.
100%의 값은 수취 기판(4)과 밀접하게 접촉(즉, 부착되지 않은)되지 않은 영역(12) 전체가 박리되는 것을 의미한다. 30%의 값은 예를 들면 과잉 두께 영역(12)의 30%만이 박리되고, 이 영역(12)의 70%가 기판(1)의 잔존물(10)과 일체로 잔류하는 것을 의미한다.
(표)
Figure 112004032858666-pct00001
50keV 미만의 주입 에너지로 실시되는 시도는 박리에 대한 양호한 결과를 나타내지 않았다.
얻어진 결과는 도 19의 그래프로 나타내고 있다. 95keV 이상의 각각의 주입 에너지(E) 값에 대하여, 100%의 박리가 얻어질 수 있는(얻어지는 벨 형상 커브) 주입 투여량(D) 값이 있다는 것을 알 수 있다.
도 20은 100%의 박리된 영역이 얻어지는 이들 동일 이온의 주입 에너지(E)의 함수로서 H+ 이온 주입 투여량(D)을 나타내는 그래프이다.
얻어진 직선은 하기의 방정식에 해당한다:
D = E × 1·1014 + 5·1016 (1)
단, E ≥ 95keV,
여기서, H+ 이온 주입 에너지(E)는 keV로 표시되고, 이들 이온의 주입 투여 량(D)은 H+ 이온/㎠로 표시된다.
가능한 경미한 실험적 변화와 제조 및 사용된 주입 장치의 제어의 허용오차와 관계가 있는 D 및 E의 값의 변동을 고려하면, D 및 E의 값의 짝은 하기의 부등식을 따라야 한다고 추정된다:
- ε × D ≤ D - (E × 1·1014 + 5·1016) ≤ ε × D (2)
여기서 D 및 E는 전술의 의미를 갖고, ε × D는 상기 방정식 (1)에 따라 얻어지는 D의 이론값과 D의 허용값 사이의 E의 소정값에 대한 절대 허용오차를 나타내고, ε는 상대 허용오차를 나타낸다.
실험 후에, 이 상대 허용오차(ε)는 10%라는 것이 추정되었다.
하기의 부등식 (3)은 이로부터 기인한다:
- 0.1 × D ≤ D - (E × 1·1014 + 5·1016) ≤ 0.1 × D
이것은 또한 하기의 부등식 (4)으로 표시될 수 있다:
[(E×1·1014 + 5·1016)/1.1] ≤ D ≤ [(E×1·1014 + 5·1016)/0.9]
상기 부등식 (4)을 따르는 D 및 E의 값의 짝은 취약화 영역(5)의 최적화된 취약화가 얻어지도록 하고, 충분한 열 수지가 적용된 후에, 수취 기판(4)에 전송되지 않는 박층(100)의 영역(12)을 완전한 또는 거의 완전한 박리를 가능하게 한다.
다음에 상보적 시도가 실시되어 적절한 열 수지를 결정한다.
700℃ 미만에서, SiC 내의 수소의 확산 매커니즘은 실지로 작동불능이다.
따라서 영역(12)의 완전한 또는 거의 완전한 박리에 필요한 열 수지는 700℃ 초과, 바람직하게는 800℃ 초과인 것을 결정할 수 있다
따라서, 한편으로 우수한 결정 품질의 SiC의 박층(100)이 얻어지고, 다른 한편으로 전면에 표면 토폴로지(12)가 없는 소스 기판(1)이 얻어진다.

Claims (15)

  1. 동일한 재료의 소스 기판(1)으로부터 유래된 단결정 탄화규소의 박층(100)을 수취 기판(4)에 전송하는 방법으로서, 이 소스 기판(1)의 잔존물(10)의 리사이클을 용이하게 하는 것을 목적으로 하고, 하기의 단계:
    - 상기 소스 기판(1)의 "전면"이라고 불리는 평면(2)을 대다수의 H+ 이온으로 충격시켜 상기 이온의 평균 주입 깊이(p) 부근의 깊이에서 취약화 영역(5)을 형성하는 단계(이 영역(5)은 상기 박층(100)과 상기 기판(1)의 잔존물(10) 사이에 경계를 형성하고, H+ 이온을 이용한 충격은 주입 에너지(E) 및 주입 투여량(D)으로 실시된다.),
    - 상기 전면(2)에 상기 수취 기판(4)을 접합하는 단계, 및
    - 상기 취약화 영역(5)을 따라 상기 소스 기판(1)의 잔존물(10)로부터 상기 박층(100)을 박리하는 단계를 포함하고,
    H+ 이온의 주입은 하기의 부등식:
    [(E×1·1014 + 5·1016)/1.1] ≤ D ≤ [(E×1·1014 + 5·1016)/0.9]
    을 따라 실시되고, 여기서 주입 투여량(D)은 H+ 이온의 수/㎠로 표시되고, keV로 표시되는 주입 에너지(E)는 95keV 이상이고,
    최적의 방법으로 상기 취약화 영역(5)을 취약화시키기 위해, 접합 단계 후에, 상기 수취 기판(4)에 전송되지 않는 소스 기판(1)의 박층(100)의 영역(12)을 박리하기에 충분한 열 수지가 부가되는 것을 특징으로 하는 탄화규소의 박층(100)을 수취 기판(4)에 전송하는 방법.
  2. 제1항에 있어서, 상기 주입된 이온이 오직 H+ 이온인 것을 특징으로 하는 탄화규소의 박층(100)을 수취 기판(4)에 전송하는 방법.
  3. 제1항 또는 제2항에 있어서, 상기 H+ 이온의 주입이 이온 빔에 노출시에 소스 기판(1)의 의도적인 가열 없이 실시되는 것을 특징으로 하는 탄화규소의 박층(100)을 수취 기판(4)에 전송하는 방법.
  4. 제1항 또는 제2항에 있어서, 상기 소스 기판(1)이 비배향된(disoriented) 단결정 탄화규소인 것을 특징으로 하는 탄화규소의 박층(100)을 수취 기판(4)에 전송하는 방법.
  5. 제1항에 있어서, 박리는 외부의 기계적 응력의 적용에 의해 상기 최적화된 취약화 영역(5)을 따라 우선 실시되고, 다음에 수취 기판(4)에 전송되지 않는 박층(100)의 영역(12)을 박리하기 위해 충분한 열 수지가 부가되는 것을 특징으로 하는 탄화규소의 박층(100)을 수취 기판(4)에 전송하는 방법.
  6. 제1항에 있어서, 상기 최적화된 취약화 영역(5)을 따른 박리 및 수취 기판(4)에 전송되지 않는 박층(100)의 영역(12)의 박리가 적절한 열 수지의 적용에 의해 동시에 실시되는 것을 특징으로 하는 탄화규소의 박층(100)을 수취 기판(4)에 전송하는 방법.
  7. 제1항, 제5항 또는 제6항 중 어느 한 항에 있어서, 상기 박층(100)으로부터 영역(12)을 박리하는데 필요한 열 수지의 적용이 700℃ 초과에서 실시되는 것을 특징으로 하는 탄화규소의 박층(100)을 수취 기판(4)에 전송하는 방법.
  8. 제1항 또는 제2항에 있어서, 상기 이온 충격은 랜덤하게 실시되는 것을 특징으로 하는 탄화규소의 박층(100)을 수취 기판(4)에 전송하는 방법.
  9. 제1항에 있어서, 상기 소스 기판(1)은 이온 충격의 단계 이전에 50㎚ 이하 두께의 비정질(20)의 층으로 피복되는 것을 특징으로 하는 탄화규소의 박층(100)을 수취 기판(4)에 전송하는 방법.
  10. 제1항에 있어서, 상기 소스 기판(1)의 전면(2)과 수취 기판(4)의 접합은 분자 부착에 의해 실시되는 것을 특징으로 하는 탄화규소의 박층(100)을 수취 기판(4)에 전송하는 방법.
  11. 제10항에 있어서, 상기 전면(2)과 수취 기판(4)의 접촉면(40) 사이의 적어도 1개의 면은 중간 접합층(6)으로 피복되는 것을 특징으로 하는 탄화규소의 박층(100)을 수취 기판(4)에 전송하는 방법.
  12. 제9항 또는 제11항에 있어서, 비정질(20)의 상기 층 및/또는 상기 중간 접합층(6)은 산화규소(SiO2) 또는 질화규소(Si3N4) 중에서 선택되는 재료로 구성되는 것을 특징으로 하는 탄화규소의 박층(100)을 수취 기판(4)에 전송하는 방법.
  13. 제1항 또는 제2항에 있어서, 상기 수취 기판(4)은 실리콘, 탄화규소, 질화갈륨, 질화알루미늄, 사파이어, 인화인듐, 갈륨비소, 또는 게르마늄 중에서 선택되는 것을 특징으로 하는 탄화규소의 박층(100)을 수취 기판(4)에 전송하는 방법.
  14. 제1항 또는 제2항에 있어서, 상기 수취 기판(4)은 낮은 산소 함량을 가지면서 영역 용융 성장(zone melting growth)에 의해 얻어진 실리콘인 것을 특징으로 하는 탄화규소의 박층(100)을 수취 기판(4)에 전송하는 방법.
  15. 제1항 또는 제2항에 있어서, 또한 박리된 후에 얻어진 소스 기판(1)의 잔존물(10)의 전면(11)의 마감 단계(F)를 포함하는 것을 특징으로 하는 탄화규소의 박층(100)을 수취 기판(4)에 전송하는 방법.
KR1020047011474A 2002-01-23 2003-01-21 탄화규소의 박층을 수취 기판에 전송하는 최적 방법 KR100767138B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0200813 2002-01-23
FR0200813A FR2835097B1 (fr) 2002-01-23 2002-01-23 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
PCT/EP2003/000692 WO2003063213A2 (en) 2002-01-23 2003-01-21 Optimized method of transfer of a thin layer of silicon carbide to a receiving substrate

Publications (2)

Publication Number Publication Date
KR20040077795A KR20040077795A (ko) 2004-09-06
KR100767138B1 true KR100767138B1 (ko) 2007-10-15

Family

ID=27589565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047011474A KR100767138B1 (ko) 2002-01-23 2003-01-21 탄화규소의 박층을 수취 기판에 전송하는 최적 방법

Country Status (10)

Country Link
US (2) US6974760B2 (ko)
EP (1) EP1468445B1 (ko)
JP (1) JP4549063B2 (ko)
KR (1) KR100767138B1 (ko)
CN (1) CN100576448C (ko)
AT (1) ATE336077T1 (ko)
DE (1) DE60307419T2 (ko)
FR (1) FR2835097B1 (ko)
TW (1) TWI266362B (ko)
WO (1) WO2003063213A2 (ko)

Families Citing this family (230)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
CA2482258A1 (en) 2001-04-17 2002-10-24 California Institute Of Technology A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
FR2874455B1 (fr) * 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
EP1427002B1 (en) * 2002-12-06 2017-04-12 Soitec A method for recycling a substrate using local cutting
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
WO2005104192A2 (en) * 2004-04-21 2005-11-03 California Institute Of Technology A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES
FR2871172B1 (fr) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
WO2006015185A2 (en) * 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
US8101498B2 (en) * 2005-04-21 2012-01-24 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
JP2007227415A (ja) 2006-02-21 2007-09-06 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法および貼り合わせ基板
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
EP1870927A1 (en) * 2006-06-21 2007-12-26 Nissan Motor Co., Ltd. Method of manufacturing a semiconductor device
US20070298586A1 (en) * 2006-06-21 2007-12-27 Nissan Motor Co., Ltd. Method of manufacturing semiconductor device
FR2914110B1 (fr) * 2007-03-20 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat hybride
KR100828029B1 (ko) * 2006-12-11 2008-05-08 삼성전자주식회사 스택형 반도체 장치의 제조 방법
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090115052A1 (en) * 2007-05-25 2009-05-07 Astralux, Inc. Hybrid silicon/non-silicon electronic device with heat spreader
FR2917232B1 (fr) 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
CN101681843B (zh) * 2007-06-20 2012-05-09 株式会社半导体能源研究所 半导体装置的制造方法
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5388503B2 (ja) * 2007-08-24 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
KR101539246B1 (ko) * 2008-11-10 2015-07-24 삼성전자 주식회사 광추출 효율이 향상된 발광 장치의 제조 방법 및 그 방법으로 제조된 발광 장치
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8513090B2 (en) 2009-07-16 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8148728B2 (en) 2009-10-12 2012-04-03 Monolithic 3D, Inc. Method for fabrication of a semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US8148189B2 (en) * 2010-06-30 2012-04-03 Twin Creeks Technologies, Inc. Formed ceramic receiver element adhered to a semiconductor lamina
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) * 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
JP5477302B2 (ja) * 2011-01-06 2014-04-23 株式会社デンソー 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
FR2994766B1 (fr) * 2012-08-23 2014-09-05 Commissariat Energie Atomique Procede de transfert d'un film d'inp
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US9875935B2 (en) 2013-03-08 2018-01-23 Infineon Technologies Austria Ag Semiconductor device and method for producing the same
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
WO2015009669A1 (en) 2013-07-16 2015-01-22 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Lift-off of epitaxial layers from silicon carbide or compound semiconductor substrates
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US10515981B2 (en) 2015-09-21 2019-12-24 Monolithic 3D Inc. Multilevel semiconductor device and structure with memory
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
FR3048548B1 (fr) * 2016-03-02 2018-03-02 Soitec Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
FR3055063B1 (fr) * 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US10600635B2 (en) 2017-04-20 2020-03-24 Elyakim Kassel Method and apparatus for a semiconductor-on-higher thermal conductive multi-layer composite wafer
FR3073083B1 (fr) * 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un feuillet flexible
FR3079532B1 (fr) * 2018-03-28 2022-03-25 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
TWI745110B (zh) 2020-10-06 2021-11-01 環球晶圓股份有限公司 半導體基板及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000068738A (ko) * 1997-08-13 2000-11-25 모리시타 요이찌 반도체기판 및 반도체소자

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP2998724B2 (ja) * 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
JP3127892B2 (ja) * 1998-06-30 2001-01-29 日新電機株式会社 水素負イオンビーム注入方法及び注入装置
FR2784795B1 (fr) * 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
US6355541B1 (en) * 1999-04-21 2002-03-12 Lockheed Martin Energy Research Corporation Method for transfer of thin-film of silicon carbide via implantation and wafer bonding
JP3900741B2 (ja) * 1999-05-21 2007-04-04 信越半導体株式会社 Ｓｏｉウェーハの製造方法
EP1158581B1 (en) * 1999-10-14 2016-04-27 Shin-Etsu Handotai Co., Ltd. Method for producing soi wafer
US6566233B2 (en) * 1999-12-24 2003-05-20 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
US6566158B2 (en) * 2001-08-17 2003-05-20 Rosemount Aerospace Inc. Method of preparing a semiconductor using ion implantation in a SiC layer
US20040224482A1 (en) * 2001-12-20 2004-11-11 Kub Francis J. Method for transferring thin film layer material to a flexible substrate using a hydrogen ion splitting technique
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000068738A (ko) * 1997-08-13 2000-11-25 모리시타 요이찌 반도체기판 및 반도체소자

Also Published As

Publication number Publication date
US6974760B2 (en) 2005-12-13
JP4549063B2 (ja) 2010-09-22
US7262113B2 (en) 2007-08-28
TW200306620A (en) 2003-11-16
EP1468445A2 (en) 2004-10-20
FR2835097B1 (fr) 2005-10-14
KR20040077795A (ko) 2004-09-06
JP2005516392A (ja) 2005-06-02
TWI266362B (en) 2006-11-11
ATE336077T1 (de) 2006-09-15
CN100576448C (zh) 2009-12-30
EP1468445B1 (en) 2006-08-09
DE60307419T2 (de) 2007-03-29
CN1669122A (zh) 2005-09-14
US20050032330A1 (en) 2005-02-10
US20050266659A1 (en) 2005-12-01
WO2003063213A3 (en) 2004-01-15
WO2003063213A2 (en) 2003-07-31
FR2835097A1 (fr) 2003-07-25
DE60307419D1 (de) 2006-09-21

Similar Documents

Publication Publication Date Title
KR100767138B1 (ko) 탄화규소의 박층을 수취 기판에 전송하는 최적 방법
JP2005516392A6 (ja) 炭化珪素薄層の受け取り基板への最適移載方法
JP5412289B2 (ja) 注入によってＧａＮ薄層を調製および出発基板を再利用するための方法
US7615463B2 (en) Method for making thin layers containing microcomponents
JP5296281B2 (ja) 脆弱化された基板およびそのような基板の製造方法
JP5258146B2 (ja) 同時注入により基板内に脆性領域を生成する方法
US7115481B2 (en) Method for concurrently producing at least a pair of semiconductor structures that each include at least one useful layer on a substrate
KR100854799B1 (ko) 소정의 물질로 된 블록을 절단하는 방법 및 박막을형성하는 방법
KR20060122830A (ko) 주입 또는 공-주입 후 맥동에 의한 미세층의 자발적 이동방법
US8951887B2 (en) Process for fabricating a semiconductor structure employing a temporary bond
CN102543678A (zh) 用于使基片裂开的工艺
TW201411741A (zh) 以更佳效能應用單晶材料之類底材
US7776714B2 (en) Method for production of a very thin layer with thinning by means of induced self-support
KR20220158688A (ko) SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법
EP1537258B9 (en) Method of fabricating substrates, in particular for optics, electronics or optoelectronics----------------------------------------
TW202318662A (zh) 應用多晶碳化矽中間層將單晶碳化矽層移轉到多晶碳化矽載體底材上之方法
WO2010137683A1 (ja) Ｓｏｉ基板の製造方法
CN114730699A (zh) 制造包括位于由SiC制成的载体基板上的单晶SiC薄层的复合结构的方法
JP2024510756A (ja) キャリア基板上に単結晶半導体で作られた薄層を含む複合構造体を製造するための方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131007

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 13