JP5296281B2 - 脆弱化された基板およびそのような基板の製造方法 - Google Patents
脆弱化された基板およびそのような基板の製造方法 Download PDFInfo
- Publication number
- JP5296281B2 JP5296281B2 JP2002500443A JP2002500443A JP5296281B2 JP 5296281 B2 JP5296281 B2 JP 5296281B2 JP 2002500443 A JP2002500443 A JP 2002500443A JP 2002500443 A JP2002500443 A JP 2002500443A JP 5296281 B2 JP5296281 B2 JP 5296281B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin layer
- weakening
- zone
- gas species
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Description
−基板のゾーン内へと少なくとも1つのガス種を導入し、これにより、ゾーンのところに複数のマイクロキャビティを形成することによって、脆弱化されたゾーンにより、基板の一面を有しているとともに後工程において分離されることとなる薄層を規定するステップと;
−脆弱化ゾーン内のガス種の全部または一部を排出するステップと;
を具備している。
2 面、打込面(一面)
4 脆弱化ゾーン(ゾーン)
4’ 過剰に脆弱化されたゾーン
5 薄層
6 基板残部
7 補強材
11 基板
12 面、打込面(一面)
14 脆弱化ゾーン(ゾーン)
14’ 過剰に脆弱化されたゾーン
15 薄層
16 基板残部
17 補強材
20 電子素子(素子)
Claims (22)
- 除去可能基板(1,11)を製造するための方法であって、
基板のゾーン(4,14)内へと少なくとも1つのガス種(3,13)を導入し、これにより、前記ゾーンのところに複数のマイクロキャビティを形成することによって、脆弱化された前記ゾーンにより、前記基板の一面(2,12)を有しているとともに後工程において分離されることとなる薄層(5,15)を規定するステップを具備している場合において、
前記脆弱化ゾーン(4,14)内の前記ガス種の全部または一部を排出するステップを具備し、
前記少なくとも1つのガス種の前記導入を、イオン打込によって行い、
前記ガス種を排出するための前記ステップにおいては、この後の加熱を有する工程において表面変形及びブリスタを引き起こすことがないように、導入された前記ガス種の全部または一部を拡散によって前記マイクロキャビティから排出するような熱処理を行うことを特徴とする方法。
- 請求項1記載の方法において、
前記ガス種を排出するための前記ステップにおいては、さらに、前記脆弱化ゾーン(4,14)に対して応力を印加することを特徴とする方法。
- 請求項1記載の方法において、
前記基板(1,11)が、半導体基板とされ、
前記ガス種の全部または一部を排出する前記ステップのための前記熱処理が、前記薄層内の少なくとも1つの素子の形成時に印加された熱処理とされることを特徴とする方法。
- 請求項1〜3のいずれか1項に記載の方法において、
さらに、前記脆弱化ゾーンをさらに脆弱化させる過剰脆弱化ステップを具備していることを特徴とする方法。
- 請求項4記載の方法において、
前記過剰脆弱化ステップの前に、前記薄層上に補強材層を成膜するというステップを具備していることを特徴とする方法。
- 請求項4記載の方法において、
前記過剰脆弱化ステップにおいては、前記排出ステップよりも前に、前記脆弱化ゾーンに対して熱処理を行うことを特徴とする方法。
- 請求項4記載の方法において、
前記過剰脆弱化ステップにおいては、前記脆弱化ゾーンに応力を印加することを特徴とする方法。
- 請求項4記載の方法において、
前記過剰脆弱化ステップにおいては、前記脆弱化ゾーンに少なくとも1つのガス種を導入することを特徴とする方法。
- 請求項8記載の方法において、
イオン打込を使用することによって、前記脆弱化ゾーンに少なくとも1つのガス種を導入することを特徴とする方法。
- 請求項9記載の方法において、
前記イオン打込を、熱励起拡散あるいはプラズマ拡散によって補助することを特徴とする方法。
- 請求項4記載の方法において、
前記過剰脆弱化ステップにおいては、前記脆弱化ゾーンに関して局所的な過剰脆弱化を誘起することを特徴とする方法。
- 請求項4〜11のいずれか1項に記載の方法において、
前記基板が、半導体基板とされ、
前記脆弱化ゾーンの過剰脆弱化が、前記薄層内に少なくとも1つの素子を形成する際に行われることを特徴とする方法。
- 請求項1記載の方法において、
前記基板が、半導体基板とされ、
前記脆弱化ゾーンから前記ガス種が排出された後に、前記薄層(15)内に少なくとも1つの素子(20)の全部または一部を形成するための少なくとも1つの製造ステップを具備していることを特徴とする方法。
- 請求項13記載の方法において、
前記製造ステップが、エピタキシャル成長ステップまたはヘテロエピタキシャル成長ステップを有していることを特徴とする方法。
- 請求項13記載の方法において、
前記素子の全部または一部が形成された後に、ガス種を導入するという付加的なステップを具備していることを特徴とする方法。
- 請求項1〜15のいずれか1項に記載の方法において、
前記薄層(15)の前記一面(2,12)に対して、補強材(7,17)を結合するというステップを具備していることを特徴とする方法。
- 請求項1〜16のいずれか1項に記載の方法において、
基板ゾーン内へと少なくとも1つのガス種を導入するための前記ステップを、少なくとも前記薄層に対応している部分がシリコンまたはIII−V材料またはSiCまたはGeまたはGaNまたは強誘電性材料または圧電性材料またはサファイヤから形成されているような基板に関して行うことを特徴とする方法。
- 薄層を得るための方法であって、
請求項1〜15のいずれか1項に記載されているような方法を実施することによって、除去可能基板を形成し、
その後、基板残部から前記薄層を分離するためのステップを行う、
ことを特徴とする方法。
- 請求項18記載の、薄層を得るための方法において、
熱処理を印加することによっておよび/または機械的応力を印加することによって、前記分離ステップを行うことを特徴とする方法。
- 絶縁体上の半導体タイプの構造を得るための方法であって、
まず最初に、請求項16に記載されているような方法を実施することによって、除去可能基板を形成し、
その後、前記補強材(7,17)が前記薄層に対して絶縁性面を提供しておりかつ前記基板のうちの前記薄層に対応した部分が半導体材料から形成されている場合に、基板残部(6,16)から前記薄層(5,15)を分離するためのステップを行う、
ことを特徴とする方法。
- 請求項20記載の、絶縁体上の半導体タイプの構造を得るための方法において、
前記基板のうちの前記薄層に対応した部分が、シリコンまたはIII−V材料またはSiCから形成されていることを特徴とする方法。
- 請求項20または21記載の、絶縁体上の半導体タイプの構造を得るための方法において、
熱処理を印加することによっておよび/または機械的応力を印加することによって、前記分離ステップを行うことを特徴とする方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0006909A FR2809867B1 (fr) | 2000-05-30 | 2000-05-30 | Substrat fragilise et procede de fabrication d'un tel substrat |
FR00/06909 | 2000-05-30 | ||
PCT/FR2001/001659 WO2001093325A1 (fr) | 2000-05-30 | 2001-05-29 | Substrat fragilise et procede de fabrication d'un tel substrat |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012162495A Division JP2012231172A (ja) | 2000-05-30 | 2012-07-23 | 脆弱化された基板およびそのような基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003535472A JP2003535472A (ja) | 2003-11-25 |
JP5296281B2 true JP5296281B2 (ja) | 2013-09-25 |
Family
ID=8850772
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002500443A Expired - Lifetime JP5296281B2 (ja) | 2000-05-30 | 2001-05-29 | 脆弱化された基板およびそのような基板の製造方法 |
JP2012162495A Pending JP2012231172A (ja) | 2000-05-30 | 2012-07-23 | 脆弱化された基板およびそのような基板の製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012162495A Pending JP2012231172A (ja) | 2000-05-30 | 2012-07-23 | 脆弱化された基板およびそのような基板の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7498245B2 (ja) |
EP (1) | EP1285461B1 (ja) |
JP (2) | JP5296281B2 (ja) |
FR (1) | FR2809867B1 (ja) |
WO (1) | WO2001093325A1 (ja) |
Families Citing this family (95)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070122997A1 (en) * | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
US6146979A (en) * | 1997-05-12 | 2000-11-14 | Silicon Genesis Corporation | Pressurized microbubble thin film separation process using a reusable substrate |
FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
FR2811807B1 (fr) * | 2000-07-12 | 2003-07-04 | Commissariat Energie Atomique | Procede de decoupage d'un bloc de materiau et de formation d'un film mince |
JP4802380B2 (ja) * | 2001-03-19 | 2011-10-26 | 株式会社デンソー | 半導体基板の製造方法 |
FR2830983B1 (fr) | 2001-10-11 | 2004-05-14 | Commissariat Energie Atomique | Procede de fabrication de couches minces contenant des microcomposants |
JP2006512748A (ja) * | 2001-12-21 | 2006-04-13 | アイクストロン、アーゲー | Iii−v半導体皮膜を非iii−v基板に沈積する方法 |
FR2835095B1 (fr) * | 2002-01-22 | 2005-03-18 | Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique | |
FR2837981B1 (fr) * | 2002-03-28 | 2005-01-07 | Commissariat Energie Atomique | Procede de manipulation de couches semiconductrices pour leur amincissement |
FR2839199B1 (fr) * | 2002-04-30 | 2005-06-24 | Soitec Silicon On Insulator | Procede de fabrication de substrats avec detachement d'un support temporaire, et substrat associe |
JP4277481B2 (ja) * | 2002-05-08 | 2009-06-10 | 日本電気株式会社 | 半導体基板の製造方法、半導体装置の製造方法 |
FR2840452B1 (fr) * | 2002-05-28 | 2005-10-14 | Lumilog | Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat |
FR2848334A1 (fr) * | 2002-12-06 | 2004-06-11 | Soitec Silicon On Insulator | Procede de fabrication d'une structure multicouche |
FR2845517B1 (fr) * | 2002-10-07 | 2005-05-06 | Commissariat Energie Atomique | Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur |
FR2845518B1 (fr) * | 2002-10-07 | 2005-10-14 | Commissariat Energie Atomique | Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur |
FR2845523B1 (fr) * | 2002-10-07 | 2005-10-28 | Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee | |
FR2847075B1 (fr) * | 2002-11-07 | 2005-02-18 | Commissariat Energie Atomique | Procede de formation d'une zone fragile dans un substrat par co-implantation |
US7176108B2 (en) | 2002-11-07 | 2007-02-13 | Soitec Silicon On Insulator | Method of detaching a thin film at moderate temperature after co-implantation |
FR2848336B1 (fr) | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
KR100874788B1 (ko) * | 2003-01-07 | 2008-12-18 | 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 | 박층 박리 후에 박리 구조를 포함하는 웨이퍼의 기계적수단에 의한 재활용 방법 |
US6759277B1 (en) * | 2003-02-27 | 2004-07-06 | Sharp Laboratories Of America, Inc. | Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates |
JP4794810B2 (ja) * | 2003-03-20 | 2011-10-19 | シャープ株式会社 | 半導体装置の製造方法 |
FR2856844B1 (fr) | 2003-06-24 | 2006-02-17 | Commissariat Energie Atomique | Circuit integre sur puce de hautes performances |
FR2857953B1 (fr) | 2003-07-21 | 2006-01-13 | Commissariat Energie Atomique | Structure empilee, et procede pour la fabriquer |
KR20060030911A (ko) * | 2003-07-29 | 2006-04-11 | 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 | 공동-임플란트 및 열적 아닐링에 의한 개선된 품질의 박층제조방법 |
FR2859312B1 (fr) * | 2003-09-02 | 2006-02-17 | Soitec Silicon On Insulator | Scellement metallique multifonction |
JP2005093898A (ja) * | 2003-09-19 | 2005-04-07 | Sanyo Electric Co Ltd | 結晶基板および素子の製造方法 |
FR2860178B1 (fr) * | 2003-09-30 | 2005-11-04 | Commissariat Energie Atomique | Procede de separation de plaques collees entre elles pour constituer une structure empilee. |
FR2860842B1 (fr) * | 2003-10-14 | 2007-11-02 | Tracit Technologies | Procede de preparation et d'assemblage de substrats |
DE10350036B4 (de) * | 2003-10-27 | 2014-01-23 | Robert Bosch Gmbh | Verfahren zum Vereinzeln von Halbleiterchips und entsprechende Halbleiterchipanordnung |
FR2861497B1 (fr) * | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
FR2861853B1 (fr) * | 2003-10-30 | 2006-02-24 | Soitec Silicon On Insulator | Substrat avec adaptation d'indice |
US7354815B2 (en) * | 2003-11-18 | 2008-04-08 | Silicon Genesis Corporation | Method for fabricating semiconductor devices using strained silicon bearing material |
US7772087B2 (en) | 2003-12-19 | 2010-08-10 | Commissariat A L'energie Atomique | Method of catastrophic transfer of a thin film after co-implantation |
FR2866982B1 (fr) * | 2004-02-27 | 2008-05-09 | Soitec Silicon On Insulator | Procede de fabrication de composants electroniques |
EP1571705A3 (fr) | 2004-03-01 | 2006-01-04 | S.O.I.Tec Silicon on Insulator Technologies | Réalisation d'une entité en matériau semiconducteur sur substrat |
FR2866983B1 (fr) | 2004-03-01 | 2006-05-26 | Soitec Silicon On Insulator | Realisation d'une entite en materiau semiconducteur sur substrat |
DE102004010956B9 (de) * | 2004-03-03 | 2010-08-05 | Infineon Technologies Ag | Halbleiterbauteil mit einem dünnen Halbleiterchip und einem steifen Verdrahtungssubstrat sowie Verfahren zur Herstellung und Weiterverarbeitung von dünnen Halbleiterchips |
JP2005005723A (ja) * | 2004-06-25 | 2005-01-06 | Hitachi Cable Ltd | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ |
EP1792338A1 (en) * | 2004-09-21 | 2007-06-06 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Thin layer transfer method wherein a co-implantation step is performed according to conditions avoiding blisters formation and limiting roughness |
FR2875947B1 (fr) * | 2004-09-30 | 2007-09-07 | Tracit Technologies | Nouvelle structure pour microelectronique et microsysteme et procede de realisation |
FR2876220B1 (fr) * | 2004-10-06 | 2007-09-28 | Commissariat Energie Atomique | Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees. |
FR2880189B1 (fr) * | 2004-12-24 | 2007-03-30 | Tracit Technologies Sa | Procede de report d'un circuit sur un plan de masse |
JP2006210660A (ja) * | 2005-01-28 | 2006-08-10 | Hitachi Cable Ltd | 半導体基板の製造方法 |
US20060240275A1 (en) * | 2005-04-25 | 2006-10-26 | Gadkaree Kishor P | Flexible display substrates |
FR2886051B1 (fr) | 2005-05-20 | 2007-08-10 | Commissariat Energie Atomique | Procede de detachement d'un film mince |
FR2889887B1 (fr) | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
FR2891281B1 (fr) | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
US20070144668A1 (en) * | 2005-12-27 | 2007-06-28 | Kabushiki Kaisha Toshiba | Double-side mounting apparatus, and method of manufacturing electrical apparatus |
FR2897982B1 (fr) | 2006-02-27 | 2008-07-11 | Tracit Technologies Sa | Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat |
FR2899378B1 (fr) | 2006-03-29 | 2008-06-27 | Commissariat Energie Atomique | Procede de detachement d'un film mince par fusion de precipites |
US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
US7811900B2 (en) * | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
US20080092949A1 (en) * | 2006-09-11 | 2008-04-24 | Silicon China Limited | Method and structure for textured thermal cut for photovoltaic applications for thin films |
FR2910179B1 (fr) | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
FR2912259B1 (fr) * | 2007-02-01 | 2009-06-05 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat du type "silicium sur isolant". |
FR2913968B1 (fr) * | 2007-03-23 | 2009-06-12 | Soitec Silicon On Insulator | Procede de realisation de membranes autoportees. |
FR2920589B1 (fr) * | 2007-09-04 | 2010-12-03 | Soitec Silicon On Insulator | "procede d'obtention d'un substrat hybride comprenant au moins une couche d'un materiau nitrure" |
US8143514B2 (en) * | 2007-09-11 | 2012-03-27 | Silicon China (Hk) Limited | Method and structure for hydrogenation of silicon substrates with shaped covers |
FR2922359B1 (fr) * | 2007-10-12 | 2009-12-18 | Commissariat Energie Atomique | Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire |
FR2925221B1 (fr) | 2007-12-17 | 2010-02-19 | Commissariat Energie Atomique | Procede de transfert d'une couche mince |
US7820527B2 (en) * | 2008-02-20 | 2010-10-26 | Varian Semiconductor Equipment Associates, Inc. | Cleave initiation using varying ion implant dose |
US7727866B2 (en) * | 2008-03-05 | 2010-06-01 | Varian Semiconductor Equipment Associates, Inc. | Use of chained implants in solar cells |
FR2929758B1 (fr) | 2008-04-07 | 2011-02-11 | Commissariat Energie Atomique | Procede de transfert a l'aide d'un substrat ferroelectrique |
JP2011525301A (ja) * | 2008-06-11 | 2011-09-15 | インテバック・インコーポレイテッド | イオン注入装置及び半導体素子製造方法 |
US8330126B2 (en) * | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
US20110162703A1 (en) * | 2009-03-20 | 2011-07-07 | Solar Implant Technologies, Inc. | Advanced high efficientcy crystalline solar cell fabrication method |
US8329557B2 (en) * | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
FR2947098A1 (fr) | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
US8749053B2 (en) | 2009-06-23 | 2014-06-10 | Intevac, Inc. | Plasma grid implant system for use in solar cell fabrications |
WO2011100363A1 (en) * | 2010-02-09 | 2011-08-18 | Intevac, Inc. | An adjustable shadow mask assembly for use in solar cell fabrications |
FR2961948B1 (fr) * | 2010-06-23 | 2012-08-03 | Soitec Silicon On Insulator | Procede de traitement d'une piece en materiau compose |
CN106847736B (zh) | 2011-11-08 | 2020-08-11 | 因特瓦克公司 | 基板处理系统和方法 |
WO2014100506A1 (en) | 2012-12-19 | 2014-06-26 | Intevac, Inc. | Grid for plasma ion implant |
FR3000109B1 (fr) * | 2012-12-21 | 2015-01-16 | Commissariat Energie Atomique | Procede de fabrication d’une couche epaisse cristalline |
US9281233B2 (en) * | 2012-12-28 | 2016-03-08 | Sunedison Semiconductor Limited | Method for low temperature layer transfer in the preparation of multilayer semiconductor devices |
FR3007892B1 (fr) * | 2013-06-27 | 2015-07-31 | Commissariat Energie Atomique | Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive |
FR3007891B1 (fr) * | 2013-06-28 | 2016-11-25 | Soitec Silicon On Insulator | Procede de fabrication d'une structure composite |
WO2015119742A1 (en) * | 2014-02-07 | 2015-08-13 | Sunedison Semiconductor Limited | Methods for preparing layered semiconductor structures |
FR3020175B1 (fr) * | 2014-04-16 | 2016-05-13 | Soitec Silicon On Insulator | Procede de transfert d'une couche utile |
US9209301B1 (en) | 2014-09-18 | 2015-12-08 | Soitec | Method for fabricating semiconductor layers including transistor channels having different strain states, and related semiconductor layers |
US9219150B1 (en) | 2014-09-18 | 2015-12-22 | Soitec | Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures |
FR3051971B1 (fr) * | 2016-05-30 | 2019-12-13 | Soitec | Procede de fabrication d'une structure semi-conductrice comprenant un interposeur |
US9966301B2 (en) * | 2016-06-27 | 2018-05-08 | New Fab, LLC | Reduced substrate effects in monolithically integrated RF circuits |
FR3061988B1 (fr) * | 2017-01-13 | 2019-11-01 | Soitec | Procede de lissage de surface d'un substrat semiconducteur sur isolant |
DE102017119568B4 (de) | 2017-08-25 | 2024-01-04 | Infineon Technologies Ag | Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen |
FR3079659B1 (fr) * | 2018-03-29 | 2020-03-13 | Soitec | Procede de fabrication d'un substrat donneur pour la realisation d'une structure integree en trois dimensions et procede de fabrication d'une telle structure integree |
JP7330695B2 (ja) * | 2018-12-21 | 2023-08-22 | 浜松ホトニクス株式会社 | レーザ加工方法、及び、半導体デバイス製造方法 |
FR3091620B1 (fr) * | 2019-01-07 | 2021-01-29 | Commissariat Energie Atomique | Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture |
DE102019132158A1 (de) | 2019-11-27 | 2021-05-27 | Infineon Technologies Ag | Verfahren zum bearbeiten eines halbleitersubstrats |
FR3108204B1 (fr) * | 2020-03-10 | 2023-10-27 | Commissariat Energie Atomique | Procédé de suspension d’une couche mince sur une cavité avec effet raidisseur obtenu par pressurisation de la cavité par des espèces implantées |
CN111816550A (zh) * | 2020-07-03 | 2020-10-23 | 北京大学东莞光电研究院 | 氮化物材料的制备方法及氮化物材料 |
Family Cites Families (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4179324A (en) * | 1977-11-28 | 1979-12-18 | Spire Corporation | Process for fabricating thin film and glass sheet laminate |
FR2563377B1 (fr) * | 1984-04-19 | 1987-01-23 | Commissariat Energie Atomique | Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique |
JP2666945B2 (ja) * | 1988-02-08 | 1997-10-22 | 株式会社東芝 | 半導体装置の製造方法 |
US5310446A (en) * | 1990-01-10 | 1994-05-10 | Ricoh Company, Ltd. | Method for producing semiconductor film |
JPH0650738B2 (ja) * | 1990-01-11 | 1994-06-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
US5034343A (en) * | 1990-03-08 | 1991-07-23 | Harris Corporation | Manufacturing ultra-thin wafer using a handle wafer |
US5198371A (en) * | 1990-09-24 | 1993-03-30 | Biota Corp. | Method of making silicon material with enhanced surface mobility by hydrogen ion implantation |
US5618739A (en) * | 1990-11-15 | 1997-04-08 | Seiko Instruments Inc. | Method of making light valve device using semiconductive composite substrate |
US5110748A (en) * | 1991-03-28 | 1992-05-05 | Honeywell Inc. | Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display |
US5256581A (en) * | 1991-08-28 | 1993-10-26 | Motorola, Inc. | Silicon film with improved thickness control |
FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
JPH05235312A (ja) * | 1992-02-19 | 1993-09-10 | Fujitsu Ltd | 半導体基板及びその製造方法 |
US5234535A (en) * | 1992-12-10 | 1993-08-10 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
FR2714524B1 (fr) * | 1993-12-23 | 1996-01-26 | Commissariat Energie Atomique | Procede de realisation d'une structure en relief sur un support en materiau semiconducteur |
FR2715502B1 (fr) * | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Structure présentant des cavités et procédé de réalisation d'une telle structure. |
FR2715501B1 (fr) * | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Procédé de dépôt de lames semiconductrices sur un support. |
FR2715503B1 (fr) * | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation. |
JPH0851103A (ja) * | 1994-08-08 | 1996-02-20 | Fuji Electric Co Ltd | 薄膜の生成方法 |
US5524339A (en) * | 1994-09-19 | 1996-06-11 | Martin Marietta Corporation | Method for protecting gallium arsenide mmic air bridge structures |
FR2725074B1 (fr) * | 1994-09-22 | 1996-12-20 | Commissariat Energie Atomique | Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat |
US5567654A (en) * | 1994-09-28 | 1996-10-22 | International Business Machines Corporation | Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging |
JP3743519B2 (ja) * | 1994-10-18 | 2006-02-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | シリコン−酸化物薄層の製造方法 |
FR2748850B1 (fr) * | 1996-05-15 | 1998-07-24 | Commissariat Energie Atomique | Procede de realisation d'un film mince de materiau solide et applications de ce procede |
FR2748851B1 (fr) * | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
FR2755537B1 (fr) * | 1996-11-05 | 1999-03-05 | Commissariat Energie Atomique | Procede de fabrication d'un film mince sur un support et structure ainsi obtenue |
US5897331A (en) * | 1996-11-08 | 1999-04-27 | Midwest Research Institute | High efficiency low cost thin film silicon solar cell design and method for making |
FR2758907B1 (fr) * | 1997-01-27 | 1999-05-07 | Commissariat Energie Atomique | Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique |
US6033974A (en) * | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
JP2001525991A (ja) * | 1997-05-12 | 2001-12-11 | シリコン・ジェネシス・コーポレーション | 制御された劈開プロセス |
US6146979A (en) * | 1997-05-12 | 2000-11-14 | Silicon Genesis Corporation | Pressurized microbubble thin film separation process using a reusable substrate |
US5877070A (en) * | 1997-05-31 | 1999-03-02 | Max-Planck Society | Method for the transfer of thin layers of monocrystalline material to a desirable substrate |
US6150239A (en) * | 1997-05-31 | 2000-11-21 | Max Planck Society | Method for the transfer of thin layers monocrystalline material onto a desirable substrate |
DE69733471D1 (de) * | 1997-07-03 | 2005-07-14 | St Microelectronics Srl | Verfahren zur Herstellung von Geräten in einem halbleitenden Substrat |
FR2767416B1 (fr) * | 1997-08-12 | 1999-10-01 | Commissariat Energie Atomique | Procede de fabrication d'un film mince de materiau solide |
FR2773261B1 (fr) * | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
FR2774214B1 (fr) * | 1998-01-28 | 2002-02-08 | Commissariat Energie Atomique | PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI |
FR2774511B1 (fr) * | 1998-01-30 | 2002-10-11 | Commissariat Energie Atomique | Substrat compliant en particulier pour un depot par hetero-epitaxie |
MY118019A (en) * | 1998-02-18 | 2004-08-30 | Canon Kk | Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof |
FR2781082B1 (fr) * | 1998-07-10 | 2002-09-20 | Commissariat Energie Atomique | Structure semiconductrice en couche mince comportant une couche de repartition de chaleur |
US6271101B1 (en) * | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
FR2784795B1 (fr) * | 1998-10-16 | 2000-12-01 | Commissariat Energie Atomique | Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure |
FR2795866B1 (fr) * | 1999-06-30 | 2001-08-17 | Commissariat Energie Atomique | Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue |
US6500732B1 (en) * | 1999-08-10 | 2002-12-31 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
US6544862B1 (en) * | 2000-01-14 | 2003-04-08 | Silicon Genesis Corporation | Particle distribution method and resulting structure for a layer transfer process |
-
2000
- 2000-05-30 FR FR0006909A patent/FR2809867B1/fr not_active Expired - Lifetime
-
2001
- 2001-05-29 WO PCT/FR2001/001659 patent/WO2001093325A1/fr active Application Filing
- 2001-05-29 JP JP2002500443A patent/JP5296281B2/ja not_active Expired - Lifetime
- 2001-05-29 EP EP01940623.0A patent/EP1285461B1/fr not_active Expired - Lifetime
- 2001-05-29 US US10/276,306 patent/US7498245B2/en not_active Expired - Lifetime
-
2012
- 2012-07-23 JP JP2012162495A patent/JP2012231172A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP1285461A1 (fr) | 2003-02-26 |
WO2001093325A1 (fr) | 2001-12-06 |
FR2809867A1 (fr) | 2001-12-07 |
JP2003535472A (ja) | 2003-11-25 |
US7498245B2 (en) | 2009-03-03 |
US20030077885A1 (en) | 2003-04-24 |
JP2012231172A (ja) | 2012-11-22 |
EP1285461B1 (fr) | 2017-01-25 |
FR2809867B1 (fr) | 2003-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5296281B2 (ja) | 脆弱化された基板およびそのような基板の製造方法 | |
JP5111713B2 (ja) | 材料ブロックを切り取るための方法ならびに薄膜の形成方法 | |
KR100753741B1 (ko) | 전자 회로용의 자립 반도체 박층을 얻는 방법 | |
US7691730B2 (en) | Large area semiconductor on glass insulator | |
US6946365B2 (en) | Method for producing a thin film comprising introduction of gaseous species | |
US7615463B2 (en) | Method for making thin layers containing microcomponents | |
US7902038B2 (en) | Detachable substrate with controlled mechanical strength and method of producing same | |
JP3048201B2 (ja) | 半導体材料薄膜の製造方法 | |
KR101291956B1 (ko) | 증착된 장벽층을 구비한 유리 절연체 상의 반도체 | |
KR100742790B1 (ko) | 특히 반도체 재료(들)로 제조된 기판 또는 잉곳에서 적어도 하나의 박층을 절단하는 방법 및 장치 | |
US8420506B2 (en) | Process for cleaving a substrate | |
US20070037363A1 (en) | Method for forming a brittle zone in a substrate by co-implantation | |
JP2003512719A (ja) | 加圧による金属薄膜形成方法 | |
US20080064182A1 (en) | Process for high temperature layer transfer | |
US8951887B2 (en) | Process for fabricating a semiconductor structure employing a temporary bond | |
CN102326230B (zh) | 形成集成电路的方法及所得结构 | |
CN101836298A (zh) | 超薄单晶半导体tft及其制造工艺 | |
JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
WO2003094224A1 (en) | Process for manufacturing substrates with detachment of a temporary support, and associated substrate | |
JP2007019112A (ja) | 半導体チップの製造方法、分離装置及び分離方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110825 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111124 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120321 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130613 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5296281 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |