JP2007019112A - 半導体チップの製造方法、分離装置及び分離方法 - Google Patents

半導体チップの製造方法、分離装置及び分離方法 Download PDF

Info

Publication number
JP2007019112A
JP2007019112A JP2005196812A JP2005196812A JP2007019112A JP 2007019112 A JP2007019112 A JP 2007019112A JP 2005196812 A JP2005196812 A JP 2005196812A JP 2005196812 A JP2005196812 A JP 2005196812A JP 2007019112 A JP2007019112 A JP 2007019112A
Authority
JP
Japan
Prior art keywords
elastic body
separation
layer
chip
device layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005196812A
Other languages
English (en)
Inventor
Kazuya Nozu
和也 野津
Nobuhiko Sato
信彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005196812A priority Critical patent/JP2007019112A/ja
Publication of JP2007019112A publication Critical patent/JP2007019112A/ja
Withdrawn legal-status Critical Current

Links

Abstract

【課題】高い歩留まりで薄い半導体チップを製造する。
【解決手段】
半導体チップの製造方法は、区切り工程と、結合工程と、分離工程とを含む。区切工程では、少なくとも移設デバイス層103に溝106を形成して移設デバイス層104を複数のチップ104aに区切る。結合工程では、チップ104aに弾性体108を結合させる。分離工程では、チップ104aに結合された弾性体108を変形させることによって分離層103中又は分離層103の界面に亀裂Cを形成し、チップ104aをシード基板101から分離する。
【選択図】図1

Description

本発明は、半導体チップの製造方法、並びに、それに好適な分離装置及び分離方法に関する。
LSIの高速化に伴い、半導体デバイスの微細化、高集積化が急速に進んでおり、チップの熱密度(Heat density)が急激に増加している。シリコン基板の最表面のデバイス層で発生した熱は裏面にあるヒートシンクによって冷却されるが、従来のLSIではデバイス層の下のシリコン基板が厚いために、冷却効率が悪く、チップの高温化に伴う性能劣化が懸念される。デバイス動作時の温度上昇に起因する性能劣化や不良発生を防止するために、デバイス層の直下のシリコン基板を薄くし、裏面側にヒートシンクを用いた構造が特許文献1に提案されている。
また、デバイス層の薄化技術は、ICカード等のフレキシブルな部材への応用において期待されている。
薄い半導体デバイスの製造方法として、集積回路をシリコン基板上に形成した後に、グラインダーを用いてシリコン基板をその裏面側から研削する技術が知られている。研削による基板の薄化技術は、機械的な研削によって行われるため、薄化に限界があり、また、高い均一性を得ることが難しい。
フレキシブルなLSIチップの作製方法として、多孔質層を利用した分離技術が特許文献2に記載されている。
図7を参照しながら特許文献2に記載された技術を説明する。多孔質層12を介して半導体基板11上にデバイス層10を形成し、支持基板16とデバイス層10とを接着剤17で接着する(図7(a))。次いで、外力を加えることによって支持基板16から半導体基板11を分離する。分離は、機械的に脆弱な多孔質層12で起こる。これによって、デバイス層10は、半導体基板11から支持基板16に移設される(図7(b))。
次いで、ダイシングフィルム18を支持基板16に貼り付けて、デバイス層10をダイシングして溝を形成してデバイス層10をチップに分割する(図7(c))。次いで、ダイシングフィルム18を引っ張り延ばして、ダイシングテープ18からチップを剥離する。これによって、薄膜LSIチップが得られる。
特開平8−213645号公報 特開平09−312349号公報
特許文献2に記載された方法では、デバイス層を支持基板に移設した後にチップに分割している。したがって、例えば分離不良によって、デバイス層を支持基板に移設することができなかった場合には、デバイス層に形成されている全チップが不良となる可能性を潜在的に秘めている。このため、ウェーハ1枚の不良によって、チップの歩留まりが大きく低下しうる。
また、特許文献2に記載された方法において、ダイシングテープ18からチップを分離する際に薄いチップに対して局所的に過度な力が作用して、チップが破損する可能性がある。
本発明は、上記の課題認識を基礎としてなされたものであり、例えば、高い歩留まりで薄い半導体チップを製造することを可能にする技術を提供することを目的とする。
本発明の第1の側面は、半導体チップの製造方法に関する。前記半導体チップの製造方法は、デバイス層と前記デバイス層の下に配置された分離層とを有するシード基板の少なくとも前記デバイス層に溝を形成して前記デバイス層を複数の区域に区切る区切工程と、前記区域に弾性体を結合させる結合工程と、前記区域に結合された前記弾性体を変形させることによって前記分離層中及び前記分離層の界面の少なくともいずれか一方に亀裂を形成し、チップを得るために、前記区域を前記シード基板から分離する分離工程とを含む。
本発明の第2の側面は、溝によって複数の区域に区切られたデバイス層と前記デバイス層の下に配置された分離層とを有するシード基板から前記区域を分離する分離装置に関する。前記分離装置は、前記区域に結合される弾性体を備え、前記区域に結合された弾性体を変形させることによって前記分離層中及び前記分離層の界面の少なくともいずれか一方に亀裂を生じさせる。
本発明の第3の側面は、溝によって複数の区域に区切られたデバイス層と前記デバイス層の下に配置された分離層とを有するシード基板から前記分離層中及び前記分離層の界面の少なくともいずれか一方に亀裂を生じさせることによって前記区域を分離する分離方法に関する。前記分離方法は、前記区域の全ての頂点部を分離の起点として前記分離層から前記区域を分離する。
本発明によれば、例えば、高い歩留まりで薄い半導体チップを製造することができる。
例えば、本発明の半導体チップの製造方法によれば、シード基板から各チップが個別に分離されるので、1つの分離の失敗は1つのチップの不良しかもたらさず、歩留まりが向上する。
また、例えば、本発明の半導体チップの製造方法によれば、弾性体の変形によってチップとなる区域が分離されるために、分離に際して区域に対して局所的に過度な力が加わることが防止され、チップの破損を防止することができる。
また、例えば、本発明の分離装置によれば、弾性体の変形によってチップとなる区域が分離されるために、分離に際して区域に対して局所的に過度な力が加わることが防止され、チップの破損を防止することができる。
また、例えば、本発明の分離方法によれば、チップとなる区域の全ての頂点部を分離の起点として区域がシード基板から分離されるので、分離のために亀裂を成長させるべき長さを短くすることができ、チップの破損を防止することができる。
以下、本発明の好適な実施形態を説明する。
本発明の好適な実施形態の半導体チップの製造方法は、区切り工程と、結合工程と、分離工程とを含み得る。区切工程では、デバイス層とデバイス層の下に配置された分離層とを有するシード基板の少なくともデバイス層に溝を形成することによってデバイス層を複数のチップとなる区域に区切る。結合工程では、このようにして区切られたチップとなる区域に弾性体を結合させる。分離工程では、チップとなる区域に結合された弾性体を変形させることによって分離層中及び分離層の界面の少なくともいずれか一方に亀裂を形成し、各区域をシード基板から分離する。こうして、各区域が分離されて各チップが得られる。
ここで、本発明にもちいることができるシード基板としては、シリコン、ゲルマニウムなどの元素半導体からなる基板、シリコンゲルマニウム、砒化ガリウム、窒化ガリウムなどの化合物半導体からなる基板が挙げられる。
本発明に用いることができるデバイス層(移設デバイス層)としては、ダイオードやトランジスタなどの素子が形成される層である。具体的には、PN接合、PIN接合、IN接合、IP接合、ショットキー接合、ヘテロ接合などの半導体接合を有する半導体層が挙げられる。また、デバイス層には、素子の電極や配線が形成されていてもよく、更には保護層まで形成されていてもよい。或いは、デバイス層は、複数の素子を配線で結線して集積化した集積回路が複数形成されていてもよい。
上記デバイス層の下方に形成される分離層としては、デバイス層や分離層下方の基体よりも機械的強度が低い部分を提供できるものであればよい。具体的には多孔質層や、熱処理などにより空隙を生成することが可能なイオン注入層や、デバイス層との間に応力を発生しうる層などが挙げられる。
こうした分離層は、例えば、陽極化成法によって、又は、イオン注入法によって形成されうる。陽極化成法を適用する場合には、基板上に陽極化成法によって多孔質体からなる分離層を形成した後に、分離層上に移設デバイス層が形成されうる。イオン注入法を適用する場合には、基板の所定深さに水素イオン等のイオンを注入することによって分離層としてのイオン注入層を形成する。この場合には、イオン注入層の上の部分がデバイス層となる。
溝は、周知の機械的、化学的、或いは物理的な方法で形成することができる。例えば、ブレードによる切削、化学的或いは物理的なエッチング、光照射による溶融等によって形成されうる。溝の深さは、デバイス層表面からその下の分離層が露出するまでの深さがあればよいが、より好ましくは、分離層を貫通するとよい。シード基板上面から見て升目状に溝を形成すれば、四角形の区域が複数形成され、これが分離されて複数のチップが得られる。
本発明に用いられる弾性体としては、区域に結合され、自身が変形することによって、チップとなる区域の全ての頂点部に分離力が加わり、分離層中及び/又は分離層の界面に亀裂を生じさせ得るに十分な弾性率を有する弾性体材料であればよい。例えば、ニトリルゴム、フッ素ゴム、シリコーンゴム等のようなゴムが好ましく用いられる。
本発明の好適な実施形態の分離装置は、溝によって複数のチップに区切られた移設デバイス層と移設デバイス層の下に配置された分離層とを有するシード基板からチップを分離するように構成される。この分離装置は、チップに結合される弾性体を備え、チップに結合された弾性体を変形させることによって分離層中又は分離層の界面に亀裂を生じさせる。
弾性体は、例えば、アクチュエータによって力が加えられることによって、又は、冷却されることによって、変形する。
本発明の好適な実施形態の分離方法は、溝によって複数のチップに区切られた移設デバイス層と移設デバイス層の下に配置された分離層とを有するシード基板から分離層中又は分離層の界面に亀裂を生じさせることによってチップを分離する。この分離方法では、チップの全ての頂点部を分離の起点として分離層からチップを分離する。
以下、添付図面を参照しながら本発明のより具体的な実施形態を説明する。
[第1実施形態]
図1は、本発明の第1実施形態の半導体チップの製造方法を模式的に示す図である。以下、図1を参照しながら本発明の第1実施形態の半導体チップの製造方法を説明する。
まず、図1(a)に示す工程では、シリコン基板102上に分離層103としての多孔質シリコン層を形成し、分離層103上に移設デバイス層104を形成する。これにより、基板102上に分離層103、移設デバイス層104を順に有するシード基板101が形成される。このようなシード基板は、例えば、基板中の所定深さに水素等のイオンを注入して分離層としてのイオン注入層を形成することによっても製造されうる。この場合は、イオン注入層より上の部分が移設デバイス層104として使用されうる。
多孔質シリコン層は、陽極化成によって形成することができる。分離性の向上のためには、高多孔度の多孔質層が要求され、一方、エピタキシャル成長によって形成される移設デバイス層104の高品質化のためには、低多孔度の多孔質層が要求される。これらの相反する要求を満たすためには、多孔度の異なる2層の多孔質構造が適している。多孔質シリコン層の形成のための陽極化成条件は、例えば以下の通りである。ここで、陽極化成は、HF(フッ化水素酸)溶液にIPA(イソプロピルアルコール)を添加した溶液中でなされうる。
<第1多孔質層(低多孔度層)>
HF濃度:20%
IPA濃度:9%
電流密度:3.mA/cm
時間:185秒
<第2多孔質層(高多孔度層)>
HF濃度:20%
IPA濃度:9%
電流密度:96.mA/cm
時間:5秒
以上の条件で陽極化成を実施したところ、シリコン基板102の表面側に多孔度:約25%、厚さ:1.2μmの第1多孔質層が形成され、その下に多孔度:約50%、厚さ:0.3μmの第2多孔質層が形成された。
分離層103としての多孔質シリコン層の形成に次いで、多孔質シリコン層上にエピタキシャル成長によって移設デバイス層104を形成する。移設デバイス層104の形成のためのエピタキシャル成長条件は、例えば以下の通りである。
<水素中ベーク>
水素流量:24slm
温度:950℃
圧力:600Torr
時間:2秒
<エピタキシャル成長>
ソースガス:SiHCl
温度:900℃
流量:160sccm
圧力:80Torr
時間:300秒
以上の条件でエピタキシャル成長工程を実施したところ、約2μmのシリコン層(移設デバイス層)が得られた。
次いで、図1(b)に示す工程では、移設デバイス層104にデバイス105を形成する。デバイス105は、素子又は集積回路、例えば、CMOS、バイポーラトランジスタ、ダイオード、キャパシタ、DRAM、マイクロプロセッサー、及び/又は、ロジックIC等を含み得る。ただし、デバイス105は、これに制限されない。
次いで、図1(c)に示す工程(区切工程)では、少なくとも移設デバイス層104にダイシングによって深さが約3〜5μm、幅が約100μmの溝106を形成する。これによって、移設デバイス層104が複数のチップ(区域)104aに区切られる。溝106は、分離層103としての多孔質層が露出する深さを有すればよいが、分離層103を貫通することがより好ましい。溝106は、通常のダイシング方法によって形成されうる。溝106は、例えば、ブレード、化学エッチング、YAGレーザー、COレーザー、エキシマーレーザーを用いた光照射等によって形成されうる。エッチングにおいて、分離層をサイドエッチして凹型の陥入部を形成すると、分離開始に必要なエネルギーが軽減される。
次いで、図1(d)に示す工程(結合工程)では、デバイス層104の移設対象のチップ104a上に流体状態の結合物質107を提供する。また、図2に模式的に示すように、移設装置の弾性体108をチップ104aに接近させる。次いで、図1(e)に示す工程(結合工程)では、流体状態の結合物質107を冷却することによって固化させて移設対象のチップ104aと弾性体108とを結合させる。なお、”107a”は、固化した結合物質を模式的に示している。
結合物質107としては、例えば、水、高分子流体等を使用することができる。結合物質107は、冷却された状態においても弾性的に変形しやすい物質であることが好ましい。
結合物質107の冷却は、例えば、弾性体108を冷却することによってなされうる。弾性体108の冷却は、例えば、弾性体108を中空構造として、弾性体108の空洞に例えば液体窒素のような冷媒を注入することによってなされうる。或いは、結合物質107の冷却は、例えば、基板101を冷却することによってなされうる。例えば、基板101の下にペルチェ素子のような冷却部材、あるいは、冷媒を通した冷却管を配置して、これら冷却部材によって基板101を通して結合物質107を冷却することができる。
次いで、図1(f)に示す工程(分離工程)では、弾性体108に力110を加えて弾性的に変形させて、移設対象のチップ104aの周縁部を起点として基板102からの分離を開始する。この分離は、分離層103中、及び/又は、デバイス層104/分離層103の界面、及び/又は、分離層103/基板102の界面に、亀裂Cを生じさせることによってなされうる。弾性体108の変形は、チップ104aを変形させる。そして、チップ104aの変形は、分離層103中、及び/又は、デバイス層104/分離層103の界面、及び/又は、分離層103/基板102の界面に力を作用させて亀裂を生じさせる。
弾性体108は、例えば、ニトリルゴム、フッ素ゴム、シリコーンゴム等のような弾性変形する材料で構成されうる。
基板102或いはシード基板101からのチップ104aの分離は、チップ104aの全ての頂点部から開始することが好ましい。そこで、弾性体108は、チップ104aの全ての頂点部を基板102から引き離すように変形させられることが好ましい。図1(f)は分離領域拡大の進行を示す。分離領域は、チップ104aの頂点部を起点に開始している。
図10は、分離工程で使用されうる分離装置(或いは、移設装置とも呼びうる)の構成を模式的に示す図である。分離装置200は、弾性体108と、弾性体108に力を印加するアクチュエータ210(210a、210b、210c・・・)とを備える。この実施形態では、弾性体108は、移設すべきチップ104aとほぼ同一寸法の底面を有する。したがって、弾性体108は、典型的には、4角形の底面を有する。弾性体108には、例えば、4つのアクチュエータ210a、210b、210c、210d(210dは不図示)によって、角部に対して中心方向に向けて力が印加される。力を印加することによって、移設すべきチップ104aと接着している弾性体の底面は、力の印加前と比して図1の(f)中、下に凸型に変形する。この結果、チップに対して、上方向に引っ張る力が作用する。この力は弾性体の変形量の最も大きい、チップの頂点部で最も大きい。よって、チップは、頂点部を起点として分離を開始することになる。さらにアクチュエータで力を加えれば、分離された領域は順次チップの中心方向に向かって拡大し、ついにはチップ全体が分離することになる。
弾性体108は、移設対象のチップ104aを基板102から完全に分離することができるように変形させられてもよいし、分離の開始箇所に亀裂を生じさせることができる程度に変形させられてもよい。後者の場合においては、分離の開始箇所に亀裂Cが形成された後に、弾性体108を基板102から離れる方向に移動させることによって亀裂Cを成長させて、チップ104aを基板102から完全に分離する。弾性体108を移動させる機構としては、上下動が可能なアーム等の先端に弾性体108を取り付けて、このアームを機械的に上下動させる構成が好適である。
前述のように、基板102からのチップ104aの分離は、チップ104aの全ての頂点部から開始することが好ましい。全ての頂点から分離を開始させることによって、ダイシングキズ、クラックの伝播を最小限に抑えることができる。これは、全ての頂点から分離を開始させることによって、チップ104aの分離のために亀裂Cを成長させるべき長さ(成長量)を最小化することができるからである。具体的には、亀裂Cを成長させるべき長さは、概ね頂点部から中心までの長さとなる。
次いで、図1(g)、(h)、(i)に示す工程(移設工程)では、チップ104a(移設デバイス層104)を支持基体111に接着し、分離装置の弾性体108を加熱することによって、チップ104aと弾性体108との結合力を弱める。これによって、チップ104aが弾性体108から離れる。以上のようにして、シード基板101基板に形成されたチップ104aが支持基体111上に移設される。
[第2実施形態]
この実施形態は、シード基板の作製、ダイシングによる溝の形成、チップ104aと弾性体108との結合までの工程(図1(a)〜(e))は、第1実施形態と同様である。そこで、以下では、第2実施形態の特徴を示す図3を参照しながらチップ104aと弾性体108との結合の後の工程について説明する。
図1(e)に示す工程においてチップ104aと弾性体108とが結合された後に図3(a)に示す工程(分離工程)が実施される。図3(a)に示す工程では、移設対象チップ104aの1つの頂点部又は辺部を起点として分離を開始するために、弾性体108に対して分離進行方向と同一方向に力121を加える。これにより、図3(b)に示すように、1つの頂点部又は辺部に分離開始用の起点としての亀裂Cが形成される。
次いで、図3(c)に示すように、弾性体108に対して、弾性体108が基板102から離れる方向に力122を加えて、チップ104aを半導体基板102から分離する。弾性体108を移動させる機構としては、上下動が可能なアーム等の先端に弾性体108を取り付けて、このアームを機械的に上下動させる構成が好適である。
次いで、図3(d)、(e)に示す工程(移設工程)では、チップ104aを支持基体111に接着し、移設機構の弾性体108を加熱することによって、チップ104aと弾性体108との結合力を弱める。これによって、チップ104aが弾性体108から離れる。以上のようにして、シード基板101基板に形成されたチップ104aが支持基体111上に移設される。
[第3実施形態]
この実施形態は、シード基板の作製及びダイシングによる溝の形成までの工程(図1(a)〜(c))は、第1実施形態と同様である。そこで、以下では、第3実施形態の特徴を示す図4を参照しながらダイシング後の工程について説明する。
図1(c)に示す工程においてデバイス層104がダイシングされて複数のチップ104aに分割された後に図4(a)に示す工程(結合工程)が実施される。図4(a)に示す工程では、チップ104aの上面又は弾性体108の下面に接着剤130を塗布し、チップ104aと弾性体108とを接着する。
次いで、図4(b)に示す工程(分離工程)では、弾性体108を冷却することによって、弾性体108とともに接着剤130を収縮させる。これによって、チップ104aに収縮力131が作用し、分離層103中、及び/又は、デバイス層104/分離層103の界面、及び/又は、分離層103/基板102の界面に、分離の起点としての亀裂Cが生じる。接着剤130は、例えば、エポキシ系樹脂、アクリル系樹脂等のように、冷却されることによって収縮するものであれば何でもよい。ただし、接着剤130は、加熱されることによって接着力が低下するものが好ましい。
接着剤130の冷却は、例えば、弾性体108を冷却することによってなされうる。弾性体108の冷却は、例えば、弾性体108を中空構造として、弾性体108の空洞に例えば液体窒素のような冷媒を導入することによってなされうる。或いは、弾性体108の冷却は、例えば、基板101を冷却することによってなされうる。例えば、基板101の下にペルチェ素子のような冷却部材を配置して、この冷却部材によって基板101を通して弾性体108を冷却することができる。
図4(c)に示す工程では、弾性体108に引張力132を作用させて弾性体108を基板102から離れる方向に移動させる。これによって亀裂Cを成長させて、チップ104aを基板102から完全に分離する。弾性体108を移動させる機構としては、上下動が可能なアーム等の先端に弾性体108を取り付けて、このアームを機械的に上下動させる構成が好適である。
次いで、図4(d)、(e)に示す工程(移設工程)では、チップ104a(移設デバイス層104)を支持基体111に接着し、移設機構の弾性体108を加熱する。この加熱によって、チップ104aと弾性体108との結合力(接着剤130による接着力)が弱くなって、チップ104aが弾性体108から離れる。以上のようにして、シード基板101基板に形成されたチップ104aが支持基体111上に移設される。
[第4実施形態]
この実施形態は、シード基板の作製の工程(図1(a)、(b))は、第1実施形態と同様である。図5を参照しながら第4実施形態の半導体チップの製造方法を説明する。なお、図5(a)、(b)の工程は、図1(a)、(b)の工程と同様であるので、これについての説明を省略する。
図5(a)、(b)に示す工程を経てシード基板101が形成された後、図5(c)に示す工程において、基板102の裏面に達するダイシング溝140を形成する。これによって、デバイス層140が複数のチップ104aに分割される。また、多孔質層103が複数のチップ104aにそれぞれ対応する複数の領域103aに分割され、基板102が複数のチップ104aにそれぞれ対応する複数の領域102aに分割される。このダイシングにおいては、チップ104aがばらばらにならないように、予めシード基板101の裏面にダイシングテープ141を貼り付けることが好ましい。
次いで、図5(d)に示すように、ダイシングテープ141から、基板102aとともにチップ104aを剥離する。この際に、弾性体108とチップ104aとを第1〜第3実施形態における結合方法に従って結合することができる。次いで、図5(d)に示すように、第1〜第3実施形態の亀裂の形成方法(弾性体108の変形、又は、接着剤の収縮)に従って分離の起点となる亀裂Cを形成する。亀裂Cは、分離層103中、及び/又は、デバイス層104/分離層103の界面、及び/又は、分離層103/基板102の界面に形成される。
次いで、図5(e)に示す工程では、弾性体108に引張力132を作用させて弾性体108を基板102から離れる方向に移動させる。これによって亀裂Cを成長させて、チップ104aを基板102aから完全に分離する。
次いで、図5(f)、(g)に示す工程では、チップ104a(移設デバイス層104)を支持基体111に接着し、移設機構の弾性体108を加熱することによって、チップ104aと弾性体108との結合力を弱める。これによって、チップ104aが弾性体108から離れる。以上のようにして、シード基板101基板に形成されたチップ104aが支持基体111上に移設される。
[第5実施形態]
この実施形態は、シード基板の作製及びダイシングによる溝の形成までの工程(図1(a)〜(c))は、第1実施形態と同様である。そこで、以下では、第5実施形態の特徴を示す図8、9を参照しながらダイシング後の工程について説明する。
図8は、本発明の第5実施形態で使用される分離装置(或いは、移設装置とも呼びうる)の構成を模式的に示す図である。分離装置は、例えば、円形の下面を有する円柱状又は円筒状の弾性体151を備える。円形の底面は、弾性体151の変形時に、弾性体151の中心軸からの距離(半径)に応じた変位量を発生させることを可能にする。これは、チップ104aの4つの頂点部に対してほぼ同等の力を作用させることを可能にする。
弾性体151の下面には、流体状態の結合物質を排出する排出口152が設けられている。排出口152は、弾性体151内に形成された結合物質ライン153に連通している。弾性体151内には、弾性体151を冷却することによって、排出口152から排出された流体状態の結合物質を冷却し固化させるための冷媒ライン154が配置されている。更に、弾性体151内には、固化した結合物質を融解させるためのヒータ156が配置されている。ヒータ156には、電力ライン155が接続されている。
図1(c)に示す工程においてデバイス層104がダイシングされて複数のチップ104aに分割された後、図9(a)に示す工程(結合工程)において、移設機構の弾性体151を移設対象のチップ104aに接近させる。その後、排出口152から流体状態の結合物質160を排出するとともに冷媒ライン154に冷媒を流す。これによって、排出口152から排出された流体状態の結合物質160が冷却されて固化し、移設対象のチップ104aが弾性体151の下面に結合される。
結合物質160の量は、1つのチップ104aと弾性体151の下面との間が結合物質160で満たされ、他のチップ104aには結合物質160が提供されないように決定される。このように結合物質160の量を調整することによって、1つの弾性体151を種々のサイズのチップの分離のために使用することができる。
結合物質160を弾性体151の下面の排出口152からチップ104a上に提供する構成によれば、弾性体151の下面とチップ104aとの間により確実に結合物質160を満たすことができる。
結合物質160としては、例えば、水、高分子流体等を使用することができる。結合物質107は、冷却された状態においても弾性的に変形しやすい物質であることが好ましい。
結合物質107の冷却は、例えば、基板101を冷却することによってなされてもよい。例えば、基板101の下にペルチェ素子のような冷却部材を配置して、この冷却部材によって基板101を通して結合物質107を冷却することができる。
次いで、図9(b)に示す工程(分離工程)では、弾性体151に力163を加え弾性的に変形させて、移設対象のチップ104aの周縁部を起点として基板102からの分離を開始する。この分離は、分離層103中、及び/又は、デバイス層104/分離層103の界面、及び/又は、分離層103/基板102の界面に、亀裂Cを生じさせることによってなされうる。弾性体151の変形は、チップ104aを変形させ、チップ104aの変形が分離層103中、及び/又は、デバイス層104/分離層103の界面、及び/又は、分離層103/基板102の界面に力を作用させて亀裂を生じさせる。
弾性体151は、例えば、上述した弾性変形するゴムで構成されうる
弾性体151は、移設対象のチップ104aを基板102から完全に分離することができるように変形させられてもよいし、分離の開始箇所に亀裂を生じさせることができる程度に変形させられてもよい。後者の場合においては、分離の開始箇所に亀裂Cが形成された後に、図9(c)に示すように、弾性体151を基板102から離れる方向に移動させる。これによって、亀裂Cが成長してチップ104aが基板102から完全に分離される。弾性体108を移動させる機構としては、上下動が可能なアーム等の先端に弾性体108を取り付けて、このアームを機械的に上下動させる構成が好適である。
次いで、図9(d)、(e)に示す工程(移設工程)では、チップ104aを支持基体111に接着し、ヒータ156によって弾性体151を加熱することによって、チップ104aと弾性体108との結合力を弱める。これによって、チップ104aが弾性体151から離れる。以上のようにして、シード基板101基板に形成されたチップ104aが支持基体111上に移設される。
[第6実施形態]
この実施形態は、第1〜第5実施形態の変形例を提供する。ここで言及しない事項は、第1〜第5実施形態のいずれかに従い得る。この実施形態では、図6に模式的に示すように、シード基板101にダイシング溝106’を斜めに形成する。そのために、ダイシング用のブレードの進入角を移設デバイス層104の表面に対して鋭角にする。これは、ブレードを水平面に対して鋭角にするか、シード基板101の表面を水平面に対して傾けることによって実施することができる。
斜めにダイシング溝106’を作製し、移設デバイス層104の表面とダイシング溝106’とが成す角が鋭角になっている領域から、第1〜第5実施形態のいずれかに従って分離の起点を形成する。これによって、分離の起点を小さな力で形成することができる。したがって、移設デバイス層104にキズ、クラック等が形成されにくい。
本発明の第1実施形態の半導体チップの製造方法を模式的に示す図である。 本発明の第1実施形態の半導体チップの製造方法を模式的に示す図である。 本発明の第2実施形態の半導体チップの製造方法を模式的に示す図である。 本発明の第3実施形態の半導体チップの製造方法を模式的に示す図である。 本発明の第4実施形態の半導体チップの製造方法を模式的に示す図である。 本発明の第6実施形態の半導体チップの製造方法を模式的に示す図である。 従来技術の製造方法を模式的に示す図である。 本発明の第5実施形態の半導体チップの製造方法を模式的に示す図である。 本発明の第5実施形態の半導体チップの製造方法を模式的に示す図である。 分離工程で使用されうる分離装置の構成を模式的に示す図である。
符号の説明
101 シード体基板
102 基板
103 分離層
104 移設デバイス層
104a 区域(チップ)
105 デバイス
106 ダイシング溝
106’ 斜めダイシング溝
107 結合物質(流体状態)
107a 結合物質(固体状態)
108 弾性体
110 力
111 支持基体
130 接着剤
131 収縮力
132 引張力
140 ダイシング溝
141 ダイシングテープ
151 弾性体
152 排出口
153 結合物質ライン
154 冷媒ライン
155 電力ライン
156 ヒータ

Claims (13)

  1. 半導体チップの製造方法であって、
    デバイス層と前記デバイス層の下に配置された分離層とを有するシード基板の少なくとも前記デバイス層に溝を形成して前記デバイス層を複数の区域に区切る区切工程と、
    前記区域に弾性体を結合させる結合工程と、
    前記区域に結合された前記弾性体を変形させることによって前記分離層中及び前記分離層の界面の少なくともいずれか一方に亀裂を形成し、チップを得るために、前記区域を前記シード基板から分離する分離工程と、
    を含むことを特徴とする半導体チップの製造方法。
  2. 前記弾性体を移動させることによって、前記チップを移動させる移動工程と、
    前記チップから前記弾性体を分離する第2分離工程と、
    を更に含むことを特徴とする請求項1に記載の半導体チップの製造方法。
  3. 前記結合工程では、前記区域と前記弾性体との間に流体状態の結合物質を提供し、流体状態の前記結合物質を冷却することによって固化させて前記区域に前記弾性体を結合させることを特徴とする請求項2に記載の半導体チップの製造方法。
  4. 前記第2分離工程では、固体状態の前記結合物質を融解させることによって前記チップから前記弾性体を分離することを特徴とする請求項3に記載の半導体チップの製造方法。
  5. 前記結合物質は、水を含むことを特徴とする請求項3又は請求項4に記載の半導体チップの製造方法。
  6. 前記弾性体は、流体状態の前記結合物質を排出する排出口を含み、前記結合工程では、前記排出口から前記区域上に前記結合物質を排出し固化させることを特徴とする請求項3乃至請求項5のいずれか1項に記載の半導体チップの製造方法。
  7. 溝によって複数の区域に区切られたデバイス層と前記デバイス層の下に配置された分離層とを有するシード基板から前記区域を分離する分離装置であって、
    前記区域に結合される弾性体を備え、
    前記区域に結合された弾性体を変形させることによって前記分離層中及び前記分離層の界面の少なくともいずれか一方に亀裂を生じさせることを特徴とする分離装置。
  8. 前記弾性体を変形させるアクチュエータを備えることを特徴とする請求項7に記載の分離装置。
  9. 前記弾性体は、冷媒が提供される空間を有し、前記空間に冷媒が提供されて冷却されることによって変形することを特徴とする請求項7に記載の分離装置。
  10. 前記弾性体は、流体状態の結合物質を排出する排出口を含み、
    前記結合物質は、冷却されることによって固化して前記弾性体に前記区域を結合することを特徴とする請求項7乃至請求項9のいずれか1項に記載の分離装置。
  11. 前記弾性体を冷却することによって前記排出口から排出される流体状態の前記結合物質を固化させる冷却機構を更に備えることを特徴とする請求項10に記載の分離装置。
  12. 前記弾性体を加熱することによって固体状態の前記結合物質を融解させるヒータを更に備えることを特徴とする請求項10又は請求項11に記載の分離装置。
  13. 溝によって複数の区域に区切られたデバイス層と前記デバイス層の下に配置された分離層とを有するシード基板から前記分離層中及び前記分離層の界面の少なくともいずれか一方に亀裂を生じさせることによって前記区域を分離する分離方法であって、
    前記区域の全ての頂点部を分離の起点として前記分離層から前記区域を分離することを特徴とする分離方法。
JP2005196812A 2005-07-05 2005-07-05 半導体チップの製造方法、分離装置及び分離方法 Withdrawn JP2007019112A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005196812A JP2007019112A (ja) 2005-07-05 2005-07-05 半導体チップの製造方法、分離装置及び分離方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005196812A JP2007019112A (ja) 2005-07-05 2005-07-05 半導体チップの製造方法、分離装置及び分離方法

Publications (1)

Publication Number Publication Date
JP2007019112A true JP2007019112A (ja) 2007-01-25

Family

ID=37756040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005196812A Withdrawn JP2007019112A (ja) 2005-07-05 2005-07-05 半導体チップの製造方法、分離装置及び分離方法

Country Status (1)

Country Link
JP (1) JP2007019112A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009529795A (ja) * 2006-03-14 2009-08-20 インスティチュート フュア ミクロエレクトロニク シュトゥットガルト 集積回路を製造する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009529795A (ja) * 2006-03-14 2009-08-20 インスティチュート フュア ミクロエレクトロニク シュトゥットガルト 集積回路を製造する方法

Similar Documents

Publication Publication Date Title
KR100991395B1 (ko) 제어된 기계적 강도를 가진 분리가능 구조물 및 동 구조물을 생산하는 방법
US10128142B2 (en) Semiconductor structures including carrier wafers and attached device wafers, and methods of forming such semiconductor structures
JP4540933B2 (ja) 薄層形成方法
US9406551B2 (en) Method for manufacturing a semiconductor substrate, and method for manufacturing semiconductor devices integrated in a semiconductor substrate
JP4803884B2 (ja) 薄膜半導体装置の製造方法
JP5296281B2 (ja) 脆弱化された基板およびそのような基板の製造方法
JP4708577B2 (ja) 薄膜半導体装置の製造方法
US7344957B2 (en) SOI wafer with cooling channels and a method of manufacture thereof
JP2008521214A (ja) 半導体ウエハの薄型化
JP6141853B2 (ja) 3d集積化プロセスにおいて材料の層を転写する方法ならびに関連する構造体およびデバイス
CN102326230B (zh) 形成集成电路的方法及所得结构
JP4838504B2 (ja) 半導体装置の製造方法
JP2012519974A (ja) 熱膨張係数が局所的に適合するヘテロ構造の生成方法
US7067393B2 (en) Substrate assembly for stressed systems
JP5409084B2 (ja) 半導体装置の製造方法
JP2015508234A (ja) 電子デバイスの三次元実装のための方法
JP2007019112A (ja) 半導体チップの製造方法、分離装置及び分離方法
JP5425122B2 (ja) 薄膜半導体装置の製造方法
JPH11243039A (ja) 半導体部材の製造方法および半導体部材
JP2007019113A (ja) 半導体チップの製造方法及びテープ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081007