TWI745110B - 半導體基板及其製造方法 - Google Patents

半導體基板及其製造方法 Download PDF

Info

Publication number
TWI745110B
TWI745110B TW109134514A TW109134514A TWI745110B TW I745110 B TWI745110 B TW I745110B TW 109134514 A TW109134514 A TW 109134514A TW 109134514 A TW109134514 A TW 109134514A TW I745110 B TWI745110 B TW I745110B
Authority
TW
Taiwan
Prior art keywords
layer
silicon carbide
substrate
semiconductor substrate
gallium nitride
Prior art date
Application number
TW109134514A
Other languages
English (en)
Other versions
TW202214919A (zh
Inventor
莊志遠
華特 吳
Original Assignee
環球晶圓股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司 filed Critical 環球晶圓股份有限公司
Priority to TW109134514A priority Critical patent/TWI745110B/zh
Priority to CN202110977660.5A priority patent/CN114388346A/zh
Priority to US17/458,564 priority patent/US11887893B2/en
Application granted granted Critical
Publication of TWI745110B publication Critical patent/TWI745110B/zh
Publication of TW202214919A publication Critical patent/TW202214919A/zh
Priority to US18/520,518 priority patent/US20240105512A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Abstract

一種半導體基板及其製造方法。所述方法包括在一N型碳化矽基板的矽面磊晶成長一緩衝層與一碳化矽層，且所述碳化矽層為高阻碳化矽或N型碳化矽（N-SiC），然後在碳化矽層上磊晶成長一氮化鎵磊晶層，得到由所述緩衝層、所述碳化矽層與所述氮化鎵磊晶層構成的半導體結構。在磊晶成長氮化鎵磊晶層之後，使用雷射於半導體結構內形成一損傷層，並在氮化鎵磊晶層的表面接合一晶片載體，然後從所述損傷層分離N型碳化矽基板與半導體結構。

Description

半導體基板及其製造方法
本發明是有關於一種半導體製造技術，且特別是有關於一種半導體基板及其製造方法。
磊晶（Epitaxy）是指在晶圓上長出新結晶，以形成半導體層的技術。由於以磊晶製程所形成的膜層具有純度高、厚度控制性佳等優點，因此已經廣泛應用於射頻（RF）元件或功率（power）元件的製造中。
原本的磊晶基板是在矽基板上成長氮化鎵，但是發現因為矽與氮化鎵有晶格不匹配的問題，所以近來改用碳化矽基板取代矽基板來解決晶格不匹配的問題。
然而，因為碳化矽基板的成本明顯高於矽基板的成本，所不容易兼顧成本與磊晶品質的要求。
本發明提供一種半導體基板的製造方法，能同時解決基板晶格不匹配以及基板成本高的問題。
本發明提供另一種半導體基板的製造方法，能以較低成本製造出晶格匹配度高的基板。
本發明提供再一種半導體基板，適用於射頻（RF）元件且結晶品質佳。
本發明提供又一種半導體基板，適用於功率（power）元件且結晶品質佳。
本發明的一種半導體基板的製造方法，包括在一N型碳化矽基板的矽面磊晶成長一緩衝層與一碳化矽層，且所述碳化矽層為高阻碳化矽或N型碳化矽（N-SiC）；在所述碳化矽層上磊晶成長一氮化鎵磊晶層，得到由所述緩衝層、所述碳化矽層與所述氮化鎵磊晶層構成的半導體結構。在磊晶成長氮化鎵磊晶層之後，使用雷射於半導體結構內形成一損傷層，並在氮化鎵磊晶層的表面接合一晶片載體。然後從所述損傷層分離N型碳化矽基板與半導體結構。
在本發明的一實施例中，形成上述損傷層的方法包括：從氮化鎵磊晶層的上述表面施加雷射到緩衝層，以在緩衝層內形成上述損傷層。
在本發明的一實施例中，形成上述損傷層的方法包括：從N型碳化矽基板的碳面施加雷射到N型碳化矽基板的矽面，以在N型碳化矽基板內形成上述損傷層。
在本發明的一實施例中，在磊晶成長上述緩衝層之後與磊晶成長上述碳化矽層之前，還可磊晶成長一雷射剝離（Laser lift off，LLO）層，所述LLO層為摻雜鋁的碳化矽，LLO層的鋁摻雜濃度例如在1E20cm -3以上，且LLO層的厚度例如在1.0 nm~10 nm之間。
在本發明的一實施例中，形成上述損傷層的方法包括：從N型碳化矽基板的碳面施加雷射到上述LLO層，以在LLO層內形成上述損傷層。
本發明的另一種半導體基板的製造方法，包括利用離子佈植在一N型碳化矽基板的矽面內形成一損傷層，並在形成損傷層之後，在N型碳化矽基板的所述矽面磊晶成長一緩衝層與一碳化矽層，且所述碳化矽層為高阻碳化矽或N型碳化矽（N-SiC）。然後，在所述碳化矽層上磊晶成長一氮化鎵磊晶層，得到由所述緩衝層、所述碳化矽層與所述氮化鎵磊晶層構成的半導體結構。在氮化鎵磊晶層的表面接合一晶片載體。然後從所述損傷層分離N型碳化矽基板與半導體結構。
在本發明的以上實施例中，上述N型碳化矽基板的矽面相對於(0001)面具有0°+/-8°範圍內的角度。
在本發明的以上實施例中，在分離上述N型碳化矽基板與上述半導體結構之後，還可去除所述緩衝層。
在本發明的以上實施例中，上述製造方法還可包括：在緩衝層或者碳化矽層的表面接合一支撐基板，所述支撐基板包括矽基板、SOI（Silicon-on-Insulator）基板、陶瓷基板或玻璃基板。
在本發明的以上實施例中，在接合上述支撐基板之後，還可去除所述晶片載體。
在本發明的以上實施例中，上述晶片載體的材料包括玻璃或藍寶石。
本發明的半導體基板，包括：一高阻碳化矽層以及一氮化鎵磊晶層。高阻碳化矽層具有一第一表面與一第二表面，所述第一表面相對於所述第二表面。上述氮化鎵磊晶層形成於高阻碳化矽層的第二表面，其中氮化鎵磊晶層的厚度小於2 µm且X光繞射分析(002)面的半高寬（FWHM）小於100 arcsec。高阻碳化矽層的厚度在20 µm~50 µm之間，高阻碳化矽層的第二表面相對於(0001)面具有0°+/-8°範圍內的角度，高阻碳化矽層的微管密度（micropipe density，MPD）小於0.5 ea/cm -2以及貫穿式螺旋差排（threading screw dislocation，TSD）小於500 ea/cm -2。
在本發明的再一實施例中，上述高阻碳化矽層的阻值大於1E5 ohm-cm。
在本發明的再一實施例中，上述高阻碳化矽層的電阻變動率小於50%。
在本發明的再一實施例中，上述半導體基板還可包括一緩衝層，與所述高阻碳化矽層的第一表面直接接觸。
在本發明的再一實施例中，上述緩衝層的厚度小於1.5 µm。
在本發明的再一實施例中，上述半導體基板還可包括一雷射剝離（Laser lift off，LLO）層，與所述高阻碳化矽層的第一表面直接接觸。
在本發明的再一實施例中，上述LLO層是摻雜鋁的碳化矽。
在本發明的再一實施例中，上述LLO層的鋁摻雜濃度在1E20 cm -3以上，且LLO層的厚度在1.0 nm~10 nm之間。
在本發明的再一實施例中，上述半導體基板還可包括一支撐基板，接合於上述材料層的暴露表面，所述支撐基板包括矽基板、SOI基板、陶瓷基板或玻璃基板。
本發明的又一種半導體基板，包括一N型碳化矽（N-SiC）層以及一氮化鎵磊晶層。上述氮化鎵磊晶層形成於N-SiC層的表面，其中氮化鎵磊晶層的厚度在0.3 µm~6µm之間且X光繞射分析(002)面的半高寬（FWHM）小於100 arcsec。所述N-SiC層的厚度在0.1 µm~50 µm之間，所述N-SiC層的表面相對於(0001)面具有0°+/-8°範圍內的角度，所述N-SiC層的微管密度（MPD）小於0.5 ea/cm -2以及貫穿式螺旋差排（TSD）小於500 ea/cm -2。
在本發明的又一實施例中，上述N-SiC層的阻值例如在1E15 cm -3~ 1E20 cm -3之間。
在本發明的又一實施例中，上述N-SiC層的電阻變動率小於5%。
在本發明的又一實施例中，上述半導體基板還可包括一支撐基板，接合於N-SiC層的暴露表面，所述支撐基板包括矽基板、SOI基板、陶瓷基板或玻璃基板。
基於上述，本發明的方法能同時製作出結晶性品質佳的基板，並通過重複使用碳化矽基板的方式降低基板成本。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下將參考圖式來全面地描述本發明的例示性實施例，但本發明還可按照多種不同形式來實施，且不應解釋為限於本文所述的實施例。在圖式中，為了清楚起見，各區域、部位及層的大小與厚度可不按實際比例繪製。為了方便理解，下述說明中相同的元件將以相同之符號標示來說明。
圖1A至圖1E是依照本發明的第一實施例的一種半導體基板的製造剖面示意圖。
請先參照圖1A，在一N型碳化矽基板100的矽面100a磊晶成長一緩衝層102與一碳化矽層104，其中N型碳化矽基板100的厚度例如在300 µm~725 µm之間，N型碳化矽基板100的矽面100a相對於(0001)面的角度的範圍是0°+/-8°，例如0°+/-5°的範圍內，較佳是0°+/-3°的範圍內，最佳的是0°。N型碳化矽基板100的微管密度（micropipe density，MPD）小於1 ea/cm -2、基面差排（basal plane dislocation，BPD）小於3000 ea/cm -2以及貫穿式螺旋差排（threading screw dislocation，TSD）小於1000 ea/cm -2。N型碳化矽基板100的阻值大概在15 mohm-cm ~ 26 mohm-cm之間。緩衝層102則是阻值較低的碳化矽且為單晶結構。而碳化矽層104為高阻碳化矽或N型碳化矽（N-SiC）。如果碳化矽層104是高阻碳化矽（如半絕緣碳化矽），則適用於射頻（RF）元件的半導體基板；另一方面，如果碳化矽層104是N型碳化矽，則適用於功率元件（Power device）的半導體基板。碳化矽層104的厚度可設在0.1 µm~50 µm之間，且碳化矽層104的表面相對於(0001)面例如具有0°+/-8°範圍內的角度、0°+/-5°範圍內的角度或0°+/-3°範圍內的角度，碳化矽層104的微管密度（MPD）可小於0.5 ea/cm -2、基面差排（BPD）可小於10 ea/cm -2、貫穿式螺旋差排（TSD）可小於500 ea/cm -2。在一實施例中，碳化矽層104如為高阻碳化矽，其阻值例如大於1E5 ohm-cm。在另一實施例中，碳化矽層104如為N型碳化矽（N-SiC），其阻值例如在1E15 cm -3~ 1E20 cm -3之間。然後，在碳化矽層104上磊晶成長一氮化鎵磊晶層106，得到由所述緩衝層102、所述碳化矽層104與所述氮化鎵磊晶層106構成的半導體結構108。
接著，請參照圖1B，在磊晶成長氮化鎵磊晶層106之後，使用雷射110於半導體結構108內形成一損傷層112。在本實施例中，從氮化鎵磊晶層106的表面106a施加雷射110到緩衝層102，以在緩衝層102內形成損傷層112。
然後，請參照圖1C，在氮化鎵磊晶層106的表面106a接合一晶片載體（carrier）114，其中晶片載體114的材料例如玻璃或藍寶石。
之後，請參照圖1D，從損傷層(112)分離N型碳化矽基板100與半導體結構108，且可能有部分緩衝層102殘留在碳化矽層104的碳面104a。因此，在一實施例中，可保留緩衝層102；在另一實施例中，需要磨削掉緩衝層102。
接著，請參照圖1E，因應後續需求，可選擇在緩衝層102表面接合一支撐基板116，以利後續移動以及固定整個半導體基板，其中支撐基板116例如矽基板、SOI（Silicon-on-Insulator）基板、陶瓷基板或玻璃基板。另一方面，如果已磨削緩衝層，則可在碳化矽層104表面接合支撐基板116。而且，在接合支撐基板116之後，還可將晶片載體(114)去除，以便從氮化鎵磊晶層106的暴露表面106a形成射頻元件或功率元件。
由於第一實施例的製程在成長氮化鎵磊晶層106之後，才利用雷射110於緩衝層102中形成分離用的損傷層112，所以不但能確保碳化矽層104與氮化鎵磊晶層106的結晶性品質，還能保留完整的碳化矽層104與N型碳化矽基板100，使分離後的N型碳化矽基板100可重複被利用，而大幅降低材料成本。
圖2A至圖2D是依照本發明的第二實施例的一種半導體基板的製造剖面示意圖，其中使用與第一實施例相同的元件符號來表示相同或近似的構件，且相同或近似的構件也可參照第一實施例的相關說明，不再贅述。
請先參照圖2A，在一N型碳化矽基板100的矽面100a磊晶成長一緩衝層102與一碳化矽層104，然後在碳化矽層104上磊晶成長一氮化鎵磊晶層106，得到由所述緩衝層102、所述碳化矽層104與所述氮化鎵磊晶層106構成的半導體結構108。
接著，請參照圖2B，在本實施例中，從N型碳化矽基板100的碳面100b施加雷射到N型碳化矽基板100的矽面100a，以在N型碳化矽基板100內形成損傷層200。
然後，請參照圖2C，在氮化鎵磊晶層106的表面106a接合一晶片載體114。
之後，請參照圖2D，從損傷層(200)分離N型碳化矽基板100與半導體結構108，且可能有部分N型碳化矽基板100殘留在緩衝層102上。因此，在一實施例中，可保留緩衝層102；在另一實施例中，需要進行磨削，去除殘留的N型碳化矽基板100與緩衝層102。此外，如果有需要的話，可進行如圖1E的步驟，亦即接合一支撐基板（未繪示）並去除晶片載體114。
由於第二實施例的製程在成長氮化鎵磊晶層106之後，才利用雷射110於N型碳化矽基板100中形成分離用的損傷層200，所以不但能確保碳化矽層104與氮化鎵磊晶層106的結晶性品質，還能保留完整的碳化矽層104，且雷射110能精確地控制損傷層200的形成位置，所以能盡可能保留大部分的N型碳化矽基板100，使分離後的N型碳化矽基板100可重複被利用，而大幅降低材料成本。
圖3A至圖3D是依照本發明的第三實施例的一種半導體基板的製造剖面示意圖，其中使用與第一實施例相同的元件符號來表示相同或近似的構件，且相同或近似的構件也可參照第一實施例的相關說明，不再贅述。
請先參照圖3A，在一N型碳化矽基板100的矽面100a磊晶成長一緩衝層102，然後磊晶成長一雷射剝離（Laser lift off，LLO）層300，所述LLO層300為摻雜鋁的碳化矽，LLO層300的鋁摻雜濃度例如在1E20cm -3以上，且LLO層300的厚度t1例如在1.0 nm~10 nm之間。然後，在LLO層300上磊晶成長一碳化矽層104。
接著，請參照圖3B，在碳化矽層104上磊晶成長一氮化鎵磊晶層106，得到由緩衝層102、LLO層300、碳化矽層104與氮化鎵磊晶層106構成的半導體結構302。然後，從N型碳化矽基板100的碳面100b施加雷射110到LLO層300，以在LLO層300內形成損傷層304。
然後，請參照圖3C，在氮化鎵磊晶層106的表面106a接合一晶片載體114。
之後，請參照圖3D，從損傷層(304)分離N型碳化矽基板100與半導體結構302，且可能有部分LLO層300殘留在碳化矽層104的碳面104a上。因此，在一實施例中，可保留LLO層300；在另一實施例中，需要進行磨削，去除殘留的LLO層300。此外，如果有需要的話，可進行如圖1E的步驟，亦即接合一支撐基板（未繪示）並去除晶片載體114。
由於第三實施例的製程在成長氮化鎵磊晶層106之後，才利用雷射110於LLO層300中形成分離用的損傷層304，所以不但能確保碳化矽層104與氮化鎵磊晶層106的結晶性品質，還能保留完整的碳化矽層104與N型碳化矽基板100，使分離後的N型碳化矽基板100可重複被利用，而大幅降低材料成本。此外，LLO層300的阻值較緩衝層102低，所以能進一步改善碳化矽層104與底下結構層晶格不匹配的問題。
圖4A至圖4D是依照本發明的第四實施例的一種半導體基板的製造剖面示意圖，其中使用與第一實施例相同的元件符號來表示相同或近似的構件，且相同或近似的構件也可參照第一實施例的相關說明，不再贅述。
請先參照圖4A，利用離子佈植400在一N型碳化矽基板100的矽面100a內形成一損傷層402，因此損傷層402即為N型碳化矽基板100內的離子佈植區。
然後，請參照圖4B，在N型碳化矽基板100的矽面100a磊晶成長一緩衝層102、一碳化矽層104以及一氮化鎵磊晶層106，以得到由緩衝層102、碳化矽層104與氮化鎵磊晶層106構成的半導體結構108。
之後，請參照圖4C，在氮化鎵磊晶層106的表面106a接合一晶片載體114。
然後，請參照圖4D，從損傷層402分離N型碳化矽基板100與半導體結構108，且可能有部分N型碳化矽基板100殘留在緩衝層102上。因此，在一實施例中，可保留部分N型碳化矽基板100以及緩衝層102；在另一實施例中，需要進行磨削，去除殘留的N型碳化矽基板100與緩衝層102。此外，如果有需要的話，可進行如圖1E的步驟，亦即接合一支撐基板（未繪示）並去除晶片載體114。
由於第四實施例的製程在成長氮化鎵磊晶層106之前先利用離子佈植400於N型碳化矽基板100中形成分離用的損傷層402，所以不但能確保碳化矽層104與氮化鎵磊晶層106的結晶性品質，還能使分離後的N型碳化矽基板100可重複被利用，而大幅降低材料成本。
圖5A是依照本發明的第五實施例的一種半導體基板的剖面示意圖。
請參照圖5A，本實施例的半導體基板500包括一高阻碳化矽層502、一材料層504以及一氮化鎵磊晶層506，因此適用於射頻（RF）元件的半導體基板。高阻碳化矽層502具有一第一表面502a與一第二表面502b，所述第一表面502a相對於所述第二表面502b，且高阻碳化矽層502例如半絕緣碳化矽（SI-SiC）。材料層504與高阻碳化矽層502的第一表面502a直接接觸，但本發明並不限於此；在另一實施例中，半導體基板可不具有材料層504。上述材料層504例如緩衝層，且緩衝層的厚度t2可小於1.5 µm。在一實施例中，緩衝層是阻值較高阻碳化矽層502低的碳化矽，且為單晶結構。氮化鎵磊晶層506則形成於高阻碳化矽層502的第二表面502b，其中氮化鎵磊晶層506的厚度t3小於2 µm且圖5A的結構可採用第一至第四實施例中任一種方法製造，並可依需求增加移除材料層504以外的殘留結構的步驟。所得到的氮化鎵磊晶層506經測試，其X光繞射分析(002)面的半高寬（FWHM）可小於100 arcsec，驗證所成長的是極佳品質之磊晶薄膜。
在圖5A中，高阻碳化矽層502的厚度t4在20 µm~50 µm之間，高阻碳化矽層502的第二表面502b相對於(0001)面具有0°+/-8°範圍內的角度，例如0°+/-5°的範圍內，較佳是0°+/-3°的範圍內。高阻碳化矽層502的微管密度（micropipe density，MPD）小於0.5 ea/cm -2、基面差排（basal plane dislocation，BPD）小於10 ea/cm -2以及貫穿式螺旋差排（threading screw dislocation，TSD）小於500 ea/cm -2。高阻碳化矽層502的阻值大於1E5 ohm-cm。高阻碳化矽層502的電阻變動率例如小於50%，所謂的「電阻變動率」是指電阻標準差除以電阻平均值的結果。
圖5B是第五實施例的另一種半導體基板的剖面示意圖，其中使用與圖5A相同的元件符號來表示相同或近似的構件，且相同或近似的構件也可參照圖5A的相關說明，不再贅述。
在圖5B中，半導體基板500中的材料層是一層雷射剝離（LLO）層510，位於高阻碳化矽層502的第一表面502a，並與第一表面502a直接接觸，其中LLO層510可以是摻雜鋁的碳化矽。在一實施例中，LLO層510的鋁摻雜濃度例如在1E20 cm -3以上，且LLO層510的厚度t1例如在1.0 nm~10 nm之間。圖5B的結構可採用第三實施例製造。
圖5C是第五實施例的再一種半導體基板的剖面示意圖。其中使用與圖5A相同的元件符號來表示相同或近似的構件，且相同或近似的構件也可參照圖5A的相關說明，不再贅述。
在圖5C中，半導體基板500還可包括一支撐基板512，接合於材料層504(緩衝層)的暴露表面，其中支撐基板512例如矽基板、SOI基板、陶瓷基板或玻璃基板。
圖6A是依照本發明的第六實施例的一種半導體基板的剖面示意圖。
請參照圖6A，本實施例的半導體基板600包括一N型碳化矽（N-SiC）層602以及一氮化鎵磊晶層604，因此適用於功率元件（Power device）的半導體基板。氮化鎵磊晶層604形成於N-SiC層602的表面，其中氮化鎵磊晶層604的厚度t3在0.3 µm~6 µm之間且圖6A的結構可採用第一至第四實施例中任一種方法製造，並可依需求增加移除N-SiC層602以外的殘留結構的步驟。所得到的氮化鎵磊晶層604經測試，其X光繞射分析(002)面的半高寬（FWHM）小於100 arcsec。所述N-SiC層602的厚度t6在0.1 µm~50 µm之間，N-SiC層602的表面相對於(0001)面具有0°+/-8°範圍內的角度，N-SiC層602的微管密度（MPD）小於0.5 ea/cm -2、基面差排（BPD）小於10 ea/cm -2以及貫穿式螺旋差排（TSD）小於500 ea/cm -2。在一實施例中，N-SiC層602的阻值例如在1E15 cm -3~ 1E20 cm -3之間。N-SiC層602的電阻變動率小於5%。
圖6B是第六實施例的另一種半導體基板的剖面示意圖，其中使用與圖6A相同的元件符號來表示相同或近似的構件，且相同或近似的構件也可參照圖6A的相關說明，不再贅述。
在圖6B中，半導體基板600還可包括一支撐基板606，接合於N-SiC層602的暴露表面，其中支撐基板606例如矽基板、SOI基板、陶瓷基板或玻璃基板。
綜上所述，本發明藉由現有的磊晶製程，在碳化矽基板上依序磊晶成長碳化矽層、緩衝層與氮化鎵磊晶層，且搭配各種能在碳化矽基板與碳化矽層之間形成損傷層的方法，不但可成長結晶性品質佳的氮化鎵，還可因為損傷層的存在，保留大部分的碳化矽基板，使其能被重複使用，進而降低基板成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:N型碳化矽基板 100a:矽面 100b、104a:碳面 102:緩衝層 104:碳化矽層 106、506、604:氮化鎵磊晶層 106a:表面 108:半導體結構 110:雷射 112、200、304、402:損傷層 114:晶片載體 116、512、606:支撐基板 300、510:雷射剝離層 400:離子佈植 500、600:半導體基板 502:高阻碳化矽層 502a:第一表面 502b:第二表面 504:材料層 602:N型碳化矽層 t1、t2、t3、t4、t5、t6:厚度
圖1A至圖1E是依照本發明的第一實施例的一種半導體基板的製造剖面示意圖。 圖2A至圖2D是依照本發明的第二實施例的一種半導體基板的製造剖面示意圖。 圖3A至圖3D是依照本發明的第三實施例的一種半導體基板的製造剖面示意圖。 圖4A至圖4D是依照本發明的第四實施例的一種半導體基板的製造剖面示意圖。 圖5A是依照本發明的第五實施例的一種半導體基板的剖面示意圖。 圖5B是第五實施例的另一種半導體基板的剖面示意圖。 圖5C是第五實施例的再一種半導體基板的剖面示意圖。 圖6A是依照本發明的第六實施例的一種半導體基板的剖面示意圖。 圖6B是第六實施例的另一種半導體基板的剖面示意圖。
100:N型碳化矽基板
102:緩衝層
104:碳化矽層
104a:碳面
106:氮化鎵磊晶層
108:半導體結構
114:晶片載體

Claims (26)

  1. 一種半導體基板的製造方法，包括： 在一N型碳化矽基板的矽面磊晶成長一緩衝層與一碳化矽層，且所述碳化矽層為高阻碳化矽或N型碳化矽（N-SiC）； 在所述碳化矽層上磊晶成長一氮化鎵磊晶層，得到由所述緩衝層、所述碳化矽層與所述氮化鎵磊晶層構成的半導體結構； 在磊晶成長所述氮化鎵磊晶層之後，使用雷射於所述半導體結構內形成一損傷層； 在所述氮化鎵磊晶層的表面接合一晶片載體；以及 從所述損傷層分離所述N型碳化矽基板與所述半導體結構。
  2. 如請求項1所述的半導體基板的製造方法，其中形成所述損傷層的方法包括：從所述氮化鎵磊晶層的所述表面施加所述雷射到所述緩衝層，以在所述緩衝層內形成所述損傷層。
  3. 如請求項1所述的半導體基板的製造方法，其中形成所述損傷層的方法包括：從所述N型碳化矽基板的碳面施加所述雷射到所述N型碳化矽基板的所述矽面，以在所述N型碳化矽基板內形成所述損傷層。
  4. 如請求項1所述的半導體基板的製造方法，其中在磊晶成長所述緩衝層之後與磊晶成長所述碳化矽層之前，更包括磊晶成長一雷射剝離（Laser lift off，LLO）層，所述LLO層為摻雜鋁的碳化矽，所述LLO層的鋁摻雜濃度在1E20cm -3以上，且所述LLO層的厚度在1.0 nm~10 nm之間。
  5. 如請求項4所述的半導體基板的製造方法，其中形成所述損傷層的方法包括：從所述N型碳化矽基板的碳面施加所述雷射到所述LLO層，以在所述LLO層內形成所述損傷層。
  6. 一種半導體基板的製造方法，包括： 利用離子佈植在一N型碳化矽基板的矽面內形成一損傷層； 在形成所述損傷層之後，在所述N型碳化矽基板的所述矽面磊晶成長一緩衝層與一碳化矽層，且所述碳化矽層為高阻碳化矽或N型碳化矽（N-SiC）； 在所述碳化矽層上磊晶成長一氮化鎵磊晶層，得到由所述緩衝層、所述碳化矽層與所述氮化鎵磊晶層構成的半導體結構； 在所述氮化鎵磊晶層的表面接合一晶片載體；以及 從所述損傷層分離所述N型碳化矽基板與所述半導體結構。
  7. 如請求項1或6所述的半導體基板的製造方法，其中所述N型碳化矽基板的所述矽面相對於(0001)面具有0°+/-8°範圍內的角度。
  8. 如請求項1或6所述的半導體基板的製造方法，其中在分離所述N型碳化矽基板與所述半導體結構之後，更包括：去除所述緩衝層。
  9. 如請求項8所述的半導體基板的製造方法，更包括：在所述碳化矽層接合一支撐基板，所述支撐基板包括矽基板、SOI（Silicon-on-Insulator）基板、陶瓷基板或玻璃基板。
  10. 如請求項1或6所述的半導體基板的製造方法，其中在分離所述N型碳化矽基板與所述半導體結構之後，更包括：在所述緩衝層的表面接合一支撐基板，所述支撐基板包括矽基板、SOI基板、陶瓷基板或玻璃基板。
  11. 如請求項9所述的半導體基板的製造方法，其中在接合所述支撐基板之後，更包括：去除所述晶片載體。
  12. 如請求項10所述的半導體基板的製造方法，其中在接合所述支撐基板之後，更包括：去除所述晶片載體。
  13. 如請求項1或6所述的半導體基板的製造方法，其中所述晶片載體的材料包括玻璃或藍寶石。
  14. 一種半導體基板，包括： 一高阻碳化矽層，具有一第一表面與一第二表面，所述第一表面相對於所述第二表面；以及 一氮化鎵磊晶層，形成於所述高阻碳化矽層的所述第二表面，其中所述氮化鎵磊晶層的厚度小於2 µm且X光繞射分析(002)面的半高寬（FWHM）小於100 arcsec，且 所述高阻碳化矽層的厚度在20 µm~50 µm之間，所述高阻碳化矽層的所述第二表面相對於(0001)面具有0°+/-8°範圍內的角度，所述高阻碳化矽層的微管密度（micropipe density，MPD）小於0.5 ea/cm -2、基面差排（basal plane dislocation，BPD）小於10 ea/cm -2以及貫穿式螺旋差排（threading screw dislocation，TSD）小於500 ea/cm -2。
  15. 如請求項14所述的半導體基板，其中所述高阻碳化矽層的阻值大於1E5 ohm-cm。
  16. 如請求項14所述的半導體基板，其中所述高阻碳化矽層的電阻變動率小於50%。
  17. 如請求項14所述的半導體基板，更包括一緩衝層，與所述高阻碳化矽層的所述第一表面直接接觸。
  18. 如請求項17所述的半導體基板，其中所述緩衝層的厚度小於1.5 µm。
  19. 如請求項14所述的半導體基板，更包括一雷射剝離（Laser lift off，LLO）層，與所述高阻碳化矽層的所述第一表面直接接觸。
  20. 如請求項19所述的半導體基板，其中所述LLO層是摻雜鋁的碳化矽。
  21. 如請求項19所述的半導體基板，其中所述LLO層的鋁摻雜濃度在1E20 cm -3以上，且所述LLO層的厚度在1.0 nm~10 nm之間。
  22. 如請求項14所述的半導體基板，更包括一支撐基板，接合於所述材料層的暴露表面，所述支撐基板包括矽基板、SOI（Silicon-on-Insulator）基板、陶瓷基板或玻璃基板。
  23. 一種半導體基板，包括： 一N型碳化矽（N-SiC）層；以及 一氮化鎵磊晶層層，形成於所述N-SiC層的表面，其中所述氮化鎵磊晶層的厚度在0.3 µm~6 µm之間且X光繞射分析(002)面的半高寬（FWHM）小於100 arcsec，且 所述N-SiC層的厚度在0.1 µm~50 µm之間，所述N-SiC層的所述表面相對於(0001)面具有0°+/-8°範圍內的角度，所述N-SiC層的微管密度（micropipe density，MPD）小於0.5 ea/cm -2、基面差排（basal plane dislocation，BPD）小於10 ea/cm -2以及貫穿式螺旋差排（threading screw dislocation，TSD）小於500 ea/cm -2。
  24. 如請求項23所述的半導體基板，其中所述N-SiC層的阻值在1E15 cm -3~ 1E20 cm -3之間。
  25. 如請求項23所述的半導體基板，其中所述N-SiC層的電阻變動率小於5%。
  26. 如請求項23所述的半導體基板，更包括一支撐基板，接合於所述N-SiC層的暴露表面，所述支撐基板包括矽基板、SOI（Silicon-on-Insulator）基板、陶瓷基板或玻璃基板。
TW109134514A 2020-10-06 2020-10-06 半導體基板及其製造方法 TWI745110B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW109134514A TWI745110B (zh) 2020-10-06 2020-10-06 半導體基板及其製造方法
CN202110977660.5A CN114388346A (zh) 2020-10-06 2021-08-24 半导体基板及其制造方法
US17/458,564 US11887893B2 (en) 2020-10-06 2021-08-27 Semiconductor substrate and method of manufacturing the same
US18/520,518 US20240105512A1 (en) 2020-10-06 2023-11-27 Semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109134514A TWI745110B (zh) 2020-10-06 2020-10-06 半導體基板及其製造方法

Publications (2)

Publication Number Publication Date
TWI745110B true TWI745110B (zh) 2021-11-01
TW202214919A TW202214919A (zh) 2022-04-16

Family

ID=79907304

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109134514A TWI745110B (zh) 2020-10-06 2020-10-06 半導體基板及其製造方法

Country Status (3)

Country Link
US (2) US11887893B2 (zh)
CN (1) CN114388346A (zh)
TW (1) TWI745110B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI623656B (zh) * 2016-07-01 2018-05-11 世界先進積體電路股份有限公司 半導體基底結構及其形成方法
TWI626340B (zh) * 2016-07-13 2018-06-11 環球晶圓股份有限公司 半導體基板及其加工方法
CN111433889A (zh) * 2017-12-08 2020-07-17 爱沃特株式会社 化合物半导体基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2835097B1 (fr) 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
US8575651B2 (en) 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
JP5343910B2 (ja) * 2010-04-09 2013-11-13 富士通株式会社 化合物半導体装置の製造方法
SE1430022A1 (sv) 2013-07-01 2015-01-02 Billiga semi-isolerande SiC-substrat
US9761493B2 (en) * 2014-01-24 2017-09-12 Rutgers, The State University Of New Jersey Thin epitaxial silicon carbide wafer fabrication
DE102014206419B4 (de) * 2014-04-03 2020-02-20 Adidas Ag Stützelement für Schuhe sowie Sohle und Schuh mit einem solchen Stützelement
JP7256120B2 (ja) * 2017-06-19 2023-04-11 ローム株式会社 半導体装置の製造方法およびウエハ貼着構造体
CN115207094A (zh) * 2021-04-13 2022-10-18 安普林荷兰有限公司 半导体设备及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI623656B (zh) * 2016-07-01 2018-05-11 世界先進積體電路股份有限公司 半導體基底結構及其形成方法
TWI626340B (zh) * 2016-07-13 2018-06-11 環球晶圓股份有限公司 半導體基板及其加工方法
CN111433889A (zh) * 2017-12-08 2020-07-17 爱沃特株式会社 化合物半导体基板

Also Published As

Publication number Publication date
CN114388346A (zh) 2022-04-22
US20220108924A1 (en) 2022-04-07
US11887893B2 (en) 2024-01-30
US20240105512A1 (en) 2024-03-28
TW202214919A (zh) 2022-04-16

Similar Documents

Publication Publication Date Title
US6261929B1 (en) Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6703288B2 (en) Compound crystal and method of manufacturing same
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
US20070096117A1 (en) Nitride Semiconductor Wafer
CN107968067A (zh) 用于制备具有通过径向扩张降低的应变的异质结构的方法和装置
US20040144301A1 (en) Method for growth of bulk crystals by vapor phase epitaxy
WO2021024654A1 (ja) 電子デバイス用基板およびその製造方法
JP2011119748A (ja) 歪み補償半導体構造および歪み補償半導体構造を製作する方法
JP7092051B2 (ja) 電界効果トランジスタの作製方法
WO2021005872A1 (ja) 電子デバイス用基板およびその製造方法
TWI745110B (zh) 半導體基板及其製造方法
RU2162902C1 (ru) Монокристаллический карбид кремния sic и способ его получения (варианты)
US8912081B2 (en) Stiffening layers for the relaxation of strained layers
CN107991230A (zh) 一种辨别碳化硅晶片碳硅面的方法
CN112713082A (zh) 用于制备氮化镓射频器件的衬底及其制备方法、氮化镓射频器件
JP6636239B2 (ja) 単結晶ダイヤモンドの製造方法、単結晶ダイヤモンド、単結晶ダイヤモンド基板の製造方法、単結晶ダイヤモンド基板及び半導体デバイス
WO2023090019A1 (ja) 窒化物半導体基板及び窒化物半導体基板の製造方法
TW202215503A (zh) 製作用於磊晶生長基於鎵之ｉｉｉ族氮化物合金層之底材之方法
WO2002097871A3 (en) Structure and method for fabricating semiconductor devices
JP2024001751A (ja) 窒化物半導体ウェーハ、及びその製造方法
CN116438629A (zh) 制造用于外延生长基于镓的iii-n合金层的基板的方法
CN117305984A (zh) 一种高质量异质外延方法及其制备得到的外延层结构
JPH10259090A (ja) 半導体結晶成長方法
KR20170079438A (ko) 전면 또는 광역 시드층을 이용한 실리콘(001) 기판 상에 반도체 에피층을 성장하는 방법