TW202215503A - 製作用於磊晶生長基於鎵之ｉｉｉ族氮化物合金層之底材之方法 - Google Patents

製作用於磊晶生長基於鎵之ｉｉｉ族氮化物合金層之底材之方法 Download PDF

Info

Publication number
TW202215503A
TW202215503A TW110128372A TW110128372A TW202215503A TW 202215503 A TW202215503 A TW 202215503A TW 110128372 A TW110128372 A TW 110128372A TW 110128372 A TW110128372 A TW 110128372A TW 202215503 A TW202215503 A TW 202215503A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
silicon carbide
semi
gallium nitride
Prior art date
Application number
TW110128372A
Other languages
English (en)
Inventor
艾力克 古特
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW202215503A publication Critical patent/TW202215503A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C30B25/205—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer the substrate being of insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Ceramic Engineering (AREA)

Abstract

本發明是關於一種製作用於磊晶生長鎵基III族氮化物合金層之底材之方法，該方法包括以下連續步驟： 提供單晶碳化矽之供體底材(10)， 將離子物種植入供體底材(10)以形成弱化區(12)，該弱化區(12)界定出待移轉之單晶碳化矽薄層(11)， 透過鍵合層(21)將供體底材(10)鍵合至第一受體底材(20)， 沿著弱化區(12)分離供體底材(10)，以將單晶碳化矽薄層(11)移轉至第一受體底材(20)， 在單晶碳化矽薄層(11)上磊晶生長厚度大於1 μm之半絕緣碳化矽層(30)， 將半絕緣碳化矽層(30)鍵合至第二受體底材(40)，該第二受體底材(40)具有高電阻率， 移除該鍵合層(21)的至少一部分，以分離第一受體底材(20)， 移除被移轉之單晶碳化矽薄層(11)，以露出半絕緣碳化矽層(30)。

Description

製作用於磊晶生長基於鎵之ＩＩＩ族氮化物合金層之底材之方法
本發明是關於一種製作用於磊晶生長基於鎵之III族氮化物合金層(即氮化鎵(GaN)層、氮化鋁鎵(AlGaN)層或氮化銦鎵(InGaN)層))之底材之方法、一種用於製作這種III族氮化物合金層之方法，以及一種在此III族氮化物合金層中製作高電子遷移率電晶體(HEMT)之方法。
III族氮化物半導體，特別是氮化鎵(GaN)、氮化鋁鎵(AlGaN)或氮化銦鎵(InGaN)，似乎特別有前途，特別是在形成高功率發光二極體(LED)及高頻運作的電子設備方面，如高電子遷移率電晶體(HEMT)或其他場效電晶體(FET)。
由於這些III族氮化物合金難以用大尺寸塊狀底材之形式存在，它們通常經由異質磊晶(heteroepitaxy)形成，即在不同材料所製成的底材上磊晶形成。
這種底材的選擇特別考慮了底材材料與III族氮化物合金之間的晶格參數差異及熱膨脹係數差異。具體而言，這些差異越大，在III族氮化物合金層中產生諸如差排(dislocations)等晶體缺陷之風險就越大，並且產生容易引起過度應變的高機械應力之風險就越大。
最常被考慮用於III族氮化物合金異質磊晶之材料是藍寶石及碳化矽(SiC)。
除了與氮化鎵的晶格參數差異較小之外，碳化矽特別適用於高功率電子應用，因為它的導熱性明顯高於藍寶石，因此可將組件運作過程中所產生的熱能更容易地消散。
在射頻(RF)應用中，尋求使用半絕緣碳化矽，即電阻率通常高於或等於10 5Ω.cm的碳化矽，以使底材中的寄生損耗(通常稱為RF損耗)最小化。然而，這種材料特別昂貴，目前僅能以有限尺寸的底材形式獲得。
矽可顯著降低製作成本並可做成大尺寸底材，但矽上III族氮化物合金(III-N-alloy-on-silicon)類型之結構會受到高於20 GHz的射頻傳播損耗及散熱不良的影響。
複合結構，如SopSiC或SiCopSiC結構，也已被研究 [1]，但尚未證明完全令人滿意。這些結構分別包括多晶碳化矽底材上的單晶矽層或單晶碳化矽層(旨在形成用於磊晶生長氮化鎵的晶種層)。儘管多晶碳化矽是一種價格低廉的材料，可以大尺寸底材的形式獲得並且散熱良好，但這些複合結構由於在單晶矽層或碳化矽層與多晶碳化矽底材之間的交界面存在氧化矽層而受到不利影響，氧化矽層形成熱障(thermal barrier)，阻礙熱量從III族氮化物合金層向多晶碳化矽底材散發。
因此，本發明之一目的是彌補上述缺點，特別是與半絕緣碳化矽底材的尺寸及成本相關的限制。
因此，本發明之目的是提供一種用於製作磊晶生長基於鎵的III族氮化物合金之底材之方法，以形成射頻損耗最小化且散熱最大化之HEMT或其他高頻、高功率電子元件。
為此，本發明提供了一種用於製作供氮化鎵(GaN)層、氮化鋁鎵(AlGaN)層或氮化銦鎵(InGaN)層磊晶生長之底材之方法，其包括以下連續步驟： - 提供一單晶碳化矽之一供體底材， - 將離子物種植入供體底材以形成一弱化區，該弱化區界定出待移轉之一單晶碳化矽薄層， - 透過一鍵合層將供體底材鍵合至一第一受體底材， - 沿著弱化區分離供體底材，以便將碳化矽薄層移轉至第一受體底材， - 在碳化矽薄層上進行磊晶生長厚度大於1 μm之一半絕緣碳化矽層(30)， - 將半絕緣碳化矽層鍵合至一第二受體底材，該第二受體底材具有高電阻率， - 移除鍵合層的至少一部分，以分離第一受體底材， - 移除被移轉之單晶碳化矽薄層，以露出半絕緣碳化矽層。
「高頻」在本說明書中是指高於3 kHz之頻率。
「高功率」在本說明書中是指通過電晶體之閘極注入高於0.5 W/mm之功率。
「高電阻率」在本說明書中是指高於或等於100 Ω.cm之電阻率。
「半絕緣碳化矽」在本說明書中是指電阻率大於或等於10 5Ω.cm之碳化矽。
本發明之方法允許一底材(基於矽或可以大尺寸提供之低成本高電阻材料)包括一半絕緣碳化矽層，該層的晶質在散熱及射頻損耗限制方面，適於後續的III族氮化物合金層磊晶生長，並使最終結構因該底材的良好性質而受益。由於半絕緣碳化矽層與矽底材(或另一種高電阻率材料之底材)直接接觸，因此該結構不含熱障。
直接在高電阻率之矽底材上磊晶形成半絕緣碳化矽層之方法，由於矽與碳化矽之間的晶格參數差異，導致在半絕緣碳化矽中形成大量差排。相比之下，根據本發明之方法可使用品質最佳的單晶碳化矽層，作為生長半絕緣碳化矽之晶種，因為該單晶碳化矽層是經由從供體底材中移轉獲得的。
此外，第一受體底材之使用，發揮了臨時載體之作用，允許碳化矽之矽面(silicon face)在該方法的不同步驟中以最佳方式定向。
根據該方法的有利特徵，其可單獨實施或以其任何技術上可能之組合實施： - 第一受體底材及供體底材二者熱膨脹係數之差小於或等於3x10 -6K -1； - 第一受體底材爲一碳化矽底材，其晶質低於該供體底材之晶質； - 被移轉至第一受體底材之單晶碳化矽薄層具有小於1 μm之厚度； - 鍵合層是由在半絕緣碳化矽層磊晶生長期間保持熱穩定，且能夠從被移轉之單晶碳化矽層與第一受體底材之間的交界面被移除的材料形成； - 鍵合層為一氮化矽層或氮化鎵層； - 移除鍵合層的至少一部分包括一化學蝕刻、一雷射剝離及/或施加機械應力； - 半絕緣碳化矽層是經由在其碳化矽磊晶生長期間以釩摻雜而形成； - 半絕緣碳化矽層是經由同時沉積矽、碳及釩而形成； - 第二受體底材為具有高於或等於100 Ω.cm電阻率之矽底材； - 磊晶的半絕緣碳化矽層具有1到5 µm之間的厚度； - 第二受體底材為具有高於或等於100 Ω.cm電阻率之多晶碳化矽底材或多晶氮化鋁底材； - 磊晶的半絕緣碳化矽層具有小於或等於80 µm的厚度； - 該方法更包括回收從被移轉之層分離的供體底材之剩餘部之步驟，以形成新的供體底材； - 離子物種是被植入成穿過供體底材的矽面，並且供體底材的矽面被鍵合至第一受體底材，因此，在被移轉之單晶碳化矽薄層移除之後，半絕緣碳化矽層的矽面會露出。
本發明之另一標的涉及一種在前述方法獲得之底材上製作鎵基III族氮化物合金層之方法。
所述方法包括： - 提供以上述方法所製作之一底材， - 在該底材的半絕緣碳化矽層上面進行磊晶生長氮化鎵層。
在某些實施例中，氮化鎵層具有1到2 μm之間的厚度。
本發明之另一標的涉及一種在所請III族氮化物合金層中製作一高電子遷移率電晶體(HEMT)之方法。
所述方法包括： - 使用上述方法磊晶生長一氮化鎵層、氮化鋁鎵層或氮化銦鎵層， -在該層上以不同於該層之材料磊晶生長一III族氮化物材料層，以形成一異質接面， - 形成該電晶體之通道，使其與該異質接面齊平， - 在該通道上面形成電晶體之源極、汲極及閘極。
本發明提供了一種用於製作底材之方法，該底材係供磊晶生長基於鎵的二元或三元III族氮化物合金之用。所述合金包括氮化鎵(GaN)、氮化鋁鎵(Al xGa 1-xN，其中0 ＜ x ＜ 1，以下簡稱為AlGaN)及氮化銦鎵(In xGa 1-xN，其中0 ＜ x ＜ 1，以下簡稱為InGaN)。為簡潔起見，以下將描述用於磊晶生長氮化鎵層之底材之製作；然而，本領域技術人員將能夠調整生長條件以形成氮化鋁鎵或氮化銦鎵層，但用於其磊晶生長之底材保持不變。
該方法使用經摻雜的半導體單晶碳化矽 (SiC)供體底材，其薄層被移轉至第一受體底材，該薄層將作為生長半絕緣碳化矽層之晶種。以下將描述以 Smart Cut™ 方法移轉該薄層；然而，不言而喻的是，可使用任何其他層移轉技術，例如剝離或雷射切割。
為此目的，該方法將選擇晶質優良之單晶碳化矽底材，即沒有差排之底材。
在某些實施例中，供體底材可爲單晶碳化矽之塊狀底材。在其他實施例中，供體底材可爲包含單晶碳化矽之表面層及另一材料之其他層的複合底材。在後者的情況下，單晶碳化矽層之厚度將大於或等於0.5 µm。
碳化矽有多種晶型(亦稱為多型)。最常見的是4H、6H及3C型。優選地，單晶碳化矽選自4H及6H多型，但任何多型均可用於實施本發明。
圖式所繪者爲單晶碳化矽之一塊狀底材10。
眾所周知，如圖1所示，這種底材具有矽面10-Si及碳面10-C。
目前，氮化鎵之磊晶製程主要是在碳化矽之矽面上實施。然而，在碳化矽之碳面上生長氮化鎵並非不可能。在本發明之方法的實施過程中，供體底材之取向(矽面/碳面)係根據碳化矽要生長氮化鎵層的那一面而選定。
參照圖2，將離子物種植入供體底材10中，以形成界定出單晶碳化矽薄層11之弱化區12。植入的物種通常包括氫及/或氦。本領域技術人員將能夠定義所需的植入劑量及能量。
當供體底材是複合底材時，植入至供體底材之單晶碳化矽之表面層中。
離子物種優選被植入成穿過供體底材之矽面10-Si。如下文所述，供體底材的這種取向(orientation)使得吾人可在用於氮化鎵層生長之最終底材之表面處設置更有利的碳化矽之矽面。然而，如果想在碳化矽之碳面上生長氮化鎵層，則離子物種必須被植入成穿過供體底材之碳面10-C。
單晶碳化矽薄層11優選具有小於1 μm的厚度。具體而言，這樣的厚度可用Smart Cut™ 方法在產業規模上獲得。特別是，產業生產線上可用的植入工具允許獲得這樣的植入深度。
參照圖3，本發明之方法亦提供了第一受體底材20。
所述第一受體底材之主要功能是在單晶碳化矽薄層11從供體底材移轉及在其上生長半絕緣碳化矽層之間，暫時維持單晶碳化矽薄層11。
為此，第一受體底材被選定成具有基本上等於碳化矽熱膨脹係數的熱膨脹係數，以便在半絕緣碳化矽磊晶期間不會產生應力或應變。因此，本發明特別有利的是，第一受體底材及供體底材(或複合供體底材情況下的單晶碳化矽層)之間具有小於或等於3x10 -6K -1的熱膨脹係數之差。
優選地，第一受體底材亦由碳化矽製成，以使熱膨脹係數之差異最小化。本發明特別有利的是，第一受體底材20可爲晶質低於供體底材之碳化矽底材。這意味著第一受體底材可以是多晶碳化矽底材，或者實際上是單晶碳化矽底材但可包括所有類型之差排(此與爲了確保氮化鎵磊晶層品質而選定之優良晶質單晶碳化矽供體底材不同)。這種較低晶質底材之優點是比相同品質的供體底材便宜，同時完美地適於臨時載體之功能。
參照圖4，包括單晶碳化矽薄層11之供體底材10被鍵合至第一受體底材20。
為了確保供體底材與第一供體底材的良好黏合，在所述底材之間的交界面形成鍵合層21。
在圖3中，鍵合層21形成在第一受體底材20上，但在未繪出的其他實施例中，鍵合層可形成在供體底材上(在單晶碳化矽薄層11那側)，或者實際上部分在供體底材上並且部分在第一受體底材上。
形成鍵合層的材料爲可在後續的單晶碳化矽薄層11上磊晶生長半絕緣碳化矽期間保持熱穩定者。
作為說明，由於4H-或6H-碳化矽的磊晶是在通常高於1500°C的溫度下進行，本發明所選擇的鍵合層材料在這樣的溫度下並不會劣化或解離。
此外，鍵合層的材料能夠從被移轉的單晶碳化矽層與第一受體底材20之間的交界面移除，例如通過選擇性蝕刻，其可視需要以電漿輔助。
根據一優選實施例，鍵合層是一氮化矽層或氮化鎵層。所述層的厚度通常在10 nm到幾百奈米之間。
參照圖5，供體底材沿著弱化區12分離。如所述技術領域所知，分離可由熱處理、機械作用或這些方式之組合引起。
該分離的效果是將單晶碳化矽薄層11移轉至第一受體底材20。供體底材之剩餘部10'可視需要回收作爲他用。
如圖6所示，移轉後之單晶碳化矽薄層11的自由面是碳面11-C(矽面11-Si在鍵合交界面那側)。該碳面被研磨，例如經由化學機械研磨 (CMP)，以移除與植入離子物種相關的缺陷，並降低單晶碳化矽薄層11的粗糙度。
參照圖7，在單晶碳化矽薄層11上進行半絕緣碳化矽層30的磊晶生長。有利的是，半絕緣碳化矽的多型與供體底材碳化矽的多型完全相同。
該磊晶生長是在非常高的溫度下進行，通常高於1500°C，但如上所述，鍵合層21在該溫度下是穩定的。此外，由於第一受體底材的材料與碳化矽二者間的熱膨脹係數之差很小，因此在堆疊中產生的機械應力(mechanical stresses)被最小化。
有多種形成半絕緣碳化矽的技術。根據一實施例，碳化矽層在其磊晶生長期間可以釩摻雜。根據另一實施例，可在磊晶反應器中使用合適的前驅物同時沉積矽、碳及釩。
半絕緣碳化矽層有利地具有大於1 μm的厚度，以便能對最終結構內部的散熱有所貢獻。該厚度大於使用產業設備以Smart Cut™ 方法直接獲得的厚度。
因此，本發明提出的包含移轉厚度小於1 μm的單晶碳化矽層，然後在所述移轉層上磊晶生長一單晶碳化矽單晶層之方法，可繞開產業上用於執行 Smart Cut™ 法的植入工具之技術限制。此外，本發明之方法不需要半絕緣碳化矽製的供體底材(非常昂貴)；具體而言，由於移轉層實質上發揮晶種層之作用，而可供形成半絕緣碳化矽散熱層之用，因此移轉層可由具標準電阻率的單晶碳化矽形成。
參照圖8，提供一種具有高電阻率之第二受體底材40，並將其鍵合至半絕緣碳化矽層30。舉例而言，第二受體底材可爲電阻率大於或等於100 Ω.cm之矽底材、多晶碳化矽底材或多晶氮化鋁底材，其電阻率也大於或等於100 Ω.cm。
半絕緣碳化矽層30之厚度可根據第二受體底材之材料來選擇。因此，當第二受體底材是高電阻率之矽底材時，半絕緣碳化矽層30的厚度有利地在1至5μm之間。當第二受體底材由多晶氮化鋁或多晶碳化矽製成時，半絕緣碳化矽層30可有利地具有更大厚度，可能高達80 μm，例如約50至80 μm，以改善最終結構內部的散熱。
接下來，移除至少一些鍵合層21，以便將第一受體底材從該結構的其餘部分分離。在移除過程中，鍵合層21必須被充分破壞以允許與該結構分離。可採用任何合適的手段。舉例而言(但不限於這些方法)，可經由化學蝕刻、雷射剝離及/或施加機械應力來移除鍵合層。
如圖9所示，因此，該分離結束時留下一結構，該結構由第二受體底材40、半絕緣碳化矽層30及移轉的單晶碳化矽薄層11組成。鍵合層21的任何殘留物都經由研磨及/或蝕刻而移除。
參照圖10，單晶碳化矽薄層11被移除以露出半絕緣碳化矽層30。單晶碳化矽薄層11可經由任何合適的方式移除，例如化學或機械蝕刻。
露出的面是半絕緣碳化矽之矽面，其有利於氮化鎵的磊晶生長。這樣就形成了適合磊晶生長III族氮化物合金之底材。
參照圖11，在半絕緣碳化矽層30之自由面上生長氮化鎵層50(或者，如上所述，氮化鋁鎵或氮化銦鎵)。氮化鎵層50的厚度通常爲1至2 μm之間。
接下來，如圖12所示，經由在氮化鎵層50上磊晶生長與氮化鎵層50不同的III族氮化物合金層60而形成異質接面。
因此，可使用本領域技術人員已知的方法，從該異質接面繼續製作電晶體(尤其是HEMT)，形成電晶體之通道使其與異質接面齊平，以及在該通道上形成電晶體之源極、汲極及閘極。
如此獲得的結構特別有利，因為它包括相對厚的半絕緣碳化矽層，其一方面作爲III族氮化物合金層磊晶生長之晶種，另一方面能良好散熱並限制射頻損耗。此外，承載半絕緣碳化矽層的第二受體底材與所述層直接接觸，故該結構不包括任何熱障。
因此，在這種結構上於磊晶生長的II族氮化物合金層中所製作的HEMT或其他高頻、高功率電子元件，已將RF損耗最小化並將散熱最大化。
參考資料 [1] Comparative study on stress in AlGaN/GaN HEMT structures grown on 6H-SiC, Si and on composite substrates of the 6H-SiC/poly-SiC and Si/poly-SiC, M. Guziewicz et al, Journal of Physics: Conference Series 100 (2008) 040235
10:供體底材 10':剩餘部 10-C,11-C:碳面 10-Si,11-Si:矽面 11:單晶碳化矽薄層 12:弱化區 20:第一受體底材 21:鍵合層 30:半絕緣碳化矽層 40:第二受體底材 50:氮化鎵層 60:III族氮化物合金層
本發明之進一步特徵及優點將從以下參照附圖之詳細描述中更爲彰顯，其中： 圖1是一單晶碳化矽供體底材之示意剖面圖； 圖2是圖1供體底材之示意剖面圖，經由將離子物種植入該供體底材中以形成弱化區，以界定出待移轉之薄層； 圖3是覆蓋有可移除鍵合層之臨時載體之示意剖面圖； 圖4是圖3臨時載體透過可移除鍵合層接合至圖2供體底材之示意剖面圖； 圖5是為了將單晶碳化矽薄層移轉至臨時載體而沿著弱化區分離之供體底材之示意剖面圖； 圖6是移轉至臨時載體之單晶碳化矽薄層在其自由表面被研磨後之示意剖面圖； 圖7是在移轉後之單晶碳化矽薄層上磊晶形成一半絕緣碳化矽層之示意剖面圖； 圖8是圖7結構經由磊晶之半絕緣碳化矽層接合至一受體底材之示意剖面圖； 圖9是從圖8之結構中移除臨時載體之示意剖面圖； 圖10是在移除單晶碳化矽薄層後之受體底材及磊晶半絕緣碳化矽層之示意剖面圖； 圖11是在半絕緣碳化矽層上磊晶形成一氮化鎵層之示意剖面圖； 圖12是在該氮化鎵層上磊晶生長不同於氮化鎵之III族氮化物合金層而形成異質接面之示意剖面圖。
為了易讀性，各層不一定按比例顯示。
11:單晶碳化矽薄層
20:第一受體底材
21:鍵合層
30:半絕緣碳化矽層
40:第二受體底材

Claims (18)

  1. 一種用於製作供一層氮化鎵(GaN)、氮化鋁鎵(AlGaN)或氮化銦鎵(InGaN)磊晶生長之底材之方法，該方法包括以下連續步驟： 提供單晶碳化矽之一供體底材(10)， 將離子物種植入該供體底材(10)以形成一弱化區(12)，該弱化區(12)界定出待移轉之一單晶碳化矽薄層(11)， 透過一鍵合層(21)將該供體底材(10)鍵合至一第一受體底材(20)， 沿着該弱化區(12)分離該供體底材(10)，以將該單晶碳化矽薄層(11)移轉至該第一受體底材(20)， 在該單晶碳化矽薄層(11)上磊晶生長厚度大於1 μm之一半絕緣碳化矽層(30)， 將該半絕緣碳化矽層(30)鍵合至一第二受體底材(40)，該第二受體底材(40)具有高電阻率， 移除該鍵合層(21)的至少一部分，以分離該第一受體底材(20)， 移除被移轉之該單晶碳化矽薄層(11)，以露出該半絕緣碳化矽層(30)。
  2. 如請求項1之方法，其中該第一受體底材(20)及該供體底材(10)二者熱膨脹係數之差小於或等於3x10 -6K -1。
  3. 如請求項1或2之方法，其中該第一受體底材(20)爲一碳化矽底材，其晶質低於該供體底材之晶質。
  4. 如請求項1至3任一項之方法，其中被移轉至該第一受體底材(20)之該單晶碳化矽薄層(11)具有小於1 μm之厚度。
  5. 如請求項1至4任一項之方法，其中該鍵合層(21)係由可在該半絕緣碳化矽層(30)磊晶生長期間保持熱穩定，且能夠從被移轉之該單晶碳化矽薄層(11)與該第一受體底材(20)間之交界面被移除的材料所形成。
  6. 如請求項1至5任一項之方法，其中該鍵合層(21)爲一層氮化矽或氮化鎵。
  7. 如請求項1至6任一項之方法，其中移除該鍵合層(21)的至少一部分包括一化學蝕刻、一雷射剝離，及/或施加機械應力。
  8. 如請求項1至7任一項之方法，其中該半絕緣碳化矽層(30)係經由在其碳化矽磊晶生長期間以釩摻雜而形成。
  9. 如請求項1至7任一項之方法，其中該半絕緣碳化矽層(30)係經由同時沈積矽、碳及釩而形成。
  10. 如請求項1至9任一項之方法，其中該第二受體底材(40)爲具有高於或等於100 Ω.cm電阻率之一矽底材。
  11. 如請求項10之方法，其中磊晶的該半絕緣碳化矽層(30)具有1到5μm之間的厚度。
  12. 如請求項1至9任一項之方法，其中該第二受體底材(40)爲具有高於或等於100 Ω.cm電阻率之一多晶碳化矽底材或一多晶氮化鋁底材。
  13. 如請求項12之方法，其中磊晶的該半絕緣碳化矽層(30)具有小於或等於80μm的厚度。
  14. 如請求項1至13任一項之方法，其更包括回收從該單晶碳化矽薄層(11)分離的該供體底材之剩餘部(10')之一步驟，以形成新的供體底材。
  15. 如請求項1至14任一項之方法，其中： 該離子物種係被植入成穿過該供體底材(10)的矽面(10-Si)， 該供體底材(10)的矽面(10-Si)被鍵合至該第一受體底材(20)， 因此，在被移轉之該單晶碳化矽薄層(11)移除之後，該半絕緣碳化矽層(30)的矽面會露出。
  16. 一種用於以磊晶製作一氮化鎵層之方法，該方法包括： 提供以請求項1至15任一項之方法所製作之一底材， 在該底材的半絕緣碳化矽層(30)上面磊晶生長該氮化鎵層(50)。
  17. 如請求項16之方法，其中該氮化鎵層(50)具有1到2μm之間的厚度。
  18. 一種用於製作一高電子遷移率電晶體(HEMT)之方法，該方法包括： 應用如請求項16或17之方法，磊晶生長氮化鎵、氮化鋁鎵或氮化銦鎵之一層(50)， 以不同於該層(50)之材料，在該層(50)上磊晶生長一III族氮化物層(60)，以形成一異質接面， 形成該電晶體之通道，使其與該異質接面齊平， 在該通道上面形成該電晶體之源極、汲極及閘極。
TW110128372A 2020-10-06 2021-08-02 製作用於磊晶生長基於鎵之ｉｉｉ族氮化物合金層之底材之方法 TW202215503A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FRFR2010209 2020-10-06
FR2010209A FR3114912B1 (fr) 2020-10-06 2020-10-06 Procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche d’un alliage III-N à base de gallium

Publications (1)

Publication Number Publication Date
TW202215503A true TW202215503A (zh) 2022-04-16

Family

ID=74183299

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110128372A TW202215503A (zh) 2020-10-06 2021-08-02 製作用於磊晶生長基於鎵之ｉｉｉ族氮化物合金層之底材之方法

Country Status (8)

Country Link
US (1) US20230374701A1 (zh)
EP (1) EP4226416B1 (zh)
JP (1) JP2023544984A (zh)
KR (1) KR20230080475A (zh)
CN (1) CN116420215A (zh)
FR (1) FR3114912B1 (zh)
TW (1) TW202215503A (zh)
WO (1) WO2022074317A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
FR2877491B1 (fr) * 2004-10-29 2007-01-19 Soitec Silicon On Insulator Structure composite a forte dissipation thermique
US9761493B2 (en) * 2014-01-24 2017-09-12 Rutgers, The State University Of New Jersey Thin epitaxial silicon carbide wafer fabrication

Also Published As

Publication number Publication date
EP4226416A1 (fr) 2023-08-16
JP2023544984A (ja) 2023-10-26
EP4226416B1 (fr) 2024-10-23
KR20230080475A (ko) 2023-06-07
CN116420215A (zh) 2023-07-11
US20230374701A1 (en) 2023-11-23
FR3114912A1 (fr) 2022-04-08
FR3114912B1 (fr) 2022-09-02
WO2022074317A1 (fr) 2022-04-14

Similar Documents

Publication Publication Date Title
US20210013090A1 (en) Method of manufacturing a template wafer
US9721791B2 (en) Method of fabricating III-nitride semiconductor dies
US20120305992A1 (en) Hybrid monolithic integration
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
US12020931B2 (en) Method for fabricating field-effect transistor
US20080296586A1 (en) Composite wafers having bulk-quality semiconductor layers and method of manufacturing thereof
CN110663097B (zh) 半导体元件基板的制造方法
US8785293B2 (en) Adaptation of the lattice parameter of a layer of strained material
WO2023048160A1 (ja) 半導体基板、半導体デバイス、半導体基板の製造方法、および半導体デバイスの製造方法
US20230360911A1 (en) Semiconductor multilayer structure and manufacturing method therefor, and manufacturing method for semiconductor device
TW202215503A (zh) 製作用於磊晶生長基於鎵之ｉｉｉ族氮化物合金層之底材之方法
US20140332934A1 (en) Substrates for semiconductor devices
TW202215504A (zh) 製作用於磊晶生長基於鎵之ｉｉｉ族氮化物合金層之底材之方法
TW202214921A (zh) 製作用於磊晶生長基於鎵之ｉｉｉ族氮化物合金層之底材之方法
Okamoto et al. Backside processing of RF GaN-on-GaN HEMTs considering thermal management
US12020985B2 (en) Transferring large-area group III-nitride semiconductor material and devices to arbitrary substrates
US20230238296A1 (en) Semiconductor device and method for manufacturing semiconductor device