CN110663097B - 半导体元件基板的制造方法 - Google Patents

半导体元件基板的制造方法 Download PDF

Info

Publication number
CN110663097B
CN110663097B CN201880033474.2A CN201880033474A CN110663097B CN 110663097 B CN110663097 B CN 110663097B CN 201880033474 A CN201880033474 A CN 201880033474A CN 110663097 B CN110663097 B CN 110663097B
Authority
CN
China
Prior art keywords
substrate
thin film
layer
film layer
temporary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880033474.2A
Other languages
English (en)
Other versions
CN110663097A (zh
Inventor
加藤光治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Vi Co ltd
Original Assignee
X Vi Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Vi Co ltd filed Critical X Vi Co ltd
Publication of CN110663097A publication Critical patent/CN110663097A/zh
Application granted granted Critical
Publication of CN110663097B publication Critical patent/CN110663097B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明的半导体元件基板的制造方法包含以下工序：薄膜形成工序，在该薄膜形成工序中，在第1临时基板(42)上形成分离用薄膜层(45)；基板形成工序，在该基板形成工序中，在分离用薄膜层上形成由第2半导体材料的单晶或多晶构成的预定厚度的支承层(61、6)且在支承层上形成由第3半导体材料的单晶构成的第2薄膜层(80)；元件形成工序，在该元件形成工序中，在第2薄膜层形成半导体元件(9)；以及临时基板去除工序，在该临时基板去除工序中，以分离用薄膜层为界来去除第1临时基板，由此得到在支承层上具有形成有半导体元件的第2薄膜层的半导体元件基板(10)。

Description

半导体元件基板的制造方法
技术领域
本发明涉及一种半导体元件基板的制造方法。详细而言，涉及一种在宽带隙的化合物半导体层形成半导体元件且使该化合物半导体层的支承层为最佳厚度的半导体元件基板的制造方法。
背景技术
作为高电压用途的半导体元件的基板，带隙宽度较大的碳化硅(SiC)半导体基板受到关注。图21表示由SiC构成的通常的纵向结构的MOSFET(100)的截面构造。在元件用支承基板110上通过外延生长形成有元件用单晶层120，在该元件用单晶层120的区域形成源极101、漏极102以及栅极103。源极101与漏极102之间的电流的导通和切断由栅极103控制。导通时的漏极电流i在漏极102与形成在元件用支承基板110的底面的漏极电极104之间流动。
元件用支承基板110是供电流沿纵向(图中的上下方向)流动的区域，设为20mΩ·cm以下的低电阻率。另一方面，元件用单晶层120需要高电压的耐压，因此设为比元件用支承基板110的电阻率高2个数量级～3个数量级的电阻率。关于元件用支承基板110的厚度，为了防止单晶基板在处理时产生裂纹、翘曲等，另外为了共用Si半导体和制造设备，在6英寸基板的情况下，将元件用支承基板110的厚度设为350μm左右。元件用单晶层120通过外延生长而形成在元件用支承基板110上，因此元件用单晶层120的结晶性依赖于成为基底的元件用支承基板110。因此，元件用支承基板110的SiC的结晶品质变得重要。
SiC是由晶格常数不同的碳和硅形成的化合物，因此在元件基板经常产生结晶缺陷。尤其在功率元件用途中，结晶缺陷是致命的，因此为了减少结晶缺陷而进行了各种处理，但相应地元件基板的成本增加了。因此，作为外延生长的元件用单晶层120的基底的元件用支承基板110的结晶缺陷的减少与成本的降低这两者的兼顾成为课题。另外，在图21所示那样的纵向结构的情况下，为了使电流沿纵向流动，元件用支承基板110需要降低电阻率，因此添加高浓度的氮而成为N型半导体。但是，存在因高浓度的氮而导致结晶缺陷增加这样的问题。另外，为了提高结晶品质，需要使结晶生长低速进行，从而导致成本上升。
为了减少结晶缺陷和降低成本，公知有将结晶性良好的单晶层接合于低成本的多晶基板上的方法。例如有如下的基板制造方法：在多晶SiC支承体上蒸镀非晶硅，接合该多晶SiC支承体与单晶SiC基板，通过直接键合而一体化(参照专利文献1)。另外，也有采用使用了FAB枪(Fast Atomic Gun，快原子枪)的表面活性化方法进行基板的贴合的例子(参照专利文献2)。其是如下那样的方法：为了贴合两张半导体层，对各半导体层的表面照射氩等非活性的杂质而暂时非晶质化，通过接合两张半导体层之后的热处理而再结晶化。采用该方法，确认在两张半导体层的贴合界面处，在原子级别上具有连续性。
根据上述见解，也考虑通过接合不论结晶性的、便宜的多晶基板与结晶性良好的单晶基板接合，来形成便宜且结晶性良好的基板。
但是，那样的基板具有接合界面，因此，即使在局部存在接合缺陷时，也会导致元件的成品率下降。若为了进行无缺陷的接合而进行用于提高两个基板的表面的平坦度的研磨，则存在导致研磨成本昂贵这样的问题。另外，难以消除存在于接合界面的各种原子成分、因贴合装置等而产生的微粒的卷入。通过接合来形成元件基板的方法的最大问题在于，接合界面存在于最终的半导体基板。
针对所述问题，提出了最终不具有接合界面的半导体基板的制造方法(参照专利文献3、专利文献4))。例如，在专利文献3中记载了在单晶薄膜层上进行支承层的制膜的方法。由此，能够最终使元件支承基板成为需要的厚度。但是，存在难以处理较薄的晶圆这样的问题。
另外，以往，难以从锭切出厚度较薄的单晶的元件支承基板。例如，硬度较高的单晶SiC容易产生裂纹，利用线锯自单晶锭切出较薄基板并不容易。另外，由于切削量变大，因此切出较薄的晶圆的优点较小。近年来，开发出一种能够利用激光从单晶锭切出较薄的晶圆并减少切削量的方法(参照专利文献5)。
现有技术文献
专利文献
专利文献1：日本特表2004－503942号公报
专利文献2：日本特开2015－15401号公报
专利文献3：日本特开2002－280531号公报
专利文献4：WO2016/140229号公报
专利文献5：日本特开2018－37432号公报
发明内容
发明要解决的问题
如上所述，以往，通过在较厚的元件用支承基板的表层外延生长由厚度10μm左右的单晶构成的薄膜层，来制造高电压用途的半导体元件的基板。由于本来不论该元件用支承基板的结晶性，所以也可以考虑使用便宜的多晶半导体基板。但是，通常难以在不论结晶性的半导体基板上生长结晶性良好的单晶半导体层。这是因为，能在不论结晶性的较厚的层上生长的层将成为不论结晶性的层。另一方面，将元件用支承基板设为单晶半导体的做法不仅昂贵，而且过于浪费。
为了解决该问题，提出了通过贴合不论结晶性的便宜的较厚的基板与结晶性良好的基板的薄膜层来形成便宜且结晶性良好的元件基板的各种方法。但是，在接合多晶基板与单晶基板的以往的制造方法中，在完成的半导体基板存在接合界面，因此不容易得到高品质的半导体基板。
另外，还开发了一种通过贴合来制造最终不存在接合界面的半导体基板的方法。例如，在专利文献3、专利文献4所记载的制造方法中，在将临时基板粘贴到形成有泥弱层(日文：泥弱層)的单晶SiC基板之后，进行热处理而在泥弱层处剥离单晶SiC基板，从而形成在临时基板上层叠有单晶SiC层的基板。然后，在将支承层堆积到该单晶SiC层上之后，将临时基板去除。但是，通常，当在较薄的单晶SiC层上形成较厚的支承层时，因结晶性的不均匀而产生内部应力的不均匀。因此，存在当将临时基板那样的临时固定部件去除之后发生翘曲这样的问题。特别是在SiC的情况下，是在1200℃～1600℃的高温下进行气相生长，容易在晶圆周缘部分产生应力的不均匀。实际情况是，为了防止基板制作时的裂纹、翘曲，支承层需要350μm左右的厚度，并最终通过磨削而薄至80μm左右，其他部分被丢掉。若能消除昂贵的单晶SiC被丢掉这样的浪费，则能够谋求基板成本的降低。
另外，即使是不论结晶性的便宜的基板，为了设为最终需要的厚度且使不存在接合界面的高品质的半导体基板实用化，也需要改良设置支承层的构造和工序。
在以SiC为代表的宽带隙半导体中，特征在于能够使半导体元件形成用的单晶层的厚度薄至5μm～10μm左右。但是，由于在单晶的N型半导体层中用于形成P型层、N型层的杂质的热扩散较困难，因此，需要使用步进器来精度良好地进行用于光刻的对位。因此，要求基板的翘曲为30μm左右以下。
只要在支承层的表层具有为了在其上通过外延来形成半导体元件形成用的单晶层而需要的单晶层即可。另外，在纵向元件的情况下，为了减小电流沿纵向流动时的电阻，支承层的厚度期望尽量薄。只要确保背面电极的形成所需要的厚度、元件分割后的安装所需要的厚度，则最终的支承层的厚度能够薄至80μm左右。
本发明是鉴于上述现状而做出的，其目的在于，提供一种在成为元件用单晶层的宽带隙的半导体层形成半导体元件且该半导体层的支承层为最佳厚度的半导体元件基板的制造方法。
用于解决问题的方案
本发明如下。
1.一种半导体元件基板的制造方法，其特征在于，该半导体元件基板的制造方法包含以下工序：薄膜形成工序，在该薄膜形成工序中，在第1临时基板上形成由第4半导体材料构成的分离用薄膜层；基板形成工序，在该基板形成工序中，在所述分离用薄膜层上形成由第2半导体材料的单晶或多晶构成的预定厚度的支承层且在所述支承层上形成由第3半导体材料的单晶构成的第2薄膜层；元件形成工序，在该元件形成工序中，在所述第2薄膜层形成半导体元件；以及临时基板去除工序，在所述元件形成工序后，在该临时基板去除工序中，以所述分离用薄膜层为界去除所述第1临时基板，由此得到在所述支承层上具有形成有半导体元件的所述第2薄膜层的半导体元件基板。
2.根据所述1.所述的半导体元件基板的制造方法，其中，所述第2半导体材料与所述第3半导体材料相同，所述支承层由所述第2半导体材料的单晶构成。
3.根据所述1.或2.所述的半导体元件基板的制造方法，其中，所述第1临时基板是透光的基板，所述第4半导体材料包含Ga。
4.根据所述1.至3.中任一项所述的半导体元件基板的制造方法，其中，在所述基板形成工序中，在所述支承层上形成由第1半导体材料的单晶构成的第1薄膜层，所述第2薄膜层形成在所述第1薄膜层上。
5.根据所述4.所述的半导体元件基板的制造方法，其中，所述基板形成工序包含以下工序：第1接合工序，在该第1接合工序中，接合由所述第1半导体材料的单晶构成的第1基板的一个表面和第2临时基板；第1分离工序，在该第1分离工序中，通过在距与所述第2临时基板之间的接合面预定深度的位置分离所述第1基板，从而使所述第1基板的所述一个表面侧作为第1薄膜层残留在所述第2临时基板上；支承层形成工序，在该支承层形成工序中，在残留在所述第2临时基板上的所述第1薄膜层上形成所述支承层；第2接合工序，在该第2接合工序中，接合所述支承层的表面和形成在所述第1临时基板上的所述分离用薄膜层的表面；第2分离工序，在该第2分离工序中，通过去除所述第2临时基板，从而得到在所述第1临时基板上隔着所述分离用薄膜层形成有所述支承层和所述第1薄膜层的基板；以及第1成膜工序，在该第1成膜工序中，在通过所述第2分离工序形成的基板的所述第1薄膜层上成膜所述第2薄膜层。
6.根据所述1.至3.中任一项所述的半导体元件基板的制造方法，其中，所述基板形成工序包含以下工序：第1接合工序，在该第1接合工序中，接合由所述第1半导体材料的单晶构成的第1基板的一个表面和第2临时基板；第1分离工序，在该第1分离工序中，通过在距与所述第2临时基板之间的接合面预定深度的位置分离所述第1基板，从而使所述第1基板的所述一个表面侧作为第1薄膜层残留在所述第2临时基板上；第1成膜工序，在该第1成膜工序中，在残留在所述第2临时基板上的所述第1薄膜层上形成所述第2薄膜层；支承层形成工序，在该支承层形成工序中，在所述第2薄膜层上形成所述支承层；第2接合工序，在该第2接合工序中，接合所述支承层的表面和形成在所述第1临时基板上的所述分离用薄膜层的表面；第2分离工序，在该第2分离工序中，通过去除所述第2临时基板，从而得到在所述第1临时基板上隔着所述分离用薄膜层形成有所述支承层、所述第2薄膜层和所述第1薄膜层的基板；第1去除工序，，在该第1去除工序中，从通过所述第2分离工序形成的基板中去除所述第1薄膜层。
7.根据所述5.或6.所述的半导体元件基板的制造方法，其中，该半导体元件基板的制造方法包含氢层形成工序，在该氢层形成工序中，在所述第1基板的距所述一个表面所述预定深度的位置注入氢离子而形成氢层，在所述第1分离工序中，以所述氢层为界分离所述第1基板。
8.根据所述1.至7.中任一项所述的半导体元件基板的制造方法，其中，所述第2半导体材料和所述第3半导体材料是SiC或GaN，所述第1临时基板是SiC基板。
9.根据所述4.至8.中任一项所述的半导体元件基板的制造方法，其中，所述第1半导体材料是SiC或GaN。
10.根据所述1.至9.中任一项所述的半导体元件基板的制造方法，其中，所述第1临时基板是透光的SiC基板或蓝宝石基板，所述分离用薄膜层是Ga系半导体薄膜。
11.根据所述5.至10.中任一项所述的半导体元件基板的制造方法，其中，所述第2临时基板是透光的SiC基板。
12.根据所述5.至10.中任一项所述的半导体元件基板的制造方法，其中，所述第2临时基板是透光的SiC基板或蓝宝石基板，所述第2临时基板在与所述第1基板之间的接合面形成有Ga系半导体薄膜。
发明的效果
采用本发明的半导体元件基板的制造方法，仅靠设置为了安装最终的半导体元件而需要的厚度的支承层，就能够形成半导体元件。在厚度较薄的支承层上，能够通过外延生长来形成第2薄膜层作为元件用的单晶层。较薄的支承层不论结晶性，既可以是自单晶锭切出的较薄的单晶基板，也可以是，形成不论结晶性的支承层，在该支承层上形成单晶薄膜层。由此，能够在不浪费昂贵的单晶基板的情况下使支承层的厚度设为为了半导体元件的形成和处理而需要的80μm左右，能够使半导体元件为低成本。
另外，在所述基板形成工序中，支承层和第2薄膜层形成在第1临时基板上，因此，能够使基板的翘曲极小。由此，在所述元件形成工序中，能够使用与Si半导体的情况相同的制造设备来进行精密的对位。第1临时基板在形成半导体元件之后被去除，但由于第1临时基板能够再利用，因此能够将消耗构件抑制为最小限度。
并且，在薄膜形成工序中，在第1临时基板上形成分离用薄膜层，隔着分离用薄膜层接合支承层，因此，能够经受住SiC等的元件形成工序中的高温处理，且能够在元件形成后容易地去除第1临时基板。
在所述基板形成工序中，在支承层上形成由第1半导体材料的单晶构成的第1薄膜层，第2薄膜层形成在第1薄膜层上，在该情况下，能够不论支承层的结晶性而在形成在支承层上的单晶的第1薄膜层上设置由单晶构成的元件形成用的第2薄膜层。
所述基板形成工序包含以下工序：第1接合工序，在该第1接合工序中，接合由单晶构成的第1基板和第2临时基板；第1分离工序，在该第1分离工序中，通过在距接合面预定深度的位置分离第1基板，从而使第1薄膜层残留在第2临时基板上；支承层形成工序，在该支承层形成工序中，在第1薄膜层上形成支承层；第2接合工序，在该第2接合工序中，接合支承层和第1临时基板；第2分离工序，在该第2分离工序中，去除第2临时基板；以及第1成膜工序，在该第1成膜工序中，在第1薄膜层上成膜第2薄膜层，在此情况下，通过使自高品质的单晶的第1基板分离的第1薄膜层较薄，即使单晶的第1基板昂贵，也能够使第1薄膜层为低成本。另外，支承层仅成膜最小限度的厚度，能够低成本化。并且，由于第2临时基板能够再利用，因此能够将消耗构件抑制为最小限度。
在所述第1临时基板是透光的基板且所述分离用薄膜层是Ga系半导体薄膜的情况下，在接合第1临时基板和支承层时，通过利用氩束使接合面活性化的方法等，能够容易地进行接合。另外，能够使用激光来容易地去除第1临时基板。
附图说明
关于本发明，列举本发明的典型的实施方式的非限定性的例子，一边参照所提及的多个附图，一边在以下的详细记述中进一步进行说明，对于相同的附图标记，在附图的几个图中表示相同的部件。
图1是表示半导体元件基板的制造方法的一个例子的剖视图(1)。
图2是表示半导体元件基板的制造方法的一个例子的剖视图(2)。
图3是表示半导体元件基板的制造方法的其他例子的剖视图(1)。
图4是表示半导体元件基板的制造方法的其他例子的剖视图(2)。
图5是表示半导体元件基板的制造方法的其他例子的剖视图(1)。
图6是表示半导体元件基板的制造方法的其他例子的剖视图(2)。
图7是表示在临时基板上形成有单晶薄膜层(第1薄膜层)和不论结晶性的支承层的状态的俯视图和剖视图。
图8是在氢层处分离了的SiC单晶薄膜层(第1薄膜层)的解理面的透射型电子显微镜(TEM)图像。
图9是接合方式和接合界面的说明图。
图10是表示临时基板在羟基的界面进行接合的制造方法的例子的剖视图1。
图11是表示临时基板在羟基的界面进行接合的制造方法的例子的剖视图2。
图12是用于说明半导体元件基板的构造的剖视图。
图13是用于对使用了FAB枪的基板的接合进行说明的示意图。
图14是由SiC多晶构成的支承层的中央部和周缘部的结构图。
图15是表示由SiC多晶构成的支承层的中央部和周缘部的结晶状态的扫描型电子显微镜(SEM)图像。
图16是表示半导体元件基板的基本的制造方法的剖视图。
图17是用于说明半导体元件基板的其他制造方法的剖视图。
图18是表示半导体元件基板的其他例子的剖视图。
图19是表示半导体元件基板的其他制造方法的剖视图。
图20是表示从锭切出成为支承层的较薄的基板的方法的剖视图。
图21是通常的纵向结构的半导体元件(MOSFET)的示意性的剖视图。
具体实施方式
参照图16～图20说明本实施方式的半导体元件基板的基本的制造方法。半导体元件基板的基本的制造方法包含薄膜形成工序、基板形成工序、元件形成工序以及临时基板去除工序。
在所述薄膜形成工序中，在第1临时基板42上形成由第4半导体材料构成的分离用薄膜层45。
在所述基板形成工序中，在分离用薄膜层45上形成由第2半导体材料的单晶或多晶构成的预定厚度的支承层61(6)且在支承层61(6)上形成由第3半导体材料的单晶构成的第2薄膜层80。
在所述元件形成工序中，在第2薄膜层80形成半导体元件9。
在所述元件形成工序后，在所述临时基板去除工序中，以分离用薄膜层45为界来去除第1临时基板42。由此，能够得到在支承层61(6)上具有形成有半导体元件的第2薄膜层80的半导体元件基板10。
图16是表示上述制造方法的图。图16的(a)表示以下状态：在第1临时基板42上形成有分离用薄膜层45，在分离用薄膜层45上形成有支承层61(6)，并在支承层61(6)上形成有第2薄膜层80。
第1临时基板42是为了在半导体元件9的形成工序中防止翘曲而接合的基板。作为第1临时基板42，优选使用电气上为高电阻且透光的SiC基板、蓝宝石基板等。
由所述第4半导体材料构成的分离用薄膜层45需要在半导体元件形成时的高温下确保与第1临时基板42之间的接合和与支承层61(6)之间的接合。另外，优选的是，在半导体元件形成后容易去除第1临时基板42。因此，第4半导体材料优选含有Ga，分离用薄膜层45优选是Ga系半导体(例如GaN、Ga2O3、GaAs)薄膜。在第1临时基板42为透光的SiC基板或蓝宝石基板的情况下，通过自第1临时基板42侧照射激光而使Ga析出，能够容易地去除第1临时基板42。被去除的第1临时基板42能够再利用。
作为不论结晶性的支承层61(6)的材料即所述第2半导体材料，可列举出SiC、GaN等。另外，作为由单晶构成的第2薄膜层80的材料即所述第3半导体材料，可列举出SiC、GaN等。第2半导体材料优选与第3半导体材料相同，支承层61(6)优选为第2半导体材料的单晶。特别是，第2半导体材料和第3半导体材料优选均为SiC。以下，将第2半导体材料和第3半导体材料为SiC的情况作为例子进行说明。
支承层61(6)的厚度优选为50μm～100μm，特别优选为80μm左右。通常，在该程度的厚度下会产生翘曲，作为基板也难以自支撑，但通过与第1临时基板42之间的接合，能够防止翘曲。例如，若第1临时基板42为厚度270μm的SiC基板，则不会产生在半导体形成工序中成为问题的翘曲，在光刻工序中能够进行使用步进器的高精度的定位。
在支承层61(6)上，通过外延生长形成由SiC单晶构成的第2薄膜层80。图16的(b)表示在该第2薄膜层80形成有半导体元件9的状态。并且，在形成半导体元件9之后，从第1临时基板42的底面侧(支承层61(6)的相反侧)照射激光，从而能够去除第1临时基板42。由此，如图16的(c)所示，能够得到在支承层61(6)上具有形成有半导体元件9的第2薄膜层80的半导体元件基板10。
在所述基板形成工序中，能够是，在支承层61(6)上形成由第1半导体材料的单晶构成的第1薄膜层22，在第1薄膜层22上形成第2薄膜层80。第1半导体材料优选为SiC或GaN，特别优选为SiC。
图17表示设置第1薄膜层22而形成的基板，在第1临时基板42(SiC基板)上形成有分离用薄膜层45(Ga2O3薄膜)，隔着分离用薄膜层45形成有由SiC构成的支承层61(6)。并且，在支承层61(6)上形成由SiC单晶构成的第1薄膜层22，并且，在第1薄膜层22上形成有由外延生长成的SiC单晶构成的第2薄膜层80。在本例中，支承层61(6)不论结晶性，既可以为多晶，也可以为单晶。第1薄膜层22的厚度可以为0.5μm左右。
另外，图18表示形成由SiC单晶构成的支承层61的例子，在第1临时基板42(SiC基板)上形成有分离用薄膜层45(Ga2O3薄膜)，隔着分离用薄膜层45形成有支承层61。并且，在支承层61上形成有由外延生长成的SiC单晶构成的第2薄膜层80。其他方面与图16所示的例子相同，因此省略说明。
在图16～图18所示的例子中，预先在第1临时基板42的表面设置Ga系半导体薄膜，在去除第1临时基板42时，利用激光使Ga析出。Ga具有在30℃的条件下液化的特性。但是，已知的是，在1200℃左右的高温下，因升华现象而产生Ga的少量脱出。在图16～图18所示的例子中，从第1临时基板42上的Ga系半导体薄膜(Ga2O3薄膜)的端面，也产生Ga的升华现象。另外，第1临时基板42的口径和支承层61(6)的口径并不限于完全相同，有时可能Ga2O3薄膜在接合的周缘部暴露。因此，期望设置防止Ga脱出的构造。
图19表示防止Ga脱出的半导体元件基板的制造方法。以第1临时基板42比支承层61(6)大一圈且在第1临时基板42上制膜成的Ga系半导体薄膜在贴合后暴露的情况为例。图19的(a)表示由单晶构成的支承层61。图19的(b)表示在第1临时基板42形成有Ga2O3薄膜45且在Ga2O3薄膜45上形成有防Ga脱出用的SiO2膜46的状态。图19的(c)表示图19的(a)所示的支承层61和图19的(b)所示那样形成的第1临时基板42贴合的状态。在该状态下，Ga2O3薄膜45被SiO2膜46保护。
图19的(d)表示通过外延生长而成膜有第2薄膜层80的状态。SiC的外延制膜的温度为1500℃这样的高温，但Ga2O3薄膜45被SiO2膜46保护，未产生Ga脱出。如图示那样，在由单晶SiC构成的支承层61上形成由单晶SiC构成的第2薄膜层80，而在周缘部的SiO2膜46上形成多晶SiC膜83。之后，如图19的(e)所示，在第2薄膜层80形成半导体元件9。在半导体元件的形成过程中，有时利用超过SiO2的熔点那样的高温进行处理，但由于SiO2膜46被SiC覆盖，因此不产生Ga脱出。并且，在形成半导体元件之后，通过自第1临时基板42的底面侧(支承层61(6)的相反侧)照射激光，从而使Ga2O3薄膜45中的Ga析出，能够分离第1临时基板42。由此，如图19的(f)所示，能够得到在支承层61上具有形成有半导体元件9的第2薄膜层80的半导体元件基板。在该状态下，通过在虚线A所示的部位对周缘部进行圆形切割，从而完成了图16的(c)所示的半导体元件基板10。
图20表示自锭切出而形成由SiC单晶构成的支承层61的例子。支承层61的厚度为80μm。
成为厚度80μm的支承层61的SiC单晶基板能够自锭切出。例如，如图20的(a)所示，通过利用线锯来切割SiC单晶的锭600，能够切出成为支承层61的单晶基板。在该情况下，由于SiC的硬度较高，因此，会产生厚度400μm左右的切削量601。即，为了切出厚度80μm的单晶基板，需要480μm左右的厚度。另外，由于厚度较薄，因此在切出过程中会产生裂纹、缺口，谈不上高效，但通过对切出后的单晶基板进行研磨，能够得到作为厚度80μm的支承层61使用的单晶基板。
另外，如图20的(b)所示，通过利用激光来切割SiC单晶的锭600，能够切出成为支承层61的单晶基板。例如，在锭600的距表面目标深度的位置，利用激光来形成使SiC分离成Si和C的分离层。然后，通过照射能被C层吸收的激光，从而在C层进行分离。在该情况下，利用厚度100μm左右的切割层601，能够切出厚度80μm的单晶基板。对于该利用光学能量进行的切出，由于破碎层较薄，切割应力较弱，因此，不会产生裂纹、缺口。通过对切出后的单晶基板进行研磨，能够得到作为厚度80μm的支承层61使用的单晶基板。
自锭600切出的较薄的单晶基板与在表面设有分离用薄膜层45的第1临时基板42贴合。具体的贴合方法与后述的第2接合工序相同。
在所述基板形成工序中，能够是，在支承层61(6)上形成由第1半导体材料的单晶构成的第1薄膜层22，在第1薄膜层22上形成第2薄膜层80(参照图17)。通过形成由单晶构成的第1薄膜层22，即使支承层61(6)不是单晶，也能够使由高品质的单晶构成的第2薄膜层80外延生长。
如上所述，在所述基板形成工序中，由单晶构成的预定厚度的支承层61能够通过使自锭切出的较薄的单晶基板与在表面设有分离用薄膜层45的第1临时基板42贴合而形成，但支承层的形成方法不限于此。以下，对形成不论结晶性的支承层的基板形成工序进行说明。
该基板形成工序(参照图1～图6)包含以下工序：第1接合工序，接合由所述第1半导体材料的单晶构成的第1基板2的一个表面和第2临时基板41；第1分离工序，通过在距与第2临时基板41之间的接合面预定深度的位置分离第1基板2，从而使第1基板2的所述一个表面侧作为第1薄膜层22残留在第2临时基板41上；支承层形成工序，在残留在第2临时基板41上的第1薄膜层22上形成由第2半导体材料构成的支承层6；第2接合工序，接合支承层6的表面和形成在第1临时基板42上的分离用薄膜层45的表面；第2分离工序，通过去除第2临时基板41，从而得到在第1临时基板42上隔着分离用薄膜层45形成有支承层6和第1薄膜层22的基板(第3基板)；以及第1成膜工序，在通过第2分离工序形成的第3基板的第1薄膜层22上成膜由第3半导体材料构成的第2薄膜层80。
另外，能够是，在所述第1分离工序之后，进行成膜第2薄膜层80的所述第1成膜工序，接着，进行所述支承层形成工序、所述第2接合工序、以及所述第2分离工序，之后进行去除第1薄膜层22的第1去除工序。由此，能够得到在第1临时基板42上隔着所述分离用薄膜层45形成有支承层6和第2薄膜层80的基板。
更具体而言，包含氢层形成工序，在第1基板2的距所述一个表面所述预定深度的位置注入氢离子而形成氢层3，在所述第1分离工序中，能够以所述氢层为界来使第1基板2分离。
图1～图6是表示包含上述氢层形成工序和上述基板形成工序的半导体元件基板的制造方法的示意性的剖视图。
图1、图2所示的制造方法包含上述氢层形成工序、上述第1接合工序、上述第1分离工序、上述支承层形成工序、上述第2接合工序、以及上述第2分离工序。之后，能够进行元件形成工序和临时基板去除工序，在该元件形成工序中，在第2薄膜层80形成半导体元件，在该临时基板去除工序中，通过去除第1临时基板42，从而得到在支承层6上具有第1薄膜层22和形成有半导体元件的第2薄膜层80的半导体元件基板。
另外，如图3、图4所示，在上述制造方法中，能够是，在进行了上述氢层形成工序、上述第1接合工序、以及上述第1分离工序之后，实施在第1薄膜层22上成膜第2薄膜层80的第1成膜工序和在第2薄膜层80上形成支承层6的支承层形成工序。接着，能够依次进行上述第2接合工序和第2分离工序，在该第2分离工序中，通过去除第2临时基板41，从而得到在第1临时基板42上隔着分离用薄膜层45形成有支承层6和第1薄膜层22的基板(第4基板)。之后，能够进行元件形成工序和临时基板去除工序，在该元件形成工序中，在所述第4基板的第2薄膜层80或第1薄膜层22形成半导体元件，在该临时基板去除工序中，通过去除第1临时基板42，从而得到在支承层6上具有形成有半导体元件的第2薄膜层80和第1薄膜层22的半导体元件基板。
在所述元件形成工序中，在第1薄膜层22和第2薄膜层80为相同材料的情况下，半导体元件能够形成在第1薄膜层22和第2薄膜层80上。在第1薄膜层22和第2薄膜层80为不同材料的情况下，能够在预先去除第1薄膜层22之后在第2薄膜层80上形成半导体元件。
(氢层形成工序)
第1基板2由第1半导体材料的单晶构成，是结晶性良好的基板。第1半导体材料的种类没有特别限制，例如可以列举SiC、GaN等。如图1的(a)、图3的(a)所示，在氢层形成工序中，在第1基板2的距一个表面(图中的下表面侧)预定的深度(例如0.5μm的深度)的位置注入氢离子，从而形成氢层3。将第1基板2的由氢层3划分出的所述表面侧称为薄膜部22，将其相反侧称为基体部24。
(第1接合工序)
如图1的(b)、图3的(b)所示，在接合工序中，接合形成有氢层3的第1基板2的所述表面即薄膜部22的表面与第2临时基板41。第2临时基板41是临时设置的支承基板，其材料没有特别限定，能够使用半导体(例如SiC)基板、蓝宝石基板等。另外，为了使第2临时基板41的分离容易进行，也可以是，在第2临时基板41中，在蓝宝石基板4形成有Ga系半导体薄膜层45。若如此设置，则在利用氩束对Ga系半导体薄膜层45和第1基板2的所述表面进行活性化之后，能够利用后述的FAB枪进行常温接合(参照图13)。另外，为了使第1基板2与第2临时基板41之间的接合容易进行，也可以是，在一个基板形成Si，在另一个基板形成SiO2薄膜层，利用羟基进行接合(参照图9、图10、图11)。第1基板2与第2临时基板41之间的接合方法没有特别限定，能够应用各种方法进行贴合。能够如此选择接合部件的原因在于，第1基板2的所述表面与第2临时基板41之间的接合是“临时接合”，是之后在第2分离工序中进行分离的接合层。
(第1分离工序)
接着，在第1分离工序中，使利用所述接合工序与第2临时基板41接合了的第1基板2为大约1000℃的高温状态并以氢层3为界分离。由此，如图1的(c)、图3的(c)所示，第1基板2的分离出的薄膜部22(以下称为第1薄膜层22。)被残留在第2临时基板41上。第1基板2的分离出的基体部24能够再次用作第1基板2。
(第1成膜工序)
在第1分离工序之后，在第1成膜工序中，如图3的(d)所示，成膜由第3半导体材料的单晶构成的第2薄膜层80。在该第1成膜工序中，利用CMP等对第2临时基板41的残留有第1薄膜层22的表面进行研磨，在该整个表面形成由单晶构成的第2薄膜层80。第3半导体材料的种类没有特别限定，可列举出例如SiC、GaN等。第2薄膜层80的成膜方法在由单晶构成的支承层(61)上进行成膜的情况下也是同样的。
(支承层形成工序)
在第1分离工序之后，如图1的(d)所示，在支承层形成工序中，利用CMP等使第2临时基板41的残留有第1薄膜层22的表面平坦化，在该整个表面形成由第2半导体材料构成的支承层6。第2半导体材料的种类没有特别限定，例如，可列举出SiC、GaN等。另外，所形成的支承层6不论结晶性，可以为单晶，也可以为多晶，但也可以是，为了高速地生长大约50μm的厚度的支承层6而设为多晶。支承层6的厚度并不限于50μm，在50μm～100μm左右的范围内可以为需要的厚度。以往，在由单晶或多晶构成的350μm厚的支承层上形成元件，最终利用磨削来减薄支承层。但是，为了不产生裂纹、缺口，极限是薄至厚度100μm左右。采用本形态，支承层6能够仅以需要的厚度进行成膜，因此，能够使厚度进一步较薄。由此，能够减小支承层的电阻。
另外，在图3的例子中，在成膜由第3半导体材料的单晶构成的第2薄膜层80的第1成膜工序之后，也可以如图3的(e)所示那样成膜支承层6。
(第2接合工序)
在如图1的(d)或图3的(e)所示那样形成有支承层6之后，在支承层6的表面接合第1临时基板42作为临时设置的支承基板。第1临时基板42的材料没有特别限定，能够使用透光的半导体(例如SiC)基板、蓝宝石基板等。另外，为了使第1临时基板42的分离容易进行，与第2临时基板41的情况同样地，也可以形成Ga系半导体薄膜层45。另外，为了使支承层6与第1临时基板42之间的接合容易进行，也可以是，在一个基板形成Si，在另一个基板形成SiO2薄膜层，利用羟基进行接合(参照图9、图10、图11)。另外，也可以是，在直接利用氩束对支承层6和第1临时基板42进行活性化之后进行常温接合(参照图13)。这样，支承层6与第1临时基板42之间的接合是“临时接合”，是之后在临时基板去除工序中进行分离的接合层。因此，只要能经受住元件形成工序中的高温处理，则能够应用各种方法来将两者贴合。
(第2分离工序)
在第1临时基板42的接合后，能够将第2临时基板41分离。在第2接合工序之后，如图1的(e)、图3的(f)所示，在第2分离工序中去除第2临时基板41。通过自作为透明基板的第2临时基板41侧照射激光，使Ga在Ga系的层熔融并分离。如图1的(f)所示，能够得到在第1临时基板42上依次层叠有支承层6和第1薄膜层22的基板(第3基板)。
在图4的(a)所示的例子中，能够得到在第1临时基板42上层叠有支承层6、第2薄膜层80和第1薄膜层22的基板(第4基板)。
另外，还能够设成自所述第4基板中去除第1薄膜层22而成的基板(第5基板)(第1去除工序)。
(第1成膜工序)
如图2的(a)所示，在第2分离工序之后进行的第1成膜工序中，能够成膜由第3半导体材料的单晶构成的第2薄膜层80。在该第1成膜工序中，在通过第2分离工序形成的第3基板的第1薄膜层22上形成第2薄膜层80。第3半导体材料的种类没有特别限定，例如，可列举出SiC、GaN等，也可以是与第1半导体材料相同的材料。
(元件形成工序)
如图2的(b)和图4的(c)所示，能够在由第3半导体材料的单晶构成的第2薄膜层80形成MOSFET、肖特基二极管那样的半导体元件。由于在第1临时基板42上形成有单晶的第2薄膜层80，因此基板的翘曲较少，能够使用步进器那样的精度良好的掩模对准装置。
关于形成所述半导体元件的元件形成工序，在图4的(a)、图4的(b)、图4的(c)所示的第1薄膜层22和第2薄膜层80为相同材料的情况下，半导体元件能够形成在第1薄膜层22和第2薄膜层80上。在图4的(b)中，第1薄膜层22被包含在第2薄膜层80之中。在第1薄膜层22和第2薄膜层80为不同材料的情况下，能够是，预先去除第1薄膜层22，之后，如图4的(c)所示，在第2薄膜层80形成半导体元件。另外，如图16、图19所示，在支承层61上形成有第2薄膜层80的情况下也是同样的。
(临时基板去除工序)
在形成所述半导体元件之后，能够分离第1临时基板42。在元件形成之后，如图2的(b)、图4的(c)所示，在临时基板去除工序中，去除第1临时基板42。通过自作为透明基板的第1临时基板42侧照射激光，从而使Ga在Ga系半导体层熔融并分离。由此，如图2的(c)、图4的(d)所示，能够得到在支承层6上的第2薄膜层80形成有元件的基板。另外，如图16、图19所示，在第1临时基板42上形成有支承层61的情况下也是同样的，能够得到在支承层61上形成有第2薄膜层80的基板。
(背面电极形成工序)
在去除第1临时基板42之后，能够在支承层的背面形成背面电极。在该状态下，有时产生较大的翘曲，但由于使用步进器的光刻工序已结束，因此，翘曲不会成为问题。
(周缘部去除工序)
为了减轻半导体元件基板的翘曲，还能够根据需要利用圆形切割来切除周缘部72的内部应力不均匀的部分(参照图2的(d)、图4的(e)、图6的(e))。由于将基板的周缘部72去除，所以能将因支承层的高速的成膜而尤其在周缘部产生的内部应力不均匀的部分切割分离，形成翘曲较少的实用的半导体元件基板10。另外，在将图19的(f)所示那样的基板周缘的多晶部83去除的情况下也是同样的。
图7表示利用所述支承层形成工序在第2临时基板41上形成了由SiC单晶构成的第1薄膜层22和不论结晶性的支承层6的状态。在本例中，第1薄膜层22的直径与作为其母材的圆板状的第1基板2的直径(6英寸)相等，厚度为0.5μm。另外，支承层6的直径与成为了其基底的圆板状的第2临时基板41的直径(6.5英寸)相等，厚度为50μm。第2临时基板41的厚度为大约0.3mm左右。另外，在图7中，用斜线表示要利用所述周缘部切除工序去除的周缘部72。
在周缘部去除工序中，能够将超过至少第1薄膜层22的直径的部分作为周缘部72去除。由此，能够最大限度地利用由昂贵的单晶构成的第1薄膜层，并且，根据需要，通过将元件完成后的晶圆周缘部有效地去除，能够减小基板的翘曲。
采用所述第1分离工序，在氢层3处将第1基板2劈开，从而形成第1薄膜层22。图8是前图所示的由SiC单晶构成的第1薄膜层22的解理面的透射型电子显微镜(TEM)图像。这样，能在第1薄膜层22的解理面看到厚度方向上的数十nm的凹凸。也可以根据需要将该凹凸研磨至Ra1nm以下的表面粗糙度。
(分离层、接合层去除工序)
为了使第1薄膜层22的表面平坦，在本形态中，能够具有接合层去除工序。在接合层去除工序中，进行研磨等，以使第1薄膜层22达到所需的表面粗糙度。研磨的方法不论，例如能够进行化学机械研磨(CMP)。
另外，如所述那样，在第2分离工序、临时基板去除工序中，在利用Ga系半导体薄膜等分离用薄膜层(接合层)来去除了第2临时基板41、第1临时基板42的情况下，去除它们后的残渣会残留于接合层部。根据需要，能够利用蚀刻来去除残渣。
(杂质导入工序)
公知在单晶与多晶之间的界面处因带隙之差而形成电位势垒。针对电位该势垒，理论上，在界面形成高浓度杂质层，通过诱发隧道效应，能够消除界面电阻。
例如，在将第1薄膜层22设为SiC单晶并将支承层6设为由高浓度N型层构成的SiC多晶的情况下，在图1的(d)所示的支承层形成工序中，只要通过将第1薄膜层22的表面设为高浓度N型层而在第1薄膜层与支承层6之间的界面形成高浓度N型层即可。另外，在图3的(e)所示的支承层形成工序中，在形成支承层6之前，只要通过向第1薄膜层22的表层注入氮离子而形成高浓度N型层即可。用于如上述那样形成高浓度N型层的元素不限定于氮，只要是磷等成为N型的元素，就能够广泛使用。
(临时设置基板的接合和分离)
对于作为临时设置基板的第1临时基板、第2临时基板的接合，能够使用厚度大约0.3mm的蓝宝石基板4等透明基板作为临时设置基板，且使用厚度大约100nm的氧化镓(Ga2O3)薄膜45作为分离用薄膜层(接合层)，由此能够使分离容易进行。接合是通过对蓝宝石基板4的表面和Ga2O3薄膜45的表面进行平坦化处理(Ra：0.1nm)而进行的。在该情况下，在接合工序中，接合Ga2O3薄膜45的表面和由SiC单晶构成的第1基板2的表面。能够在利用FAB枪或离子束进行了两个表面的活性化之后使这两者贴合(参照图13)。另外，利用自透明的临时设置基板的一侧照射激光而使Ga在GaN薄膜45熔融、析出的方法(由激光进行的提离方法)，能够容易地进行第2分离工序中的第2临时基板的分离和临时基板去除工序中的第1临时基板的分离。
作为透明基板，也可以使用热膨胀系数与第1薄膜层22的热膨胀系数相等的SiC基板。由于SiC基板具有光的透过性，所以能够利用激光在氧化镓层使Ga熔融并进行提离。作为Ga系的薄膜，除了氧化镓(Ga2O3)之外，能够使用氮化镓(GaN)、砷化镓(GaAs)等。
另外，关于第1临时基板42、第2临时基板41，只要能够进行所述接合工序中的接合，并且能够进行所述分离工序中的去除，则第1临时基板42、第2临时基板41的材料、结构不论。关于第2临时基板41、第1临时基板42，优选的是，接合和去除容易进行，还能实现被去除了的部分的再利用。关于第1基板2和第2临时基板41之间的接合、支承层6(61)与第1临时基板42之间的接合，能够如下那样进一步容易地进行。
在图9中示出使用FAB枪并利用氩束来对要接合的两个面进行活性化并进行接合的方法和利用羟基在不需要设备的情况下进行接合的方法。
图9的(a)、图9的(b)是利用图13所示的FAB枪进行接合的例子。对于单晶的第1基板2的表面和第2临时基板41的表面，如图13所示那样照射自氩束源200得到的氩束而进行活性化，之后，在常温下进行加压并接合。该接合方法的特征在于，若能够确保接合面的平坦度，则能够在常温下进行直接接合。
图9的(c)、图9的(d)示出在要接合的两个面形成羟基并使水介入而进行接合的方法。在单晶的第1基板2的表面形成Si薄膜层70，在第2临时基板41的表面形成SiO2薄膜71，通过使水介入而在室温下进行接合。羟基的接合是在Si微型机械的接合等中广泛使用的方法。虽然需要在两个面形成Si、SiO2的薄膜，但不需要FAB枪那样的设备。
图10、图11表示这样的工序：预先在第1基板2的表面形成羟基薄膜，在第2临时基板4的Ga系半导体薄膜的要与第1基板2接合的表面上形成羟基薄膜，在所述接合工序中，使第1基板2的形成有羟基薄膜的表面与第2临时基板4的形成有羟基薄膜的表面接合而制造半导体基板。
如图10的(a)所示，在由第1半导体材料(例如SiC)的单晶构成的第1基板2的一个表面(图中的下表面侧)，形成Si薄膜70来作为羟基薄膜。然后，如图10所示，于在蓝宝石基板4的表面具有Ga系半导体薄膜45的第2临时基板41侧，能够预先形成SiO2薄膜层71作为羟基薄膜。在接合工序中，如图10的(c)所示，接合Si薄膜层70的表面和SiO2薄膜层71。在SiO2和Si的接合中，不需要利用氩束进行活性化的常温接合装置(例如图12所示的FAB枪那样的设备)。通过第1分离工序，自第2临时基板侧照射激光而使Ga析出并在常温剥离。剥离后的两个基板的接合部的残渣即Si、SiO2能够通过蚀刻进行去除。
在上例中，由单晶构成的第1基板2的一个表面的表面粗糙度Ra为0.1nm左右，能在该表面上形成Si薄膜70。Si薄膜70由多晶Si构成，例如能够通过等离子CVD法形成为50nm左右的厚度。SiO2薄膜71的厚度能够为50nm左右。通过平坦化至Ra0.1nm左右，从而利用SiO2与Si的界面的羟基来进行临时基板4侧的SiO2薄膜层71与第1基板2侧的Si薄膜层70之间的接合。若Si薄膜70和SiO2薄膜71的表面的平坦度为Ra0.1nm左右，则能够通过水的介入而在室温下容易地进行接合。
为了通过热CVD形成作为由第3半导体材料构成的第2薄膜层80的SiC膜，需要1300℃以上的高温，在生长高氮浓度的膜或高速生长SiC膜的情况下，需要1500℃左右的高温。当在超过Si的熔点1420℃的温度下形成支承层6的情况下，需要使Si薄膜70的厚度尽量薄。此外，在生长由SiC构成的较厚的支承层6的过程中Si熔融，因此Si薄膜70的膜厚优选较薄，具体而言，优选比第1薄膜层22的厚度薄。例如，能够是，Si薄膜层70为0.05μm，SiO2薄膜71的厚度为0.05μm。在图10、图11所示的例子中，即使调换Si薄膜70和SiO2薄膜71，也能够同样地进行接合。
另外，在图10、图11的例子中，在第1基板2的表面形成了Si薄膜70，但在第1基板2是SiC基板且其要接合的表面是Si面的情况下，能够省略Si薄膜70。SiC的Si面能够发挥羟基的作用。
(单晶层的形成工序)
利用以上那样的制造方法制成的半导体基板是半导体元件用的支承基板(例如相当于图21所示的元件用支承基板110)。通过在该基板上形成具有所需厚度(5μm～10μm)和所需的N型浓度的元件用单晶层，能够设为用于形成功率元件的半导体基板。
为此，以所述半导体基板为基础，形成成为半导体元件的有源层的元件用单晶层。形成单晶层的工序是在半导体基板的单晶上通过外延生长而形成由第3半导体材料的单晶构成的第2薄膜层80的工序(第1成膜工序)。
图12的(a)表示图1的(f)、图4的(a)所示的第1薄膜层22的表层侧。即，在由不论结晶性的SiC构成的支承层6上形成有由SiC单晶构成的第1薄膜层22。如图12的(b)所示，在该第1薄膜层22上通过外延生长而形成厚度约10μm的由SiC单晶构成的第2薄膜层80。由于第2薄膜层80形成在由SiC单晶构成的第1薄膜层22上，所以继承了成为基底的第1薄膜层22的结晶性而成为结晶性良好的单晶。在第2薄膜层80形成在由单晶构成的支承层61上的情况下也是同样的。并且，能以使该第2薄膜层80成为有源层的方式形成图2的(b)、图4的(c)、图16的(b)等所示的那种半导体元件。
图12的(c)表示在较厚的SiC单晶基板2上通过外延生长而形成成为有源层的SiC单晶的第2薄膜层80的以往的结构例。该SiC单晶层80的结晶性继承了作为基底的SiC单晶基板2的结晶品质。在SiC单晶基板2的直径为6英寸的情况下，SiC单晶基板2的厚度通常为300μm左右。在本发明的制造方法中使用的SiC单晶层(第1薄膜层22)的厚度为0.5μm～1μm左右，可以远远薄于以往的SiC单晶基板2。
(周缘部切除工序)
在切除工序中，切除在支承层6上的第2薄膜层80形成有半导体元件的基板(第2基板7)的自外周起的预定范围的周缘部72。由此，能够完成半导体元件基板10。能够根据与去除第1临时基板之后发生的半导体基板的翘曲之间的关系，来适当地设定作为周缘部72切除的范围(见后述)。图2的(d)、图4的(e)表示将超出第1薄膜层22的外周(即，成为了母材的第1基板2的外周)的部分作为周缘部72切割去除的状态。
利用以上的工序，能够获得在支承层6上具有第1薄膜层22且切除第2基板7的自外周起的预定范围的周缘部72而形成的半导体元件基板10。
(埋入硅化物形成工序)
通常，背面电极的形成在去除第1临时基板之后进行。在SiC元件的情况下，背面电极形成一般是，利用蒸镀形成Ni等的薄膜，在接近1000℃的高温下进行硅化物化。但是，在去除第1临时基板之后，基板会产生较大的翘曲。因此，优选在存在第2临时基板或第1临时基板的状态下进行硅化物化。在图5、图6中示出该例子。在图5的(e)中，在支承层6的形成后，在表面形成Ni薄膜作为硅化物用金属膜，利用1000℃左右的高温来形成硅化物层50，之后，能够去除Ni金属层而仅残留硅化物层50(硅化物层形成工序)。该硅化物层50在去除了第1临时基板的图6的(d)的状态下暴露，通过在此利用蒸镀来形成Ni等金属薄膜层51，能够形成背面金属膜(背面电极形成工序)。由于在金属蒸镀工序中容许翘曲，因此易于在硅化物层50上形成背面金属膜。在图1、图2所示的步骤的情况下，也同样能够在支承层形成后形成硅化物层。
(外延前的缓冲层的形成和去除工序)
为了减少SiC元件用的外延层的结晶缺陷，在即将形成外延层之前，在单晶层上形成高氮浓度的缓冲层，对存在于SiC单晶层的结晶缺陷进行转换。然而，已知的是，减少的结晶缺陷会因之后的MOSFET的工作中的PN结的正向电流而增加。为了防止这种情况，通过在外延层形成后除去由高氮浓度层等构成的缓冲层，能够去除因正向电流而使结晶缺陷增加的原因部位。在图5、图6中示出为此的制造工序。
在图5的(c)中，在即将形成由第3半导体材料构成的第2薄膜层80之前，在由单晶构成的第1薄膜层22上形成缓冲层81。如图5的(d)所示，依次层叠外延缓冲层81、外延成膜后的第2薄膜层80。已知的是，通过该缓冲层的效果，外延层的结晶缺陷比第1薄膜层22的结晶缺陷少一个数量级。在图6的(a)、图6的(b)中，第1薄膜层22、外延缓冲层81通过研磨或蚀刻来去除，外延层(第2薄膜层80)作为元件形成层暴露。由此，能够去除因正向电流而再次发生结晶缺陷的原因。
说明图1～图6所示的半导体基板的制造方法的具体例子。
在本例中，单晶的第1基板2是4H-SiC，外径为6英寸，厚度为500μm。在氢层形成工序(参照图1的(a))中，在第1基板2的距表面0.5μm的深度的位置注入1017/cm2左右(到0.5μm的深度为止的浓度是1020/cm3左右)的氢离子，从而形成氢层3。以氢层3为界，将第1基板2的所述表面侧设为第1薄膜层22。另外，第2临时基板4、第1临时基板是外径为6.5英寸且厚度为0.3mm的蓝宝石基板。另外，也可以在第1薄膜层22的顶表面(日文：極表面)添加1020/cm3左右的氮。这是形成用于在与支承层之间的界面处诱发隧道效应的高浓度。
在第1接合工序(参照图1的(b))中，接合第1基板2(第1薄膜层22)的表面与第2临时基板4。该接合能够采用在常温下利用FAB枪使两个表面活性化而贴合起来的方法(参照图13)。在真空室内以一定的间隔相对地配置第1基板2(第1薄膜层22)的表面与第2临时基板4侧的表面，利用FAB枪200从侧面对两个表面扫描照射氩束201、202。真空室内的真空度为1×10-4Pa～1×10-6Pa左右。通过该照射，使两个基板的表层(22b、4b)非结晶化，从而能够在常温下进行贴合。
接着，在第1分离工序(参照图1的(b)、图1的(c))中，以氢层3为界将与第2临时基板41接合的第1基板2分离。通过在氮等非活性气体的气氛中设为约1000℃的高温，在氢层3处氢成为发泡(泡沫)状态，第1基板2劈开而使基体部24分离。由此，第1薄膜层22残留在第2临时基板4上。
第1基板2的这样分离出的基体部24能被再次用作第1基板2。第1基板2的厚度没有特别限定，例如在厚度最初为1mm的情况下，进行一次的氢层3的形成仅减少0.5μm左右，因此能够再利用数百次以上。
接下来，在支承层形成工序(参照图1的(d))中，首先，在由第1半导体材料构成的第1薄膜层22的顶表面形成高浓度氮层。之后，在第1薄膜层22上形成由SiC构成的支承层6。支承层6不论结晶性，因此能使SiC多晶作为支承层6而高速地生长至50μm左右的厚度。另外，为了将支承层6设为高浓度N型半导体，将氮添加至浓度1021/cm3左右。即使第1半导体是SiC且支承层是相同的SiC，也会由于结晶构造的差异而产生能带偏移，存在不能进行欧姆连接的情况。通过将两者的表面设为高浓度N型层，在界面诱发隧道效应，由此能够确保欧姆特性。
接下来，如图1的(e)所示，使SiC支承层6的表面和第1临时基板42相接合。能够与第2临时基板的接合同样地进行接合。
接下来，在第1临时基板42的接合后，在第2分离工序(参照图1的(e)、图3的(f))中，利用激光剥离来去除第2临时基板41。由此，成为在第1临时基板42上依次层叠有由SiC多晶构成的支承层6、由SiC单晶构成的第1薄膜层22的状态。
接着，如图2的(a)所示，在第1薄膜层22上外延成膜由第3半导体材料SiC的单晶构成的第2薄膜层80。单晶膜厚由元件所需的耐压程度决定，例如在1200伏的情况下，厚度为大约10μm。
接着，在图2的(b)中，在外延成膜后的由单晶构成的第2薄膜层80形成半导体元件。
接着，如图2的(b)所示，在元件形成后，通过激光剥离去除第1临时基板。由此，如图2的(c)所示，成为以下状态：在厚度50μm的支承层6上形成有厚度10μm的第2薄膜层80，在第2薄膜层80形成有半导体元件。然后，如图2的(d)所示，在支承层6的表面形成硅化物层50，完成了半导体元件基板10。根据需要对周缘部72进行圆形切割。
根据需要，利用周缘部切除工序(参照图2的(d))，切除在支承层6上的第2薄膜层80形成有半导体元件的基板(第2基板7)的自外周起的预定范围的周缘部72。由于将超过至少第1薄膜层22的直径的部分去除，所以能够通过圆形切割等沿第1薄膜层22的外周进行切割去除。由此，去除在支承层6生长时产生的应力较大而成为基板翘曲的原因的周缘部72。
在图2的(e)、图4的(f)所示那样的半导体元件基板10中，在元件形成工序中，在存在第1临时基板42的情况下以没有翘曲的状态进行加工。由于背面的加工仅是电极形成，因此容许稍微的翘曲。因而，根据需要来进行周缘部切除工序。
图14表示进行所述周缘部切除工序之前的第2基板7的构造。在该图14中，第1薄膜层22的直径d1为6英寸，支承层6的直径d5为6.5英寸。图中的“A”表示第2基板7的基板面的中央部，“B”表示基板面的周缘部。另外，“L”表示作为周缘部72而被去除的范围，在切除工序中，根据距第2基板7的外周距离L的切割线而切割第2基板7。
图15是前图所示的由SiC多晶形成的支承层6的沿表面区域的SEM图像。图15的(a)是图14的“A”部分即基板面中央部的EBSD(Electron Back Scatter DiffractionPatterns，电子背散射衍射模式)，图15的(b)是图14的“B”部分即基板面周缘部的EBSD。根据图15可清楚得知，在SiC多晶的表层部，结晶混乱。并且可知，在基板面周缘部，多晶层具有不连续性，结晶性非常混乱。
当在如所述那样由SiC多晶形成的支承层6的结晶性在周缘部非常混乱的状态下将第1临时基板42分离时，导致基板发生超过100μm的较大的翘曲。通过利用周缘部切除工序去除第2基板7的自外周起的预定范围的周缘部72，能够大幅减少翘曲。
另外，以上以SiC半导体基板为例说明了制造方法，但本制造方法不限定于SiC半导体基板，也能应用在GaN元件用的基板和氧化镓元件用的基板等。
产业上的可利用性
在车领域中，随着混合动力车和电动汽车等的普及，使用了SiC等的功率系化合物半导体元件越来越重要。另外，随着在家庭中智能电网的普及，为了进行家电产品的控制、能源管理，功率系化合物半导体装置的作用变得重要起来。采用本发明，能够大幅度地减少作为昂贵的材料的SiC单晶的使用量，能够制造便宜的SiC单晶半导体基板。
附图标记说明
10、半导体元件基板；2、第1基板(SiC单晶基板)；22、第1薄膜层(SiC单晶层)；3、氢层、4、蓝宝石基板；41、第2临时基板；42、第1临时基板；45、Ga系半导体薄膜(Ga2O3薄膜)；50、硅化物层；51、背面金属层；6、61、支承层；600、锭；70、Si薄膜；71、SiO2薄膜；72、周缘部；80、第2薄膜层(外延层)；81、外延缓冲层；9、半导体元件；100、半导体元件；101、源极；102、漏极；103、栅极；104、漏电极；110、元件用支承基板；120、元件用单晶层。

Claims (12)

1.一种半导体元件基板的制造方法，其特征在于，
该半导体元件基板的制造方法包含以下工序：
薄膜形成工序，在该薄膜形成工序中，在第1临时基板上形成由第4半导体材料构成的分离用薄膜层；
基板形成工序，在该基板形成工序中，在所述分离用薄膜层上成膜由第2半导体材料的单晶或多晶构成且在设为目标的半导体元件中成为元件用支承基板的预定厚度的支承层，在所述支承层上形成由第3半导体材料的单晶构成的第2薄膜层；
元件形成工序，在该元件形成工序中，在所述第2薄膜层形成半导体元件；以及
临时基板去除工序，在所述元件形成工序后，在该临时基板去除工序中，以所述分离用薄膜层为界去除所述第1临时基板，
得到在所述支承层上具有形成有半导体元件的所述第2薄膜层的半导体元件基板。
2.根据权利要求1所述的半导体元件基板的制造方法，其中，
所述第2半导体材料与所述第3半导体材料相同，所述支承层由所述第2半导体材料的单晶构成。
3.根据权利要求1或2所述的半导体元件基板的制造方法，其中，
所述第1临时基板是透光的基板，所述第4半导体材料包含Ga。
4.根据权利要求1或2所述的半导体元件基板的制造方法，其中，
在所述基板形成工序中，在所述支承层上形成由第1半导体材料的单晶构成的第1薄膜层，所述第2薄膜层形成在所述第1薄膜层上。
5.根据权利要求4所述的半导体元件基板的制造方法，其中，
所述基板形成工序包含以下工序：
第1接合工序，在该第1接合工序中，接合由所述第1半导体材料的单晶构成的第1基板的一个表面和第2临时基板；
第1分离工序，在该第1分离工序中，通过在距与所述第2临时基板之间的接合面预定深度的位置分离所述第1基板，从而使所述第1基板的所述一个表面侧作为第1薄膜层残留在所述第2临时基板上；
支承层形成工序，在该支承层形成工序中，在残留在所述第2临时基板上的所述第1薄膜层上形成所述支承层；
第2接合工序，在该第2接合工序中，接合所述支承层的表面和形成在所述第1临时基板上的所述分离用薄膜层的表面；
第2分离工序，在该第2分离工序中，通过去除所述第2临时基板，从而得到在所述第1临时基板上隔着所述分离用薄膜层形成有所述支承层和所述第1薄膜层的基板；以及
第1成膜工序，在该第1成膜工序中，在通过所述第2分离工序形成的基板的所述第1薄膜层上成膜所述第2薄膜层。
6.根据权利要求1或2所述的半导体元件基板的制造方法，其中，
所述基板形成工序包含以下工序：
第1接合工序，在该第1接合工序中，接合由第1半导体材料的单晶构成的第1基板的一个表面和第2临时基板；
第1分离工序，在该第1分离工序中，通过在距与所述第2临时基板之间的接合面预定深度的位置分离所述第1基板，从而使所述第1基板的所述一个表面侧作为第1薄膜层残留在所述第2临时基板上；
第1成膜工序，在该第1成膜工序中，在残留在所述第2临时基板上的所述第1薄膜层上形成所述第2薄膜层；
支承层形成工序，在该支承层形成工序中，在所述第2薄膜层上形成所述支承层；
第2接合工序，在该第2接合工序中，接合所述支承层的表面和形成在所述第1临时基板上的所述分离用薄膜层的表面；
第2分离工序，在该第2分离工序中，通过去除所述第2临时基板，从而得到在所述第1临时基板上隔着所述分离用薄膜层形成有所述支承层、所述第2薄膜层和所述第1薄膜层的基板；
第1去除工序，在该第1去除工序中，从通过所述第2分离工序形成的基板中去除所述第1薄膜层。
7.根据权利要求5所述的半导体元件基板的制造方法，其中，
该半导体元件基板的制造方法包含氢层形成工序，在该氢层形成工序中，在所述第1基板的距所述一个表面所述预定深度的位置注入氢离子而形成氢层，
在所述第1分离工序中，以所述氢层为界分离所述第1基板。
8.根据权利要求1或2所述的半导体元件基板的制造方法，其中，
所述第2半导体材料和所述第3半导体材料是SiC或GaN，所述第1临时基板是SiC基板。
9.根据权利要求4所述的半导体元件基板的制造方法，其中，
所述第1半导体材料是SiC或GaN。
10.根据权利要求1或2所述的半导体元件基板的制造方法，其中，
所述第1临时基板是透光的SiC基板或蓝宝石基板，所述分离用薄膜层是Ga系半导体薄膜。
11.根据权利要求5所述的半导体元件基板的制造方法，其中，
所述第2临时基板是透光的SiC基板。
12.根据权利要求5所述的半导体元件基板的制造方法，其中，
所述第2临时基板是透光的SiC基板或蓝宝石基板，所述第2临时基板在与所述第1基板之间的接合面形成有Ga系半导体薄膜。
CN201880033474.2A 2017-06-29 2018-06-29 半导体元件基板的制造方法 Active CN110663097B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-128030 2017-06-29
JP2017128030 2017-06-29
PCT/JP2018/024959 WO2019004469A1 (ja) 2017-06-29 2018-06-29 半導体素子基板の製造方法

Publications (2)

Publication Number Publication Date
CN110663097A CN110663097A (zh) 2020-01-07
CN110663097B true CN110663097B (zh) 2023-12-12

Family

ID=64742071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880033474.2A Active CN110663097B (zh) 2017-06-29 2018-06-29 半导体元件基板的制造方法

Country Status (3)

Country Link
JP (1) JPWO2019004469A1 (zh)
CN (1) CN110663097B (zh)
WO (1) WO2019004469A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4036285A4 (en) * 2019-09-27 2023-10-25 Kwansei Gakuin Educational Foundation METHOD FOR PRODUCING SEMICONDUCTOR SUBSTRATES AND DEVICE FOR PRODUCING SEMICONDUCTOR SUBSTRATES
JP7151688B2 (ja) * 2019-11-01 2022-10-12 三菱電機株式会社 炭化珪素エピ基板の製造方法及び半導体装置の製造方法
JP6941208B2 (ja) * 2020-02-06 2021-09-29 信越化学工業株式会社 酸化ガリウム膜の製造方法および縦型半導体装置の製造方法
US20230089169A1 (en) * 2020-02-06 2023-03-23 Shin-Etsu Chemical Co., Ltd. A method for producing a crystalline oxide semiconductor film and a gallium oxide film, and a method for producing a vertical semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014057035A (ja) * 2012-09-12 2014-03-27 Mtec:Kk 化合物半導体装置の製造方法
JP2014075565A (ja) * 2012-10-04 2014-04-24 Mtec:Kk 化合物半導体装置の製造方法
JP2017112336A (ja) * 2015-12-18 2017-06-22 株式会社テンシックス 半導体基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4802380B2 (ja) * 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
JP5042297B2 (ja) * 2009-12-10 2012-10-03 日東電工株式会社 半導体装置の製造方法
DE112016001023T5 (de) * 2015-03-04 2017-11-30 Mtec Corporation Verfahren zur Herstellung eines Halbleitersubstrats und Halbleitersubstrat
WO2018055838A1 (ja) * 2016-09-23 2018-03-29 株式会社テンシックス 半導体素子の製造方法及び半導体基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014057035A (ja) * 2012-09-12 2014-03-27 Mtec:Kk 化合物半導体装置の製造方法
JP2014075565A (ja) * 2012-10-04 2014-04-24 Mtec:Kk 化合物半導体装置の製造方法
JP2017112336A (ja) * 2015-12-18 2017-06-22 株式会社テンシックス 半導体基板の製造方法

Also Published As

Publication number Publication date
WO2019004469A1 (ja) 2019-01-03
CN110663097A (zh) 2020-01-07
JPWO2019004469A1 (ja) 2020-07-30

Similar Documents

Publication Publication Date Title
US10424514B2 (en) Method for manufacturing semiconductor substrate
CN110663097B (zh) 半导体元件基板的制造方法
JP4802380B2 (ja) 半導体基板の製造方法
JP2003224042A (ja) 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
CN111916348A (zh) 制造碳化硅器件的方法和在处置衬底中包括激光修改区带的晶片复合体
WO2011161190A1 (en) Substrates for semiconductor devices
JP2004200234A (ja) 半導体及び半導体基板、その製造方法、並びに半導体素子
JP2019012756A (ja) 半導体素子基板の製造方法
JP5532754B2 (ja) 半導体装置の製造方法
JP2010177353A (ja) 窒化ガリウム系半導体電子デバイスを作製する方法
JP2009117583A (ja) 窒化物半導体素子の製造方法、窒化物半導体結晶成長基板、結晶成長基板保持基板及び接着材
JP5598321B2 (ja) 半導体デバイスの製造方法
JP6661191B2 (ja) 半導体基板の製造方法
JP2010199338A (ja) 貼り合わせウェーハの製造方法
WO2018055838A1 (ja) 半導体素子の製造方法及び半導体基板
JP2017135171A (ja) 半導体基板及びその製造方法
JP2023502571A (ja) ＳｉＣでできたキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
JP2017143115A (ja) 半導体素子の製造方法及び半導体基板
US20230238296A1 (en) Semiconductor device and method for manufacturing semiconductor device
US11881406B2 (en) Method of manufacturing a semiconductor device and semiconductor wafer
KR20230080475A (ko) 갈륨계 ⅲ-n 합금층의 에피택셜 성장을 위한 기판 제조 방법
KR20230080476A (ko) 갈륨계 ⅲ-n 합금층의 에피택셜 성장을 위한 기판 제조 방법
TW202214921A (zh) 製作用於磊晶生長基於鎵之ｉｉｉ族氮化物合金層之底材之方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant