JP2017112336A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法 Download PDFInfo
- Publication number
- JP2017112336A JP2017112336A JP2015247912A JP2015247912A JP2017112336A JP 2017112336 A JP2017112336 A JP 2017112336A JP 2015247912 A JP2015247912 A JP 2015247912A JP 2015247912 A JP2015247912 A JP 2015247912A JP 2017112336 A JP2017112336 A JP 2017112336A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- support layer
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 289
- 239000004065 semiconductor Substances 0.000 title claims abstract description 152
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 55
- 239000013078 crystal Substances 0.000 claims abstract description 97
- 239000010408 film Substances 0.000 claims abstract description 87
- 239000000463 material Substances 0.000 claims abstract description 79
- 238000000926 separation method Methods 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 60
- 239000010409 thin film Substances 0.000 claims abstract description 56
- 230000008569 process Effects 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 239000001257 hydrogen Substances 0.000 claims description 55
- 229910052739 hydrogen Inorganic materials 0.000 claims description 55
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 48
- 230000002093 peripheral effect Effects 0.000 claims description 24
- 230000001965 increasing effect Effects 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 16
- 238000005520 cutting process Methods 0.000 claims description 9
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 9
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 9
- -1 hydrogen ions Chemical class 0.000 claims description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 6
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 230000008719 thickening Effects 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 20
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 382
- 229910010271 silicon carbide Inorganic materials 0.000 description 83
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 77
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 31
- 229910052757 nitrogen Inorganic materials 0.000 description 16
- 238000005498 polishing Methods 0.000 description 8
- 238000005036 potential barrier Methods 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910003465 moissanite Inorganic materials 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000002294 plasma sputter deposition Methods 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
支持基板210は、電流が縦方向(図の上下方向)に流れる領域であり、20mΩ・cm以下の低い抵抗率とされる。一方、能動層220は、高電圧の耐圧が必要であるため、支持基板210と比べて2〜3桁高い抵抗率とされている。SiCを用いる半導体素子はバンドギャップ幅が大きいため、能動層220の厚さを5〜10μm程度と薄くできることが特徴である。能動層220は、支持基板210の上にエピタキシャル成長によって形成されるため、その結晶性は下地となる支持基板210に依存する。このため、支持基板210のSiCの結晶品質が重要となる。
また、最終的に接合界面を有しない半導体基板の製造方法が提案されている(特許文献2を参照)。単結晶薄膜層を暫定基板に貼り合せ、その後単結晶薄膜層上に支持層を形成し、その段階で暫定基板を除去する手法である。
この問題を解決するため、結晶性を問わない安価な厚い基板と結晶性の良い基板の薄膜層とを貼り合わせることにより、安価で且つ結晶性の良い素子基板を形成する種々の手法が提案されてきた。しかし、そのような基板は接合界面を有するため、部分的にも接合欠陥があると素子の歩留まりの低下を招く。欠陥のない接合をするために両基板の表面の平坦度を上げる研磨をすれば、研磨コストが高価になってしまうという問題がある。また、接合界面に存在する各種の原子成分や貼り合せ装置等により発生するパーティクルの巻き込みを無くすことは困難である。接合によって素子基板を形成する手法の最大の問題は、接合界面が最終的な半導体基板に存在することである。このように多結晶基板と単結晶基板とを接合する従来の製造手法では接合界面が存在するため、接合界面に欠陥の無い高品質な半導体基板を得ることが困難である。
これに対して、特許文献2には、最終的には接合界面が存しない半導体基板を貼り合わせによって製造する方法が開示されている。特許文献2に記載された製造方法では、泥弱層を形成した単結晶SiC基板に暫定基板を貼り付けた後、熱処理をして泥弱層で単結晶SiC基板を剥離させることによって、暫定基板上に単結晶SiC層が積層された堆積用基板が形成される。そして、その単結晶SiC層上に支持体を堆積させた後、暫定基板が除去される。これによって、素子の活性領域となる単結晶SiC層の上に支持体が堆積された半導体基板が得られるとされている。この手法によれば、単結晶層が支持層の上に接合界面を持たず形成されるため接合による発生する諸課題は無い。しかしこの手法は暫定基板上にさらに堆積用基板が形成され、その後暫定基板が除去されるため、無駄が多いという問題がある。
1.第1の半導体材料の単結晶からなる第1基板の上面に第2の半導体材料を堆積させることにより支持層を形成する支持層形成工程と、前記支持層形成工程において前記第2の半導体材料が付着することによって前記第1基板の側壁面に形成された側壁膜を除去する側壁膜除去工程と、前記第1基板を前記上面から所定の深さで分離させることにより、分離された前記第1基板の前記上面側が第1薄膜層として前記支持層上に積層された複層基板を形成する分離工程と、を備えることを特徴とする半導体基板の製造方法。
2.前記支持層形成工程を行う前に、前記第1基板の前記上面から所定の深さに水素イオンを注入して水素層を形成する水素層形成工程を備え、前記分離工程は、前記第1基板を所定の分離温度とすることにより前記水素層を境界として分離させ、前記支持層形成工程は、前記分離温度よりも低い温度において前記支持層を形成する、前記1.記載の半導体基板の製造方法。
3.前記分離工程は、前記第1基板の前記上面側又は下面側からレーザ光を照射し、前記第1基板の前記上面から所定の深さに集光させることにより前記第1基板を切断する、前記1.記載の半導体基板の製造方法。
4.前記支持層形成工程により形成された前記支持層を下地として、前記支持層上に第3の半導体材料を堆積させることにより厚膜支持層を形成する増膜工程を備え、前記側壁膜除去工程は、前記第2の半導体材料及び前記第3の半導体材料が付着することによって前記第1基板の側壁面に形成された側壁膜を除去する、前記1.乃至3.のいずれかに記載の半導体基板の製造方法。
5.前記増膜工程は、前記分離温度よりも高い温度において前記厚膜支持層を形成する、前記4.記載の半導体基板の製造方法。
6.前記支持層形成工程を行う前の前記第1基板の前記上面に、又は前記支持層形成工程もしくは前記分離工程を行った後の前記第1基板と前記支持層との界面に、高濃度不純物層を形成する高濃度N型層形成工程を備える、前記1.乃至5.のいずれかに記載の半導体基板の製造方法。
7.前記第2の半導体材料はSiCであり、前記支持層はプラズマCVD法又はスパッタ法により形成される、前記1.乃至6.のいずれかに記載の半導体基板の製造方法。
8.前記増膜工程において前記厚膜支持層は熱CVD法により形成される、前記4.乃至7.のいずれかに記載の半導体基板の製造方法。
9.前記第1の半導体材料はSiC、GaN及び酸化ガリウムのうちの1つであり、前記支持層及び前記厚膜支持層は多結晶又は非晶質からなる、前記1.乃至8.のいずれかに記載の半導体基板の製造方法。
10.前記第1の半導体材料はSiC、GaN及び酸化ガリウムのうちの1つであり、前記第2の半導体材料及び第3の半導体材料はSiCであり、前記支持層及び前記厚膜支持層は高濃度N型層からなる多結晶又は非晶質である、前記1.乃至9.のいずれかに記載の半導体基板の製造方法。
11.前記分離工程より後に、前記複層基板の周縁部を一定の幅で除去する周縁部除去工程を備える、前記1.乃至10.のいずれかに記載の半導体基板の製造方法。
また、本製造方法によって形成された半導体基板には、第1基板と支持層との接合界面が存しない。本製造方法においては基板の接合を行わないため、接合に必要な高度の平坦化工程が不要であり、接合時に混入する各種パーティクルによる接合欠陥を排除することができ、接合界面で発生する各種の金属の存在を無くすことができる。
前記分離工程は、前記第1基板の前記上面から所定の深さにレーザ光を集光することにより前記第1基板を切断する場合には、前記水素層を形成する必要がなく、温度を気にすることなく前記支持層を高速に成膜することができる。
また、前記増膜工程においては、前記厚膜支持層を熱CVD法により高速に成膜することができる。
また、SiCからなる支持層の結晶性は問わないため、300μm程度の厚さが必要とされる支持層を結晶欠陥の密度に配慮することなく高速に成長させ、単結晶薄膜を有する複合基板を低コストで製造することができる。また、パワー半導体において、電気的特性上は支持層の厚さが300μmである必要はなく、例えば100μm以下とすることもできる。その場合には、支持層の形成をさらに短時間で行うことができ、製造コストの低減が可能になる。
図1は、第1基板の例を示す模式的な上面図及び側面図である。第1基板1の形状は問わないが、好ましくは、図1に示されるような円板状又は円柱状の基板である。第1基板1の一方の平坦な表面を上面101、その側面全体を側壁面102とする。
第1基板1を構成する前記第1の半導体材料は特に限定されず、例えば、SiC、GaN、酸化ガリウム等が挙げられる。第1基板1は第1の半導体材料の単結晶からなり、結晶性の良い基板である。
図2は、半導体基板の製造工程の概略を示している。
図2(a)は、支持層形成工程において、第1基板1の上面101に第2の半導体材料を堆積させることにより支持層2を形成した基板を表している。前記第2の半導体材料は特に限定されず、例えばSiCを用いることができる。また、支持層2の結晶性は問わず、単結晶であっても、多結晶や非晶質(例えば、多結晶SiCや非晶質SiC)であってもよい。支持層2の形成方法も特に限定されず、例えば、熱CVD法、プラズマCVD法、スパッタ法等を適用することができる。
また、支持層2の厚さは、分離工程後に支持層2上に積層されることとなる第1の半導体材料からなる第1薄膜層(12)を支持する基板となる限り、特に限定されない。全体として厚い支持層が必要な場合には、支持層2を下地として厚い支持層(3)を形成することが可能である。支持層(2、3)全体の厚さは、例えば数百μmとすることができるが、薄いウエーハ加工を適用する場合には、100μm以下と薄くすることもできる。
支持層形成工程において支持層2を形成する過程で、第2の半導体材料が第1基板1の側壁面102にも付着して、側壁膜22が形成される場合がある。この側壁膜22は、後の分離工程において第1基板1を分離することの妨げとなるため、予め研磨等により除去することが好ましい。ただし、後の分離工程において加熱等の分離処理を行った後に、側壁膜22を研磨して除去することにより、第1基板1を分離させるようにすることも可能である。
図2(b)は、側壁膜除去工程により、前記支持層形成工程において第2の半導体材料が付着することによって第1基板1の側壁面102に形成された側壁膜22が、分離工程前に除去された基板を表している。
図2(c)は、第1基板1を上面101から所定の深さを境界5として分離させる分離工程を表している。これにより、同図(d)に示すように、第1基板1は第1薄膜層12と母材層13とに分離され、分離された第1基板1の上面101側が第1薄膜層12として支持層2上に積層された、複層基板7が形成される。
分離工程において第1基板1を第1薄膜層12と母材層13とに分離させる手法として、境界5となる部分に予め水素イオンを注入することにより水素層を形成し、その水素層により分離する方法が挙げられる。
また、第1基板1の上面101から一定の深さの面(境界5となる面)に集光するように、レーザ光を第1基板1の上面101側又は下面103側から照射することにより、境界5を断面として第1基板1を切断する手法を適用することも可能である。このレーザ光を一定の深さの面に集光させ、その集光面に於いて切断する工法は、SiC基板にも適用することができる。
いずれの分離方法であっても、分離された母材層13は、第1基板1として再利用することが可能である。
図3は、前記分離工程における分離を容易とするため、前記境界5として水素層を形成する場合の製造工程を表している。
同図(a)に示すように、前記支持層形成工程を行う前に、水素層形成工程において、単結晶からなる第1基板1の上面101から所定の深さ(例えば、0.5μmの深さ)に水素イオンを注入することにより、水素層51を形成することができる。
同図(b)は、支持層形成工程において、水素層51が形成された第1基板1の上面101に第2の半導体材料を堆積させることにより支持層2をした基板を表す。その後、同図(c)に示すように、側壁膜除去工程により、第2の半導体材料が付着することによって第1基板1の側壁面102に形成された側壁膜22が除去される。
同図(d)は、分離工程において、支持層2が形成されている第1基板1を高温(所定の分離温度T1)とすることにより、水素層51を境界として分離させた状態を表す。分離温度T1は、水素層51にてブリスタ(き裂)が発生する温度(SiCの場合には900〜1000℃)である。分離工程により複層基板7が形成される。この場合、上記支持層形成工程においては、分離温度T1よりも低い温度(T2)において第2の半導体からなる支持層2(及び側壁膜22)を形成する必要がある。
前記支持層形成工程において形成される支持層2の結晶性は問わないが、緻密な膜とすることが求められる場合がある。また、支持層2は、第1薄膜層12を支持するために必要な厚さに形成する必要がある。ところが、例えば第1基板1に水素層51が形成されている場合、支持層2は前記分離温度T1よりも低い温度において形成する必要がある。このため、支持層形成工程において支持層2を形成した後、その支持層2を下地層として、より高速に支持層を増膜する増膜工程を備えることができる。支持層の増膜は、分離温度T1以上の高温において行うこともできる。
図4は、前記支持層形成工程を行った後に、支持層の厚さを増すための増膜工程を備える場合の製造工程を表している。
同図(a)は、図2(a)と同様に、支持層形成工程により第1基板1上に薄い支持層2が形成された状態を表す。支持層2の結晶性は問わず、非晶質でも多結晶でも単結晶でもよく、例えば非晶質SiC又は多結晶SiCからなるようにすることができる。支持層2の厚さは問わず、例えば数μmの厚さで、緻密な膜を形成することが好ましい。
第1基板1の上面101から所定の深さに水素層51が形成されている場合には、前記のとおり、この工程においては前記分離温度T1よりも低い温度(T2)において第2の半導体からなる支持層2(及び側壁膜22)を形成する必要がある。その手段として、プラズマCVD法や高速スパッタ法等を適用することができる。
増膜工程における厚膜支持層3の形成方法は特に限定されない。第1基板1に水素層51が形成されている場合であっても、水素層51にて分離が発生する分離温度T1よりも低い温度で行う必要はなく、分離温度T1よりも高い温度において厚膜支持層3を形成することによって、緻密な膜を形成することができる。例えば、厚膜支持層3は、熱CVD(高温度CVD)法等を適用することにより、高速に数百μmの厚さに形成することが可能である。増膜工程において、分離温度T1よりも高い温度において厚膜支持層3を形成すると、水素層51ではブリスタが発生し、水素層51を挟む第1薄膜層12と母材層13とが剥離している状態となる。しかし、第1基板1の側壁面102には少なくとも側壁膜22が形成されているため、第1薄膜層12と母材層13とが分離はしない状態で、増膜を進行させることができる。また、この過程で、通常は第1基板1の側壁面102側にも第3の半導体材料が付着し、側壁膜32が形成される。
分離工程により、図4(d)に示すように、第1基板1は第1薄膜層12と母材層13とに分離され、分離された第1基板1の上面101側が、第1薄膜層12として厚膜支持層3及び支持層2上に積層された複層基板71が形成される。第1薄膜層12の支持層は、厚膜支持層3と薄い支持層2とから構成されることになる。
単結晶と多結晶との界面にはバンドギャップの差により電位障壁ができることが知られている(非特許文献1を参照)。この電位障壁に対しては、理論的には、界面に高濃度不純物層を形成し、トンネル現象を誘発して界面抵抗を解消することが可能である。
上記電位障壁の対策として、前記支持層形成工程を行う前の第1基板1の上面101(すなわち、後の第1薄膜層12と支持層2との界面)近傍に、高濃度不純物層を形成する高濃度N型層形成工程を備えることができる。
例えば、第1基板1が単結晶SiCであり、支持層2を非晶質SiCとする場合には、支持層形成工程を行う前に、第1基板1の上面101近傍に高濃度N型層を形成すればよい。この高濃度N型層形成工程においては、第1の半導体材料の単結晶からなる第1基板1の上面101から所定の深さの範囲に高濃度の窒素イオンを注入することにより、高濃度N型層を形成する。高濃度N型層は、例えば、N型不純物となるリン等を体積濃度1020/cm2程度で、第1基板1の上面101から深さ0.1μm程度までの範囲にイオン注入することにより形成することができる。高濃度N型層を形成するために用いる元素は窒素に限らず、リン等、N型になる元素であればよい。本例では、この高濃度N型層形成工程の後に、前記の支持層形成工程、増膜工程、側壁膜除去工程及び分離工程を行う。これによって、図5に示すように、第1薄膜層12と支持層2との界面に高濃度N型層6が形成される。
前記分離工程より後に、複層基板7(71)の周縁部を一定の幅で除去する周縁部除去工程を備えることができる。周縁部除去工程においては、図6に示すように、複層基板7(71)の周縁部8が一定の幅Lで切断除去される。これによって、目的とする半導体基板(複層基板75)を完成させることができる。切除する範囲は、支持層2(2、3)上に単結晶の第1薄膜層12が形成されている複層基板7(71)に生じる反りの大きさとの関係で、適宜設定することができる(後述)。半導体基板の反りが許容される用途である場合には、周縁部除去工程は不要である。
本例において、単結晶からなる第1基板1は4H−SiCであり、外径6インチ、厚さ500μmである(図1、2参照)。
水素層形成工程において、第1基板1の上面101から0.5μmの深さに1020/cm2程度の水素イオンを注入することによって、水素層51が形成される。水素層51を境界として、第1基板1の上面101側が第1薄膜層12となる。
側壁膜除去工程においては、支持層形成工程の過程で第1基板1の側壁102部に付着した側壁膜22を、研磨により除去する。
分離工程においては、支持層2が形成された第1基板1を約1000℃の高温にすることにより、水素層51で水素がバブル(泡)状態となる。これにより、破砕層(ブリスタ層)が水素層51に沿って伸長し、第1基板1は水素層51にて劈開して分離される。これにより、第1薄膜層12が支持層2上に残される。分離された第1基板1の母材層13は、再び第1基板1として利用可能である。例えば、最初に第1基板1の厚さが500μmである場合、水素層51を境とする一度の分離で厚さが0.5μm程度減少するだけなので、第1基板1として百回以上の再利用が可能となる。
図9(a)に示すように、本例においては、支持層形成工程において、熱CVD法により多結晶のSiC層が支持層2として形成される。支持層2が低抵抗であることを要する場合には、高濃度の窒素などの不純物を加える。
同図(b)に示すように、側壁膜除去工程においては、支持層形成工程の過程で第1基板1の側壁102部に付着した側壁膜22を、研磨により除去する。
図10は、高濃度N型層形成工程を行う前の前記界面の電気的特性aと、行った後の電気的特性bとを比較した図である。単結晶からなる第1薄膜層12が4H−SiCのN型物理特性を有し、非晶質SiCからなる支持層2は3C−SiCのN型の物理特性を有するため、両半導体の界面にはバンドギャップが発生する。このため、高濃度N型層を形成する前には、界面の電気特性は図中aのように非オーミック特性を示す。それに対して、界面に高濃度N型層6を設けることによりトンネル現象を誘発し、図中bに示すようなオーミック特性を得ることができる。
図11は、非晶質又は多結晶のSiCからなる複層基板7(71、72)の反りの例を示すグラフである。図の横軸は上記切断線の基板外周からの距離L、縦軸はその切除後の反りの大きさDを表す。この複層基板7の径は6インチ(約150mm)である。図示されるように、周縁部を除去しない状態(L=0mm)においては、100μmを超える大きな反りDが生じてしまう。この反り量Dは、周縁部の切除により低減を図ることが可能であり、切断線の基板外周からの距離Lを大きくする程小さくすることができる。一般的には、半導体基板の反り量Dは50μm以下である必要がある。本例からは、外周からの距離Lを約2mm以上として周縁部を切除すれば、反り量Dは50μm程度に抑えられることが分かる。更に、距離Lを5mm程度とすれば反り量Dを大幅に小さくすることができ、半導体基板に求められる要件を十分に満たすことができる。
なお、支持層及び厚膜支持層が非晶質である場合には、多結晶や単結晶と比べ結晶による配向性が少ないため、反りの少ない支持基板とすることが可能となる。
以上のように形成された複層基板7(71、72、75)が、半導体素子用の支持基板(例えば、図13に示した素子用支持基板210)となる。よって、この複層基板7の上に、必要なN型濃度を持つ単結晶層を必要な厚さ(例えば、5〜10μm)形成することにより、パワー素子を形成するための基板とすることができる。そのためには、複層基板7上に半導体素子の能動層となる単結晶層をエピタキシャル成長させる。
図12は、複層基板7上に単結晶層9を形成する単結晶層形成工程を表している。同図(a)に示す複層基板7は、結晶性を問わないSiCからなる支持層2の上に、SiC単結晶からなる第1薄膜層12が形成されている。この第1薄膜層12の表面を平坦化した後、同図(b)に示すように、厚さ約5μmのSiC単結晶からなる単結晶層9が、エピタキシャル成長により形成される。単結晶層9は、SiC単結晶からなる第1薄膜層12上に形成されるため、下地となる第1薄膜層12の結晶性を継承して結晶性の良い単結晶となる。そして、この単結晶層9を能動層として、図13に示したような半導体素子を形成することができる。
図12(a)に示したSiC単結晶層(第1薄膜層12)の厚さは0.5μm程度であり、従来の単結晶基板210に比べてはるかに薄くて済む。このように、第1薄膜層12は極めて薄くてよいので、母材とするSiC単結晶(第1基板)が高価であっても、その一部を使用するのみで済み、大幅なコスト低減が可能になる。また、SiC支持層(2、3)の結晶性は問わないため、300μm程度の厚さが必要とされる支持層を結晶欠陥の密度に配慮することなく高速に成長させ、SiC半導体基板を低コストで製造することが可能になる。
Claims (11)
- 第1の半導体材料の単結晶からなる第1基板の上面に第2の半導体材料を堆積させることにより支持層を形成する支持層形成工程と、
前記支持層形成工程において前記第2の半導体材料が付着することによって前記第1基板の側壁面に形成された側壁膜を除去する側壁膜除去工程と、
前記第1基板を前記上面から所定の深さで分離させることにより、分離された前記第1基板の前記上面側が第1薄膜層として前記支持層上に積層された複層基板を形成する分離工程と、
を備えることを特徴とする半導体基板の製造方法。 - 前記支持層形成工程を行う前に、前記第1基板の前記上面から所定の深さに水素イオンを注入して水素層を形成する水素層形成工程を備え、
前記分離工程は、前記第1基板を所定の分離温度とすることにより前記水素層を境界として分離させ、
前記支持層形成工程は、前記分離温度よりも低い温度において前記支持層を形成する、請求項1記載の半導体基板の製造方法。 - 前記分離工程は、前記第1基板の前記上面側又は下面側からレーザ光を照射し、前記第1基板の前記上面から所定の深さに集光させることにより前記第1基板を切断する、請求項1記載の半導体基板の製造方法。
- 前記支持層形成工程により形成された前記支持層を下地として、前記支持層上に第3の半導体材料を堆積させることにより厚膜支持層を形成する増膜工程を備え、
前記側壁膜除去工程は、前記第2の半導体材料及び前記第3の半導体材料が付着することによって前記第1基板の側壁面に形成された側壁膜を除去する、請求項1乃至3のいずれかに記載の半導体基板の製造方法。 - 前記増膜工程は、前記分離温度よりも高い温度において前記厚膜支持層を形成する、請求項4記載の半導体基板の製造方法。
- 前記支持層形成工程を行う前の前記第1基板の前記上面に、又は前記支持層形成工程もしくは前記分離工程を行った後の前記第1基板と前記支持層との界面に、高濃度不純物層を形成する高濃度N型層形成工程を備える、請求項1乃至5のいずれかに記載の半導体基板の製造方法。
- 前記第2の半導体材料はSiCであり、前記支持層はプラズマCVD法又はスパッタ法により形成される、請求項1乃至6のいずれかに記載の半導体基板の製造方法。
- 前記増膜工程において前記厚膜支持層は熱CVD法により形成される、請求項4乃至7のいずれかに記載の半導体基板の製造方法。
- 前記第1の半導体材料はSiC、GaN及び酸化ガリウムのうちの1つであり、前記支持層及び前記厚膜支持層は多結晶又は非晶質からなる、請求項1乃至8のいずれかに記載の半導体基板の製造方法。
- 前記第1の半導体材料はSiC、GaN及び酸化ガリウムのうちの1つであり、前記第2の半導体材料及び第3の半導体材料はSiCであり、前記支持層及び前記厚膜支持層は高濃度N型層からなる多結晶又は非晶質である、請求項1乃至9のいずれかに記載の半導体基板の製造方法。
- 前記分離工程より後に、前記複層基板の周縁部を一定の幅で除去する周縁部除去工程を備える、請求項1乃至10のいずれかに記載の半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015247912A JP6661191B2 (ja) | 2015-12-18 | 2015-12-18 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015247912A JP6661191B2 (ja) | 2015-12-18 | 2015-12-18 | 半導体基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017112336A true JP2017112336A (ja) | 2017-06-22 |
JP6661191B2 JP6661191B2 (ja) | 2020-03-11 |
Family
ID=59080355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015247912A Active JP6661191B2 (ja) | 2015-12-18 | 2015-12-18 | 半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6661191B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110663097A (zh) * | 2017-06-29 | 2020-01-07 | X-Vi株式会社 | 半导体元件基板的制造方法 |
JP2020050551A (ja) * | 2018-09-27 | 2020-04-02 | 住友金属鉱山株式会社 | 炭化珪素多結晶基板の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002316893A (ja) * | 2001-01-29 | 2002-10-31 | Matsushita Electric Ind Co Ltd | 化合物半導体ウエハの製造方法 |
JP2006041430A (ja) * | 2004-07-30 | 2006-02-09 | Denso Corp | 半導体基板の製造方法 |
JP2010541230A (ja) * | 2007-09-27 | 2010-12-24 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | 基板とその一方の面上に堆積させた層とを含む構造体の製造方法 |
-
2015
- 2015-12-18 JP JP2015247912A patent/JP6661191B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002316893A (ja) * | 2001-01-29 | 2002-10-31 | Matsushita Electric Ind Co Ltd | 化合物半導体ウエハの製造方法 |
JP2006041430A (ja) * | 2004-07-30 | 2006-02-09 | Denso Corp | 半導体基板の製造方法 |
JP2010541230A (ja) * | 2007-09-27 | 2010-12-24 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | 基板とその一方の面上に堆積させた層とを含む構造体の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110663097A (zh) * | 2017-06-29 | 2020-01-07 | X-Vi株式会社 | 半导体元件基板的制造方法 |
JPWO2019004469A1 (ja) * | 2017-06-29 | 2020-07-30 | 株式会社テンシックス | 半導体素子基板の製造方法 |
CN110663097B (zh) * | 2017-06-29 | 2023-12-12 | X-Vi株式会社 | 半导体元件基板的制造方法 |
JP2020050551A (ja) * | 2018-09-27 | 2020-04-02 | 住友金属鉱山株式会社 | 炭化珪素多結晶基板の製造方法 |
JP7322371B2 (ja) | 2018-09-27 | 2023-08-08 | 住友金属鉱山株式会社 | 炭化珪素多結晶基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6661191B2 (ja) | 2020-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6298926B2 (ja) | 半導体基板の製造方法 | |
US10784145B2 (en) | Wafer composite and method for producing a semiconductor component | |
KR102109292B1 (ko) | 다결정 SiC 기판 및 그 제조방법 | |
CN104051242A (zh) | 用于制造电气碳化硅器件的碳化硅基板的方法 | |
CN110663097B (zh) | 半导体元件基板的制造方法 | |
WO2011052321A1 (ja) | 炭化珪素基板の製造方法および炭化珪素基板 | |
GB2481687A (en) | Diamond composite substrate for semiconductor devices | |
JP7438664B2 (ja) | ウェハ合成物および半導体コンポーネントの製造方法 | |
TW201140834A (en) | Semiconductor device and method for producing same | |
JP6661191B2 (ja) | 半導体基板の製造方法 | |
JP2014057035A (ja) | 化合物半導体装置の製造方法 | |
WO2011092893A1 (ja) | 炭化珪素基板の製造方法 | |
TW201214543A (en) | Production method for semiconductor device | |
JP2021177577A (ja) | 半導体素子の製造方法及び半導体基板 | |
JP2019012756A (ja) | 半導体素子基板の製造方法 | |
WO2021092862A1 (zh) | 半导体衬底及其制造方法、半导体器件 | |
US20220293737A1 (en) | Silicon carbide substrate, silicon carbide device, and substrate thinning method thereof | |
JP2017112335A (ja) | 半導体素子の製造方法 | |
JP2017135171A (ja) | 半導体基板及びその製造方法 | |
TW201145360A (en) | Semiconductor structure made using improved ion implantation process | |
WO2017138499A1 (ja) | 半導体素子の製造方法及び半導体基板 | |
CN110663096A (zh) | 化合物半导体基板和其制造方法 | |
JP6634573B2 (ja) | ダイヤモンド基板及びダイヤモンド基板の製造方法 | |
CN216773256U (zh) | 复合SiC外延片以及半导体器件 | |
JP2023068782A (ja) | 半導体基板とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6661191 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |