CN104051242A - 用于制造电气碳化硅器件的碳化硅基板的方法 - Google Patents

用于制造电气碳化硅器件的碳化硅基板的方法 Download PDF

Info

Publication number
CN104051242A
CN104051242A CN201410094459.2A CN201410094459A CN104051242A CN 104051242 A CN104051242 A CN 104051242A CN 201410094459 A CN201410094459 A CN 201410094459A CN 104051242 A CN104051242 A CN 104051242A
Authority
CN
China
Prior art keywords
silicon carbide
wafer
epitaxial loayer
epitaxial layers
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410094459.2A
Other languages
English (en)
Other versions
CN104051242B (zh
Inventor
C.赫克特
T.赫希鲍尔
R.鲁普
H-J.舒尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104051242A publication Critical patent/CN104051242A/zh
Application granted granted Critical
Publication of CN104051242B publication Critical patent/CN104051242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种用于制造电气碳化硅器件的碳化硅基板的方法包括：提供包括硅面和碳面的碳化硅分配器晶片；在所述硅面上沉积碳化硅外延层。此外，该方法包括在所述外延层中利用预定义能量特性植入离子以形成植入区，以便在所述外延层中以对应于待制造的碳化硅基板的外延层的指定厚度的平均深度植入离子。此外，该方法包括将受体晶片结合到所述外延层上，以便所述外延层布置在分配器晶片和所述受体晶片之间。此外，沿着所述植入区划分所述外延层，以便获得由受体晶片与具有指定厚度的外延层表示的碳化硅基板。

Description

用于制造电气碳化硅器件的碳化硅基板的方法
技术领域
实施例涉及碳化硅器件和碳化硅的制造工艺，尤其涉及一种用于制造用于电气碳化硅器件的碳化硅基板的方法、碳化硅基板和电气碳化硅器件。
背景技术
碳化硅材料的晶体结构可通过在结晶c-轴的方向上的硅-碳（Si-C）双层的序列进行说明。因此，垂直于c-轴锯成的各碳化硅基板晶片包括硅面（0001）和碳面（000-1）。器件所需的有源层（漂移层）通常外延沉积在碳化硅基板晶片上。在这方面，厚度和掺杂可以具体调整为以后的器件属性。碳化硅器件（例如开关或二极管）主要在硅面上制造，原因在于在此部位的掺杂控制（例如在外延期间的氮掺杂）由于所谓的部位竞争可以得到更好控制。氮结合效率以及以此方式掺杂水平能够利用在气相中的硅/碳比率在SiC沉积期间在大范围内进行调整。如果沉积在硅面上完成，无需在标准SiC外延设备中的大努力，以此方式能够达到小于1*1015 cm-3的背景掺杂。但是，在碳化硅的碳面上的外延示出对于碳/硅比率没有依赖性或仅低依赖性的近似十倍高的氮结合，从而1*1016 cm-3以下的掺杂水平的目标化达成，只有在付出大努力（例如非常低的处理压强和/或高处理温度）时才可能或甚至是不可能的。
但是，在碳面上制造的器件（例如对于横向SiC-MOSFET，碳化硅金属氧化物半导体场效应晶体管）相较硅面SiC-MOSFET允许实现较高的沟道迁移率。
发明内容
根据实施例的一种用于制造电气碳化硅器件的碳化硅基板的方法包括：提供包括硅面和碳面的碳化硅分配器晶片（dispenser wafer）。此外，该方法包括：在分配器晶片的硅面上沉积碳化硅外延层；并在外延层中利用预定义能量特性植入离子以形成植入区，以便在外延层中以对应于待制造的碳化硅基板的外延层的指定厚度的平均深度植入离子。另外，该方法包括将受体晶片（acceptor wafer）结合到外延层上，以便外延层布置在分配器晶片和受体晶片之间。此外，该方法包括沿着植入区划分外延层，以便获得由受体晶片与具有指定厚度的外延层表示的碳化硅基板。
实施例可以基于如下发现：具有带有碳面的外延层的碳化硅基板可用于通过如下来制造电气碳化硅器件：对在碳化硅晶片的硅面上生长的外延层施加高能量离子切割方法，以及利用外延层的硅面结合到另一晶片。以此方式，能够获得具有暴露的、外延层的碳面的碳化硅基板，虽然外延层沉积在碳化硅晶片的硅面上。这样的碳化硅基板可以允许制造在外延层的碳面上的电气碳化硅器件，使得能够显著增加该器件（例如SiC-MOSFET，碳化硅金属氧化物半导体场效应晶体管）的沟道迁移率。此外，能够提供设有具有低掺杂密度（例如小于1*1016 cm-3）的外延层的碳面的碳化硅基板以制造器件。基于该碳化硅基板，例如能够实现具有500V以上的阻断电压的电气碳化硅器件。
在一些实施例中，外延层的划分是通过将外延层加热到在600℃与1300℃之间的温度来完成。在该温度处，由于生长在一起的氢气气泡，可以沿着植入区自动地划分外延层。
一些实施例进一步包括在分配器上的剩余外延层中利用另一或相同的预定义能量特性植入离子从而形成外延层中的另一植入区，以便以剩余外延层中的对应于待制造的另一碳化硅基板的外延层的另一或相同的指定厚度的平均深度来植入所述离子。另外，该方法可以包括：将另一受体晶片结合到剩余外延层，以便所述剩余外延层布置在所述分配器晶片与所述另一受体晶片之间；并且沿着植入区划分所述剩余外延层，以便获得由所述另一受体晶片与具有另一或相同的指定厚度的外延层表示的另一碳化硅基板。以此方式，能够在开始时沉积厚的外延层。该厚外延层能够用于制造两个或更多碳化硅基板。因此，外延层的仅一次沉积可足以生产若干个碳化硅基板。另外，可以在两个转移步骤之间执行中间表面处理步骤（例如CMP）。
在一些实施例中，可以沉积碳化硅外延层，以便所述外延层包括小于1*1016 cm-3的掺杂密度。基于这样的碳化硅基板，能够实现具有高沟道迁移率和高阻断电压的器件。
另外的实施例涉及一种用于制造电气碳化硅器件的方法，该方法包括：提供或制造根据上述原理制造的碳化硅基板；以及在碳化硅基板的外延层的碳面上制造电气碳化硅器件。以此方式，能够获得具有高沟道迁移率的电气碳化硅器件。
其他实施例涉及一种碳化硅基板，其包括载体晶片，该载体晶片为钨晶片、多晶碳化硅晶片、或涂布有碳化硅的石墨晶片。此外，该碳化硅基板包括碳化硅外延层，其附着到载体晶片且包括与载体晶片相对的碳面，以便能够在外延层的碳面上制造电气碳化硅器件。
另外的实施例涉及电气碳化硅器件，其包括载体晶片、碳化硅外延层、以及电气碳化硅器件结构。该碳化硅外延层附着到载体晶片，且包括面对载体晶片的碳面和与载体晶片相对的硅面。此外，所述电气碳化硅器件结构在外延层的碳面上制造。这样的电气碳化硅器件可以包括高沟道迁移率。
附图说明
设备和/或方法的一些实施例将在下面参考附图仅仅经由示例来说明，在附图中
图1示出一种用于制造碳化硅基板的方法的流程图；
图2A示出在碳化硅分配器晶片上沉积的碳化硅外延层的示意性图示；
图2B示出离子的植入的示意性图示；
图2C示出结合到外延层上的受体晶片的示意性图示；
图2D示出划分的外延层的示意性图示；
图2E示出具有剩余外延层的碳化硅分配器晶片和所制造的碳化硅基板的示意性图示；
图3示出用于制造碳化硅基板的方法的流程图；
图4示出用于制造电气碳化硅器件的方法的流程图；
图5示出碳化硅基板的示意性图示；以及
图6示出电气碳化硅器件的示意性图示。
具体实施方式
现在讲参考附图更全面地说明各种示例实施例，在附图中图示了一些示例实施例。在附图中，线条、层和/或区域的厚度可能为了清晰而扩大。
因此，虽然示例实施例能够采用各种修正和替代形式，其实施例在附图中经由示例示出且在本文中将详细说明。但应该理解，没有意图将示例实施例限于所公开的特定形式，而相反，示例实施例是要覆盖落在本发明的范围内的所有的修改、等效和替代。在对于附图的说明中各处，相似的附图标记表示相似的或类似的元件。
将理解，当提到一元件“连接”或“耦合”到另一元件时，它能够直接地连接或耦合到另一元件，或者可以存在中介的元件。作为对比，当提到一元件“直接连接”或“直接耦合”到另一元件时，不存在中介的元件。用来说明元件之间的关系的其他措辞应以相似的方式解释（例如“之间”相对于“直接之间”，“相邻”相对于“直接相邻”等）。
本文中使用的术语学仅出于说明特定实施例的目的，而不意图对示例实施例进行限制。如本文中使用的，单数形式“一”、“一个”和“该”意图也包括复数形式，除非上下文明确指示其他理解。要进一步理解，术语“包括”、“包含”当在本文中使用时指定陈述的特征、整数、步骤、操作、元件、和/或部件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元件、部件、和/或其组的存在或添加。
除非另外限定，本文中使用的所有术语（包括技术和科学术语）具有示例实施例属于的领域的普通技术人员通常理解的相同含义。将进一步理解，术语，例如在通常使用的字典中定义的那些术语，应该解释为具有与它们在相关领域的上下文中的含义一致的含义，而不会以理想化或过度刻板的意义来解释，除非本文中明确如此定义。
碳化硅（SiC）在很多不同的晶体结构中发生，也称为多型。尽管理想碳化硅多型化学上包括50%的碳原子和50%的硅原子的事实，每种碳化硅多型包括其他的电气属性。虽然具有大量多型，用于电子器件的最常见的多型例如是立方体形3C-SiC、六方形4H-SiC和6H-SiC以及斜方六面体15R-SiC。多型可以特征在于碳化硅结构的倒易层的层叠顺序。
对于立方体形晶体，三个米勒指数hkl用于说明晶体中的方向和平面。这些是具有分别与利用X、Y和Z轴的截距的倒数相同的比率的整数。对于六方形的结构，能够使用四个主要轴（a1、a2、a3和c）。但是，可能需要仅仅三个来明确地识别平面或方向。三个a-矢量彼此之间具有120°的角度，可以全部处于称为c-平面的紧密排列的平面内，而c-轴垂直于此平面。
以此方式，碳化硅晶体的晶体结构可以利用在结晶c-轴的方向上的碳化硅双层的序列来说明。因此，垂直于c-轴锯出的每个碳化硅晶片包括：具有米勒指数0001的硅面，其意味着最后层基本上是一层硅原子（绝大多数硅原子构成了晶片的此侧处的表面）；以及具有米勒指数000-1的碳面，其意味着基本上一层碳原子构成了该表面（例如绝大多数碳原子构成了晶片的此侧的表面）。
但是，碳化硅晶片经常相对于晶面稍微倾斜地锯出，晶面垂直于c-轴。以此方式，掺杂控制在硅面处可以显著较好。例如，可能存在小于10°（例如在2°与8°之间）的、在晶片的表面与垂直于碳化硅晶体的c-轴的晶面之间的倾斜。但是，如此稍微倾斜锯出的晶片也包括硅面和碳面，原因在于在一侧处硅原子构成了构成此侧处的表面的原子的绝大多数（例如在该表面处的原子的多于70%，多于80%，多于90%，或多于97%），而在相反侧处，碳原子构成了构成此侧处的晶片的表面的原子的绝大多数（例如在该表面处的原子的多于70%、多于80%、多于90%、或多于97%）。
换句话说，碳化硅晶片的碳面（C-面，碳部位）能够是对应于碳化硅晶体的000-1平面的、碳化硅晶片的表面，相对于垂直于碳化硅晶体的c-轴的晶面具有小于10°（或小于8°、5°或2°）的稍微倾斜。因此，硅面（Si面，硅部位）可以是对应于碳化硅晶体的0001平面的碳化硅晶片的表面，相对于垂直于碳化硅晶体的c-轴的平面具有小于10°（或8°、5°或2°）的稍微倾斜。但是，也可以使用没有倾斜（晶片的平面垂直于c-轴）的碳化硅晶片。
图1示出了根据实施例的用于制造电气碳化硅器件的碳化硅基板的方法的流程图。方法100包括：提供110碳化硅分配器晶片，其包括硅面和碳面；以及在分配器晶片的硅面上沉积120碳化硅外延层。此外，方法100包括利用预定义的能量特性植入130离子从而形成在外延层中的植入区，以便离子以对应于待制造的碳化硅基板的外延层的指定厚度的、外延层中的平均深度来植入。另外，方法100包括将受体晶片结合140到外延层上，以便外延层布置在分配器晶片与受体晶片之间。此外，方法100包括沿着植入区划分150外延层，以便获得由携载具有指定厚度的外延层的受体晶片表示的碳化硅基板，从而碳面暴露作为新表面（例如直接地，或在表面处理处理，例如CMP化学机械抛光，之后）。
以此方式，能够提供用于制造电气碳化硅器件（例如开关、二极管或MOSFET）的、包括具有碳面的外延层的碳化硅基板。这能够允许制造具有显著较高的沟道迁移率的碳化硅器件，其显著能够降低这些器件的接通阻抗。此外，能够提供碳面可用的且具有在硅面上沉积的外延层的掺杂水平的碳化硅基板。以此方式，能够达到显著较低的掺杂水平或掺杂密度（例如少于1*1016 cm-3或少于1*1015 cm-3）。因此，能够在这样的碳化硅基板上实现具有高阻断电压（例如600V到1700V）的电气碳化硅器件。另外，缺陷密度能够显著减少，鉴于一些外延缺陷以较高浓度发生在硅面上，而它们不发生于或较少发生于碳面处（例如阶梯成束（step bunching），也就是在外延层的表面处的阶梯形成）。
分配器晶片是碳化硅晶片，且能够例如提供用于碳化硅外延层的沉积120的种子表面。其称为分配器晶片，鉴于其在碳化硅基板的制造期间将所沉积的碳化硅外延层至少部分地分配到受体晶片。类似地，受体晶片称为受体晶片，鉴于其结合140到外延层上且至少部分地接受在沿着植入区划分150外延层之后的外延层。
碳化硅分配器晶片包括如上所述的硅面和碳面。碳化硅外延层沉积在分配器晶片的硅面上，以便能够在大范围内改变掺杂浓度。因此，碳化硅外延层的沉积结束于硅面。
离子化的氢原子或离子化的氢分子可以用作离子植入核素。除了氢离子之外，一种或多种其它的离子化惰性气体，诸如例如氦气，能够构成离子植入核素。此外，作为离子植入核素，能够选择氢离子和离子化的惰性气体核素的组合。在后者的共同植入情况下，不同的离子植入核素可以独立地植入，例如首先氢离子植入，接着是惰性气体离子植入。并且，诸如硼的前体的低剂量预植入可以添加到植入序列。
此外，利用预定义的能量特性来植入离子。离子的能量依赖于当离子与外延层的表面碰撞时离子的速度和/或质量，并以此方式确定离子会停止的平均深度。预定义的能量特性可以确定待植入的离子的平均能量和/或能量分布。在外延层中的离子的平均深度可能由离子的平均能量所导致，且以此方式定义植入区的平均深度。此外，在平均能量周围的离子的能量散布或变化可以确定或建立植入区的垂直扩展，例如植入区的厚度。低能量变化可以导致小的植入区，反之亦然。在利用不同的离子植入核素的离子植入序列的情况下，能量特性对于每个离子植入核素来说可以不同。植入剂量可以在1 x 1015 与 1.5 x 1017 cm-2之间变动。
可以预定义能量特性，以便植入区具有到外延层的表面的距离，该距离对应于待制造的碳化硅基板的外延层的指定厚度。指定厚度可以在广阔范围中改变，且例如能够根据后续将在碳化硅基板上制造的电气碳化硅器件的需求来选择。
例如，能够可选地选择预定义的能量特性，以便待制造的碳化硅基板的外延层的指定厚度等于或大于电气碳化硅器件的指定漂移层。
沿着植入区划分150外延层。这可以以各种方式来完成。例如，将外延层加热到在600℃与1300℃之间(或在700℃与1200℃之间，或在900℃与1000℃之间)的温度，以便外延层由于在植入区中一起生长的氢气气泡而裂开。如果植入不同于氢的离子，则可以在植入步骤之后另外内扩散氢原子以增强划分过程。
替代地，能够对分配器晶片和受体晶片施加外力，以便外延层沿着植入区裂开，鉴于在植入区中的晶体键合可能被植入的离子所削弱。
沿着植入区划分外延层导致两个分离的晶片。第一个分离的晶片包括碳化硅分配器晶片和剩余外延层，而第二个分离的晶片包括受体晶片和具有指定厚度的外延层。具有指定厚度的附着外延层的受体晶片表示待制造的碳化硅基板。
换句话说，可以对外延层进行划分，以便具有指定厚度的、碳化硅基板的外延层包括例如能够用于制造电气碳化硅器件的碳面。
图2A-2E示出碳化硅基板的制造的示意性图示。图2A示出包括硅面212和碳面214的碳化硅分配器晶片210。此外，示出在分配器晶片210的硅面212上的、沉积的碳化硅外延层220。鉴于外延层沉积在碳化硅分配器晶片的硅面上，碳化硅外延层也结束于硅面222。此外，图2B示出形成在外延层220中的植入区240的、离子230的植入。图2C示出结合到外延层220上的受体晶片250。受体晶片250也可以称为载体晶片。受体晶片250沿着结合边界平面252结合到外延层220。此后，外延层220被沿着图2D中所示的植入区240划分。具有指定厚度的外延层260可以构成后续制造到该外延层上的碳化硅器件的漂移层。外延层260暴露碳面，而剩余外延层270暴露硅面。最终，图2E示出分离的、带有具有指定厚度的外延层260的受体晶片（或载体晶片）250和具有剩余外延层270的分配器晶片210。
受体晶片可以包括或由热膨胀系数接近SiC（例如在SiC的热膨胀系数的+/-30%、20%、10%或5%的范围内）的任何材料构成，其能结合或能附着到碳化硅外延层。例如，受体晶片可以是钨晶片、多晶碳化硅晶片、或涂布有碳化硅的石墨晶片。钨晶片可以包括多于50%（或多于70%或多于90%）的钨，或由钨（忽略杂质）构成，多晶碳化硅晶片可以包括多于50%（或多于70%或多于90%）的多晶碳化硅或由多晶碳化硅（忽略杂质）构成，以及石墨晶片可以包括多于50%（或多于70%或多于90%）的石墨或由石墨（忽略杂质）构成。鉴于受体晶片未必是具有用于沉积外延层的属性的晶片（如其为分配器晶片），能够选择受体晶片的材料，以便能够降低材料成本，或者能够选择具有用于待制造到碳化硅基板上的电气碳化硅器件的期望或所需属性的材料。
换句话说，图2A示出硅面外延，图2B示出高能量质子植入，图2C示出晶片结合，图2D示出退火和漂移层转移，以及图2E示出例如碳化硅分配器晶片的进一步的处理和可能的回收利用。图2A-图2E示出例如利用高能量植入和离子切割的用于碳化硅器件的具有C-面表面的外延层。
待制造的碳化硅基板是通过沿着植入区划分外延层而获得的，以便碳化硅分配器晶片依然可以可获得有剩余外延层。因此，可选地或另外，可以通过使用在分配器晶片上的剩余外延层，无需进一步的外延碳化硅的沉积，来制造一个或多个碳化硅基板。可以完成表面处理步骤（例如CMP）来确保进一步的处理步骤所需的表面质量。例如，可以利用另一或相同的预定义能量特性在分配器晶片上的剩余外延层中植入进一步的离子，从而形成在外延层中的另一植入区，以便以剩余外延层中的与待制造的另一碳化硅基板的外延层的另一或相同的指定厚度对应的平均深度来植入离子。此外，另一受体晶片能够结合到剩余外延层上，以便剩余外延层布置在所述分配器晶片与所述另一受体晶片之间。剩余外延层可以沿着植入区划分，以便获得由具有另一或相同的指定厚度的外延层的另一受体晶片表示的另一碳化硅基板。以此方式，沉积有外延层的分配器晶片能够使用若干次，以制造若干碳化硅基板，同时可以只需要外延层（具有待制造的碳化硅基板的外延层的指定厚度若干倍的厚度）的一次耗时和昂贵的沉积。
替代地，可选地可以再使用至少分配器晶片。可以完成表面处理步骤（例如CMP）来确保进一步的处理步骤所需的表面质量。例如，可以在剩余外延层上（或到碳化硅分配器晶片上）外延地沉积进一步的碳化硅，以增加剩余外延层的厚度。此外，可以利用另一或相同的预定义能量特性来植入离子，从而在剩余外延层或沉积的进一步的碳化硅外延层中形成植入区，以便以剩余碳化硅外延层中或具有增加的厚度的沉积的进一步的碳化硅外延层中的、对应于待制造的另一碳化硅基板的另一或相同的指定厚度的平均深度来植入离子。此外，另一受体晶片可以结合到沉积的进一步的外延层上，以便沉积的进一步的外延层布置在分配器晶片与所述另一受体晶片之间。剩余外延层或沉积的进一步的碳化硅层可以沿着植入区划分，以便获得另一碳化硅基板，该另一碳化硅基板由具有另一或相同的指定厚度的外延层的另一受体晶片来表示。以此方式，昂贵的分配器晶片可以再使用若干次。如果将具有适当厚度的进一步碳化硅沉积到碳化硅分配器晶片上，该分配器晶片能够用于例如近似无限数量的晶片。
由于外延层在分配器晶片的硅面上的沉积，能够在大范围内改变掺杂密度或掺杂水平。例如，可以沉积碳化硅外延层，以便外延层包括少于1*1016 cm-3或少于1*1015 cm-3的掺杂密度，或外延层可以包括在1*1016 cm-3与4*1015 cm-3之间的掺杂密度。因此，可以在该碳化硅基板上实现大量电气碳化硅器件。例如，能够实现具有电子的高沟道迁移率和高阻断电压（例如600V到1700V）的电气碳化硅器件。
可选地或另外，能够在受体晶片结合到外延层上之前，在外延层的硅面上实现进一步植入物，以产生在碳化硅基板上制造的碳化硅器件的后续背侧的指定搀杂物分布。换句话说，可选地、另外或替代地，可以在外延层中植入指定的掺杂物分布，该掺杂物分布对应于在待实现在待制造的碳化硅基板的外延层的碳面上的、电气碳化硅器件的外延层的硅面处的所需的掺杂物分布。以此方式，能够避免在电气碳化硅器件的后续制造期间的附加植入物。尤其，在碳化硅器件中，可能指定的掺杂物分布在后续的高温步骤期间不会因碳化硅中的掺杂原子的小扩散系数而显著改变，其中该指定的掺杂物分布能够表示例如发射器层或/和场停止层。
可选地或另外，用于制造的方法可以进一步包括一个或多个表面处理步骤（例如抛光或清洁）。
一些实施例涉及用于制造电气碳化硅器件的碳化硅基板的方法，其包括提供包括硅面和碳面的碳化硅分配器晶片。该硅面由碳化硅分配器晶片的外延层的表面来形成。此外，所述方法包括使用高能离子切割方法以沿着植入区划分外延层，以便获得碳化硅基板，该碳化硅基板由结合到碳化硅分配器晶片的外延层的受体晶片和具有指定厚度的外延层来表示。
此外，所述方法可以包括实现上述原理的一个或多个方面的、一个或多个附加的、可选的特征。
图3示出根据实施例的用于制造电气碳化硅器件的碳化硅基板的方法的流程图。方法300包括提供310包括硅面和碳面的碳化硅分配器晶片以及在分配器晶片的硅面上沉积320碳化硅外延层，以便该外延层包括少于1*1016 cm-3的掺杂密度。此外，方法300包括利用预定义能量特性植入330离子从而在外延层中形成植入区，以便利用外延层中的、对应于待制造的碳化硅基板的外延层的指定厚度的平均深度来植入离子。此外，方法300包括将受体晶片结合340到外延层上，以便外延层布置在分配器晶片与受体晶片之间。通过将外延层加热到在600℃与1300℃之间(或在700℃与1200℃之间)的温度，沿着植入区对外延层进行划分350，以便获得碳化硅基板，该碳化硅基板由携载具有指定厚度的外延层的受体晶片来表示。
此外，方法300可以包括实现（例如结合图1和图2）上述原理的一个或多个方面的、一个或多个附加的、可选的特征。
基于根据所述原理或所述实施例之一制造的碳化硅基板，能够在碳化硅基板的外延层的碳面上制造一个或多个电气碳化硅器件。图4示出根据实施例的用于制造电气碳化硅器件的方法的流程图。方法400包括根据上述原理或根据上述实施例之一制造110、120、130、140、150碳化硅基板。替代地，提供这样的碳化硅基板。此外，方法400包括在碳化硅基板的外延层的碳面上制造460电气碳化硅器件。
以此方式，能够实现具有高沟道迁移率的电气碳化硅器件。此外，可以实现具有高阻断电压的电气碳化硅器件。
所制造的电气碳化硅器件可以是例如开关、二极管、晶体管、MOSFET、或包括若干电气元件的电路。
电气碳化硅器件的制造可以尤其例如包括植入有源区、产生氧化物（例如栅氧化物、金属间氧化物）和/或沉积栅极、触头、金属线或通孔。后续可以实现在电气碳化硅器件的背侧处的背侧金属化或类似的处理或结构。
此外，方法400可以包括实现上述的原理或实施例之一（例如图1-图3）的一个或多个方面的、一个或多个附加的、可选的特征。
例如，所制造的电气碳化硅器件可以包括超出500V（或超出600V、超出1000V、超出1500V、超出1700V、或超出2000V、或在600V与1700V之间）的阻断电压。换句话说，可以沉积外延层，使得获得具有预定义掺杂密度的外延层，导致可能制造具有高阻断电压的电气碳化硅器件。
一些电气碳化硅器件可能需要背侧金属化以接触器件。依据受体晶片的材料，受体晶片的背侧能够用于这样的接触。为此目的，可以将导电结合层布置在受体晶片与外延层之间（例如通过反应性金属硅化物结合）。但是，受体晶片也能够从外延层移除，以便接近外延层的背侧（硅面）。换句话说，方法400可以进一步包括：将碳化硅基板连同所制造的电气碳化硅器件附着到面对该电气碳化硅器件的载体晶片，并从包括附着到载体晶片的电气碳化硅器件的外延层去除受体晶片。受体晶片可以重新用于另外的碳化硅基板。对于外延层的硅面的接近可以足以实现所需的背侧接触。
载体晶片可以附着到实现碳化硅器件的布线的一个或多个金属层顶上的绝缘体（例如二氧化硅）或钝化（例如氮化硅），以便受体晶片可以与电气碳化硅器件电气隔离。替代地或可选地，载体晶片可以建立到电气碳化硅器件的一个或多个接触区域（例如焊盘）的连接。
可选地或另外，可以在外延层的背侧处实现金属层。换句话说，方法400可以进一步包括在包括电气碳化硅器件的外延层的背侧上产生背侧金属层。以此方式，能够在外延层的与所制造的电气碳化硅器件相对的一侧（布置在远侧）处实现金属接触。
可选地或另外，在生产背侧金属接触或层之后，可以将电气碳化硅器件的背侧附着到导电晶片，以及可以移除载体晶片。以此方式，能够实现可靠的背侧接触，且前侧可用于连接电气碳化硅器件的一个或多个输入和/或输出结构（例如焊盘）。
图5示出根据实施例的碳化硅基板500的示意性图示。碳化硅基板500包括载体晶片510，其为钨晶片、多晶碳化硅晶片、或涂布有碳化硅的石墨晶片。此外，碳化硅基板500包括附着到载体晶片510的且包括与载体晶片相对（布置在远侧处）的碳面530的碳化硅外延层520，以便可以或能够在外延层520的碳面530上制造电气碳化硅器件。
碳化硅基板500可以包括对应于上述原理或一个或多个实施例的一个或多个方面的、附加的、可选的特征。
此外，图6示出根据实施例的电气碳化硅器件600的示意性图示。电气碳化硅器件600包括载体晶片610、碳化硅外延层620和电气碳化硅器件结构630。碳化硅外延层620附着到载体晶片，且包括面对载体晶片610的碳面622和与载体晶片610相对（布置在远侧处）的硅面624。在外延层620的碳面622上制造电气碳化硅器件结构630。
以此方式，例如，能够接近外延层620的背侧用于背侧接触。
电气碳化硅器件600可以包括对应于上述原理或实施例之一的一个或多个方面的附加的、可选的特征。
一些实施例涉及用于利用高能离子植入经由离子切割方法的外延层的颠倒转移的碳侧SiC器件。为了制造具有600V到1700V的电压范围的、适合的横向C-面SiC-MOSFET，可能需要具有在1*1016 cm-3和4*1015 cm-3的区域中的掺杂的硅面外延。为了较高的阻断电压，可能需要甚至更低的掺杂。该碳面外延层能够通过所述原理来制造。
相较在硅面上生产的SiC器件，在碳面处的该器件的制造导致显著更好的沟道迁移率，因此也导致例如横向SiC-MOSFET的较好的前向电流性能和较少的接通电阻。另外，相较硅面，在碳面以较低浓度发生若干表面外延缺陷，或甚至不发生（例如阶梯成束，也就是在外延层的表面处的阶梯形成）。
所提议的原理使用与高能离子植入物有关的离子切割技术和先前在硅面处制造的SiC外延层的颠倒转移。关于这一点，在碳化硅晶片的硅面处，添加外延层，该外延层具有期望的掺杂且具有（略微）大于器件所需厚度的厚度。此后，发生高能质子实现，此处将离子能量和所得到的碳化硅外延层中的植入核素的穿透深度（精确地或基本地）针对期望的漂移层的厚度进行调整。此后，通过晶片结合（例如利用金属硅化物反应区的反应性和/或导电性）将外延处理且离子植入的晶片转移到受体晶片。该受体晶片包括或由兼容于SiC技术的材料（例如钨、多晶碳化硅、涂布有碳化硅的石墨晶片）组成。在温和的结合温度（例如低于700℃）结合之后，可以将载体晶片（受体晶片）-碳化硅晶片夹层加热到在700℃与1200℃之间的温度。同时，发生在离子植入区中的高度压缩的氢气气泡的形成和一起生长，这最终导致了沿着离子植入区的整个外延层的断裂。以此方式，完成碳化硅外延层到载体晶片（受体晶片）的转移，由此能够实现漂移层的有效反转（颠倒）。因此，例如，在以下处理期间所期望的碳面位于表面处，而无需进一步的外延处理。在处理的进一步进程期间，能够完成器件的前侧（包括掺杂植入、金属化和处理边缘钝化）。此后，能够移除受体晶片（例如机械地、化学地、利用激光剥离、利用受体晶片的回收利用）。载体晶片到前侧的附着对于机械稳定性来说可以是可能的，鉴于移除的器件结构的所得到厚度可能太薄而无法独立操纵。接着的步骤可以是施加背侧金属及对其退火。
替代地，可以保留受体晶片用于进一步处理。例如，这可以是感兴趣的，如果受体晶片传导性地连接到转移的层且可以包括良好的热传导性。
在其上生产了外延层的分配器晶片可以可用于进一步处理而没有材料损失，导致成本降低的高度潜力。
所述原理的一个方面是提供基于SiC的基板，该基于SiC的基板具有针对待制造的器件的漂移层进行调整的厚度和掺杂。该基板可以包括待处理的表面（碳面）的000-1定向。该基板可以通过在硅面处的外延处理之后的高能离子切割方法来制造。
昂贵的SiC基板可以被再三重新使用，鉴于其原始厚度可以基本保持不变，从而能够显著降低成本。
例如，还可以在硅面上生成厚度对应于所期望或指定的漂移层厚度的若干倍的外延层。以此方式，外延层能够经受离子切割处理若干次，且能够将若干个漂移层转移到不同的受体晶片。因此，对于成本密集的外延处理能够实现成本的显著减少（能够避免长的加热和冷却时间）。
此外，可选地，能够在将外延层转移到受体晶片之前完成硅面的处理，目的是特定地配置后续的器件背侧（例如利用全布满的或选择性的离子植入用于更好地接触或也用于实现发射器结构）。
实施例可以进一步提供计算机程序，其具有用于在计算机或处理器上执行该计算机程序时执行上面方法之一的程序代码。本领域技术人员会容易地想到，各种上述方法的步骤可以利用编程的计算机来执行。这里，一些实施例也意图覆盖程序存储器件，例如数字数据存储介质，其是机器或计算机可读的且对机器可执行或计算机可执行的指令程序进行编码，其中，所述指令执行所述上述方法的一些或所有步骤。程序存储器件可以是例如数字存储器、诸如磁盘和磁带的磁性存储介质、硬盘、或可选的可读数字数据存储介质。实施例也意图覆盖被编程以执行上述方法的所述步骤的计算机，或编程以执行上述方法的所述步骤的（现场）可编程逻辑阵列（（F）PLA）或（现场）可编程门阵列（（F）PGA）。
说明和附图仅仅例示了本发明的原理。因此要知道，本领域技术人员将能够设计出各种布置，其虽然没有在这里明确地描述或示出但是表征了本发明的原理且包括在其精神和范围内。此外，这里描述的所有示例主要明显意图仅为了教学目的以协助阅读者理解本发明的原理和（一个或多个）发明人贡献的构思来推进现有技术，且要理解为不对如此特定描述的实例和情况进行限定。此外，这里描述本发明的原理、方面和实施例的所有陈述，以及其特定实例，意图包含其等效。
表示为“用于……的装置”（执行一定功能）的功能块应该理解为包括适用于分别执行一定功能的电路的功能块。因此，“用于什么的装置”也可以理解为“适用于或适合用于什么的装置”。适用于执行一定功能的装置，因此，不暗示该装置必须（在给出的时刻）正执行所述功能。
附图中示出的各种元件的功能，包括任何标记为“装置”、“用于提供传感器信号的装置”、“用于生成发射信号的装置”等的任何功能块，可以通过使用专用硬件来提供，该专用硬件诸如“信号提供器”、“信号处理单元”、“处理器”、“控制器”等，以及可以通过使用能够与适合软件相关联地执行软件的硬件来提供。此外，这里描述为“装置”的任何实体，可以对应于或实现为“一个或多个模块”、“一个或多个器件”、“一个或多个单元”等。当由处理器提供时，功能可以通过单个专用处理器、通过单个共享处理器、或通过多个独立处理器（其中一些可以共享）来提供。此外，术语“处理器”或“控制器”的明显使用，不应理解为排他地表示能够执行软件的硬件，且可以隐含地非限制地包括数字信号处理器（DSP）硬件、网络处理器、专用集成电路（ASIC）、现场可编程门阵列（FPGA）、用于存储软件的只读存储器（ROM）、随机访问存储器（RAM）和非易失性存储器。也可以包括传统和/或定制的其他硬件。
本领域技术人员应该知道，这里的任何框图表示实施本发明的原理的例示电路的概念图。类似地，会知道，任何流程图、流程图表、状态转换图表、伪代码等，表示各种处理，所述各种处理可以基本上表示在计算机可读介质中且因此可以由计算机或处理器来执行，不管这样的计算机或处理器是否被明确示出。
此外，以下的权利要求由此结合到详细说明中，其中每项权利要求可以自主地作为分离的实施例。虽然每项权利要求可以自主地作为分离的实施例，但要注意，虽然一项从属权利要求可以在权利要求书中表示与一项或多项其他权利要求的特定组合，其他实施例也可以包括该从属权利要求与每个其他从属权利要求的主题的组合。这里提议这样的组合，除非陈述不意图特定组合。此外，意图也将一权利要求的特征包括到任何其他独立权利要求，即便没有直接使得该权利要求从属于该独立权利要求。
进一步注意，说明书中或权利要求书中公开的方法，可以通过具有用于执行这些方法的每个相应步骤的装置的器件来实现。
此外，要理解，说明书或权利要求书中公开的多个步骤或功能的公开可以不解释为处于特定的次序内。因此，多个步骤或功能的公不会将这些限于特定次序，除非这些步骤或功能出于技术理由无法互换。此外，在一些实施例中，单个步骤可以包括或可以拆分为多个子步骤。这些子步骤可以被包括并且可以是该单个步骤的公开的部分，除非明确排除。

Claims (20)

1.一种用于制造电气碳化硅器件的碳化硅基板的方法，所述方法包括：
提供包括硅面和碳面的碳化硅分配器晶片；
在分配器晶片的所述硅面上沉积碳化硅外延层；
在所述碳化硅外延层中利用预定义能量特性植入离子以形成植入区，其中，在所述碳化硅外延层中以对应于待制造的碳化硅基板的外延层的指定厚度的平均深度来植入离子；
将受体晶片结合到所述碳化硅外延层上，以便所述碳化硅外延层布置在分配器晶片和所述受体晶片之间；以及
沿着所述植入区划分所述碳化硅外延层，以便获得由受体晶片与具有指定厚度的外延层表示的碳化硅基板。
2.根据权利要求1所述的方法，其中，所述碳化硅外延层的划分包括将所述碳化硅外延层加热到在600℃与1300℃之间的温度。
3.根据权利要求1所述的方法，其中，所述受体晶片是钨晶片、多晶碳化硅晶片、或涂布有碳化硅的石墨晶片。
4.根据权利要求1所述的方法，还包括：
在分配器晶片上的剩余碳化硅外延层中利用另一或相同的预定义能量特性植入离子，从而在剩余碳化硅外延层中形成另一植入区，以便以剩余碳化硅外延层中的对应于待制造的另一碳化硅基板的外延层的另一或相同的指定厚度的平均深度来植入所述离子；
将另一受体晶片结合到剩余碳化硅外延层，以便所述剩余碳化硅外延层布置在所述分配器晶片与所述另一受体晶片之间；以及
沿着所述另一植入区划分所述剩余碳化硅外延层，以便获得由所述另一受体晶片与具有所述另一或相同的指定厚度的外延层表示的另一碳化硅基板。
5.根据权利要求1所述的方法，还包括：
在所述分配器晶片上的剩余碳化硅外延层上通过外延来沉积另一碳化硅；
利用另一或相同的预定义能量特性植入离子，从而在所述剩余碳化硅外延层中或所沉积的另一碳化硅外延层中形成另一植入区，以便以所述剩余碳化硅外延层中或所沉积的另一碳化硅外延层中的、对应于待制造的另一碳化硅基板的外延层的另一或相同的指定厚度的平均深度来植入所述离子；
将另一受体晶片结合到所沉积的另一碳化硅外延层，以便所述沉积的另一碳化硅外延层布置在所述分配器晶片与所述另一受体晶片之间；以及
沿着所述植入区划分所述剩余碳化硅外延层或所沉积的另一碳化硅外延层，以便获得由所述另一受体晶片与具有所述另一或相同的指定厚度的外延层表示的另一碳化硅基板。
6.根据权利要求1所述的方法，其中，沉积所述碳化硅外延层，以便所述碳化硅外延层包括小于1*1016 cm-3的掺杂密度。
7.根据权利要求1所述的方法，其中，沉积所述碳化硅外延层，以便所述碳化硅外延层包括小于1*1015 cm-3的掺杂密度。
8.根据权利要求1所述的方法，其中，沉积所述碳化硅外延层，以便所述碳化硅外延层包括在1*1016 cm-3与4*1015 cm-3之间的掺杂密度。
9.根据权利要求1所述的方法，还包括：在所述碳化硅外延层中植入指定的掺杂物分布，所述掺杂物分布对应于在待实现在待制造的碳化硅基板的碳面上的、电气碳化硅器件的碳化硅外延层的硅面处的所需掺杂物分布。
10.根据权利要求1所述的方法，其中，划分所述碳化硅外延层，以便具有所述指定厚度的所述碳化硅基板的外延层包括可接近用于制造电气碳化硅器件的碳面。
11.根据权利要求1所述的方法，其中，选择所述预定义能量特性，以便待制造的碳化硅基板的外延层的指定厚度等于或大于电气碳化硅器件的指定漂移层。
12.一种用于制造电气碳化硅器件的碳化硅基板的方法，所述方法包括：
提供包括硅面和碳面的碳化硅分配器晶片，其中，所述硅面由碳化硅分配器晶片的外延层的表面来形成；以及
使用高能离子切割方法以沿着植入区划分所述外延层，以便获得碳化硅基板，所述碳化硅基板由结合到碳化硅分配器晶片的外延层的受体晶片和具有指定厚度的外延层来表示。
13.一种用于制造电气碳化硅器件的碳化硅基板的方法，所述方法包括：
提供包括硅面和碳面的碳化硅分配器晶片；
在分配器晶片的所述硅面上沉积碳化硅外延层，以便外延层包括小于1*1016 cm-3的掺杂密度；
在所述外延层中利用预定义能量特性植入离子以形成植入区，其中，在所述碳化硅外延层中以对应于待制造的碳化硅基板的外延层的指定厚度的平均深度来植入离子；
将受体晶片结合到所述碳化硅外延层上，以便所述碳化硅外延层布置在分配器晶片和所述受体晶片之间；以及
通过将所述外延层加热到在600℃与1300℃之间的温度沿着所述植入区划分所述碳化硅外延层，以便获得由受体晶片与具有指定厚度的外延层表示的碳化硅基板。
14.一种用于制造电气碳化硅器件的方法，所述方法包括：
提供或制造根据权利要求1制造的碳化硅基板；以及
在所述碳化硅基板的外延层的碳面上制造所述电气碳化硅器件。
15.根据权利要求14所述的方法，进一步包括：
将所述碳化硅基板连同所制造的电气碳化硅器件附着到面对所述电气碳化硅器件的载体晶片；以及
从包括附着到所述载体晶片的所述电气碳化硅器件的外延层移除所述受体晶片。
16.根据权利要求15所述的方法，还包括：在包括所述电气碳化硅器件的外延层的背侧上生产背侧金属层。
17.根据权利要求14所述的方法，其中，所述电气碳化硅器件包括超出500V的阻断电压。
18.根据权利要求1所述的方法，其中，离子化的氢原子、离子化的氢分子、离子化的惰性气体、或氢离子和离子化的惰性气体核素的组合用于在外延层中利用预定义能量特性植入离子从而形成植入区。
19.根据权利要求18所述的方法，其中，如果植入不同于氢的离子，则能够在植入步骤之后另外内扩散氢原子以增强划分过程。
20.一种碳化硅基板，包括：
载体晶片，为钨晶片、多晶碳化硅晶片、或涂布有碳化硅的石墨晶片；以及
碳化硅外延层，附着到所述载体晶片并包括与所述载体晶片相对的碳面以及面对所述载体晶片的硅面，以便能在外延层的碳面上制造电气碳化硅器件。
CN201410094459.2A 2013-03-14 2014-03-14 用于制造电气碳化硅器件的碳化硅基板的方法 Active CN104051242B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/827,253 2013-03-14
US13/827253 2013-03-14
US13/827,253 US11721547B2 (en) 2013-03-14 2013-03-14 Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device

Publications (2)

Publication Number Publication Date
CN104051242A true CN104051242A (zh) 2014-09-17
CN104051242B CN104051242B (zh) 2017-04-12

Family

ID=51419179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410094459.2A Active CN104051242B (zh) 2013-03-14 2014-03-14 用于制造电气碳化硅器件的碳化硅基板的方法

Country Status (3)

Country Link
US (1) US11721547B2 (zh)
CN (1) CN104051242B (zh)
DE (1) DE102014103518A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449379A (zh) * 2015-08-07 2017-02-22 朗姆研究公司 用于直接键合硅与硅或碳化硅与碳化硅的方法
CN113078050A (zh) * 2021-03-30 2021-07-06 芜湖启迪半导体有限公司 一种C面SiC外延结构及外延沟槽的填充方法
CN113178383A (zh) * 2021-03-10 2021-07-27 华为技术有限公司 一种碳化硅基板、碳化硅器件及其基板减薄方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761493B2 (en) * 2014-01-24 2017-09-12 Rutgers, The State University Of New Jersey Thin epitaxial silicon carbide wafer fabrication
DE102015112648B4 (de) * 2015-07-31 2021-02-04 Infineon Technologies Ag Verfahren zum bilden einer waferstruktur, verfahren zum bilden eines halbleiterbauelements und einer waferstruktur
US10032943B2 (en) 2015-12-18 2018-07-24 International Business Machines Corporation Device layer thin-film transfer to thermally conductive substrate
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
DE102016117921A1 (de) 2016-09-22 2018-03-22 Infineon Technologies Ag Verfahren zum Spalten von Halbleiterbauelementen und Halbleiterbauelement
DE102017119568B4 (de) * 2017-08-25 2024-01-04 Infineon Technologies Ag Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
US10643860B2 (en) 2018-03-26 2020-05-05 Infineon Technologies Ag Methods of thinning and structuring semiconductor wafers by electrical discharge machining
US10679898B2 (en) * 2018-04-27 2020-06-09 Semiconductor Components Industries, Llc Semiconductor substrate die sawing singulation systems and methods
US10967450B2 (en) * 2018-05-04 2021-04-06 Infineon Technologies Ag Slicing SiC material by wire electrical discharge machining
DE102019111377A1 (de) * 2018-05-28 2019-11-28 Infineon Technologies Ag Verfahren zum Verarbeiten eines Siliziumkarbid-Wafers und ein Siliziumkarbid-Halbleiterbauelement
SE1950611A1 (en) 2019-05-23 2020-09-29 Ascatron Ab Crystal efficient SiC device wafer production
EP4044212B1 (en) * 2019-11-14 2024-02-14 Huawei Digital Power Technologies Co., Ltd. Semiconductor substrate, manufacturing method therefor, and semiconductor device
KR20220107174A (ko) * 2019-11-29 2022-08-02 소이텍 SiC 캐리어 기재 상에 단결정 SiC의 박층을 포함하는 복합 구조체를 제조하기 위한 방법
FR3103962B1 (fr) * 2019-11-29 2021-11-05 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin
FR3108775B1 (fr) * 2020-03-27 2022-02-18 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR3108774B1 (fr) * 2020-03-27 2022-02-18 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR3114911B1 (fr) * 2020-10-06 2024-02-09 Soitec Silicon On Insulator Procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche d’un alliage III-N à base de gallium
FR3114909B1 (fr) * 2020-10-06 2023-03-17 Soitec Silicon On Insulator Procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche d’un alliage III-N à base de gallium
DE102020134222A1 (de) * 2020-12-18 2022-06-23 mi2-factory GmbH Verfahren zur Herstellung eines vorbehandelten Verbundsubstrats und vorbehandeltes Verbundsubstrat
CA3210208A1 (en) * 2021-03-01 2022-09-09 Markus Leitgeb Compound semiconductor layered structure and process for preparing the same
DE102021118315A1 (de) * 2021-07-15 2023-01-19 mi2-factory GmbH Verfahren zur Herstellung eines elektronischen Halbleiterbauelements

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463978A (en) * 1993-01-25 1995-11-07 Ohio Aerospace Institute Compound semiconductor and controlled doping thereof
US20060185582A1 (en) * 2005-02-18 2006-08-24 Atwater Harry A Jr High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
US20090101918A1 (en) * 2006-05-18 2009-04-23 Masao Uchida Semiconductor element and method for manufacturing same
CN101521155A (zh) * 2008-02-29 2009-09-02 信越化学工业株式会社 制备具有单晶薄膜的基板的方法
US20120181550A1 (en) * 2011-01-17 2012-07-19 Denso Corporation Compound semiconductor substrate and manufacturing method of the same
US20130175539A1 (en) * 2012-01-11 2013-07-11 Samsung Electronics Co., Ltd. High electron mobility transistors and methods of manufacturing the same

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3520741A (en) * 1967-12-18 1970-07-14 Hughes Aircraft Co Method of simultaneous epitaxial growth and ion implantation
US4912063A (en) * 1987-10-26 1990-03-27 North Carolina State University Growth of beta-sic thin films and semiconductor devices fabricated thereon
US4912064A (en) * 1987-10-26 1990-03-27 North Carolina State University Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
US5243204A (en) * 1990-05-18 1993-09-07 Sharp Kabushiki Kaisha Silicon carbide light emitting diode and a method for the same
WO1992022922A2 (en) * 1991-06-12 1992-12-23 Case Western Reserve University Process for the controlled growth of single-crystal films of silicon carbide polytypes on silicon carbide wafers
EP0676814B1 (en) * 1994-04-06 2006-03-22 Denso Corporation Process of producing trench semiconductor device
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
US6057558A (en) * 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
US5969378A (en) * 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor
US5915194A (en) * 1997-07-03 1999-06-22 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon
US6228720B1 (en) * 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
US6326279B1 (en) * 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
US6403447B1 (en) * 1999-07-07 2002-06-11 Elantec Semiconductor, Inc. Reduced substrate capacitance high performance SOI process
TW452866B (en) * 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP3707726B2 (ja) * 2000-05-31 2005-10-19 Ｈｏｙａ株式会社 炭化珪素の製造方法、複合材料の製造方法
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2834123B1 (fr) * 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
SE525574C2 (sv) * 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
JP4509488B2 (ja) * 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
US7256104B2 (en) * 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
JP4238357B2 (ja) * 2003-08-19 2009-03-18 独立行政法人産業技術総合研究所 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置
EP1619276B1 (en) * 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
ATE420461T1 (de) * 2004-11-09 2009-01-15 Soitec Silicon On Insulator Verfahren zum herstellen von zusammengesetzten wafern
EP1681712A1 (en) * 2005-01-13 2006-07-19 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of producing substrates for optoelectronic applications
US7470972B2 (en) * 2005-03-11 2008-12-30 Intel Corporation Complementary metal oxide semiconductor integrated circuit using uniaxial compressive stress and biaxial compressive stress
US7749863B1 (en) 2005-05-12 2010-07-06 Hrl Laboratories, Llc Thermal management substrates
US7414268B2 (en) * 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7605055B2 (en) * 2005-06-02 2009-10-20 S.O.I.Tec Silicon On Insulator Technologies Wafer with diamond layer
DE102005046707B3 (de) * 2005-09-29 2007-05-03 Siced Electronics Development Gmbh & Co. Kg SiC-PN-Leistungsdiode
US20070277874A1 (en) * 2006-05-31 2007-12-06 David Francis Dawson-Elli Thin film photovoltaic structure
US20070298586A1 (en) * 2006-06-21 2007-12-27 Nissan Motor Co., Ltd. Method of manufacturing semiconductor device
DE102006033506B4 (de) * 2006-07-19 2008-07-03 Infineon Technologies Ag Schottkykontakt-Bauelement und seine Verwendung
US7811900B2 (en) * 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
DE102006050360B4 (de) 2006-10-25 2014-05-15 Infineon Technologies Austria Ag Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC
US8835987B2 (en) * 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP4971340B2 (ja) * 2007-03-29 2012-07-11 パナソニック株式会社 炭化珪素半導体素子の製造方法
US20100025695A1 (en) * 2007-04-20 2010-02-04 Canon Anelva Corporation Annealing method for semiconductor device with silicon carbide substrate and semiconductor device
US8278190B2 (en) * 2007-05-30 2012-10-02 Luminus Devices, Inc. Methods of forming light-emitting structures
TWI335674B (en) * 2007-07-11 2011-01-01 Univ Nat Taiwan Methos for forming an insulating layer over a silicon carbide substrate, silicon carbide transistors and methods for fabricating the same
JP5307381B2 (ja) 2007-11-12 2013-10-02 Ｈｏｙａ株式会社 半導体素子ならびに半導体素子製造法
JP5297219B2 (ja) * 2008-02-29 2013-09-25 信越化学工業株式会社 単結晶薄膜を有する基板の製造方法
JP4617364B2 (ja) * 2008-02-29 2011-01-26 キヤノンアネルバ株式会社 基板加熱装置及び処理方法
KR101470020B1 (ko) * 2008-03-18 2014-12-10 엘지이노텍 주식회사 샌드위치 구조의 웨이퍼 결합 및 포톤 빔을 이용한 단결정 반도체 박막 전이
US8221546B2 (en) * 2008-03-26 2012-07-17 Ss Sc Ip, Llc Epitaxial growth on low degree off-axis SiC substrates and semiconductor devices made thereby
JP5493343B2 (ja) * 2008-12-04 2014-05-14 信越半導体株式会社 貼り合わせウェーハの製造方法
US7967936B2 (en) * 2008-12-15 2011-06-28 Twin Creeks Technologies, Inc. Methods of transferring a lamina to a receiver element
WO2010104918A1 (en) * 2009-03-10 2010-09-16 Contour Semiconductor, Inc. Three-dimensional memory array comprising vertical switches having three terminals
DE112009004667B4 (de) * 2009-04-16 2015-05-28 Mitsubishi Electric Corp. Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
US8871109B2 (en) * 2009-04-28 2014-10-28 Gtat Corporation Method for preparing a donor surface for reuse
US8629509B2 (en) * 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8541787B2 (en) * 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
DE102009033302B4 (de) * 2009-07-15 2012-01-26 Infineon Technologies Ag Herstellungsverfahren für ein unipolares Halbleiter-Bauelement und Halbleitervorrichtung
JP5721351B2 (ja) * 2009-07-21 2015-05-20 ローム株式会社 半導体装置
US8580593B2 (en) * 2009-09-10 2013-11-12 Micron Technology, Inc. Epitaxial formation structures and associated methods of manufacturing solid state lighting devices
FR2953328B1 (fr) * 2009-12-01 2012-03-30 S O I Tec Silicon On Insulator Tech Heterostructure pour composants electroniques de puissance, composants optoelectroniques ou photovoltaiques
US8389977B2 (en) * 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
JP5598015B2 (ja) * 2010-02-23 2014-10-01 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
EP2560206A4 (en) * 2010-04-15 2016-04-13 Yoshitaka Sugawara SEMICONDUCTOR COMPONENT
US8822306B2 (en) * 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US8541769B2 (en) * 2010-11-09 2013-09-24 International Business Machines Corporation Formation of a graphene layer on a large substrate
JP2012124473A (ja) * 2010-11-15 2012-06-28 Ngk Insulators Ltd 複合基板及び複合基板の製造方法
US8436363B2 (en) * 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US8871573B2 (en) * 2011-04-18 2014-10-28 Infineon Technologies Austria Ag Method for forming a semiconductor device
US9142662B2 (en) * 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
JP2012253293A (ja) * 2011-06-07 2012-12-20 Sumitomo Electric Ind Ltd 半導体装置
JPWO2013031172A1 (ja) 2011-08-26 2015-03-23 国立大学法人 奈良先端科学技術大学院大学 ＳｉＣ半導体素子およびその製造方法
KR20130040496A (ko) * 2011-10-14 2013-04-24 삼성코닝정밀소재 주식회사 접합기판 및 이의 제조방법
JP5742712B2 (ja) * 2011-12-29 2015-07-01 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US20130175618A1 (en) * 2012-01-05 2013-07-11 International Business Machines Corporation Finfet device
US9059248B2 (en) * 2012-02-09 2015-06-16 International Business Machines Corporation Junction butting on SOI by raised epitaxial structure and method
EP2833409A4 (en) * 2012-03-30 2015-11-11 Hitachi Ltd SILICON CARBIDE FIELD EFFECT TRANSISTOR
JP2013235895A (ja) * 2012-05-07 2013-11-21 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US8785294B2 (en) * 2012-07-26 2014-07-22 Gtat Corporation Silicon carbide lamina
JP2014053393A (ja) * 2012-09-06 2014-03-20 Sumitomo Electric Ind Ltd ワイドギャップ半導体装置およびその製造方法
US8815693B2 (en) * 2013-01-23 2014-08-26 International Business Machines Corporation FinFET device formation
JP2014170891A (ja) * 2013-03-05 2014-09-18 Sumitomo Electric Ind Ltd 炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法
US9875935B2 (en) 2013-03-08 2018-01-23 Infineon Technologies Austria Ag Semiconductor device and method for producing the same
US8940614B2 (en) * 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
US9704718B2 (en) * 2013-03-22 2017-07-11 Infineon Technologies Austria Ag Method for manufacturing a silicon carbide device and a silicon carbide device
US9006054B2 (en) * 2013-06-13 2015-04-14 International Business Machines Corporation Lateral diode compatible with FinFET and method to fabricate same
US9761493B2 (en) * 2014-01-24 2017-09-12 Rutgers, The State University Of New Jersey Thin epitaxial silicon carbide wafer fabrication
JP6304878B2 (ja) * 2014-04-25 2018-04-04 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102014119465B3 (de) * 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
JP7009147B2 (ja) * 2017-09-29 2022-01-25 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法および炭化珪素半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463978A (en) * 1993-01-25 1995-11-07 Ohio Aerospace Institute Compound semiconductor and controlled doping thereof
US20060185582A1 (en) * 2005-02-18 2006-08-24 Atwater Harry A Jr High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
US20090101918A1 (en) * 2006-05-18 2009-04-23 Masao Uchida Semiconductor element and method for manufacturing same
CN101521155A (zh) * 2008-02-29 2009-09-02 信越化学工业株式会社 制备具有单晶薄膜的基板的方法
US20120181550A1 (en) * 2011-01-17 2012-07-19 Denso Corporation Compound semiconductor substrate and manufacturing method of the same
US20130175539A1 (en) * 2012-01-11 2013-07-11 Samsung Electronics Co., Ltd. High electron mobility transistors and methods of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449379A (zh) * 2015-08-07 2017-02-22 朗姆研究公司 用于直接键合硅与硅或碳化硅与碳化硅的方法
CN106449379B (zh) * 2015-08-07 2022-03-11 朗姆研究公司 用于直接键合硅与硅或碳化硅与碳化硅的方法
CN113178383A (zh) * 2021-03-10 2021-07-27 华为技术有限公司 一种碳化硅基板、碳化硅器件及其基板减薄方法
CN113078050A (zh) * 2021-03-30 2021-07-06 芜湖启迪半导体有限公司 一种C面SiC外延结构及外延沟槽的填充方法

Also Published As

Publication number Publication date
CN104051242B (zh) 2017-04-12
DE102014103518A1 (de) 2014-09-18
US11721547B2 (en) 2023-08-08
US20140264374A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
CN104051242A (zh) 用于制造电气碳化硅器件的碳化硅基板的方法
CN104851907B (zh) 具有背侧插入结构的半导体器件及其制造方法
CN101896997B (zh) 半导体基板、半导体基板的制造方法及电子器件
US10672875B2 (en) Silicon carbide semiconductor device and a method for forming a silicon carbide semiconductor device
TW201137942A (en) Method of forming integrated circuit structure
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP2007519262A5 (zh)
CN101828260A (zh) 在体半导体晶片中制造局域化绝缘体上半导体(soi)结构的方法
CN102449732A (zh) 制造碳化硅衬底的方法和碳化硅衬底
JP2009295728A (ja) 炭化珪素半導体基板およびその製造方法
CA2761245A1 (en) Semiconductor device
US20220157943A1 (en) Semiconductor substrate, semiconductor device, and manufacturing methods of the same
EP2551891B1 (en) Semiconductor device and method for producing same
CN107484431A (zh) 半导体基板的制造方法以及半导体基板
CN110663097B (zh) 半导体元件基板的制造方法
TWI476821B (zh) 半導體基板、半導體基板的製造方法、電子裝置及電子裝置的製造方法
CN104919594B (zh) 制造半导体器件的方法
JPWO2010131571A1 (ja) 半導体装置
JP5870672B2 (ja) 半導体装置
JPWO2011092893A1 (ja) 炭化珪素基板の製造方法
JP6125568B2 (ja) 半導体用の最適化層
JP2014022711A (ja) 化合物半導体
CN112614880A (zh) 一种金刚石复合衬底氮化镓器件的制备方法及其器件
JP7163575B2 (ja) 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
WO2017138499A1 (ja) 半導体素子の製造方法及び半導体基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant