JPWO2013031172A1 - ＳｉＣ半導体素子およびその製造方法 - Google Patents

ＳｉＣ半導体素子およびその製造方法 Download PDF

Info

Publication number
JPWO2013031172A1
JPWO2013031172A1 JP2013531072A JP2013531072A JPWO2013031172A1 JP WO2013031172 A1 JPWO2013031172 A1 JP WO2013031172A1 JP 2013531072 A JP2013531072 A JP 2013531072A JP 2013531072 A JP2013531072 A JP 2013531072A JP WO2013031172 A1 JPWO2013031172 A1 JP WO2013031172A1
Authority
JP
Japan
Prior art keywords
plane
trench
sic
sic semiconductor
angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013531072A
Other languages
English (en)
Inventor
智亮 畑山
智亮 畑山
英典 纐纈
英典 纐纈
義博 戸所
義博 戸所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nara Institute of Science and Technology NUC
Original Assignee
Nara Institute of Science and Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nara Institute of Science and Technology NUC filed Critical Nara Institute of Science and Technology NUC
Priority to JP2013531072A priority Critical patent/JPWO2013031172A1/ja
Publication of JPWO2013031172A1 publication Critical patent/JPWO2013031172A1/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

キャリア移動度の高い｛０３−３８｝面などの特異な結晶面をトレンチ側壁に簡便に形成する技術、ならびに、チャネル部分に相当するトレンチ側壁の殆どが｛０３−３８｝面などで形成されるＳｉＣ半導体素子を提供する。ＳｉＣの（０００１）面またはオフ角８?以下の（０００１）面のオフ面に形成されるトレンチ構造を備え、トレンチ構造にチャネル部分があり、チャネル部分の面積９０％以上が、｛０３−３８｝面または｛０３−３８｝面を＜１−１００＞方向に−８?〜８?の間の角度でオフさせた面である。具体的には、ＳｉＣの（０００１）面のトレンチに対して、熱処理（熱エッチング処理）を施すことにより、トレンチ側壁を｛０３−３８｝面に加工する。熱エッチング処理は、窒素ガスなどの不活性ガスもしくは水素ガスをキャリアガスとし、塩素雰囲気中で、８００℃以上でエッチングを行う。

Description

本発明は、ＭＯＳ型電界効果トランジスタなどのＳｉＣ半導体素子のトレンチ側壁に、チャネル移動度の高い特異な結晶面を選択的に形成できる技術に関する。
ＳｉＣ半導体とは炭素（Ｃ）とケイ素（Ｓｉ）の化合物であるＳｉＣ（Silicon carbide，炭化ケイ素）からなる半導体である。ＳｉＣ半導体の最大の特徴は、パワーエレクトロニクスに用いる半導体デバイス（パワーデバイス）の材料として適した物性値を有することである。例えば、市販されている単結晶の４Ｈ−ＳｉＣの場合、禁制帯幅が３．２６ｅＶでありＳｉ半導体に比べて３倍程度広く、絶縁破壊電界強度が２．８ＭＶ／ｃｍでありＳｉ半導体に比べて１０倍程度大きく、また熱伝導率が４．９Ｗ／ｃｍでありＳｉ半導体に比べて３倍程度速い。
また、ＳｉＣ半導体は、Ｓｉ半導体より、熱、放射線に安定であり、耐熱性，耐薬品性、耐放射線に優れているという特徴を備える。
このような特徴から、ＳｉＣ半導体で構成されるＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）やショットキーバリアダイオード（ＳＢＤ）は、パワーエレクトロニクスに用いられるパワーデバイスに好適に使用されており、また、ＳｉＣ半導体がＳｉ半導体に比べてエネルギー損失低減が可能なことから、省エネ対策にも重要視されている。
しかし、ＳｉＣのＭＯＳＦＥＴでは、ゲート絶縁膜（ゲート酸化膜）とＳｉＣの界面における欠陥が多くキャリア移動度が小さいことが、従来から問題とされていた。この問題に関しては、熱酸化法、ＣＶＤ法および界面窒化法などによるゲート絶縁膜の形成方法を工夫することにより界面欠陥を低減し、キャリア移動度を向上させることが研究されている。
一方、上記問題に関して、ＳｉＣの結晶面に着目し、キャリア移動度を向上させる技術がある。六方晶ＳｉＣにおいて、キャリア移動度が高い結晶面として知られている｛０３−３８｝面を、ゲート絶縁膜とＳｉＣの界面に用いることによりチャネル移動度を向上させることも一策である。
ここで、｛０３−３８｝面は、｛０００１｝面から＜１−１００＞方向に５４．７°傾斜した結晶面である（図１参照）。ＳｉＣの｛０３−３８｝面は、Ｓｉの｛１００｝面に相当し、界面準位密度が低く、高いキャリア移動度が期待されている。
しかしながら、従来、ＳｉＣの｛０３−３８｝面を用いた基板形成が困難という問題がある。｛０３−３８｝面はＳｉＣ単結晶の塊からしか切り出せず、｛０００１｝面の円形ウェハの単結晶の塊から切り出して｛０３−３８｝面のウェハを得ると、楕円形のウェハとなり得られる枚数が制限されてしまうという問題がある（図２参照）。
特に、トレンチ型ＭＯＳＦＥＴ等のような縦型素子構造で、トレンチ側壁に｛０３−３８｝面を形成することは非常に困難であった。
トレンチ側壁に｛０３−３８｝面を形成する技術としては、例えば、プラズマエッチングで｛１１−２０｝面を用いた基板上に、垂直にトレンチを形成してトレンチ側壁を｛０３−３８｝面に形成する技術が既に知られている（特許文献１）。特許文献１に開示された技術では、プラズマエッチングで｛１１−２０｝面を用いた基板上に、垂直にトレンチを形成してトレンチ側壁を｛０３−３８｝面に形成し（図３参照）、１５００℃以上の減圧反応炉内で、水素などを供給して基板表面を数ｎｍ〜０．１μｍ程度エッチングする。これにより、トレンチを形成させるプラズマエッチング後のダメージ層を除去する。
しかしながら、上記の特許文献１の技術では、基板として用いる｛１１−２０｝面自体が、市販されておらず入手困難であるという欠点がある。
一方、プラズマエッチングではなく、塩素と酸素の混合雰囲気中でドライエッチング処理することにより、半導体基板に形成されたトレンチの底面に凹凸形状のサブトレンチを意図的に形成する技術が知られている（特許文献２）。特許文献１の技術は、トレンチ底面に凹凸形状のサブトレンチを形成することにより（図４参照）、トレンチ内に均一なＣＶＤ酸化膜を形成し、素子間耐圧を向上させるものである。
特開２００６−３５１７４４号公報 特開２００８−２５８２６５号公報
上述の如く、従来は、ＳｉＣの｛０３−３８｝面や｛０３−３−８｝面を用いた基板形成が困難という問題があった。特に、トレンチ型ＭＯＳＦＥＴ等のような縦型素子構造で、ＳｉＣの基底面｛０００１｝面や｛０００−１｝面を電極として、｛０３−３８｝面や｛０３−３−８｝面をトレンチ側壁に形成し、｛０３−３８｝面や｛０３−３−８｝面をチェネル部分として用いるＭＯＳＦＥＴを作製することは困難であった。
上記状況に鑑みて、本発明は、ＳｉＣの基底面｛０００１｝面や｛０００−１｝面から、キャリア移動度の高い｛０３−３８｝面や｛０３−３−８｝面などの特異な結晶面をトレンチ側壁に簡便に形成する技術、ならびに、チャネル部分に相当するトレンチ側壁の殆どが｛０３−３８｝面や｛０３−３−８｝面などで形成されるＳｉＣ半導体素子を提供することを目的とする。
なお、結晶面および方向の表記は、結晶学上、数字に上付きのバーを付すが、本発明の明細書、要約書、特許請求の範囲における結晶面および方向の表記は、出願表記の制約上、数字の上にバーを付す代わりに、数字の前に−（マイナス符号）を付して表現する。
また、結晶内の方向を示す個別方位は［
］で、等価な方向すべてを示す集合方位は＜ ＞で、結晶面を示す個別面は（ ）で、等価な対称性を有する集合面は｛ ｝でそれぞれ表現する。なお、図面における結晶面および方向の表記は、結晶学上の数字の上にバーを付した本来の表記で行っている。
本発明者らは、熱エッチングにより得られるＳｉＣの結晶面の異方性を利用して、ＳｉＣのトレンチ側壁の結晶面を、キャリア移動度の高い特異な結晶面に簡便に加工することに成功し、本発明を完成した。以下、本発明について説明する。
なお、本明細書では溝（トレンチ、メサの両方）の側壁をトレンチ側壁と総称している。
本発明のＳｉＣ半導体素子は、六方晶，立方晶，菱面体晶のいずれかの結晶構造を成すＳｉＣの基底面から形成されたトレンチ側壁、或いは、基底面のオフ角８°以下のオフ面から形成されたトレンチ側壁であって、トレンチ側壁は面積５０％以上が基底面から５４〜５５°傾斜した面であり、トレンチ側壁の面をチャネル部分として用いたことを特徴とする。
例えば、ＳｉＣが六方晶の結晶構造を成す場合、基底面は（０００１）面であり、（０００１）面から形成されたトレンチ側壁、或いは、オフ角８°以下の（０００１）面のオフ角面から形成されたトレンチ側壁になる。
トレンチ側壁は、チャネル部分として用いられる。トレンチ側壁の面は、｛０３−３８｝面または｛０３−３８｝面を＜１−１００＞方向に−８°から８°の間の角度でオフさせた面である。
上述したように、｛０３−３８｝面は、界面準位密度が低く、高いキャリア移動度の特性を有することは以前から知られていた。しかし、実際のところ、｛０３−３８｝面を用いた基板形成は困難であり、またトレンチ側壁に｛０３−３８｝面を形成加工することも容易ではなかった。このような加工面の問題から、高いキャリア移動度の特性を有する特異な結晶面である｛０３−３８｝面を用いてトレンチ側壁を形成することは非常に困難であった。今回、後述する実施例で示すように、ＳｉＣの（０００１）Ｓｉ面に形成されるトレンチ構造を備え、チャネル部分に相当するトレンチ側壁の側壁部分の面積の５０％以上が｛０３−３８｝面により形成されたＳｉＣ半導体素子を実際に作製できた。後述する実施例において、走査電子顕微鏡像（ＳＥＭ）画像と共にその技術を詳細に開示する。
ここで、ＳｉＣの（０００１）面とは、ＳｉＣ結晶のいわゆるシリコン面（Ｓｉ面）を指す。また（０００１）面のオフ面とは、（０００１）面を基準に、所定の方向に例えば２°、４°、６°、８°などの傾斜角（オフ角）のある面をいう。傾斜角は０°より大きく８°以下であることが好ましい。所定の方向とは、例えば＜１１−２０＞方向などがある。所定の方向及び傾斜角は、製造する素子の特性に合わせ適宜選択することができる。本発明において、（０００１）面と（０００１）面のオフ面とは、トレンチ構造を形成するに当たり、同様に取り扱うことができる。
ここで、ＳｉＣの（０００１）面に形成されるトレンチ構造を備えるとは、ＳｉＣの（０００１）Ｓｉ面を基板とし、基板上にトレンチが形成されるという意味である。また、オフ角８°以下の（０００１）面のオフ面に形成されるトレンチ構造を備えるとは、ＳｉＣの（０００１）Ｓｉ面を基準に、オフ角が０°より大きく８°以下で、所定の方向に傾斜させた面を基板とし、基板上にトレンチが形成されるという意味である。
トレンチの形状について、特に制限はなく、基板に対してトレンチ側壁が垂直に形成されているもの、テーパー状に形成されているもの、トレンチ底部が平坦なものやサブトレンチが形成されているもの、トレンチの断面形状がＶ字状のものなどが含まれる。
本発明の半導体素子のチャネル部分は、トレンチ構造のトレンチ側壁部分の一部または全部に設けられる。トレンチ側壁の面積の５０％以上の部分が、｛０３−３８｝面または｛０３−３８｝面を＜１−１００＞方向に−８°から８°の間の角度でオフさせた面である。チャネル部分の殆どの面が所定の面であることで高いキャリア移動度の特性を有する半導体素子を得ることができる。
ここで、｛０３−３８｝面を＜１−１００＞方向に−８°から８°の間の角度でオフさせた面とは、｛０３−３８｝面と同等の特性を有する範囲の面を示すものである。
また、上記の（０００１）面またはオフ角８°以下の（０００１）面のオフ面上に形成されたトレンチ構造に対して熱処理を施すことにより、上記チャネル部分の面を形成することができる。
本発明では、後述する熱処理による加工方法で、チャネル部分に相当するトレンチ側壁の殆どに｛０３−３８｝面を形成することができるが、｛０３−３８｝面同士で異なる結晶面のトレンチ側壁が隣接する部分で凸形状の部分は、エッチングにより一部に｛０３−３８｝面とは異なる面が形成されてしまう。このため、｛０３−３８｝面に形成されるトレンチ側壁の割合は１００％とはいえず、チャネル部分の面積の少なくとも５０％以上の部分、或いは、９０％以上の部分が｛０３−３８｝面などであるとしている。
次に、ＳｉＣの（０００１）面のトレンチに対して、熱処理を施すことについて説明する。熱処理は、ハロゲン系ガスなどを用いた加熱処理であり、化学的な反応によるエッチング方法である。マスク材としてはシリコン酸化膜を用いる。真空プロセスを用いないため、簡便な装置でエッチングが可能である。
本発明者らは、この熱処理（以下、「熱エッチング処理」という。）を用いることで、再現性よく、安定的に、特異な結晶面｛０３−３８｝面をトレンチ側壁に形成できたのである。
ここで、熱エッチング処理は、窒素もしくは希ガスを含む不活性ガスもしくは水素ガスをキャリアガスとし、ハロゲン系ガス雰囲気中で、大気圧もしくは減圧下、所定温度でエッチングを行う。ハロゲン系ガスは、Ｆ2 、Ｃｌ2 、Ｂｒ2 、ＨＦ、ＣｌＦ3 、ＳｉＦ4 、ＢｒＦ3 、ＢｒＦ5 、ＷＦ6 、ＴｉＦ4 、ＢＦ3 、ＭｏＦ6 、ＨＣｌ、ＳｉＣｌ4 より選択される１種または２種以上のガスである。
好適には、窒素ガスなどの不活性ガスもしくは水素ガスをキャリアガスとし、塩素雰囲気中で、８００℃以上、より好ましくは９００〜１０００℃でエッチングを行う。塩素ガスに酸素ガスを混合させて、混合雰囲気にしても構わない。塩素ガスと酸素ガスの混合雰囲気の場合、酸素の混合比によりエッチング速度が変化する。塩素ガスと酸素ガスの混合比は、同等もしくは酸素ガスの混合比が大きくなるように調整してエッチングを行う方がよい。酸素ガスの比率が大きい方が、塩素とＳｉＣの反応で形成された炭素を、酸素ガスにより速やかに除去でき、エッチング速度を増加できるからである。
また、不活性ガスもしくは水素ガスをキャリアガスとし、フッ素雰囲気中で、４００℃以上でエッチングを行ってもよい。
また、熱エッチング処理は、処理剤として溶融塩を用いて行うものでも構わない。溶解塩とは、塩や酸化物のイオン結晶の固体を、高温に加熱して融解し、液体にしたものである。溶融塩としては、処理温度や危険面が比較的低いという理由からＫＯＨが好適に用いられる。一般的には、ＫＯＨを用いて行う熱エッチング処理では、ニッケルもしくはプラチナのるつぼの中にＫＯＨを入れて浸して処理するウェットエッチングが用いられる。
次に、上述の本発明のＳｉＣ半導体素子におけるトレンチ構造について説明する。
本発明のＳｉＣ半導体素子におけるトレンチ構造は、全ての内角が１２０°の逆六角錐台，逆正三角錐台，逆六角錐，逆正三角錐のいずれかであることが好ましい。三面または六面全てのトレンチ側壁を｛０３−３８｝面に容易に加工できる。トレンチ構造は、逆正六角錐台または逆正六角錐であることにより、複数のトレンチを備える場合、ハニカム構造が形成できる。
また、トレンチ構造は、内角が６０°と１２０°の平行四辺形もしくは菱形の逆四角錐台，逆四角錐のいずれかであることでもよい。四面全てのトレンチ側壁を｛０３−３８｝面に容易に加工できる。
なお、逆六角錐，逆四角錐，逆正三角錐のようにトレンチ底部が鋭角に窪む場合、セルピッチを小さくできるメリットがあるが、トレンチ底部に電界集中が起きるため、これを緩和するための措置（例えば、不純物濃度を変えた層を入れるなど)が必要となる。反対に、逆六角錐台，逆四角錐台，逆正三角錐台のようにトレンチ底部が平たんの場合は、トレンチ底部に電界集中が生じ難いことから電界集中の緩和措置は不要であるが、セルピッチが角錐に比べて大きくなる。
また、本発明のＳｉＣ半導体素子におけるトレンチ構造は、（０００１）面またはオフ角８°以下の（０００１）面のオフ面の水平方向に延びる形状であり、両側の側壁それぞれが｛０３−３８｝面から選択される少なくとも２種の異なる結晶面により構成され、隣接するトレンチ側壁の上縁の間のなす内角が６０°，１２０°，２４０°，３００°の何れかで連続して形成されたことが好ましい。殆ど全てのトレンチ側壁を｛０３−３８｝面に容易に加工できる。
次に、本発明の他のＳｉＣ半導体素子について説明する。
本発明の他のＳｉＣ半導体素子は、ＳｉＣが六方晶の結晶構造を成す場合であって、基底面は（０００−１）面であり、（０００−１）面から形成されたトレンチ側壁、或いは、オフ角８°以下の（０００１）面のオフ角面から形成されたトレンチ側壁をチャネル部分として用いたものである。トレンチ側壁の面は、｛０３−３−８｝面または｛０３−３−８｝面を＜１−１００＞方向に−８°から８°の間の角度でオフさせた面である。
｛０３−３−８｝面は、｛０３−３８｝面と同様、界面準位密度が低く、高いキャリア移動度の特性を有することは以前から知られていた。しかし、実際のところ、｛０３−３−８｝面を用いた基板形成は困難であり、またトレンチ側壁に｛０３−３−８｝面を形成加工することも容易ではなかった。このような加工面の問題から、高いキャリア移動度の特性を有する特異な結晶面である｛０３−３−８｝面を用いてトレンチ側壁を形成することは非常に困難であった。今回、後述する実施例で示すように、ＳｉＣの（０００−１）Ｃ面に形成されるトレンチ構造を備え、殆ど全てのトレンチ側壁が｛０３−３−８｝面により形成されたＳｉＣ半導体素子を実際に作製できた。後述する実施例において、ＳＥＭ画像と共にその技術を開示する。
なお、ＳｉＣの（０００−１）面から形成されるトレンチの説明や、トレンチ側壁部分の面積５０％以上、或いは、９０％以上がＳｉＣの｛０３−３−８｝面などにより形成されていることの説明、具体的な熱処理（熱エッチング処理）についての説明、好適なトレンチ構造についての説明は、上述の説明と重複するため省略する。
また、本発明のＳｉＣ半導体素子は、チャネル部分に相当するトレンチ側壁の殆どにキャリア移動度が高い結晶面を備えることから、トレンチ型ＭＯＳゲート構造のＭＯＳＦＥＴに好適に用いることができる。トレンチ側壁に設けたシリコン酸化膜をゲート絶縁膜として用いることで、ＭＯＳＦＥＴ等のチャネル移動度の向上が図れ、トランジスタのオン抵抗の低減を図ることができる。
次に、本発明のＳｉＣ半導体素子の製造方法ついて説明する。
本発明のＳｉＣ半導体素子の製造方法は、下記１）〜２）のステップを少なくとも備える。
１）六方晶，立方晶，菱面体晶のいずれかの結晶構造を成すＳｉＣの基底面、或いは、基底面のオフ角８°以下のオフ面から、予めトレンチ構造を形成するステップ
２）トレンチに対して熱処理を施して、チャネル部分を形成するトレンチ側壁を基底面から５４〜５５°傾斜した面に形成するステップ
例えば、ＳｉＣが六方晶であり、基底面が（０００１）面である場合、ＳｉＣの（０００１）面またはオフ角８°以下の（０００１）面のオフ面から、予めトレンチ構造を形成し、次いで、トレンチに対して熱処理を施して、チャネル部分を形成するトレンチ側壁を、｛０３−３８｝面または｛０３−３８｝面を＜１−１００＞方向に−８°〜８°のオフ角でオフさせた面に形成する。
上記１）のステップにおけるＳｉＣの基底面、或いは、基底面のオフ角８°以下のオフ面から、予めトレンチ構造を形成するとは、例えば、ＳｉＣの（０００１）面などを基板とし、酸化膜で基板にパターンを形成し、形成した酸化膜をマスクとしてエッチングを行い、基板上にトレンチを形成することである。また、プラズマエッチングを用いて基板上にトレンチを形成することでも構わない。
ＳｉＣの（０００１）面からトレンチ構造を形成するとは、ＳｉＣの（０００１）Ｓｉ面を基板とし、基板上にトレンチを形成するという意味である。また、オフ角８°以下の（０００１）面のオフ面からトレンチ構造を形成するとは、ＳｉＣの（０００１）Ｓｉ面を基準に、オフ角が０°以上８°以下で、所定の方向に傾斜させた面を基板とし、基板上にトレンチを形成するという意味である。トレンチの形状について、特に制限はなく、基板に対してトレンチ側壁が垂直に形成されているもの、テーパー状に形成されているもの、トレンチ底部が平坦なものやサブトレンチが形成されているもの、トレンチの断面形状がＶ字状のものなどが含まれる。
上記２）のステップにおける熱処理（以下、「熱エッチング処理」という。）は、窒素もしくは希ガスを含む不活性ガスもしくは水素ガスをキャリアガスとし、ハロゲン系ガス雰囲気中で、大気圧もしくは減圧下、所定温度でエッチングを行う。好適には、窒素ガスなどの不活性ガスもしくは水素ガスをキャリアガスとし、塩素雰囲気中で、８００℃以上、より好ましくは９００〜１０００℃でエッチングを行う。塩素ガスに酸素ガスを混合させて、混合雰囲気にしても構わない。また、不活性ガスもしくは水素ガスをキャリアガスとし、フッ素雰囲気中で、４００℃以上でエッチングを行ってもよい。また、熱エッチング処理は、処理剤として溶融塩を用いて行うものでも構わない。
また、本発明の他のＳｉＣ半導体素子の製造方法は、ＳｉＣの（０００−１）面またはオフ角８°以下の（０００−１）面のオフ面から、予めトレンチ構造を形成し、次いで、トレンチに対して熱処理を施して、チャネル部分を形成するトレンチ側壁を、｛０３−３−８｝面または｛０３−３−８｝面を＜１−１００＞方向に−８°〜８°のオフ角でオフさせた面に形成する。
熱処理（熱エッチング処理）についての説明、トレンチの形状についての説明は、上述の本発明のＳｉＣ半導体素子の製造方法の説明と重複するため省略する。
ＳｉＣ半導体の結晶構造は、六方晶系の結晶構造であればよく、例えば、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、１５Ｒ−ＳｉＣ（菱面体晶）などを用いることができる。
本発明によれば、ＳｉＣの基底面である｛０００１｝面や｛０００−１｝面から、キャリア移動度の高い｛０３−３８｝面や｛０３−３−８｝面などの特異な結晶面をトレンチ側壁に簡便に形成できる。また、チャネル部分に相当するトレンチ側壁の殆どが｛０３−３８｝面や｛０３−３−８｝面などで形成されるＳｉＣ半導体素子を用いてパワーＭＯＳＦＥＴを作製すれば、オン抵抗の低減につながり、パワーデバイスの消費電力低減が期待できる。
また、本発明による｛０３−３８｝面や｛０３−３−８｝面などの特異な結晶面に対して、公知の技術を組み合わせて、絶縁膜とＳｉＣの界面欠陥を更に低減することにより、更なるデバイス特性の改善を図ることができる。
ＳｉＣの｛０３−３８｝結晶面の説明図 ｛０００１｝面の円形ウェハの単結晶の塊から切り出して｛０３−３８｝面のウェハを得る様子の説明図 ｛１１−２０｝面の基板上に、垂直にトレンチを形成してトレンチ側壁を｛０３−３８｝面に形成する場合の説明図 トレンチ底面に凹凸形状を形成する場合の説明図 実施例１の熱エッチングによる形状変化を示すＳＥＭ像（１） 実施例１の熱エッチングによる形状変化を示すＳＥＭ像（２） 実施例２の熱エッチングによる形状変化を示すＳＥＭ像（１） 実施例２の熱エッチングによる形状変化を示すＳＥＭ像（２） 実施例２の熱エッチングによる形状変化の説明図 実施例３のトレンチ形状の模式図 実施例３の熱エッチング後のトレンチ形状のＳＥＭ像（１） 実施例３の熱エッチング後のトレンチ形状のＳＥＭ像（２） 実施例４で用いるマスク形状パターン 実施例４の熱エッチング後のトレンチ形状のＳＥＭ像（１） 実施例４の熱エッチング後のトレンチ形状のＳＥＭ像（２） 実施例４の熱エッチング後のトレンチ形状のＳＥＭ像（３） 実施例４の熱エッチング後のトレンチ形状のＳＥＭ像（４） 実施例４の熱エッチング後のトレンチ形状のＳＥＭ像（５） 実施例４の熱エッチング後のトレンチ形状のＳＥＭ像（６） 実施例４の熱エッチング後のトレンチ形状のＳＥＭ像（７） 実施例４の熱エッチング後のトレンチ形状のＳＥＭ像（８） 実施例４の熱エッチング後のトレンチ形状のＳＥＭ像（９） 実施例４の熱エッチング後のトレンチ形状のＳＥＭ像（１０） 実施例５のマスク部分と熱エッチング部分の説明図 実施例５の熱エッチング後のトレンチ形状のＳＥＭ像（１） 実施例５の熱エッチング後のトレンチ形状のＳＥＭ像（２） 実施例６で用いるマスク形状パターン 実施例６のマスク部分と熱エッチング部分の説明図（１） 実施例６の熱エッチング後のトレンチ形状のＳＥＭ像（１） 実施例６の熱エッチング後のトレンチ形状のＳＥＭ像（２） 実施例６のマスク部分と熱エッチング部分の説明図（２） 実施例６の熱エッチング後のトレンチ形状のＳＥＭ像（３） 実施例６のマスク部分と熱エッチング部分の説明図（３） 実施例６の熱エッチング後のトレンチ形状のＳＥＭ像（４） 実施例６のマスク部分と熱エッチング部分の説明図（４） 実施例６の熱エッチング後のトレンチ形状のＳＥＭ像（５） 実施例６のマスク部分と熱エッチング部分の説明図（５） 実施例６の熱エッチング後のトレンチ形状のＳＥＭ像（６） ＭＯＳＦＥＴデバイスを作製する場合のゲート・ソース電極の配置図（１） ＭＯＳＦＥＴデバイスを作製する場合のゲート・ソース電極の配置図（２） ＭＯＳＦＥＴデバイスを作製する場合のゲート・ソース電極の配置図（３） ＭＯＳＦＥＴデバイスの説明図 実施例８の熱エッチング後のトレンチ形状のＳＥＭ像 実施例９の熱エッチング後のトレンチ形状のＳＥＭ像
以下、本発明の実施形態について、図面を参照しながら詳細に説明していく。なお、本発明の範囲は、以下の実施例や図示例に限定されるものではなく、幾多の変更及び変形が可能である。
実施例１では、４Ｈ−ＳｉＣの（０００１）面にプラズマエッチングにより予めトレンチを形成し、その後、ハロゲン系ガス雰囲気で熱エッチング処理した結果、トレンチ側壁に｛０３−３８｝面が得られる様子を具体的に説明する。
実施例１の試料としては、４Ｈ−ＳｉＣ面の４°オフを用いた。これは（０００１）面から＜１１−２０＞方向へ４°オフした基板である。熱エッチングのマスクとなる酸化膜を製膜し、その上にフォトリソグラフとリフトオフでプラズマエッチング (Inductive Coupled Plasma- Reactive Ion Etching) 用のＡｌマスクパターン(約０．１μｍ厚)を形成した。Ａｌパターンを元に酸化膜及びＳｉＣをプラズマエッチングして、４Ｈ−ＳｉＣの（０００１）面にトレンチを形成した。この方法でトレンチを形成するとトレンチ底部の周辺部にはサブトレンチが形成されやすいことが知られている。その後、Ａｌパターンを硫酸で除去し、酸化膜をマスクにＳｉＣを熱エッチングした。熱エッチングは窒素ガスをキャリアガスにし、９００℃の塩素ガス雰囲気中、大気圧下で行った。
熱エッチングによる形状変化の観察は、試料の基板を劈開して、走査電子顕微鏡(ＳＥＭ:Scanning Electron Microscopy)像の観察と熱エッチングを交互に行い実施した。
図５に[１１−２０]方向から観察したＳＥＭ像を示す。図５（１）は、プラズマエッチングでトレンチを形成後のＳＥＭ像を示している。また図５（２），（３）は、それぞれ１０００℃の塩素ガス雰囲気中で３０分間，６０分間の熱エッチング後のトレンチ形状のＳＥＭ像を示している。
図５（１）から、トレンチ側壁へのエッチングについては、＜１−１００＞方向に関しては殆ど確認できない。
図５（ｃ）と（ｄ）から、さらに、熱エッチングを継続してトレンチの形状変化を観察すると、トレンチ側壁からトレンチ底部にかけての部分に、特異な結晶面が現れていることが確認できる。この特異な結晶面が｛０３−３８｝面である。
図６は、トレンチの側壁の様子が把握し易いように、斜めから撮像したＳＥＭ像である。図６（１）のように、柵状に配置されたトレンチを、１０００℃の塩素ガス雰囲気中で３０分間、熱エッチングした後のトレンチ形状のＳＥＭ像が図６（２）であり、更に３０分間、合計で６０分間の熱エッチング後のトレンチ形状のＳＥＭ像が図６（３）である。
図６（２），（３）から、（０００１）Ｓｉ面とトレンチの境界部である上縁部分に｛０３−３８｝面が形成されていき、熱エッチング時間の経過と共に、その範囲が増大していることがわかる。
以上から、熱エッチング処理時間を用いて、トレンチ側壁の形状が制御できることがわかる。また、熱エッチング処理時間を更に長くすることで、トレンチ側壁を全てにわたり、特異な結晶面である｛０３−３８｝面に形成できることがわかる。
実施例２では、４Ｈ−ＳｉＣの（０００−１）面にプラズマエッチングにより予めトレンチを形成し、その後、ハロゲン系ガス雰囲気で熱エッチング処理した結果、トレンチ側壁に｛０３−３−８｝面が得られる様子を具体的に説明する。
実施例２の試料としては、４Ｈ−ＳｉＣの（０００−１）面の４°オフを用いた。これは（０００１）面から＜１１−２０＞方向へ４°オフした基板である。熱エッチングのマスクとなる酸化膜を製膜し、その上にフォトリソグラフとリフトオフでプラズマエッチング用のＡｌマスクパターン(約０．１μｍ厚)を形成した。Ａｌパターンを元に酸化膜及びＳｉＣをプラズマエッチングして、４Ｈ−ＳｉＣの（０００−１）面にトレンチを形成した。その後、Ａｌパターンを硫酸で除去し、酸化膜をマスクにＳｉＣを熱エッチングした。熱エッチングは窒素ガスをキャリアガスにし、９００℃の塩素ガス雰囲気中、大気圧下で行った。
熱エッチングによる形状変化の観察は、試料の基板を劈開して、ＳＥＭ像の観察と熱エッチングを交互に行い実施した。
図７に[１１−２０]方向から観察したＳＥＭ像を示す。図７（１）は、プラズマエッチングでトレンチを形成後のＳＥＭ像を示している。また図７（２）〜（ｄ）は、それぞれ９００℃の塩素ガス雰囲気中、大気圧下で１５分間，３０分間，７５分間の熱エッチング後のトレンチ形状のＳＥＭ像を示している。
図７（１）から、熱エッチング前は、トレンチ深さが５．８μｍ、サブトレンチ長が０．６７μｍであったのに対して、図７（２）から、熱エッチング後は、トレンチ深さ６．５μｍ、サブトレンチ長０．１３μｍとなり、サブトレンチ長が減少したことが確認できる。
図７（１）から、トレンチ側壁へのエッチングについては、＜１１−２０＞方向、＜１−１００＞方向それぞれ殆ど確認できない。
図７（３），（４）から、さらに、熱エッチングを継続してトレンチの形状変化を観察すると、トレンチ側壁からトレンチ底部にかけての部分に、特異な結晶面が現れていることが確認できる。この特異な結晶面が｛０３−３−８｝面である。
以上から、熱エッチング処理時間を用いて、トレンチ側壁の形状が制御できることがわかる。熱エッチング処理時間を更に長くすることで、トレンチ側壁を全てにわたり、特異な結晶面である｛０３−３−８｝面に形成できる。
図８（１）に、９００℃の塩素ガス雰囲気中で７５分間さらした後、さらに１０００℃の塩素ガスと酸素ガスの混合ガス雰囲気中で１５分間の熱エッチング後のトレンチ形状のＳＥＭ像を示している。また、図８（２）に、（０００−１）Ｃ面のトレンチ形状のノマルスキー像（Ｃ面の上から撮像）を示している。また、図９は、図８（１），（２）から導き出せるトレンチの外観構造を模式的に示したものである。
図８（２）のノマルスキー像から、トレンチの長さや形に関係なく、マスク形状に従ってＳｉＣがエッチングされ、トレンチ側壁に｛０３−３−８｝面が形成されることがわかる。ここで、塩素ガスと酸素ガスの混合ガス雰囲気にしたのは、熱エッチング速度を速めるためである。なお、塩素ガス雰囲気中で長時間処理しても構わない。図７（４）と図８（１）から、熱エッチングを更に進めることで、トレンチ側壁を全てにわたり、特異な結晶面である｛０３−３−８｝面に形成できることがわかる。
実施例３では、図１０に示すような逆正六角錐台のトレンチ形状で、６つの面全てに｛０３−３８｝面を形成できることを説明する。６つの面全てに、キャリア移動度に優れた等価な｛０３−３８｝面を形成することにより、電流密度が大幅に向上できる。
実施例３の試料としては、４Ｈ−ＳｉＣの（０００１）面の４°オフを用いた。これは（０００１）面から＜１１−２０＞方向へ４°オフした基板である。４Ｈ−ＳｉＣの（０００１）面にプラズマエッチングにより予め正六角柱状の複数のトレンチをハニカム状に形成し、その後、１０００℃の塩素ガスと酸素ガスの混合雰囲気中、大気圧下で６０分間、熱エッチング処理した。その結果、トレンチ側壁に｛０３−３８｝面が得られた。以下、トレンチ側壁に｛０３−３８｝面が得られた様子を具体的に説明する。
図１１（１）に、実施例３で用いたマスク形状の模式図を示す。なお、実施例３の逆正六角錐台と同様に、図１１（２）〜（４）で示すような逆正三角錐台、逆正六角錐、逆四角錐台、逆四角錐のトレンチが作製可能である。
図１２および図１３は、熱エッチング後のトレンチ形状のＳＥＭ像を示している。
マスクされた部分（図１２参照）は、（０００１）面の基板表面が現れている。また、トレンチの底部に見られる凹凸はプラズマエッチングによる荒れであり、熱エッチング処理により生じたものではない。
図１２と図１３は、マスク形状が同じものであるが、それぞれ正六角形の大きさが異なるものである。なお、トレンチの深さは、約６μｍである。
実施例４では、隣接するトレンチ側壁の上縁の間のなす内角が６０°，１２０°，２４０°，３００°の何れかで連続して形成されたトレンチ側壁に、｛０３−３８｝面を形成できることを説明する。
実施例４の試料としては、４Ｈ−ＳｉＣの（０００１）面の４°オフを用いた。これは（０００１）面から＜１１−２０＞方向へ４°オフした基板である。４Ｈ−ＳｉＣの（０００１）面にプラズマエッチングにより、隣接するトレンチ側壁の上縁の間のなす内角が６０°，１２０°，２４０°，３００°の何れかで連続して形成された複数のトレンチを予め形成し、その後、１０００℃の塩素ガス雰囲気中、大気圧下で６０分間、熱エッチング処理した。その結果、トレンチ側壁に｛０３−３８｝面が得られた。以下、トレンチ側壁に｛０３−３８｝面が得られた様子を具体的に説明する。
図１４（Ａ）〜（Ｆ）に、実施例４で用いたマスク形状の模式図を示す。４Ｈ−ＳｉＣの（０００１）面の４°オフの基板上に、プラズマエッチングを用いて、図１４に示すマスク形状のいずれかのポジパターンおよびネガパターンのトレンチを予め形成する。図１４（Ａ）〜（Ｆ）に示すような線で囲まれた領域が残るように領域以外の部分をエッチングしてパターン形成するとポジパターンとなる。反対に、図１４（Ａ）〜（Ｆ）に示すような線で囲まれた領域部分をエッチングしてパターン形成するとネガパターンとなる。パターンは、それぞれの辺が＜１−１００＞に沿うように形成している。
図１５〜図２３に、様々なマスクパターンにおける熱エッチング後のトレンチ形状のＳＥＭ像を示す。
図１５（１）（２）は、図１４（Ａ）の線で囲まれた領域が残るようにプラズマエッチングでパターンを形成し(ポジパターンを形成)、その後、熱エッチング処理したものである。図１５（１）は、図１５（２）の拡大図である。図１５（１）に観察されるトレンチ側壁は、殆ど｛０３−３８｝面に形成されていることが解る。
図１６（１）〜（３）は、図１４（Ａ）の線で囲まれた領域をプラズマエッチングでパターンを形成し(ネガパターンを形成)、その後、熱エッチング処理したものである。図１６（１）（２）は、図１６（３）の拡大図であり、それぞれ撮像角度が異なるものである。図１６（１）（２）に観察されるように、チャネル部分に相当するトレンチ側壁の殆どが｛０３−３８｝面になっている。しかし、｛０３−３８｝面同士で異なる結晶面のトレンチ側壁が隣接する部分で凸形状の部分は、エッチングにより一部に｛０３−３８｝面とは異なる面が形成されていることが確認できる。
図１７（１）は、図１４（Ｂ）の線で囲まれた領域が残るようにプラズマエッチングでパターンを形成し(ポジパターンを形成)、その後、熱エッチング処理したものである。また、図１７（２）は、図１４（Ｂ）の線で囲まれた領域をプラズマエッチングでパターンを形成し(ネガパターンを形成)、その後、熱エッチング処理したものである。図１８（１）（２）は、図１７（２）の撮像角度が異なるものである。
図１９（１）（２）は、図１４（Ｃ）の線で囲まれた領域が残るようにプラズマエッチングでパターンを形成し(ポジパターンを形成)、その後、熱エッチング処理したものである。図１９（１）は、図１９（２）の拡大図である。図１９（１）に観察されるように、チャネル部分に相当するトレンチ側壁の殆どが｛０３−３８｝面に形成されていることが解る。
図２０（１）（２）は、図１４（Ｄ）の線で囲まれた領域をプラズマエッチングでパターンを形成し(ネガパターンを形成)、その後、熱エッチング処理したものである。図２０（１）は、図２０（２）の拡大図である。図２０（１）に観察されるように、トレンチ側壁の殆どが｛０３−３８｝面に形成されていることが解る。
図２１（１）（２）は、図１４（Ｅ）の線で囲まれた領域が残るようにプラズマエッチングでパターンを形成し(ポジパターンを形成)、その後、熱エッチング処理したものである。図２１（１）は、図２１（２）の拡大図である。図２１（１）に観察されるように、トレンチ側壁の殆どが｛０３−３８｝面に形成されていることが解る。
図２２（１）（２）は、図１４（Ｆ）の線で囲まれた領域が残るようにプラズマエッチングでパターンを形成し(ポジパターンを形成)、その後、熱エッチング処理したものである。線で囲まれた領域は、それぞれの辺が＜１−１００＞に沿うようにパターニングした。図２２（１）は、図２２（２）の拡大図である。図２２（１）に観察されるように、トレンチ側壁の殆どが｛０３−３８｝面に形成されていることが解る。
図２３（１）〜（３）は、図１４（Ｆ）の線で囲まれた領域が残るようにプラズマエッチングでパターンを形成し(ポジパターンを形成)、その後、熱エッチング処理したもので、図２２（１）（２）のパターンを小さくしたものである。線で囲まれた領域は、それぞれの辺が＜１−１００＞に沿うようにパターニングした。図２３（１）（２）は、図２３（３）の拡大図であり、それぞれ撮像角度が異なるものである。図２３（１）（２）に観察されるように、トレンチ側壁の殆どが｛０３−３８｝面に形成されていることが解る。
以上説明したように、熱エッチング処理を行うことにより、トレンチ側壁の殆どに｛０３−３８｝面を形成できることが解る。トレンチ側壁の結晶面に、キャリア移動度に優れた等価な｛０３−３８｝面を形成することにより、電流密度が大幅に向上できることになり、本発明によりＳｉＣ半導体素子性能の向上が期待できる。
実施例５では、図１０に示すような逆正六角錐台のトレンチ形状で、６つの面全てに｛０３−３−８｝面を形成できることを説明する。６つの面全てに、キャリア移動度に優れた等価な｛０３−３−８｝面を形成することにより、電流密度が大幅に向上できる。
実施例５の試料としては、４Ｈ−ＳｉＣの（０００−１）面の４°オフを用いた。これは（０００−１）面から＜１１−２０＞方向へ４°オフした基板である。４Ｈ−ＳｉＣの（０００−１）面にプラズマエッチングにより予め正六角柱状の複数のトレンチをハニカム状に形成し、その後、１０００℃の塩素と酸素の混合ガス雰囲気中、大気圧下で６０分間、熱エッチング処理した。その結果、トレンチ側壁に｛０３−３−８｝面が得られた。実施例５で用いたマスク形状は、実施例３と同様、図１１（１）の模式図に示したものである。
図２４に示すように、多数の六角形をハニカム状に配置し、六角形の周囲を酸化膜でマスクし、六角形のハニカム状の多数のトレンチを形成する。六角形の内部が熱エッチング処理する部分である。
図２５および図２６は、熱エッチング後のトレンチ形状のＳＥＭ像を示している。酸化膜を用いてマスクされた部分は、（０００−１）面の基板表面が現れている。また、トレンチの底部に見られる凹凸はプラズマエッチングによる荒れであり、熱エッチング処理により生じたものではない。
図２５と図２６は、マスク形状が同じものであるが、それぞれ正六角形の大きさが異なるものである。なお、トレンチの深さは、約３２μｍである。
実施例６では、隣接するトレンチ側壁の上縁の間のなす内角が６０°，１２０°，２４０°，３００°の何れかで連続して形成されたトレンチ側壁に、｛０３−３−８｝面を形成できることを説明する。
実施例６の試料としては、４Ｈ−ＳｉＣの（０００−１）面の４°オフを用いた。これは（０００−１）面から＜１１−２０＞方向へ４°オフした基板である。４Ｈ−ＳｉＣの（０００−１）面にプラズマエッチングにより、隣接するトレンチ側壁の上縁の間のなす内角が６０°，１２０°，２４０°，３００°の何れかで連続して形成された複数のトレンチを予め形成し、その後、１０００℃の塩素ガスと酸素ガスの混合雰囲気中、大気圧下で２０分間、熱エッチング処理した。その結果、トレンチ側壁に｛０３−３−８｝面が得られた。以下、トレンチ側壁に｛０３−３−８｝面が得られた様子を具体的に説明する。
図２７（Ａ）〜（Ｅ）に、実施例６で用いたマスク形状の模式図を示す。４Ｈ−ＳｉＣの（０００−１）面の４°オフの基板上に、プラズマエッチングを用いて、図２７に示すマスク形状のいずれかのパターンのトレンチを予め形成する。図２７（Ａ）〜（Ｅ）に示すような線で囲まれた領域が残るように領域以外の部分をエッチングしてパターン形成するとポジパターンとなる。反対に、図２７（Ａ）〜（Ｅ）に示すような線で囲まれた領域部分をエッチングしてパターン形成するとネガパターンとなる。パターンは、それぞれの辺が＜１−１００＞と平行になるように形成している。
図２８〜図３８に、様々なマスクパターンにおける熱エッチング後のトレンチ形状のＳＥＭ像を示す。
図２８に示すように、図２７（Ａ）の線で囲まれた領域をプラズマエッチングでパターンを形成し(ネガパターンを形成)、その後、熱エッチング処理を行う。図２９および図３０は、熱エッチング後のトレンチ形状のＳＥＭ像を示している。酸化膜を用いてマスクされた部分は、（０００−１）面の基板表面が現れている。また、図２９（１）のトレンチの底部に見られる凹凸はプラズマエッチングによる荒れであり、熱エッチング処理により生じたものではない。図２９と図３０は、マスク形状が同じものであるが、それぞれパターンの大きさが異なるものである。また、図２９（１）と図３０（１）は、それぞれ図２９（２）、図３０（２）を１０倍に拡大した拡大図である。図２９（１）や図３０（１）のＳＥＭ像のスケールから、基板表面が残った部分の幅は約８μｍである。図２９（１）や図３０（１）に観察されるトレンチ側壁は、殆ど｛０３−３−８｝面に形成されていることが解る。
図３１に示すように、図２７（Ｂ）の線で囲まれた領域をプラズマエッチングでパターンを形成し(ネガパターンを形成)、その後、熱エッチング処理を行う。図３２は、熱エッチング後のトレンチ形状のＳＥＭ像を示している。酸化膜を用いてマスクされた部分は、（０００−１）面の基板表面が現れている。図３２（１）は、図３２（２）を１０倍に拡大した拡大図である。図３２（１）のＳＥＭ像のスケールから、基板表面が残った部分の幅は約８μｍである。図３２（１）に観察されるトレンチ側壁は、殆ど｛０３−３−８｝面に形成されていることが解る。
図３３に示すように、図２７（Ｃ）の線で囲まれた領域をプラズマエッチングでパターンを形成し(ネガパターンを形成)、その後、熱エッチング処理を行う。図３４は、熱エッチング後のトレンチ形状のＳＥＭ像を示している。酸化膜を用いてマスクされた部分は、（０００−１）面の基板表面が現れている。図３４（１）は、図３４（２）を１０倍に拡大した拡大図である。図３４（１）のＳＥＭ像のスケールから、基板表面が残った部分の幅は約３〜５μｍである。図３４（１）に観察されるトレンチ側壁は、殆ど｛０３−３−８｝面に形成されていることが解る。
図３５に示すように、図２７（Ｄ）の線で囲まれた領域をプラズマエッチングでパターンを形成し(ネガパターンを形成)、その後、熱エッチング処理を行う。図３６は、熱エッチング後のトレンチ形状のＳＥＭ像を示している。酸化膜を用いてマスクされた部分は、（０００−１）面の基板表面が現れている。図３６（１）は、図３６（２）を５倍に拡大した拡大図である。図３６（１）のＳＥＭ像のスケールから、基板表面が残った部分の幅は約１〜３μｍである。図３６（１）から解るように、コーナー部分のトレンチ側壁は、｛０３−３−８｝面になっていることが解る。
図３７に示すように、図２７（Ｅ）の線で囲まれた領域をプラズマエッチングでパターンを形成し(ネガパターンを形成)、その後、熱エッチング処理を行う。図３８は、熱エッチング後のトレンチ形状のＳＥＭ像を示している。酸化膜を用いてマスクされた部分は、（０００−１）面の基板表面が現れている。図３８（１）は、図３８（２）を５倍に拡大した拡大図である。図３８（１）のＳＥＭ像のスケールから、基板表面が残った部分の幅は約５〜１０μｍである。図３８（１）から解るように、コーナー部分のトレンチ側壁は、｛０３−３−８｝面に形成されていることが解る。
以上説明したように、熱エッチング処理を行うことにより、トレンチ側壁の殆どに｛０３−３−８｝面を形成できることが解る。トレンチ側壁の結晶面に、キャリア移動度に優れた等価な｛０３−３−８｝面を形成することにより、電流密度が大幅に向上できることになり、本発明によりＳｉＣ半導体素子性能の向上が期待できる。
上述の実施例から、ＳｉＣの（０００１）面あるいは（０００−１）面の基板上に予めトレンチを形成し、その後、熱エッチング処理することにより、トレンチ側壁に｛０３−３８｝面あるいは｛０３−３−８｝が得られることが解る。
また、トレンチ構造としては、多数の六角錐のハニカム状のものや、溝状のものや、隣接するトレンチ側壁の特定の角度で折れ曲がりギザギザ状に連なる形状のものなど挙げられる。
図３９〜４１には、ＳｉＣの（０００１）面あるいは（０００−１）面の基板上にＭＯＳＦＥＴデバイスを作製する場合のゲート・ソース電極の配置の概念図を示したものである。
図３９〜４１は基板上部から見た図であり、それぞれの図において左側はソース電極、右側はゲート電極を示している。ソース電極とゲート電極が櫛歯状に交互にかみ合うような配置になっている。斜線部分１０はゲート酸化膜である。トレンチ部分はそれぞれの図中に示しており、図３９と図４０では破線で囲まれた部分であり、図４１ではドットパターン領域部分である。ゲート電極はゲート酸化膜の上に積層して形成されていることから、それぞれの図中では“ゲート＋ゲート酸化膜”と表記している。
図３９は、トレンチ構造が長方形の溝状のものである。この場合、図を正面にながめて横方向のトレンチ側壁に、｛０３−３８｝面あるいは｛０３−３−８｝が形成されることになる。
図４０，４１は、トレンチ構造が隣接するトレンチ側壁の特定の角度で折れ曲がりギザギザ状に連なる形状のものである。図４０の場合、隣接するトレンチ側壁の上縁の間のなす内角が１２０°または２４０°で連続して形成されているものであり、殆どのトレンチ側壁に、｛０３−３８｝面あるいは｛０３−３−８｝が形成されることになる。また、図４１の場合、隣接するトレンチ側壁の上縁の間のなす内角が６０°または３００°で連続して形成されているものであり、こちらの場合も殆どのトレンチ側壁に、｛０３−３８｝面あるいは｛０３−３−８｝が形成されることになる。なお、図４１では、トレンチの左端部では１２０°で折れ曲がっている。
図４０、図４１のゲートパターン形状を形成することにより、図３９に示す長方形のゲートパターン形状に比べて、ゲート側壁チャネル部の面積を大きくすることができ、より大きな電流を扱うことが可能となる。
また、図４２は、ＭＯＳＦＥＴの構造についての説明図（基板を横から見た断面図）である。
図４２（１）は一般的なＭＯＳＦＥＴの構成図であり、（２）はトレンチ型ＭＯＳＦＥＴの構成図であり、（３），（４）はトレンチ側壁をＶ字状に傾斜させたＭＯＳＦＥＴの構成図である。図４２において、電流の流れる部分を矢印で示している。図４２（３），（４）に示すトレンチ型ＭＯＳＦＥＴのトレンチ側壁に｛０３−３８｝面や｛０３−３−８｝面を形成したものは、一般的なＭＯＳＦＥＴやトレンチ型ＭＯＳＦＥＴに比べて、チャネル移動度が１〜２桁大きくなり、ＭＯＳＦＥＴ素子性能が向上する。
ここで、ＭＯＳＦＥＴの作製方法について、簡単に説明する。
（１）４Ｈ−ＳｉＣの単結晶基板上に、エピもしくはイオン注入により、ｎ−およびｐ層を形成する。
（２）その後、イオン注入により局所的にｎ＋層を形成する。
（３−１）Ｓｉ面の場合、チャネルを形成する領域にプラズマエッチングでトレンチを形成し、その後、熱エッチング処理により｛０３−３８｝面を形成する。
（３−２）Ｃ面の場合、表面を酸化膜で覆いチャネルを形成する領域にプラズマエッチングでトレンチを形成し、もしくは酸化膜をパターニングし、その後、熱エッチング処理により｛０３−３−８｝面を形成する。
（４）その後、ゲート酸化膜を形成し、ゲート、ソース、ドレイン領域に電極を形成する。
このように、本発明によれば、Ｖ−ｓｈａｐｅ ＭＯＳＦＥＴの傾斜面や、トレンチ型ＭＯＳＦＥＴのトレンチ側壁に、容易に｛０３−３８｝面あるいは｛０３−３−８｝面を形成できることから、ゲートチャネルの移動度（チャネル移動度）を高め、ＭＯＳＦＥＴデバイスの素子性能の向上が期待できる。
上述の実施例では、４Ｈ−ＳｉＣの基底面（０００１）面或いは（０００−１）面からトレンチを形成し、特異な面のトレンチ側壁が得られることについて説明した。
本実施例８では、六方晶結晶構造の６Ｈ−ＳｉＣの基底面である（０００−１） 面からトレンチを形成し、約５５度 傾斜したトレンチ側壁(６面)が得られた結果を示す。
図４３は、六方晶結晶構造の６Ｈ−ＳｉＣの基底面に対する熱エッチング前後のＳＥＭ像を示している。
図４３（１）は、熱エッチング前の様子であり、六方晶結晶構造の６Ｈ−ＳｉＣの基底面である（０００−１）面の表面に酸化膜（ＳｉＯ２）マスクを形成した様子を示している。図中のＡの部分が、酸化膜（ＳｉＯ２）マスク領域であり、暗い灰色部分であるＢの部分が、６Ｈ−ＳｉＣ表面の露出領域である。
図４３（２）は、熱エッチング後のトレンチ形状のＳＥＭ像を示している。酸化膜を用いてマスクされた部分は、６Ｈ−ＳｉＣ（０００−１）面の基板表面が現れている。図４３（２）のＳＥＭ像から、六方晶結晶構造の６Ｈ−ＳｉＣ（０００−１）面から約５５度傾斜したトレンチ側壁(６面)がエッチングで再現性良く形成できていることが解る（図４３（２）中のＦ部分の斜面を参照）。
なお、図４３（２）において、エッチングにより形成できた傾斜したトレンチ側壁(６面)の内側に白黒のコントラストが生じているのは、伝導性が異なる６Ｈ−ＳｉＣが層状になった基板を使っているためである。また、エッチングに用いたＳｉＣ試料は、ＭＯＳＦＥＴデバイス作製中のものであり、図４３（２）のエッチング後のＳＥＭ像において、トレンチ側壁の傾斜面には
ｐ型６Ｈ−ＳｉＣ(白い領域) と ｎ型６Ｈ−ＳｉＣ(黒い領域)が写っている。
本実施例９では、菱面体晶の結晶構造の１５Ｒ−ＳｉＣの基底面である（０００−１） 面からトレンチを形成し、約５５度 傾斜したトレンチ側壁(６面)が得られた結果を示す。
図４４は、菱面体晶の結晶構造の１５Ｒ−ＳｉＣの基底面に対する熱エッチング前後のＳＥＭ像を示している。
図４４（１）は、熱エッチング前の様子であり、１５Ｒ−ＳｉＣの基底面である（０００−１）面の表面に酸化膜（ＳｉＯ２）マスクを形成した様子を示している。図中のＡの部分が、酸化膜（ＳｉＯ２）マスク領域であり、暗い灰色部分であるＣの部分が、１５Ｒ−ＳｉＣ表面の露出領域である。
図４４（２）は、熱エッチング後のトレンチ形状のＳＥＭ像を示している。酸化膜を用いてマスクされた部分は、１５Ｒ−ＳｉＣ（０００−１）面の基板表面が現れている。図４４（２）のＳＥＭ像から、１５Ｒ−ＳｉＣ（０００−１）面から約５５度傾斜したトレンチ側壁(６面)がエッチングで再現性良く形成できていることが解る（図４４（２）中のＦ部分の斜面を参照）。
なお、図４４（２）において、エッチングにより形成できた傾斜したトレンチ側壁(６面)の内側に白黒のコントラストが生じているのは、伝導性が異なる１５Ｒ−ＳｉＣが層状になった基板を使っているためである。また、エッチングに用いたＳｉＣ試料は、ＭＯＳＦＥＴデバイス作製中のものであり、図４４（２）のエッチング後のＳＥＭ像において、トレンチ側壁の傾斜面には
ｐ型１５Ｒ−ＳｉＣ(白い領域) と ｎ型１５Ｒ−ＳｉＣ(黒い領域)が写っている。
（その他の実施例）
なお、上記の実施例では、六方晶系の４Ｈ−ＳｉＣ，６Ｈ−ＳｉＣや、菱面体晶系の１５Ｒ−ＳｉＣについて説明したが、立方晶系の３Ｈ−ＳｉＣについても、４Ｈ−ＳｉＣ，６Ｈ−ＳｉＣと同様に、基底面（００１）からトレンチを形成し、約５５度 傾斜したトレンチ側壁が得られることが予想できる。
本発明は、電気自動車、ハイブリッド自動車、鉄道、家電、電力系統などのインバータのスイッチで用いられるＭＩＳ（ＭＯＳ）型電界効果トランジスタに有用である。また、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）にも利用できる。
１０ ゲート酸化膜
２０ トレンチ
２２ トレンチ底面
２４ サブトレンチ
２６ 粗い面

Claims (18)

  1. 六方晶，立方晶，菱面体晶のいずれかの結晶構造を成すＳｉＣの基底面から形成されたトレンチ側壁、或いは、基底面のオフ角８°以下のオフ面から形成されたトレンチ側壁であって、
    前記トレンチ側壁は面積５０％以上が基底面から５４〜５５°傾斜した面であり、
    前記トレンチ側壁の面をチャネル部分として用いたことを特徴とするＳｉＣ半導体素子。
  2. 前記ＳｉＣが六方晶であり、
    前記基底面が（０００１）面であり、
    チャネル部分として用いる前記トレンチ側壁の面が｛０３−３８｝面または｛０３−３８｝面を＜１−１００＞方向に−８°〜８°の間の角度でオフさせた面である、ことを特徴とする請求項１に記載のＳｉＣ半導体素子。
  3. 前記ＳｉＣが六方晶であり、
    前記基底面が（０００−１）面であり、
    チャネル部分として用いる前記トレンチ側壁の面が｛０３−３−８｝面または｛０３−３−８｝面を＜１−１００＞方向に−８°から８°の間の角度でオフさせた面、ことを特徴とする請求項１に記載のＳｉＣ半導体素子。
  4. 前記トレンチ側壁の面積９０％以上が基底面から５４〜５５°傾斜した面であることを特徴とする請求項１〜３のいずれかに記載のＳｉＣ半導体素子。
  5. 前記トレンチに対して熱処理を施すことにより、前記トレンチ側壁の面を基底面から５４〜５５°傾斜した面に形成することを特徴とする請求項１〜４のいずれかに記載のＳｉＣ半導体素子。
  6. 前記熱処理は、窒素もしくは希ガスを含む不活性ガスもしくは水素ガスをキャリアガスとし、大気圧もしくは減圧下で、下記１）〜３）のいずれかの条件下でエッチングすることを特徴とする請求項５に記載のＳｉＣ半導体素子。
    １）ハロゲン系ガス雰囲気中、所定温度
    ２）塩素雰囲気中または塩素酸素混合雰囲気中、８００℃以上
    ３）フッ素雰囲気中、４００℃以上
  7. 前記熱処理は、処理剤として溶融塩を用いることを特徴とする請求項５に記載のＳｉＣ半導体素子。
  8. 前記トレンチの構造は、全ての内角が１２０°の逆六角錐台，逆正三角錐台，逆六角錐，逆正三角錐のいずれかであることを特徴とする請求項１〜５のいずれかに記載のＳｉＣ半導体素子。
  9. 前記トレンチの構造は、内角が６０°と１２０°の平行四辺形もしくは菱形の逆四角錐台，逆四角錐のいずれかであることを特徴とする請求項１〜５のいずれかに記載のＳｉＣ半導体素子。
  10. 複数のトレンチを備え、ハニカム構造が形成されたことを特徴とする請求項８に記載のＳｉＣ半導体素子。
  11. 前記トレンチの構造は、（０００１）面またはオフ角８°以下の（０００１）面のオフ面の水平方向に延びる形状であり、両側の側壁それぞれが｛０３−３８｝面から選択される少なくとも２種の異なる結晶面により構成され、隣接するトレンチ側壁の上縁の間のなす内角が６０°，１２０°，２４０°，３００°のいずれかで連続して形成されたことを特徴とする請求項２に記載のＳｉＣ半導体素子。
  12. 前記トレンチの構造は、（０００−１）面またはオフ角８°以下の（０００−１）面のオフ面の水平方向に延びる形状であり、両側の側壁それぞれが｛０３−３−８｝面から選択される少なくとも２種の異なる結晶面により構成され、隣接するトレンチ側壁の上縁の間のなす内角が６０°，１２０°，２４０°，３００°の何れかで連続して形成されたことを特徴とする請求項３に記載のＳｉＣ半導体素子。
  13. トレンチ型ＭＯＳゲート構造のＭＯＳＦＥＴであることを特徴とする請求項１〜１２のいずれかに記載のＳｉＣ半導体素子。
  14. 六方晶，立方晶，菱面体晶のいずれかの結晶構造を成すＳｉＣの基底面、或いは、基底面のオフ角８°以下のオフ面から、予めトレンチ構造を形成するステップと、
    トレンチに対して熱処理を施して、チャネル部分を形成するトレンチ側壁を基底面から５４〜５５°傾斜した面に形成するステップと、
    を少なくとも備えたＳｉＣ半導体素子の製造方法。
  15. 前記ＳｉＣが六方晶であり、
    前記基底面が（０００１）面であり、
    ＳｉＣの（０００１）面またはオフ角８°以下の（０００１）面のオフ面から、予めトレンチ構造を形成するステップと、
    トレンチに対して熱処理を施して、チャネル部分を形成するトレンチ側壁を、｛０３−３８｝面または｛０３−３８｝面を＜１−１００＞方向に−８°〜８°のオフ角でオフさせた面に形成するステップと、
    を少なくとも備えた請求項１４に記載のＳｉＣ半導体素子の製造方法。
  16. 前記ＳｉＣが六方晶であり、
    前記基底面が（０００−１）面であり、
    ＳｉＣの（０００−１）面またはオフ角８°以下の（０００−１）面のオフ面から、予めトレンチ構造を形成するステップと、
    トレンチに対して熱処理を施して、チャネル部分を形成するトレンチ側壁を、｛０３−３−８｝面または｛０３−３−８｝面を＜１−１００＞方向に−８°〜８°のオフ角でオフさせた面に形成するステップと、
    を少なくとも備えた請求項１４に記載のＳｉＣ半導体素子の製造方法。
  17. 前記熱処理は、窒素もしくは希ガスを含む不活性ガスもしくは水素ガスをキャリアガスとし、大気圧もしくは減圧下、下記１）〜３）のいずれかの条件下でエッチングすることを特徴とする請求項１４〜１６のいずれかに記載のＳｉＣ半導体素子の製造方法。
    １）ハロゲン系ガス雰囲気中、所定温度
    ２）塩素雰囲気中または塩素酸素混合雰囲気中、８００℃以上
    ３）フッ素雰囲気中、４００℃以上
  18. 前記熱処理は、処理剤として溶融塩を用いることを特徴とする請求項１４〜１６のいずれかに記載のＳｉＣ半導体素子の製造方法。
JP2013531072A 2011-08-26 2012-08-27 ＳｉＣ半導体素子およびその製造方法 Pending JPWO2013031172A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013531072A JPWO2013031172A1 (ja) 2011-08-26 2012-08-27 ＳｉＣ半導体素子およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011185326 2011-08-26
JP2011185326 2011-08-26
JP2013531072A JPWO2013031172A1 (ja) 2011-08-26 2012-08-27 ＳｉＣ半導体素子およびその製造方法

Publications (1)

Publication Number Publication Date
JPWO2013031172A1 true JPWO2013031172A1 (ja) 2015-03-23

Family

ID=47755702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013531072A Pending JPWO2013031172A1 (ja) 2011-08-26 2012-08-27 ＳｉＣ半導体素子およびその製造方法

Country Status (5)

Country Link
US (1) US9006747B2 (ja)
EP (1) EP2750198A4 (ja)
JP (1) JPWO2013031172A1 (ja)
KR (1) KR101584023B1 (ja)
WO (1) WO2013031172A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014376B2 (en) * 2013-09-06 2018-07-03 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device having a trench with side walls and method for manufacturing same

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981384B2 (en) 2010-08-03 2015-03-17 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same
JP5699878B2 (ja) * 2011-09-14 2015-04-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2013069964A (ja) 2011-09-26 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP5764046B2 (ja) 2011-11-21 2015-08-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5920010B2 (ja) * 2012-05-18 2016-05-18 住友電気工業株式会社 半導体装置
US11721547B2 (en) 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
JP2014189442A (ja) * 2013-03-27 2014-10-06 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法
JP6183224B2 (ja) * 2014-01-16 2017-08-23 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015159138A (ja) * 2014-02-21 2015-09-03 豊田合成株式会社 半導体装置およびその製造方法
KR102550521B1 (ko) * 2016-10-21 2023-06-30 한국전기연구원 실리콘 카바이드 반도체 소자의 제조방법
JP6999101B2 (ja) * 2017-02-16 2022-01-18 国立大学法人埼玉大学 エッチング方法
JP7193840B2 (ja) * 2018-11-02 2022-12-21 株式会社フィルネックス 半導体素子の製造方法及び半導体基板
JP6431631B1 (ja) 2018-02-28 2018-11-28 株式会社フィルネックス 半導体素子の製造方法
JP7124582B2 (ja) * 2018-09-10 2022-08-24 住友電気工業株式会社 炭化珪素半導体装置
JP7230477B2 (ja) * 2018-12-12 2023-03-01 株式会社デンソー トレンチゲート型のスイッチング素子の製造方法
JP7331393B2 (ja) * 2019-03-14 2023-08-23 富士電機株式会社 炭化珪素半導体装置の製造方法
JP7319617B2 (ja) * 2020-05-21 2023-08-02 株式会社東芝 半導体装置
WO2022200338A1 (en) 2021-03-22 2022-09-29 Hitachi Energy Switzerland Ag Power semiconductor device
DE102022205957A1 (de) 2022-06-13 2023-12-14 Robert Bosch Gesellschaft mit beschränkter Haftung Power-FinFET mit variabler Grabenbreite

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038770A (ja) * 2010-08-03 2012-02-23 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2012216701A (ja) * 2011-04-01 2012-11-08 Sumitomo Electric Ind Ltd 炭化珪素半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4110875B2 (ja) * 2002-08-09 2008-07-02 株式会社デンソー 炭化珪素半導体装置
JP5017768B2 (ja) * 2004-05-31 2012-09-05 富士電機株式会社 炭化珪素半導体素子
JP2006351744A (ja) 2005-06-15 2006-12-28 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置の製造方法
JP2008258265A (ja) 2007-04-02 2008-10-23 Fujitsu Microelectronics Ltd 半導体装置及び半導体装置の製造方法
US7989882B2 (en) * 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
JP2009187966A (ja) * 2008-02-01 2009-08-20 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2010087397A (ja) 2008-10-02 2010-04-15 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP5721351B2 (ja) * 2009-07-21 2015-05-20 ローム株式会社 半導体装置
US8212287B2 (en) * 2009-09-18 2012-07-03 Palo Alto Research Center Incorporated Nitride semiconductor structure and method of making same
WO2011074237A1 (ja) 2009-12-16 2011-06-23 国立大学法人奈良先端科学技術大学院大学 ＳｉＣ半導体素子およびその作製方法
JP5761533B2 (ja) 2010-08-27 2015-08-12 国立大学法人 奈良先端科学技術大学院大学 ＳｉＣ半導体素子
JP5759293B2 (ja) 2011-07-20 2015-08-05 住友電気工業株式会社 半導体装置の製造方法
JP5764046B2 (ja) 2011-11-21 2015-08-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5806600B2 (ja) 2011-11-21 2015-11-10 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5759393B2 (ja) 2012-01-12 2015-08-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038770A (ja) * 2010-08-03 2012-02-23 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2012216701A (ja) * 2011-04-01 2012-11-08 Sumitomo Electric Ind Ltd 炭化珪素半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014376B2 (en) * 2013-09-06 2018-07-03 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device having a trench with side walls and method for manufacturing same

Also Published As

Publication number Publication date
US20140203300A1 (en) 2014-07-24
WO2013031172A1 (ja) 2013-03-07
EP2750198A1 (en) 2014-07-02
EP2750198A4 (en) 2015-04-15
KR101584023B1 (ko) 2016-01-08
US9006747B2 (en) 2015-04-14
KR20140054338A (ko) 2014-05-08

Similar Documents

Publication Publication Date Title
WO2013031172A1 (ja) ＳｉＣ半導体素子およびその製造方法
EP2418680A1 (en) Insulated gate bipolar transistor
CN104380472A (zh) 碳化硅半导体器件
KR20140049986A (ko) 반도체 장치의 제조 방법
US20130065384A1 (en) Method for manufacturing silicon carbide semiconductor device
CN102171787A (zh) 碳化硅衬底和制造碳化硅衬底的方法
JP6500628B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6318914B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
CN103930996A (zh) 半导体器件
CN104185902B (zh) 半导体器件
WO2014027520A1 (ja) 炭化珪素半導体装置
WO2014002589A1 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2015220408A (ja) 炭化珪素半導体装置およびその製造方法
WO2021085078A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6070155B2 (ja) 炭化珪素半導体装置
WO2015060027A1 (ja) 炭化珪素半導体装置およびその製造方法
JP6481511B2 (ja) 炭化珪素半導体装置
US11183590B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7031148B2 (ja) 炭化珪素半導体装置の製造方法
JP5870898B2 (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150715

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170124