JP7319617B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7319617B2 JP7319617B2 JP2020088784A JP2020088784A JP7319617B2 JP 7319617 B2 JP7319617 B2 JP 7319617B2 JP 2020088784 A JP2020088784 A JP 2020088784A JP 2020088784 A JP2020088784 A JP 2020088784A JP 7319617 B2 JP7319617 B2 JP 7319617B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- silicon carbide
- semiconductor
- electrode
- partial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 158
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 128
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 126
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 description 13
- 238000009413 insulation Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明の実施形態は、半導体装置に関する。
半導体装置において、特性の向上が望まれる。
本発明の実施形態は、特性の向上が可能な半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、炭化珪素部材、第１電極、第２電極、第３電極及び第１絶縁部材を含む。前記炭化珪素部材は、第１炭化珪素領域、第２炭化珪素領域及び第３炭化珪素領域を含む。前記第１炭化珪素領域は、第１部分領域、第２部分領域、第３部分領域及び第４部分領域を含み、第１導電形である。前記第１部分領域から前記第２部分領域への方向は、前記第１方向に沿う。前記第３部分領域は、前記第１部分領域と前記第２部分領域との間にある。前記第４部分領域は、前記第１方向と交差する第２方向において、前記第３部分領域と前記第１電極との間にある。前記第２炭化珪素領域は、第１半導体領域及び第２半導体領域を含み、前記第１導電形である。前記第１部分領域から前記第１半導体領域への方向、及び、前記第２部分領域から前記第２半導体領域への方向は、前記第２方向に沿う。前記第３炭化珪素領域は、第３半導体領域及び第４半導体領域を含み、第２導電形である。前記第３半導体領域は、前記第２方向において前記第１部分領域と前記第１半導体領域との間にある。前記第４半導体領域は、前記第２方向において前記第２部分領域と前記第２半導体領域との間にある。前記第４部分領域は、前記第１方向において前記第３半導体領域と前記第４半導体領域との間にある。前記第１電極の少なくとも一部は、前記第１方向において前記第１半導体領域と前記第２半導体領域との間、及び、前記第１方向において前記第３半導体領域と前記第４半導体領域との間にある。前記第１絶縁部材は、第１絶縁領域、第２絶縁領域及び第３絶縁領域を含む。前記第１絶縁領域は、前記第１半導体領域と前記第１電極との間、及び、前記第３半導体領域と前記第１電極との間にある。前記第２絶縁領域は、前記第１電極と前記第２半導体領域との間、及び、前記第１電極と前記第４半導体領域との間にある。前記第３絶縁領域は、前記第４部分領域と前記第１電極との間にある。前記第２電極は、前記第１炭化珪素領域と電気的に接続される。前記第２電極と前記第１電極との間に前記第３部分領域及び前記第４部分領域がある。前記第３電極は、前記第２炭化珪素領域と電気的に接続される。前記第１絶縁領域は、前記第１半導体領域及び前記第３半導体領域と対向する第１面を含む。前記第１面は、前記炭化珪素部材の（０００１）面に対して傾斜する。前記第１方向は、前記（０００１）面に沿う。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（実施形態）
図１は、実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、炭化珪素部材１０、第１電極５１、第２電極５２、第３電極５３、及び、第１絶縁部材４１を含む。
図１は、実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、炭化珪素部材１０、第１電極５１、第２電極５２、第３電極５３、及び、第１絶縁部材４１を含む。
炭化珪素部材１０は、第１炭化珪素領域１１、第２炭化珪素領域１２及び第３炭化珪素領域１３を含む。
第１炭化珪素領域１１は、第１部分領域１１ａ、第２部分領域１１ｂ、第３部分領域１１ｃ及び第４部分領域１１ｄを含む。第１炭化珪素領域１１は、第１導電形である。第１部分領域１１ａから第２部分領域１１ｂへの方向は、第１方向に沿う。
第１方向をＸ軸方向とする。Ｘ軸方向に対して垂直な１つの方向をＺ軸方向とする。Ｘ軸方向及びＺ軸方向に対して垂直な方向をＹ軸方向とする。
第３部分領域１１ｃは、第１部分領域１１ａと第２部分領域１１ｂとの間にある。第４部分領域１１ｄは、第２方向において、第３部分領域１１ｃと第１電極５１との間にある。第２方向は、第１方向（Ｘ軸方向）と交差する。第２方向は、例えば、Ｚ軸方向である。第１部分領域１１ａ、第２部分領域１１ｂ、第３部分領域１１ｃ及び第４部分領域１１ｄの互いの境界は、明確でも、不明確でも良い。
第２炭化珪素領域１２は、第１半導体領域１２ａ及び第２半導体領域１２ｂを含む。第２炭化珪素領域１２は、第１導電形である。第１部分領域１１ａから第１半導体領域１２ａへの方向、及び、第２部分領域１１ｂから第２半導体領域１２ｂへの方向は、第２方向（例えばＺ軸方向）に沿う。第１半導体領域１２ａ及び第２半導体領域１２ｂは、図１に示す断面とは異なる位置で、連続しても良い。
第３炭化珪素領域１３は、第３半導体領域１３ｃ及び第４半導体領域１３ｄを含む。第３炭化珪素領域１３は、第２導電形である。
１つの例において、第１導電形はｎ形であり、第２導電形はｐ形である。別の例において、第１導電形はｐ形であり、第２導電形はｎ形である。以下では、第１導電形がｎ形であり、第２導電形がｐ形であとする。
第１導電形の第１炭化珪素領域１１及び第１導電形の第２炭化珪素領域１２は、ｎ形の不純物として、例えば、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくともいずれかを含む。第２導電形の第３炭化珪素領域１３は、ｐ形の不純物として、例えば、Ｂ、Ａｌ及びＧａよりなる群から選択された少なくともいずれかを含む。
例えば、第１炭化珪素領域１１は、Ｎを含む。第２炭化珪素領域１２は、Ｐを含む。第３炭化珪素領域１３は、Ａｌを含む。
第３半導体領域１３ｃは、第２方向（例えばＺ軸方向）において、第１部分領域１１ａと第１半導体領域１２ａとの間にある。第４半導体領域１３ｄは、第２方向（例えばＺ軸方向）において、第２部分領域１１ｂと第２半導体領域１２ｂとの間にある。第４部分領域１１ｄは、第１方向（Ｘ軸方向）において、第３半導体領域１３ｃと第４半導体領域１３ｄとの間にある。第３半導体領域１３ｃ及び第４半導体領域１３ｄは、図１に示す断面とは異なる位置で、連続しても良い。
第１電極５１の少なくとも一部は、第１方向（Ｘ軸方向）において、第１半導体領域１２ａと第２半導体領域１２ｂとの間、及び、第１方向（Ｘ軸方向）において、第３半導体領域１３ｃと第４半導体領域１３ｄとの間にある。
第１絶縁部材４１は、第１絶縁領域４１ａ、第２絶縁領域４１ｂ及び第３絶縁領域４１ｃを含む。第１絶縁領域４１ａは、第１半導体領域１２ａと第１電極５１との間、及び、第３半導体領域１３ｃと第１電極５１との間にある。第２絶縁領域４１ｂは、第１電極５１と第２半導体領域１２ｂとの間、及び、第１電極５１と第４半導体領域１３ｄとの間にある。第３絶縁領域４１ｃは、第４部分領域１１ｄと第１電極５１との間にある。第１絶縁部材４１は、炭化珪素部材１０と第１電極５１とを電気的に絶縁する。
第２電極５２は、第１炭化珪素領域１１と電気的に接続される。この例では、Ｚ軸方向において、第２電極５２と第１電極５１との間に、第３部分領域１１ｃ及び第４部分領域１１ｄがある。Ｚ軸方向において、第２電極５２と第１電極５１との間に、第３絶縁領域４１ｃがある。
第３電極５３は、第２炭化珪素領域１２と電気的に接続される。例えば、第３電極５３の一部５３ａが、第１半導体領域１２ａと電気的に接続される。例えば、第３電極５３の一部５３ｂが、第２半導体領域１２ｂと電気的に接続される。この例では、第１半導体領域１２ａと、上記の一部５３ａと、の間に、コンタクト領域５３ｐが設けられる。この例では、第２半導体領域１２ｂと、上記の一部５３ｂと、の間に、コンタクト領域５３ｑが設けられる。コンタクト領域５３ｐ及びコンタクト領域５３ｑは、例えばシリサイドを含む。
第１電極５１は、例えば、ゲート電極である。第２電極５２は、例えば、ドレイン電極である。第３電極５３は、例えば、ソース電極である。第１電極５１の電位を制御することで、第２電極５２と第３電極５３との間に流れる電流を制御できる。半導体装置１１０は、例えば、トランジスタである。
図１に示すように、この例では、炭化珪素部材１０は、第４炭化珪素領域１４をさらに含む。第４炭化珪素領域１４は、第２導電形（例えばｐ形）である。第４炭化珪素領域１４は、第５半導体領域１４ｅ及び第６半導体領域１４ｆを含む。第１半導体領域１２ａは、第１方向（Ｘ軸方向）において、第５半導体領域１４ｅと第１絶縁部材４１との間にある。第２半導体領域１２ｂは、第１方向（Ｘ軸方向）において、第１絶縁部材４１と第６半導体領域１４ｆとの間にある。第４炭化珪素領域１４は、第３電極５３と電気的に接続される。第４炭化珪素領域１４は、第３炭化珪素領域１３と電気的に接続される。第４炭化珪素領域１４により、第３炭化珪素領域１３が第３電極５３と電気的に接続されることで、例えば、第３炭化珪素領域１３の電位がより安定になる。
図１に示すように、この例では、炭化珪素部材１０は、第５炭化珪素領域１５をさらに含む。第５炭化珪素領域１５は、第２電極５２と第１炭化珪素領域１１との間にある。第５炭化珪素領域１５は、例えば、炭化珪素基板でも良い。
例えば、第２電極５２の上に、第５炭化珪素領域１５が設けられる。第５炭化珪素領域１５の上に、第１炭化珪素領域１１が設けられる。第１炭化珪素領域１１の一部の上に、第３半導体領域１３ｃが設けられる。第３半導体領域１３ｃの上に、第１半導体領域１２ａが設けられる。第１炭化珪素領域１１の別の一部の上に、第４半導体領域１３ｄが設けられる。第４半導体領域１３ｄの上に、第２半導体領域１２ｂが設けられる。第１炭化珪素領域１１において、第１部分領域１１ａ、第２部分領域１１ｂ及び第３部分領域１１ｃは、例えば、ドリフト層領域に対応する。第４部分領域１１ｄは、ＪＦＥＴ領域に対応する。
図１に示すように、第１絶縁領域４１ａは、第１面Ｆ１を含む。第１面Ｆ１は、第１半導体領域１２ａ及び第３半導体領域１３ｃと対向する。第１面Ｆ１は、炭化珪素部材１０の（０００１）面に対して傾斜している。第１方向（Ｘ軸方向）は、例えば、（０００１）面に沿う。
第１面Ｆ１が炭化珪素部材１０の（０００１）面に対して傾斜していることで、例えば、高い移動度が得られる。半導体装置１１０において、傾斜した第１絶縁領域４１ａの近傍にチャネルが形成される。傾斜した方向に電流が流れる。
例えば、チャネルがＸ－Ｙ平面に対して平行な第１参考例がある。第１参考例においては、移動度が低い。実施形態においては、第１面Ｆ１が炭化珪素部材１０の（０００１）面に対して傾斜していることで、第１参考例よりも高い移動度が得られる。
一方、第３半導体領域１３ｃと第４半導体領域１３ｄとの間の第４部分領域１１ｄが設けられず、チャネルが（０００１）面に対して傾斜する第２参考例が考えられる。第２参考例においては、例えば、第３絶縁領域４１ｃにおいて電界が集中し易い。
これに対して、実施形態においては、第３半導体領域１３ｃと第４半導体領域１３ｄとの間の第４部分領域１１ｄが設けられている。これにより、実施形態においては、第２参考例と比べて、電界の集中が抑制できる。
実施形態によれば、高い移動度が得られる。例えば、低いオン抵抗が得られる。例えば、電界の集中を抑制でき、高い耐圧が得られる。例えば、高い信頼性が得られる。実施形態によれば、特性の向上が可能な半導体装置を提供できる。
実施形態において、第１面Ｆ１と（０００１）面との間の角度は、例えば、５度以上８５度以下である。この角度は、２０度以上７０度以下でも良い。この角度は、２０度以上４５度以下でも良い。この角度は、４５度以上７０度以下でも良い。
例えば、第１面Ｆ１は、炭化珪素部材１０の（０－３３－８）面に沿っても良い。例えば、第１面Ｆ１は、炭化珪素部材１０の（０３－３８）面に沿っても良い。
本願明細書において、結晶の方位及び面の表記について、「－」の記載は、「－」の後の数字の「バー」に対応する。
図１に示すように、第２絶縁領域４１ｂは、第２面Ｆ２を含む。第２面Ｆ２は、第２半導体領域１２ｂ及び第４半導体領域１３ｄと対向する。実施形態において、第２面Ｆ２は、炭化珪素部材１０の（０００１）面に対して傾斜しても良い。このような傾斜した第２面Ｆ２により、高い移動度が得られる。
実施形態において、第２面Ｆ２と（０００１）面との間の角度は、例えば、５度以上８５度以下である。この角度は、２０度以上７０度以下でも良い。
実施形態において、第２面Ｆ２と（０００１）面との間の角度は、例えば、５度以上８５度以下である。この角度は、２０度以上７０度以下でも良い。
例えば、第２面Ｆ２は、炭化珪素部材１０の（０３－３－８）面に沿っても良い。第２面Ｆ２は、炭化珪素部材１０の（０－３３８）面に沿っても良い。１つの例において、第１面Ｆ１が（０－３３－８）面に沿い、第２面Ｆ２が（０３－３－８）面に沿う。１つの例において、第１面Ｆ１が（０３－３８）面に沿い、第２面Ｆ２が（０－３３８）面に沿う。
例えば、炭化珪素部材１０は、４Ｈ－ＳｉＣを含む。例えば、炭化珪素部材１０の上面は、Ｓｉ面である。例えば、炭化珪素部材１０の上面は、Ｃ面である。Ｓｉ面は、例えば、（０００１）面に対応する。Ｃ面は、例えば、（０００－１）面に対応する。
図１に示すように、炭化珪素部材１０は、第１対向面ＦＣ１を含む。第１対向面ＦＣ１は、第２電極５２と対向する。例えば、第１対向面ＦＣ１は、（０００１）面に沿う。
例えば、第２炭化珪素領域１２は、第３電極５３と対向する第２対向面ＦＣ２を含む。例えば、第２対向面ＦＣ２は、（０００１）面に沿う。
例えば、第１絶縁部材４１は、シリコン及び酸素を含む。例えば、第１絶縁部材４１は、ＳｉＯ２を含む。第１絶縁部材４１は、シリコン、酸素及び窒素を含んでも良い。
例えば、ＳｉＯ２において、Ｓｉ原子の面密度は、約２．２×１０１４ｃｍ－２である。一方、ＳｉＣのＳｉ面において、Ｓｉ原子の面密度は、約１２×１０１４ｃｍ－２であり、ＳｉＯ２におけるそれとは大きく異なる。ＳｉＣのａ面において、Ｓｉ原子の面密度は、約７．４×１０１４ｃｍ－２である。ＳｉＣのｍ面において、Ｓｉ原子の面密度は、約６．４×１０１４ｃｍ－２である。ＳｉＣの（０－３３－８）面において、Ｓｉ原子の面密度は、約１．７×１０１４ｃｍ－２である。ＳｉＣの（０３－３８）面において、Ｓｉ原子の面密度は、約０．５７×１０１４ｃｍ－２である。第１面Ｆ１（及び第２面Ｆ２）を（０００１）面に対して傾斜させることで、炭化珪素部材１０の表面におけるＳｉ原子の面密度と、ＳｉＯ２におけるＳｉ原子の面密度と、の差を小さくできる。面密度の差が小さくなることで、例えば、Ｓｉにおける未結合基の密度を低くすることができる。第１面Ｆ１（及び第２面Ｆ２）を（０００１）面に対して傾斜させることで移動度を向上できるのは、Ｓｉにおける未結合基の密度を低くできることに基づくと考えられる。
図１に示すように、第１炭化珪素領域１１は、第５部分領域１１ｅをさらに含んでも良い。第５部分領域１１ｅは、第１方向（Ｘ軸方向）において、第３半導体領域１３ｃと第３絶縁領域４１ｃとの間にある。第５部分領域１１ｅが設けられることで、例えば、第１絶縁部材４１の底部のコーナー部分における電界の局所的な集中が抑制できる。例えば、安定した耐圧が得られる。例えば、高い信頼性が得られる。
例えば、第５部分領域１１ｅの少なくとも一部が、第１方向（Ｘ軸方向）において、第３半導体領域１３ｃと第１電極５１との間に設けられても良い。これにより、電界の集中がより抑制できる。
図１に示すように、第１炭化珪素領域１１は、第６部分領域１１ｆをさらに含んでも良い。第６部分領域１１ｆは、第１方向（Ｘ軸方向）において、第３絶縁領域４１ｃと第４半導体領域１３ｄとの間にある。第６部分領域１１ｆが設けられることで、例えば、第１絶縁部材４１の底部のコーナー部分における電界の局所的な集中が抑制できる。例えば、安定した耐圧が得られる。例えば、高い信頼性が得られる。
例えば、第６部分領域１１ｆの少なくとも一部が、第１方向（Ｘ軸方向）において、第１電極５１と第４半導体領域１３ｄとの間に設けられても良い。これにより、電界の集中がより抑制できる。
半導体装置１１０は、例えば、炭化珪素部材１０となる炭化珪素部材の一部を除去して凹部を形成し、凹部のなかに第１絶縁部材４１及び第１電極５１を埋め込むことにより、形成できる。凹部の形成において、凹部の側面を傾斜させるようにエッチングすることで、上記のような第１面Ｆ１及び第２面Ｆ２が得られる。例えば、塩素などのエッチャントを用いることで、傾斜した第１面Ｆ１及び第２面Ｆ２が得易くなる。実施形態に係る半導体装置１１０は、容易に製造できる。
第２炭化珪素領域１２における第１導電形の不純物濃度（またはキャリア濃度）は、例えば、第１炭化珪素領域１１における第１導電形の不純物濃度（またはキャリア濃度）よりも高い。例えば、第１炭化珪素領域１１はｎ層であり、第２炭化珪素領域１２はｎ＋層である。例えば、第１炭化珪素領域１１における第１導電形の不純物濃度は、５×１０１５ｃｍ－３以上５×１０１６ｃｍ－３以下である。例えば、第２炭化珪素領域１２における第１導電形の不純物濃度は、１×１０１９ｃｍ－３以上１×１０２０ｃｍ－３以下である。
第５炭化珪素領域１５における第１導電形の不純物濃度（またはキャリア濃度）は、例えば、第１炭化珪素領域１１における第１導電形の不純物濃度（またはキャリア濃度）よりも高い。例えば、第５炭化珪素領域１５はｎ＋層である。例えば、第５炭化珪素領域１５における第１導電形の不純物濃度は、５×１０１８ｃｍ－３以上１×１０１９ｃｍ－３以下である。
第４炭化珪素領域１４における第２導電形の不純物濃度（またはキャリア濃度）は、例えば、第３炭化珪素領域１３における第２導電形の不純物濃度（またはキャリア濃度）よりも高い。例えば、第３炭化珪素領域１３はｐ層であり、第４炭化珪素領域１４はｐ＋層である。例えば、第３炭化珪素領域１３における第２導電形の不純物濃度は、５×１０１５ｃｍ－３以上５×１０１８ｃｍ－３以下である。例えば、第４炭化珪素領域１４における第２導電形の不純物濃度は、１×１０１９ｃｍ－３以上１×１０２０ｃｍ－３以下である。
図１に示すように、半導体装置１１０は、第２絶縁部材４２を含んでも良い。第２絶縁部材４２は、第１電極５１と第３電極５３との間に設けられる。第２絶縁部材４２は、第１電極５１と第３電極５３とを電気的に絶縁する。
図２は、実施形態に係る半導体装置を例示する模式的断面図である。
図２に示すように、第２炭化珪素領域１２は、第３電極５３と対向する第２対向面ＦＣ２を含む。第２対向面ＦＣ２は、例えば、炭化珪素部材１０の上面に対応する。第３絶縁領域４１ｃは、第４部分領域１１ｄと対向する第３対向面ＦＣ３を含む。第３対向面ＦＣ３は、第１絶縁部材４１の底部の底面に対応する。
図２に示すように、第２炭化珪素領域１２は、第３電極５３と対向する第２対向面ＦＣ２を含む。第２対向面ＦＣ２は、例えば、炭化珪素部材１０の上面に対応する。第３絶縁領域４１ｃは、第４部分領域１１ｄと対向する第３対向面ＦＣ３を含む。第３対向面ＦＣ３は、第１絶縁部材４１の底部の底面に対応する。
図２に示すように、第２対向面ＦＣ２の第２方向（例えばＺ軸方向）における位置と、第３対向面ＦＣ３の第２方向（Ｚ軸方向）における位置と、の間の第２方向（Ｚ軸方向）における距離を第１距離ｄ１とする。第１距離ｄ１は、第１絶縁部材４１が設けられる凹部の深さに対応する。実施形態において、第１距離ｄ１は、例えば、０．２μｍ以上０．８μｍ以下である。
図２に示すように、第３半導体領域１３ｃと第１部分領域１１ａとの間の境界ＢＤ１の第２方向（Ｚ軸方向）における位置と、第３対向面ＦＣ３の第２方向（Ｚ軸方向）における位置と、の間の第２方向（Ｚ軸方向）における距離を第２距離ｄ２とする。第２距離ｄ２は、第３半導体領域１３ｃの底部の深さと、第３絶縁領域４１ｃの底部の深さと、の差に対応する。実施形態において、第２距離ｄ２は、例えば、０．０５μｍ以上０．８μｍ以下である。
図２に示すように、第１面Ｆ１に対して垂直な方向に沿う第１絶縁領域４１ａの厚さを厚さｔ１とする。実施形態において、厚さｔ１は、例えば、１０ｎｍ以上１００ｎｍ以下である。
図２に示すように、第２方向（Ｚ軸方向）に沿う第３絶縁領域４１ｃの厚さを厚さｔ３とする。実施形態において、厚さｔ３は、例えば、１０ｎｍ以上１００ｎｍ以下である。厚さｔ３が厚さｔ１よりも薄い場合は、第２距離ｄ２をより短くすることができ、素子の抵抗をより低くすることができる。
実施形態において、第１電極５１は、例えば、ポリシリコンを含む。第２電極５２及び第３電極５３の少なくともいずれかは、例えば、Ｎｉ、Ｍｏ、Ｗ、Ｖ、Ｃｏ、Ｔｉ、Ａｕ、Ｃｕ、及び、Ａｌよりなる群から選択された少なくとも１つを含む。第２電極５２及び第３電極５３の少なくともいずれかは、シリサイドを含んでも良い。
実施形態によれば、特性の向上が可能な半導体装置が提供できる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる炭化珪素部材、炭化珪素領域、電極、及び、絶縁部材などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…炭化珪素部材、 １１…第１炭化珪素領域、 １１ａ～１１ｆ…第１～第６部分領域、 １２…第２炭化珪素領域、 １２ａ、１２ｂ…第１、第２半導体領域、 １３…第３炭化珪素領域、 １３ｃ、１３ｄ…第３、第４半導体領域、 １４…第４炭化珪素領域、 １４ｅ、１４ｆ…第５、第６半導体領域、 １５…第５炭化珪素領域、 ４１…第１絶縁部材、 ４１ａ～４１ｃ…第１～第３絶縁領域、 ４２…絶縁部材、 ５１～５３…第１～第３電極、 ５３ａ、５３ｂ…一部、 ５３ｐ、５３ｑ…コンタクト領域、 １１０…半導体装置、 ＢＤ１…境界、 Ｆ１、Ｆ２…第１、第２面、 ＦＣ１～ＦＣ３…第１～第３対向面、 ｄ１、ｄ２…第１、第２距離、 ｔ１、ｔ３…厚さ
Claims (19)
- 第１炭化珪素領域、第２炭化珪素領域及び第３炭化珪素領域を含む炭化珪素部材と、
第１電極と、
第２電極と、
第３電極と、
第１絶縁部材と、
を備え、
前記第１炭化珪素領域は、第１部分領域、第２部分領域、第３部分領域及び第４部分領域を含み、第１導電形であり、前記第１部分領域から前記第２部分領域への方向は、第１方向に沿い、前記第３部分領域は、前記第１部分領域と前記第２部分領域との間にあり、
前記第４部分領域は、前記第１方向と交差する第２方向において、前記第３部分領域と前記第１電極との間にあり、
前記第２炭化珪素領域は、第１半導体領域及び第２半導体領域を含み、前記第１導電形であり、前記第１部分領域から前記第１半導体領域への方向、及び、前記第２部分領域から前記第２半導体領域への方向は、前記第２方向に沿い、
前記第３炭化珪素領域は、第３半導体領域及び第４半導体領域を含み、第２導電形であり、前記第３半導体領域は、前記第２方向において前記第１部分領域と前記第１半導体領域との間にあり、前記第４半導体領域は、前記第２方向において前記第２部分領域と前記第２半導体領域との間にあり、前記第４部分領域は、前記第１方向において前記第３半導体領域と前記第４半導体領域との間にあり、
前記第１電極の少なくとも一部は、前記第１方向において前記第１半導体領域と前記第２半導体領域との間、及び、前記第１方向において前記第３半導体領域と前記第４半導体領域との間にあり、
前記第１絶縁部材は、第１絶縁領域、第２絶縁領域及び第３絶縁領域を含み、前記第１絶縁領域は、前記第１半導体領域と前記第１電極との間、及び、前記第３半導体領域と前記第１電極との間にあり、前記第２絶縁領域は、前記第１電極と前記第２半導体領域との間、及び、前記第１電極と前記第４半導体領域との間にあり、前記第３絶縁領域は、前記第４部分領域と前記第１電極との間にあり、前記第３絶縁領域は、前記第１絶縁領域及び前記第２絶縁領域とつながり、
前記第２電極は、前記第１炭化珪素領域と電気的に接続され、
前記第２電極と前記第１電極との間に前記第３部分領域及び前記第４部分領域があり、
前記第３電極は、前記第２炭化珪素領域と電気的に接続され、
前記第１絶縁領域は、前記第１半導体領域及び前記第３半導体領域と対向する第１面を含み、
前記第１面は、前記炭化珪素部材の（０００１）面に対して傾斜し、
前記第１方向は、前記（０００１）面に沿い、
前記第１炭化珪素領域は、第５部分領域をさらに含み、
前記第５部分領域は、前記第１方向において、前記第３半導体領域と前記第３絶縁領域との間にあり、
前記第５部分領域は、前記傾斜した前記第１面と対向する面と、前記第３半導体領域と対向する面と、を含み、
前記第３半導体領域と対向する前記面は、前記第２方向に沿って延びる、半導体装置。 - 前記第１面と前記（０００１）面との間の角度は、５度以上８５度以下である、請求項１記載の半導体装置。
- 前記第１面は、前記炭化珪素部材の（０－３３－８）面に沿う、請求項１記載の半導体装置。
- 前記第１面は、前記炭化珪素部材の（０３－３８）面に沿う、請求項１記載の半導体装置。
- 前記第２絶縁領域は、前記第２半導体領域及び前記第４半導体領域と対向する第２面を含み、
前記第２面は、前記炭化珪素部材の（０００１）面に対して傾斜した、請求項１記載の半導体装置。 - 前記第２面と前記（０００１）面との間の角度は、５度以上８５度以下である、請求項５記載の半導体装置。
- 前記第２面は、前記炭化珪素部材の（０３－３－８）面に沿う、請求項５記載の半導体装置。
- 前記第２面は、前記炭化珪素部材の（０－３３８）面に沿う、請求項５記載の半導体装置。
- 前記炭化珪素部材は、前記第２電極と対向する第１対向面を含み、
前記第１対向面は、前記（０００１）面に沿う、請求項１～８のいずれか１つに記載の半導体装置。 - 前記炭化珪素部材は、４Ｈ－ＳｉＣを含む、請求項１～９のいずれか１つに記載の半導体装置。
- 前記第５部分領域の少なくとも一部は、前記第１方向において、前記第３半導体領域と前記第１電極との間にある、請求項１～１０のいずれか１つに記載の半導体装置。
- 前記第１炭化珪素領域は、第６部分領域をさらに含み、
前記第６部分領域は、前記第１方向において、前記第３絶縁領域と前記第４半導体領域との間にある、請求項１～１１のいずれか１つに記載の半導体装置。 - 前記第６部分領域の少なくとも一部は、前記第１方向において、前記第１電極と前記第４半導体領域との間にある、請求項１２記載の半導体装置。
- 前記炭化珪素部材は、前記第２導電形の第４炭化珪素領域をさらに含み、
前記第４炭化珪素領域は、第５半導体領域及び第６半導体領域を含み、
前記第１半導体領域は、前記第１方向において、前記第５半導体領域と前記第１絶縁領域との間にあり、
前記第２半導体領域は、前記第１方向において、前記第２絶縁領域と前記第６半導体領域との間にあり、
前記第４炭化珪素領域は、前記第３電極と電気的に接続された、請求項１～１３のいずれか１つに記載の半導体装置。 - 前記第２炭化珪素領域は、前記第３電極と対向する第２対向面を含み、
前記第３絶縁領域は、前記第４部分領域と対向する第３対向面を含み、
前記第２対向面の前記第２方向における位置と、前記第３対向面の前記第２方向における位置と、の間の前記第２方向における第１距離は、０．２μｍ以上０．８μｍ以下である、請求項１～１４のいずれか１つに記載の半導体装置。 - 前記第３絶縁領域は、前記第４部分領域と対向する第３対向面を含み、
前記第３半導体領域と前記第１部分領域との間の境界の前記第２方向における位置と、前記第３対向面の前記第２方向における位置と、の間の前記第２方向における第２距離は、０．０５μｍ以上０．８μｍ以下である、請求項１～１４のいずれか１つに記載の半導体装置。 - 前記第１面に対して垂直な方向に沿う前記第１絶縁領域の厚さは、１０ｎｍ以上１００ｎｍ以下である、請求項１～１６のいずれか１つに記載の半導体装置。
- 前記第２方向に沿う前記第３絶縁領域の厚さは、１０ｎｍ以上１００ｎｍ以下である、請求項１～１７のいずれか１つに記載の半導体装置。
- 前記第１絶縁部材は、シリコン及び酸素を含む、請求項１～１７のいずれか１つに記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020088784A JP7319617B2 (ja) | 2020-05-21 | 2020-05-21 | 半導体装置 |
| US17/158,110 US11424326B2 (en) | 2020-05-21 | 2021-01-26 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020088784A JP7319617B2 (ja) | 2020-05-21 | 2020-05-21 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2021184412A JP2021184412A (ja) | 2021-12-02 |
| JP2021184412A5 JP2021184412A5 (ja) | 2022-04-14 |
| JP7319617B2 true JP7319617B2 (ja) | 2023-08-02 |
Family
ID=78608368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020088784A Active JP7319617B2 (ja) | 2020-05-21 | 2020-05-21 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11424326B2 (ja) |
| JP (1) | JP7319617B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023228473A1 (ja) * | 2022-05-25 | 2023-11-30 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013031172A1 (ja) | 2011-08-26 | 2013-03-07 | 国立大学法人奈良先端科学技術大学院大学 | ＳｉＣ半導体素子およびその製造方法 |
| JP2015135862A (ja) | 2014-01-16 | 2015-07-27 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP2019050434A (ja) | 2019-01-04 | 2019-03-28 | 株式会社東芝 | 半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4631833B2 (ja) | 2006-09-04 | 2011-02-16 | ソニー株式会社 | 半導体装置 |
| JP5045686B2 (ja) | 2009-01-26 | 2012-10-10 | ソニー株式会社 | 半導体装置の製造方法 |
| JP5367429B2 (ja) | 2009-03-25 | 2013-12-11 | 古河電気工業株式会社 | ＧａＮ系電界効果トランジスタ |
| JP2013157577A (ja) | 2012-02-01 | 2013-08-15 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置およびその製造方法 |
| US9893176B2 (en) * | 2014-12-26 | 2018-02-13 | Fairchild Semiconductor Corporation | Silicon-carbide trench gate MOSFETs |
| JP6950398B2 (ja) | 2017-09-21 | 2021-10-13 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| JP7354029B2 (ja) * | 2020-03-13 | 2023-10-02 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ |
-
2020
- 2020-05-21 JP JP2020088784A patent/JP7319617B2/ja active Active
-
2021
- 2021-01-26 US US17/158,110 patent/US11424326B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013031172A1 (ja) | 2011-08-26 | 2013-03-07 | 国立大学法人奈良先端科学技術大学院大学 | ＳｉＣ半導体素子およびその製造方法 |
| JP2015135862A (ja) | 2014-01-16 | 2015-07-27 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP2019050434A (ja) | 2019-01-04 | 2019-03-28 | 株式会社東芝 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021184412A (ja) | 2021-12-02 |
| US20210367040A1 (en) | 2021-11-25 |
| US11424326B2 (en) | 2022-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6177812B2 (ja) | 絶縁ゲート型炭化珪素半導体装置及びその製造方法 | |
| JP3914226B2 (ja) | 高耐圧半導体装置 | |
| US10177251B2 (en) | Semiconductor device, inverter circuit, drive device, vehicle, and elevator | |
| JP5192615B2 (ja) | 炭化珪素半導体素子及びその製造方法 | |
| JP6299102B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP6708954B2 (ja) | 炭化珪素半導体装置 | |
| US20140346528A1 (en) | Vertical-channel type junction sic power fet and method of manufacturing same | |
| US9660071B2 (en) | Semiconductor device | |
| JP6100233B2 (ja) | 半導体装置 | |
| CN107251233A (zh) | 半导体装置 | |
| JP2015177016A (ja) | 半導体装置 | |
| CN111584632B (zh) | 半导体装置 | |
| JP2017092355A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP7210182B2 (ja) | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 | |
| JP7319617B2 (ja) | 半導体装置 | |
| US9324860B2 (en) | Semiconductor device | |
| US20180277667A1 (en) | Semiconductor device | |
| JP6526579B2 (ja) | 半導体装置 | |
| US9698220B2 (en) | Semiconductor device | |
| JP7188210B2 (ja) | 半導体装置 | |
| JP6782213B2 (ja) | 半導体装置 | |
| JP2017108060A (ja) | 縦型ｍｏｓｆｅｔ | |
| JP2016058691A (ja) | 半導体装置 | |
| JP2020129646A (ja) | 半導体装置 | |
| WO2021256117A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230612 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230616 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230711 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7319617 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |