JP2015135862A - 炭化珪素半導体装置およびその製造方法 - Google Patents

Abstract

【課題】トレンチ角部の熱歪みを抑制可能な炭化珪素半導体装置と当該装置を高い安定性と生産性で製造できる製造方法の提供。【解決手段】炭化珪素半導体装置は主表面を有する基板１と、該主表面上に形成され該面に対し傾斜した端面を含む炭化珪素層（ｎ型ドリフト層２、ｐ型ボディ層３、ｎ型ソースコンタクト層４およびｐ型のコンタクト領域５）とを備える。炭化珪素層には、基板１と対向する面と反対側にある主表面にて、端面が側面を持つ溝６が形成される。側面は、基板１の主表面に対し第１角度で傾斜する第１端面と、該面の上方端から炭化珪素層の上部表面に連なり、基板１の主表面に対し第１角度よりも小さな第２角度で傾斜する第２端面と、第１端面の下方端から溝６の底面に連なり、基板１の主表面に対し第１角度よりも小さな第３角度で傾斜する第３端面とを含む。第２、第３端面の少なくとも一方は｛０００−１｝面に対し５０度以上８０度以下傾斜する。【選択図】図２

Description

本発明は、炭化珪素半導体装置およびその製造方法に関するものであり、特に、トレンチを有する炭化珪素半導体装置およびその製造方法に関するものである。

近年、半導体装置の高耐圧化、低損失化などを可能とするため、半導体装置を構成する材料として炭化珪素（ＳｉＣ）の採用が進められている。炭化珪素は、従来より半導体装置を構成する材料として広く用いられている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを実現できる。

炭化珪素を材料とした半導体装置としては、たとえばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などがある。ＭＯＳＦＥＴは、所定の閾値電圧を境としてチャネル領域における反転層の形成の有無を制御することにより、電流を導通または遮断する半導体装置である。たとえば、特開２０１３−８４８９９号公報（特許文献１）には、トレンチの側面に沿ってチャネル領域が形成されたトレンチゲート型ＭＯＳＦＥＴが開示される。

炭化珪素を材料としたトレンチゲート型ＭＯＳＦＥＴにおいては、開口部を有するマスク層が形成された炭化珪素層をドライエッチングすることにより、炭化珪素層の主表面にトレンチが形成される。そして、トレンチが形成された炭化珪素層を熱酸化することにより、トレンチの内壁から炭化珪素層の上部表面上にまで延在するようにゲート絶縁膜（酸化珪素膜）が形成される。

特開２０１３−８４８９９号公報

トレンチゲート型ＭＯＳＦＥＴにおいては、トレンチの側壁と炭化珪素層の上部表面とがなす角部は、直角に近い形状となっているため、歪みが残留しやすいという問題がある。トレンチの側壁と底面とがなす角部においても同様のことがいえる。このため、ＭＯＳＦＥＴを動作させたときに、炭化珪素層、ゲート絶縁膜（酸化珪素膜）およびゲート電極の間の熱膨張係数の違いに起因してトレンチの角部に熱歪みが発生し易くなる。このような熱歪みの発生は、トレンチ型ＭＯＳＦＥＴの信頼性を低下させる要因となる。

このようなトレンチの角部における熱歪みに対する保護対策としては、トレンチを形成した後、アルゴン（Ａｒ）雰囲気中で炭化珪素基板を１５００〜２０００℃程度の高温でアニールすることにより、トレンチの角部を丸める手法がある。あるいは、トレンチが形成された炭化珪素層を１３００℃程度の高温で熱酸化してトレンチの内壁に酸化珪素膜を形成することにより、トレンチの角部を丸める手法がある。

しかしながら、上記のいずれの手法もトレンチの形状の制御が困難であるため、理想的な形状を安定して得ることができないという問題がある。詳細には、前者の手法では、トレンチの形状がアニール条件（アニール圧力、アニール雰囲気およびアニール温度など）に依存するため、アニール条件の調整が複雑になる。また、後者の手法では、炭化珪素層の不純物濃度などによって熱酸化の速度が異なるため、所望の形状に仕上げるための熱酸化条件の最適化が難しくなる。

さらにいずれの手法においても、トレンチの形成後に炭化珪素基板を１０００℃以上の高温に加熱するプロセスが新たに必要となるため、炭化珪素半導体装置の製造工数が増加し、製造コストを上昇させるという問題がある。

本発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、トレンチの角部の熱歪みを抑制可能な炭化珪素半導体装置、および当該炭化珪素半導体装置を高い安定性および生産性で製造することができる製造方法を提供することである。

本発明に係る炭化珪素半導体装置は、主表面を有する基板と、基板の主表面上に形成され、主表面に対して傾斜した端面を含む炭化珪素層とを備える。炭化珪素層には、基板と対向する面と反対側に位置する主表面において、端面が側面を構成する溝が形成される。側面は、基板の主表面に対して第１の角度で傾斜する第１の端面と、第１の端面の上方端から炭化珪素層の上部表面に連なり、基板の主表面に対して第１の角度よりも小さい第２の角度で傾斜する第２の端面と、第１の端面の下方端から溝の底面に連なり、基板の主表面に対して第１の角度よりも小さい第３の角度で傾斜する第３の端面とを含む。第２の端面および第３の端面の少なくとも一方は、｛０００−１｝面に対して５０度以上８０度以下傾斜している。

本発明に係る炭化珪素半導体装置の製造方法は、主表面上に炭化珪素層が形成された基板を準備する工程と、炭化珪素層において、基板の主表面に対して傾斜した端面を形成する工程とを備える。端面を形成する工程は、炭化珪素層の主表面上に、開口パターンを有するマスク層を形成する工程と、マスク層をマスクとして用いて、マスク層の開口パターンにて露出する炭化珪素層を部分的に除去することにより、炭化珪素層の主表面に溝を形成する工程と、熱エッチングによって、溝の角部に位置する炭化珪素層を部分的に除去する工程とを含む。

本発明によれば、トレンチの角部の熱歪みを抑制可能な炭化珪素半導体装置を高い安定性および生産性で製造することができる。

この発明の実施の形態による炭化珪素半導体装置の平面模式図である。 図１の線分ＩＩ−ＩＩにおける断面模式図である。 図２の炭化珪素半導体装置における溝の側壁を模式的に示す部分断面図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法を示すフロー図である。 図１および図２に示した炭化珪素半導体装置の製造方法を説明するための断面模式図である。 図１および図２に示した炭化珪素半導体装置の製造方法を説明するための断面模式図である。 図１および図２に示した炭化珪素半導体装置の製造方法を説明するための断面模式図である。 図１および図２に示した炭化珪素半導体装置の製造方法を説明するための断面模式図である。 図１および図２に示した炭化珪素半導体装置の製造方法を説明するための断面模式図である。 図１および図２に示した炭化珪素半導体装置の製造方法を説明するための斜視模式図である。 図１および図２に示した炭化珪素半導体装置の製造方法を説明するための断面模式図である。 図１および図２に示した炭化珪素半導体装置の製造方法を説明するための断面模式図である。 図１および図２に示した炭化珪素半導体装置の製造方法を説明するための断面模式図である。 本発明に係る炭化珪素半導体装置の変形例を説明するための断面模式図である。 本発明に係る炭化珪素半導体装置の変形例を説明するための断面模式図である。 溝形成工程によって炭化珪素層に形成された溝の角部の断面模式図である。 熱エッチング工程を行なった後の溝の角部の断面模式図である。 熱エッチング工程を行なった後の溝の角部の断面模式図である。 平面形状が六角形のメサ構造を模式的に示す部分斜視図である。 平面形状が四角形のメサ構造を模式的に示す部分斜視図である。 熱エッチング工程の変形例を説明するための図である。 本発明に係る炭化珪素半導体装置の変形例を説明するための斜視模式図である。 本発明に係る炭化珪素半導体装置の変形例である縦型ＭＯＳＦＥＴの単位セルの配置形態を示す平面模式図である。 図２３の線分ＸＸＩＶ−ＸＸＩＶにおける断面模式図である。 図２４に示したコンタクトトレンチおよびゲートトレンチの平面模式図および断面模式図である。 熱エッチング工程が実施された後のゲートトレンチおよびコンタクトトレンチの平面模式図および断面模式図である。 熱エッチング工程が実施された後のゲートトレンチおよびコンタクトトレンチの平面模式図である。

[本願発明の実施形態の説明]
最初に、本願発明の実施形態の内容を列記して説明する。

（１） この発明に従った炭化珪素半導体装置は、主表面を有する基板と、基板の主表面上に形成され、主表面に対して傾斜した端面を含む炭化珪素層とを備える。炭化珪素層には、基板と対向する面と反対側に位置する主表面において、端面が側面を構成する溝が形成される。側面は、基板の主表面に対して第１の角度で傾斜する第１の端面と、第１の端面の上方端から炭化珪素層の上部表面に連なり、基板の主表面に対して第１の角度よりも小さい第２の角度で傾斜する第２の端面と、第１の端面の下方端から溝の底面に連なり、基板の主表面に対して第１の角度よりも小さい第３の角度で傾斜する第３の端面とを含む。第２の端面および第３の端面の少なくとも一方は、｛０００−１｝面に対して５０度以上８０度以下傾斜している。

この構成によれば、溝（トレンチ）を有する炭化珪素半導体装置は、溝の角部が丸められた形状となっているため、溝の角部に熱歪みが発生するのを防止することができる。また、溝の側壁の端部には、所定の結晶面（以下「特殊面」とも称する）を有する端面が熱エッチングが用いられることで自己形成されるため、溝の形状の制御を安定して行なうことができる。これにより、信頼性の高い炭化珪素半導体装置を実現できる。

（２） 上記炭化珪素半導体装置において、好ましくは、第２の端面および第３の端面の少なくとも一方は、｛０−３３−８｝面を含む。この構成によれば、溝の側壁の端部に特殊面を有する端面が熱エッチングが用いられることで自己形成されるため、溝の角部が丸められた形状を再現性良く製造することができる。これにより、信頼性の高い炭化珪素半導体装置を実現できる。

（３） 上記炭化珪素半導体装置において、好ましくは、第２の端面および第３の端面の少なくとも一方は、微視的に｛０−３３−８｝面および｛０−１１−１｝面を含み、かつ、｛０−１１−２｝面からなる複合面を構成している。この構成によれば、溝の側壁の端部に特殊面を有する端面が熱エッチングが用いられることで自己形成されるため、溝の角部が丸められた形状を再現性良く製造することができる。

（４） 上記炭化珪素半導体装置は、好ましくは、端面上に形成された絶縁膜と、絶縁膜上に形成されたゲート電極とをさらに備える。この構成によれば、特殊面を有する端面が縦型ＭＯＳＦＥＴのチャネルとしての機能を有するため、高いチャネル移動度が得られる。

（５） 上記炭化珪素半導体装置において、好ましくは、炭化珪素層は、基板と対向する面と反対側に位置する主表面において、端面が側面を構成する複数のメサ構造を含む。炭化珪素半導体装置は、メサ構造の上部表面上に形成されたソース電極をさらに備える。この構成によれば、溝により囲まれた複数のメサ構造を有する縦型ＭＯＳＦＥＴにおいて、高い信頼性が得られる。

（６） 上記炭化珪素半導体装置において、好ましくは、炭化珪素層は、基板と対向する面と反対側に位置する主表面において、端面が側面を構成する複数の凹部を含む。炭化珪素半導体装置は、複数の凹部の間における炭化珪素層の主表面に形成されたソース電極をさらに備える。この構成によれば、溝により形成された複数の凹部を有する縦型ＭＯＳＦＥＴにおいて、高い信頼性が得られる。

（７） この発明に従った炭化珪素半導体装置は、主表面を有する基板と、基板の主表面上に形成され、主表面に対して傾斜した端面を含む炭化珪素層とを備える。炭化珪素層には、基板と対向する面と反対側に位置する主表面において、端面が側面を構成する溝が形成される。側面は、基板の主表面に対して第１の角度で傾斜する第１の端面と、第１の端面の上方端から炭化珪素層の上部表面に連なり、基板の主表面に対して第１の角度よりも小さい第２の角度で傾斜する第２の端面とを含む。第２の端面は、｛０００−１｝面に対して５０度以上８０度以下傾斜している。

この構成によれば、溝を有する炭化珪素半導体装置は、溝の上端角部が丸められた形状となっているため、当該角部に熱歪みが発生するのを防止することができる。そして、特殊面を有する第２の端面は熱エッチングが用いられることで自己形成されるため、溝の形状の制御を安定して行なうことができる。これにより、炭化珪素半導体装置の信頼性を向上させることができる。

（８） この発明に従った炭化珪素半導体装置の製造方法は、主表面上に炭化珪素層が形成された基板を準備する工程と、炭化珪素層において、基板の主表面に対して傾斜した端面を形成する工程とを備える。端面を形成する工程は、炭化珪素層の主表面上に、開口パターンを有するマスク層を形成する工程と、マスク層をマスクとして用いて、マスク層の開口パターンにて露出する炭化珪素層を部分的に除去することにより、炭化珪素層の主表面に溝を形成する工程と、熱エッチングによって、溝の角部に位置する炭化珪素層を部分的に除去する工程とを含む。

この構成によれば、溝の角部を丸めるために熱エッチングが用いられることで、溝の側壁の端部に特殊面を有する端面が自己形成される。これにより溝の形状の制御を安定して行なうことができるため、信頼性の高いトレンチ型ＭＯＳＦＥＴを再現性良く製造することができる。

（９） 上記製造方法において、好ましくは、溝を形成する工程では、マスク層をマスクとして用いて、マスク層の開口パターンにて露出する炭化珪素層をドライエッチングによって部分的に除去する。溝の角部に位置する炭化珪素層を部分的に除去する工程では、マスク層をマスクとして、溝の角部に位置する炭化珪素層を熱エッチングによって部分的に除去する。この構成によれば、ドライエッチングによって基板に対してほぼ垂直に形成された溝の側壁の端部に、特殊面を有する端面が自己形成される。これにより溝の形状の制御を安定して行なうことができる。

（１０） 上記製造方法において、好ましくは、溝を形成する工程では、マスク層をマスクとして用いて、マスク層の開口パターンにて露出する炭化珪素層をドライエッチングによって部分的に除去する。溝の角部に位置する炭化珪素層を部分的に除去する工程では、マスク層をマスクとして用いて、マスク層の開口パターンにて露出する炭化珪素層を熱エッチングによって部分的に除去し、その後マスク層を除去し、さらに溝の角部に位置する炭化珪素層を熱エッチングによって部分的に除去する。この構成によれば、ドライエッチングによって基板に対してほぼ垂直に形成された溝の側壁の端部には、２回の熱エッチングによって特殊面を有する端面が自己形成される。マスク層の有無によってマスク層の直下に位置する炭化珪素層のエッチング速度が異なってくる。それぞれの熱エッチング条件を調整することで、理想的な溝の形状を安定して得ることができる。

（１１） 上記製造方法において、好ましくは、溝を形成する工程では、マスク層をマスクとして用いて、マスク層の開口パターンにて露出する炭化珪素層を熱エッチングによって部分的に除去する。溝の角部に位置する炭化珪素層を部分的に除去する工程では、マスク層を除去した後、溝の角部に位置する炭化珪素層を熱エッチングによって部分的に除去する。この構成によれば、最初の熱エッチングによって基板の主表面に対して傾斜した側壁を有する溝が形成され、次の熱エッチングによってこの溝の端部に、側壁よりさらに傾斜した端面が形成される。それぞれの熱エッチング条件を調整することで、理想的な溝の形状を安定して得ることができる。

（１２） 上記製造方法において、好ましくは、溝の角部に位置する炭化珪素層を部分的に除去する工程では、溝の側壁の端部に位置する端面は｛０００−１｝面に対して５０度以上８０度以下傾斜している。この構成によれば、溝の側壁の端部に特殊面を有する端面が自己形成される。この端面を半導体装置のチャネル領域として利用することにより、高い信頼性を有し、かつ高いチャネル移動度を示す炭化珪素半導体装置を実現できる。

（１３） 上記製造方法において、好ましくは、溝の角部に位置する炭化珪素層を部分的に除去する工程では、熱エッチングは、ハロゲン原子を有する反応ガスを含む雰囲気中で炭化珪素層を加熱することにより行なう。この構成によれば、溝の側壁の端部に特殊面を有する端面が自己形成される。

（１４） 上記製造方法において、好ましくは、溝の角部の位置する炭化珪素層を部分的に除去する工程では、熱エッチングは、熱処理温度を７００℃以上１０００℃以下として行なう。この構成によれば、溝の側壁の端部に特殊面を有する端面が自己形成される。

[本願発明の実施形態の詳細]
以下、図面を参照して、本発明の実施の形態について説明する。なお、以下の図面において、同一または相当する部分には同一の参照符号を付し、その説明は繰返さない。本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。

（炭化珪素半導体装置の構成）
図１および図２を参照して、この発明の実施の形態による炭化珪素半導体装置を説明する。

図１は、この発明の実施の形態による炭化珪素半導体装置の平面模式図である。図２は、図１の線分ＩＩ−ＩＩにおける断面模式図である。図１および図２を参照して、本実施の形態による炭化珪素半導体装置は、複数のメサ構造と、当該メサ構造の間に形成された側面が傾斜した溝とを利用した縦型のデバイスである縦型ＭＯＳＦＥＴである。

図１および図２に示した炭化珪素半導体装置は、炭化珪素からなる基板１と、炭化珪素からなり、導電型がｎ型であるエピタキシャル層であるｎ型ドリフト層２と、炭化珪素からなり、導電型がｐ型であるｐ型ボディ層３と、炭化珪素からなり、導電型がｎ型であるｎ型ソースコンタクト層４と、炭化珪素からなり、導電型がｐ型であるコンタクト領域５と、ゲート絶縁膜８と、ゲート電極９と、層間絶縁膜１０と、ソース電極１２と、ソース配線電極１３と、ドレイン電極１４と、裏面保護電極１５とを備える。

図１に示すように、基板１の主表面上に、炭化珪素層を部分的に除去することで複数の（図１では５つ）メサ構造が形成されている。具体的には、メサ構造は上部表面および底面が六角形状となっており、その側壁は基板１の主表面に対して傾斜している。隣接するメサ構造の間には、当該メサ構造の側壁が傾斜側面となっている溝６が形成されている。

また、図２に示した半導体装置において、基板１は、結晶型が六方晶の炭化珪素からなる。ｎ型ドリフト層２は、基板１の一方の主表面上に形成されている。ｎ型ドリフト層２上にはｐ型ボディ層３が形成されている。ｐ型ボディ層３上には、ｎ型ソースコンタクト層４が形成されている。このｎ型ソースコンタクト層４に取り囲まれるように、ｐ型のコンタクト領域５が形成されている。ｎ型ソースコンタクト層４、ｐ型ボディ層３およびｎ型ドリフト層２を部分的に除去することにより、溝６により囲まれたメサ構造が形成されている。溝６の側壁（メサ構造の側壁）は基板１の主表面に対して傾斜した端面になっている。傾斜した端面により囲まれた凸部（上部表面上にソース電極１２が形成されたメサ構造である凸形状部）の平面形状は図１に示すように六角形状になっている。

この溝６の側壁および底面上にはゲート絶縁膜８が形成されている。このゲート絶縁膜８はｎ型ソースコンタクト層４の上部表面上にまで延在している。このゲート絶縁膜８上であって、溝６の内部を充填するように（つまり隣接するメサ構造の間の空間を充填するように）ゲート電極９が形成されている。ゲート電極９の上部表面は、ゲート絶縁膜８においてｎ型ソースコンタクト層４の上部表面上に位置する部分の上面とほぼ同じ高さになっている。

ゲート絶縁膜８のうちｎ型ソースコンタクト層４の上部表面上にまで延在する部分とゲート電極９とを覆うように層間絶縁膜１０が形成されている。層間絶縁膜１０およびゲート絶縁膜８の一部を除去することにより、ｎ型ソースコンタクト層４の一部とｐ型のコンタクト領域５とを露出するように開口部１１が形成されている。この開口部１１の内部を充填するとともに、ｐ型のコンタクト領域５およびｎ型ソースコンタクト層４の一部と接触するようにソース電極１２が形成されている。ソース電極１２の上部表面と接触するとともに、層間絶縁膜１０の上部表面上に延在するようにソース配線電極１３が形成されている。また、基板１においてｎ型ドリフト層２が形成された主表面とは反対側の裏面には、ドレイン電極１４が形成されている。このドレイン電極１４はオーミック電極である。このドレイン電極１４において、基板１と対向する面とは反対側の面上に裏面保護電極１５が形成されている。

図２に示した半導体装置において、溝６の側壁（メサ構造の側壁）は、基板１の主表面に対して傾斜した端面になっている。図３は、図２の炭化珪素半導体装置における溝６の側壁を模式的に示す部分断面図である。図３を参照して、溝６の側壁は、基板１の主表面に対して角度θ１で傾斜する端面Ｓ１と、端面Ｓ１の上方端からｎ型ソースコンタクト層４の上部表面に連なり、基板１の主表面に対して上記角度θ１よりも小さい角度θ２で傾斜する端面Ｓ２と、端面Ｓ１の下方端から溝６の底面に連なり、基板１の主表面に対して上記角度θ１よりも小さい角度θ３で傾斜する端面Ｓ３とを含んでいる。すなわち、端面Ｓ２は端面Ｓ１の仮想延長線よりも基板１側に位置しており、端面Ｓ３は当該仮想延長線よりも溝６側に位置している。

これにより、溝６の側壁の上端はなだらかにｎ型ソースコンタクト層４の上部表面に繋がっている。また、溝６の側壁の下端はなだらかに溝６の底面に繋がっている。このように溝６の開口端の角部と溝６の底面の角部とをそれぞれ丸めることにより、溝の角部近傍に応力が残留するのを抑制できるため、熱歪みが発生するのを防止することができる。

ここで、溝６の側壁の端面Ｓ２および端面Ｓ３の少なくとも一方は所定の結晶面（特殊面とも称する）を有する。特殊面とは｛０００−１｝面に対して５０度以上８０度以下傾斜している面である。端面Ｓ２および端面Ｓ３は、｛０−３３−８｝面を含む。好ましくは、端面Ｓ２および端面Ｓ３は、面方位（０−３３−８）を有する。

より好ましくは、端面Ｓ２および端面Ｓ３は、｛０−３３−８｝面を微視的に含むとともに、｛０−１１−１｝面を微視的に含む。ここで「微視的」とは、原子間隔の２倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。このような微視的な構造の観察方法としては、たとえばＴＥＭ（Transmission Electron Microscopy）により観察し得る。

好ましくは、端面Ｓ２および端面Ｓ３は、｛０−１１−２｝面からなる複合面を構成している。すなわち複合面は、｛０−３３−８８｝面と｛０−１１−１｝面とが周期的に繰り返されることによって構成されている。このような周期的構造は、たとえば、ＴＥＭまたはＡＦＭ（Automatic Force Microscopy）により観察し得る。この場合、複合面は｛０００−１｝面に対して巨視的に６２°のオフ角を有する。ここで「巨視的」とは、原子間隔程度の寸法を有する微細構造を無視することを意味する。このように巨視的なオフ角の測定としては、たとえば、一般的なＸ線回折を用いた方法を用い得る。好ましくは、チャネル面上においてキャリアが流れる方向であるチャネル方向は、上述した周期的繰り返しが行なわれる方向に沿っている。

後述するように、端面２および端面３は、炭化珪素の所定の結晶面（特殊面）を表出させる熱エッチング工程を行なうことによって形成することができる。すなわち、熱エッチング工程において、エッチング速度の最も遅い結晶面である｛０−３３−８｝面が端面Ｓ２および端面Ｓ３として自己形成される。この結果、図３に示すような構造を得る。これによれば、｛０−３３−８｝面を含む端面Ｓ２および端面Ｓ３を再現性良く形成することができる。これにより、アニールや熱酸化によってトレンチの角部を丸める従来の手法と比較して、トレンチの形状の制御を安定して行なうことができるため、炭化珪素半導体装置の信頼性が向上する。

なお、特殊面を有する端面Ｓ３を炭化珪素半導体装置のチャネル領域（能動領域）として利用することも可能となる。端面Ｓ３は安定な結晶面であって高いチャネル移動度が得られるため、この端面Ｓ３をチャネル領域に利用した場合、他の結晶面をチャネル領域に利用した場合より、高いチャネル移動度を示す高品質の半導体装置を実現できる。

（炭化珪素半導体装置の製造方法）
次に、図４から図１３を参照して、図１および図２に示した本発明の実施の形態に係る炭化珪素半導体装置の製造方法を説明する。

図４は、本発明の実施の形態に係る炭化珪素半導体装置の製造方法を示すフロー図である。まず、炭化珪素単結晶基板準備工程（図４のＳ１０）が実施される。具体的には、単結晶炭化珪素からなるインゴットをスライスすることにより、導電型がｎ型の炭化珪素単結晶基板が準備される。

次に、炭化珪素エピタキシャル層形成工程（図４のＳ２０）が実施される。具体的には、図５を参照して、単結晶炭化珪素からなる基板１の主表面上に、導電型がｎ型である炭化珪素のエピタキシャル層を形成する。当該エピタキシャル層はｎ型ドリフト層２となる。ｎ型ドリフト層２を形成するためのエピタキシャル成長は、たとえば原料ガスとしてシラン（ＳｉＨ_４）およびプロパン（Ｃ_３Ｈ_８）の混合ガスを用い、キャリアガスとしてたとえば水素ガス（Ｈ_２）を用いたＣＶＤ法により実施することができる。また、このとき導電型がｎ型の不純物としてたとえば窒素（Ｎ）やリン（Ｐ）を導入することが好ましい。このｎ型ドリフト層２のｎ型不純物の濃度は、たとえば５×１０^１５ｃｍ^−３以上５×１０^１６ｃｍ^−３以下とすることができる。

次に、イオン注入工程（図４のＳ３０）が実施される。具体的には、図６を参照して、ｎ型ドリフト層２の上部表面層にイオン注入を行なうことにより、ｐ型ボディ層３およびｎ型ソースコンタクト層４を形成する。ｐ型ボディ層３を形成するためのイオン注入においては、たとえばアルミニウム（Ａｌ）などの導電型がｐ型の不純物をイオン注入する。このとき、注入するイオンの加速エネルギーを調整することによりｐ型ボディ層３が形成される領域の深さを調整することができる。

次に、導電型がｎ型の不純物を、ｐ型ボディ層３が形成されたｎ型ドリフト層２へイオン注入することにより、ｎ型ソースコンタクト層４を形成する。ｎ型の不純物としてはたとえばリンを用いることができる。

次に、溝形成工程（図４のＳ４０）が実施される。具体的には、図７を参照して、ｎ型ソースコンタクト層４の上部表面上にマスク層１７を形成する。マスク層１７としては、たとえば酸化珪素膜（ＳｉＯ_２膜）などの絶縁膜を用いることができる。マスク層１７の形成方法としては、たとえば以下のような工程を用いることができる。すなわち、ｎ型ソースコンタクト層４の上部表面上に、ＣＶＤ法などを用いて酸化珪素膜を形成する。そして、この酸化珪素膜上にフォトリソグラフィ法を用いて所定の開口パターンを有するレジスト膜（図示せず）を形成する。このレジスト膜をマスクとして用いて、酸化珪素膜をエッチングにより除去する。その後レジスト膜を除去する。この結果、溝１６が形成されるべき領域に開口パターンを有するマスク層１７が形成される。

そして、このマスク層１７をマスクとして用いて、マスク層１７の開口パターンにて露出するｎ型ソースコンタクト層４およびｐ型ボディ層３をエッチングにより部分的に除去する。エッチングの方法としては、たとえば反応性イオンエッチング（ＲＩＥ）、特に誘導結合プラズマ（ＩＣＰ）ＲＩＥを用いることができる。具体的には、たとえば反応ガスとしてＳＦ_６またはＳＦ_６とＯ_２との混合ガスを用いたＩＣＰ−ＲＩＥを用いることができる。このようなエッチングにより、図２の溝６が形成されるべき領域に、側壁が基板１の主表面に対してほぼ垂直な溝１６を形成することができる。

次に、ｐ型ボディ層３およびｎ型ソースコンタクト層４において所定の結晶面（特殊面）を表出させる熱エッチング工程（図４のＳ５０）が実施される。具体的には、図８を参照して、溝１６（図７）の内面において熱エッチングを行なうことにより、溝６の角部に位置する炭化珪素層を部分的に除去する。

熱エッチングは、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中で、基板１を加熱することによって行ない得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。この雰囲気は、たとえば、Ｃｌ_２、ＢＣＬ_３、ＳＦ_６またはＣＨ_４である。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度をたとえば７００℃以上１０００℃以下として、熱エッチングが行なわれる。なお、反応ガスはキャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素（Ｎ_２）ガス、アルゴンガス、ヘリウムガスなどを用いることができる。そして、上述のように熱処理温度を７００℃以上１０００℃以下とした場合、炭化珪素のエッチング速度は、たとえば約７０μｍ／時になる。この場合、酸化珪素から形成されたマスク層１７は、炭化珪素に対する選択比が極めて大きいので、炭化珪素のエッチング中に実質的にエッチングされない。

熱エッチングにおいては、溝１６（図７）の上端角部および下端角部から除去され始める。このため、図８に示すように、溝６の側壁の上端および下端に、エッチング速度が最も遅い結晶面である｛０−３３−８｝面が最初に表出される。熱エッチングは、溝６の側壁の端部に｛０−３３−８｝面が表出されるまで行なわれる。この側壁の下端に表出される傾斜面（好ましくは｛０−３３−８｝面を有する）が図３に示す端面Ｓ３を形成する。また、溝６の側壁の上端に表出される傾斜面（好ましくは｛０−３３−８｝面を有する）が図３に示す端面２を形成する。このようにして、図３に示すように基板１の主表面に対して傾斜した側面を有する溝６を形成することができる。

次に、マスク層１７を、たとえばウェットエッチングにより除去する。ウェットエッチングは、たとえばフッ化水素酸を用いて行ない得る。その後、溝６の内部からｎ型ソースコンタクト層４の上部表面上にまで延在するように、所定のパターンを有するレジスト膜（図示せず）を、フォトリソグラフィ法を用いて形成する。レジスト膜としては、ｎ型ソースコンタクト層４の上部表面の一部に開口パターンが形成されているものを用いる。そして、このレジスト膜をマスクとして用いて、導電型がソースコンタクト層４の一部領域に導電型がｐ型のコンタクト領域５を形成する。その後、レジスト膜を除去する。これにより、図９および図１０に示すような構造を得る。図１０から分かるように、溝６の平面形状は、単位胞（１つのメサ構造を取り囲む環状の溝６）の平面形状が六角形状である網目形状となっている。また、ｐ型のコンタクト領域５は、図１０に示すようにメサ構造の上部表面におけるほぼ中央部に配置されている。また、ｐ型のコンタクト領域５の平面形状は、メサ構造の上部表面の外周形状と同じであって、六角形状となっている。

上述したイオン注入により注入された不純物を活性化するための活性化アニール処理を実施する。この活性化アニール処理においては、炭化珪素からなるエピタキシャル層の表面上（たとえばメサ構造の側壁上）に特にキャップを形成することなくアニール処理を実施する。これは、上述した｛０−３３−８｝面については、キャップ層などの保護膜を表面に形成することなく活性化アニール処理を行なっても表面形状が劣化することがなく、十分な表面平滑性を維持できることに基づいている。なお、上述したキャップ層を形成したうえで活性化アニール処理を実施してもよい。また、たとえばｎ型ソースコンタクト層４およびｐ型のコンタクト領域５の上部表面上のみにキャップ層を設けた構成として、活性化アニール処理を実施してもよい。

次に、ゲート絶縁膜形成工程（図４のＳ６０）が実施される。具体的には、図１１を参照して、溝６の内部からｎ型ソースコンタクト層４およびｐ型のコンタクト領域５の上部表面上にまで延在するようにゲート絶縁膜８を形成する。ゲート絶縁膜８としては、たとえば炭化珪素からなるエピタキシャル層を熱酸化することにより得られる酸化膜（酸化珪素膜）を用いることができる。

次に、ゲート電極形成工程（図４のＳ７０）が実施される。具体的には、図１２を参照して、溝６の内部を充填するように、ゲート絶縁膜８上にゲート電極９を形成する。ゲート電極９の形成方法としては、たとえば以下のような方法を用いることができる。まず、ゲート絶縁膜８上において、溝６の内部およびｐ型のコンタクト領域５上の領域にまで延在するゲート電極となるべき導電体膜を、スパッタリング法などを用いて形成する。導電体膜の材料としては、導電性を有する材料であれば金属など任意の材料を用いることができる。その後、エッチバックあるいはＣＭＰ法など任意の方法を用いて、溝６の内部以外の領域に形成された導電体膜の部分を除去する。この結果、溝６の内部を充填するような導電体膜が残存し、当該導電体膜によりゲート電極９が構成される。

次に、ソース電極形成工程（図４のＳ８０）が実施される。具体的には、図１３を参照して、ゲート電極９の上部表面、およびｐ型のコンタクト領域５上において露出しているゲート絶縁膜８の上部表面上を覆うように層間絶縁膜１０を形成する。層間絶縁膜としては、絶縁性を有する材料であれば任意の材料を用いることができる。そして、層間絶縁膜１０上に、パターンを有するレジスト膜（図示せず）を、フォトリソグラフィ法を用いて形成する。当該レジスト膜にはｐ型のコンタクト領域５上に位置する領域に開口パターンが形成されている。

そして、このレジスト膜をマスクとして用いて、エッチングにより層間絶縁膜１０およびゲート絶縁膜８を部分的にエッチングにより除去する。この結果、層間絶縁膜１０およびゲート絶縁膜８には開口部１１が形成される。この開口部１１の底部においては、ｐ型のコンタクト領域５およびｎ型ソースコンタクト層４の一部が露出した状態となる。その後、開口部１１の内部を充填するとともに、上述したレジスト膜の上部表面上を覆うようにソース電極１２となるべき導電体膜を形成する。その後、薬液などを用いてレジスト膜を除去することにより、レジスト膜上に形成されていた導電体膜の部分を同時に除去する（リフトオフ）。この結果、開口部１１の内部に充填された導電体膜によりソース電極１２を形成できる。このソース電極１２は、ｐ型のコンタクト領域５およびｎ型ソースコンタクト層４とオーミック接触したオーミック電極である。

また、基板１の裏面側（ｎ型ドリフト層２が形成された主表面と反対側の主表面）に、ドレイン電極１４を形成する。ドレイン電極１４としては、基板１とオーミック接触が可能な材料であれば任意の材料を用いることができる。

その後、ソース電極１２の上部表面に接触するとともに、層間絶縁膜１０の上部表面上に延在するソース配線電極１３、およびドレイン電極１４の表面に形成された裏面保護電極１５をそれぞれスパッタリング法などの任意の方法を用いて形成する。この結果、図１および図２に示す炭化珪素半導体装置を得ることができる。

なお、本実施の形態に係る炭化珪素半導体装置は、図２および図３に示した構成以外に、図１４および図１５に示すように、特殊面を有する端面Ｓ３を炭化珪素半導体装置のチャネル領域として利用する構成をも含み得る。図１４には、端面Ｓ３と端面Ｓ１の一部とをチャネル領域とする構成例が示されている。図１５には、端面Ｓ３をチャネル領域とする構成例が示されている。これらによれば、溝の角部の熱歪みの発生を防止するとともに、高いチャネル移動度が得られる。

（熱エッチング工程）
以下、図１６から図１８を参照して、熱エッチングにより溝６の角部に位置する炭化珪素層を部分的に除去する工程（図４のＳ５０）についてさらに詳細に説明する。

図１６は、溝形成工程（図４のＳ４０）によって炭化珪素層に形成された溝の角部の断面模式図である。図１６において、Ｌ１はドライエッチングにより溝が形成された後の炭化珪素層の上部表面および溝の側壁を表わしている。炭化珪素層の上部表面と溝の側壁とをなす溝の角部はほぼ直角となっている。ゲート絶縁膜形成工程（図４のＳ６０）によってこの炭化珪素層を熱酸化すると、溝の内部から炭化珪素層の上部表面上にまで延在するように酸化珪素膜が形成される。図１６では、溝の側壁の表面からの深さがｘ以内の炭化珪素層、および炭化珪素層の上部表面からの深さがｙ以内の炭化珪素層が酸化されて酸化珪素膜に変化する。なお、酸化珪素膜全体の厚さは、図１６に示した酸化珪素膜の厚さのほぼ２倍となる。

ここで、炭化珪素層の上部表面からの深さがｙとなる位置において炭化珪素層の上部表面と平行な線Ｌ２を引くとともに、溝の側壁からの深さがｘとなる位置において当該側壁と平行な線Ｌ３を引く。そして、平行線Ｌ２と上述したＬ１とが交差する点を点Ｑとし、平行線Ｌ３とＬ１とが交差する点を点Ｐとする。さらにこの点Ｐと点Ｑとを結ぶように仮想線Ｌ４を引く。

本実施の形態では、仮想線Ｌ４よりも炭化珪素層側に酸化珪素膜の表面が形成されるように、ゲート絶縁膜形成工程（図４のＳ６０）の前に熱エッチング工程（図４のＳ５０）を行なって炭化珪素層を部分的に除去する。図１７は、溝に対して熱エッチングを行なった後の溝の角部の断面模式図である。図１７において、Ｌ５は熱エッチングを行なった後の炭化珪素層の上部表面および溝の側壁を表わしている。溝の角部が除去されることによって溝の側壁と炭化珪素層の上部表面との間に端面が形成される。図１７では、この端面が仮想線Ｌ４上にのっているが、端面は仮想線Ｌ４よりも炭化珪素層側にあればよい。

本実施の形態では、熱エッチングによって、このような端面を自己形成することができる。上述したように、この端面は｛０−３３−８｝面を含む。あるいは、図１８に示すように、端面は複数の結晶面からなる複合面により構成されている。端面は好ましくは｛０−１１−２｝面からなる複合面を有する。

図１９は、平面形状が六角形のメサ構造を模式的に示す部分斜視図である。図２０は、平面形状が四角形のメサ構造を模式的に示す部分斜視図である。図１９および図２０は、図１７に示した熱エッチングが施された後のメサ構造の一部分を模式的に示したものである。図１９および図２０において、Ｌ１は溝形成工程（図４のＳ４０）によって形成されるメサ構造の外郭を表わしている。Ｌ５は熱エッチング工程（図４のＳ５０）を行なった後のメサ構造の外郭を表わしている。メサ構造の側面と側面とがなす角部および上部表面と側面とがなす角部が除去され、側面と側面とを繋ぐ端面および上部表面と側面とを繋ぐ端面がそれぞれ形成されている。

（熱エッチング工程の変形例）
本発明における熱エッチング工程は、上記の実施形態に限定されるものではなく、たとえば以下のような変形例も含まれる。

図２１は、熱エッチング工程（図４のＳ５０）の変形例を説明するための図である。
図２１では、溝形成工程（図４のＳ４０）において、マスク層１７をマスクとして用いて、ｎ型ソースコンタクト層４およびｐ型ボディ層３の一部をドライエッチングにより除去することにより溝１６を形成する（図２１（ａ）参照）。熱エッチング工程（図４のＳ５０）では、溝１６の内面に対して熱エッチングを２回に分けて行なう（図２１（ｂ），（ｃ）参照）。

具体的には、図２１（ｂ）を参照して、最初に、マスク層１７をマスクとして用いて、溝１６の内面において熱エッチングを行なう。熱エッチングでは溝１６の側壁の上端角部および下端角部から除去され始めるため、溝１６の側壁の上端および下端に特殊面が表出し始める。

次に、図２１（ｃ）を参照して、マスク層１７をたとえばウェットエッチングにより除去した後、再び熱エッチングを行なう。これにより、溝１６の角部に位置する炭化珪素層がさらにエッチングされる。ドライエッチングによって基板１に対してほぼ垂直に形成された溝１６の側壁の上端および下端には、２回の熱エッチングによって特殊面を有する端面が自己形成される。マスク層１７の有無によってマスク層の直下に位置する炭化珪素層（ｎ型ソースコンタクト層４）のエッチング速度が異なってくる。それぞれの熱エッチング条件を調整することで、理想的な溝の形状を安定して得ることができる。

また、熱エッチング工程の別の変形例としては、溝形成工程（図４のＳ４０）において、マスク層１７をマスクとして用いて、ｎ型ソースコンタクト層４およびｐ型ボディ層３の一部を熱エッチングによって除去し、その後、熱エッチング工程（図４のＳ５０）において、マスク層１７を除去した後、再び熱エッチングを行なう構成としてもよい。この構成では、溝形成工程（図４のＳ４０）によって基板１の主表面に対して傾斜した側壁を有する溝１６が形成される。そして、熱エッチング工程（図４のＳ５０）によって、この溝１６の側壁の上端角部および下端角部からエッチングされ始めることにより、溝１６の上端および下端に特殊面が表出される。それぞれの熱エッチング条件を調整することで、理想的な溝の形状を安定して得ることができる。

（本発明に係る炭化珪素半導体装置の変形例）
上述の実施の形態では、複数のメサ構造を有する縦型ＭＯＳＦＥＴの構成について説明したが、本発明に係る炭化珪素半導体装置は、図２１に示すような、複数の凹部（溝６に相当）を有する縦型ＭＯＳＦＥＴにも適用することが可能である。複数の凹部は、炭化珪素基板の主表面側に開口し、側壁と底面とを有する。図２は、図２２の線分ＩＩ―ＩＩにおける断面模式図にあたる。凹部（溝６）の側壁にはｐ型ボディ層３およびｎ型ソースコンタクト層４が露出している。本変形例においても、溝形成工程（図４のＳ４０）および熱エッチング工程（図４のＳ５０）を行なうことによって、凹部（溝６）の側壁は、図３に示したような、基板１の主表面に対して傾斜した端面になっている。

また、上述の実施の形態では、炭化珪素基板の主表面上に、平面形状が六角形のメサ構造（または凹部）を複数形成する構成について説明したが、メサ構造（または凹部）は他の任意の形状としてもよい。たとえば、本発明に係る炭化珪素半導体装置およびその製造方法は、非特許文献１に記載される、平面形状が四角形のメサ構造からなる単位セルを複数形成する構成にも適用することも可能である。

以下、本発明に係る炭化珪素半導体装置の変形例として、図２３から図２７を参照して、複数の四角形の単位セルから構成される縦型ＭＯＳＦＥＴを説明する。

図２３は、本発明に係る炭化珪素半導体装置の変形例である縦型ＭＯＳＦＥＴの単位セルの配置形態を示す平面模式図である。図２４は、図２３の線分ＸＸＩＶ−ＸＸＩＶにおける断面模式図である。

図２３を参照して、変形例に係る縦型ＭＯＳＦＥＴ４１は、千鳥状に配置された四角形の単位セル４２を複数備える。各単位セル４２は、コンタクトトレンチ４３によって区画されている。なお、複数の単位セル４２の配置形態は行列状であってもよい。各単位セル４２には、平面形状が四角形のゲートトレンチ４４が１つずつ形成されている。

図２４を参照して、縦型ＭＯＳＦＥＴ４１は、ｎ^＋型の炭化珪素からなる基板１０５を備える。基板１０５は、ＭＯＳＦＥＴ４１のドレインとして機能する。基板１０５の上部表面には、基板１０５よりも低濃度のｎ⁻型の炭化珪素エピタキシャル層１０８が積層されている。炭化珪素エピタキシャル層１０８には、その上部表面から基板１０５へ向かって掘り下がった、側面および底面を有するゲートトレンチ４４が形成されている。

ゲートトレンチ４４の周囲には、ｎ^＋型のソース領域１１３およびｐ⁻型のチャネル領域１１４が、炭化珪素エピタキシャル層１０８の上部表面に近い側からこの順に形成されている。

ソース領域１１３は、炭化珪素エピタキシャル層１０８の表面に露出するとともに、ゲートトレンチ４４の１０３の側面の上部を形成するように、各単位セル４２の表層部に形成されている。

チャネル領域１１４は、ソース領域１１３に対して基板１０５側にソース領域１１３に接するように、かつ、ゲートトレンチ４４の側面の下部を形成するように形成されている。炭化珪素エピタキシャル層１０８における、チャネル領域１１４に対して基板１０５側の領域は、エピタキシャル成長後のままの状態が維持された、ｎ⁻型のドレイン領域１１５となっている。ドレイン領域１１５は、ゲートトレンチ４４の底面を形成している。

ゲートトレンチ４４の内面には、その全域を覆うようにゲート絶縁膜１１６が形成されている。ｎ型不純物が高濃度にドーピングされたポリシリコンをゲート絶縁膜１１６の内側に埋め込むことにより、ゲートトレンチ４４内にゲート電極１１７が埋設される。このようにして、ソース領域１１３とドレイン領域１１５とが炭化珪素エピタキシャル層１０８の表面に垂直な方向にチャネル領域１１４を介して離間して配置された、縦型ＭＯＳＦＥＴが形成される。

各単位セル４２には、炭化珪素エピタキシャル層１０８の表面からソース領域１１３を貫通し、最深部がチャネル領域１１４に達するコンタクトトレンチ４３が形成されている。コンタクトトレンチ４３の側面にはソース領域１１３が露出し、コンタクトトレンチ４３の底面にはチャネル領域１１４が露出している。

コンタクトトレンチ４３の底面に露出したチャネル領域１１４には、ｐ^＋型のチャネルコンタクト領域１２０が形成されている。炭化珪素エピタキシャル層１０８上には層間絶縁膜１２１が形成される。層間絶縁膜１２１には、コンタクトトレンチ４３を露出させるコンタクトホール１２２が形成されている。

なお、図示は省略するが、層間絶縁膜１２１上には、ソース電極が形成されている。ソース電極は、各コンタクトトレンチ４３を介して、全ての単位セル４２に一括に接している。すなわち、ソース電極は、全ての単位セル４２に対して共通の配線となっている。基板１０５の裏面には、その全域を覆うようにドレイン電極が形成されている。ドレイン電極は、全ての単位セル４２に対して共通の配線となっている。

次に、図２４に示した縦型ＭＯＳＦＥＴ４１における、コンタクトトレンチ４４３およびゲートトレンチ４４の形成工程を説明する。この工程は、上述した本発明の実施の形態に係る炭化珪素半導体装置の製造方法における、溝形成工程（図４のＳ４０）に相当するものである。

ゲートトレンチ４４およびコンタクトトレンチ４３を形成する工程では、炭化珪素エピタキシャル層１０８の表面にたとえばＣＶＤ法により、マスク層を形成する。マスク層としては、たとえば酸化珪素膜などの絶縁膜を用いることができる。そして、このマスク層をマスクとして用いて、炭化珪素エピタキシャル層１０８の一部をエッチングにより除去する。エッチングの方法としては、たとえばＲＩＥを用いることができる。ドライエッチングにより、ゲートトレンチ４４およびコンタクトトレンチ４３が形成されるべき領域に、側壁が基板１０５の主表面に対してほぼ垂直な溝を形成することができる。なお、ゲートトレンチ４４およびコンタクトトレンチ４３を、１回のドライエッチングで同時に形成するようにしてもよいし、別々のドライエッチングで形成するようにしてもよい。たとえば、ゲートトレンチ４４をドライエッチングにより形成する工程を実施した後、ゲート絶縁膜１１６、ゲート電極１１７および層間絶縁膜１２１を形成し、その後、層間絶縁膜１２１をマスク層として用いて、露出した炭化珪素エピタキシャル層１０８をエッチングするようにしてもよい。

図２５は、図２４に示した単位セル４２における、コンタクトトレンチ４３およびゲートトレンチ４４の平面模式図および断面模式図である。図２５を参照して、ＲＩＥを用いてエッチングを行なうことにより、ゲートトレンチ４４およびコンタクトトレンチ４３の各々は、基板１０５の主表面に対してほぼ垂直な側壁を有している。

次に、炭化珪素エピタキシャル層１０８において、熱エッチング工程（図４のＳ５０）が実施される。具体的には、ゲートトレンチ４４およびコンタクトトレンチ４３の内面において熱エッチングを行なうことにより、各トレンチの角部に位置する炭化珪素エピタキシャル層１０８を部分的に除去する。この熱エッチングは、上述したように、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中で、基板１０５を加熱することによって行ない得る。なお、反応ガスはキャリアガスを含んでいてもよい。

図２６は、熱エッチング工程が実施された後の、単位セル４２におけるゲートトレンチ４４およびコンタクトトレンチ４３の平面模式図および断面模式図である。図２６において、各トレンチの側壁の一部は、炭化珪素の｛１−１００｝面に対する回転角が０°となっている。また、同図では、平面模式図の線分ａｂにおける断面模式図、線分ｃｄにおける断面模式図および線分ｅｆにおける断面模式図を示している。

各トレンチの形成の際、炭化珪素エピタキシャル層１０８は、マスク層の開口部からサイドエッチングされるようにエッチングされる。またこの熱エッチングの際、各トレンチの側壁の上端には特殊面が自己形成される。

具体的には、線分ａｂにおける断面模式図を参照して、ゲートトレンチ４４およびコンタクトトレンチ４３において、面方位｛１−１００｝を有する側壁は｛１−１００｝面が表出する。さらに当該側壁の上端角部が部分的に除去されることにより、当該側壁の上端には｛０−３３−８｝面を含む端面が形成される。

線分ｃｄにおける断面模式図においても同様に、各トレンチの側壁に｛１−１００｝面が表出するとともに、当該側壁の上端に｛０−３３−８｝面を含む端面が形成される。

一方、線分ｅｆにおける断面模式図では、側壁は面方位｛１−１００｝を有しないため、熱エッチングによって側壁に｛１−１００｝面が表出せず、その上端にも｛０−３３−８｝面を有する端面が形成されない。この場合、側壁の上端には熱エッチングの条件に応じて、｛０−３３−８｝面とは異なる任意の結晶面が表出する。

このように、ゲートトレンチ４４およびコンタクトトレンチ４３は、トレンチの側壁と炭化珪素の面方位との関係に応じて、側壁の一部に｛１−１００｝面が表出する。さらに側壁の上端角部に位置する炭化珪素層が除去されて、｛０−３３−８｝面を含む端面が部分的に形成される。なお、本変形例では、側壁の上端に｛０−３３−８｝面を含む端面が形成される構成について説明したが、熱エッチングの条件を調整することで、上述した六角形のメサ構造を形成する場合と同様に、側壁の下端にも｛０−３３−８｝面を含む端面を形成することが可能である。この側壁の下端の端面をチャネル領域１１４として利用できるため、高いチャネル移動度を実現できる。

さらに、ゲートトレンチ４４およびコンタクトトレンチ４３において、炭化珪素の｛１−１００｝面に対する側壁の回転角を０°から変更した場合、図２６に示すように、結晶面が表出する側壁が異なってくる。

図２７に、炭化珪素の｛１−１００｝面に対する側壁の回転角が０°であるときのゲートトレンチ４４およびコンタクトトレンチ４３の平面模式図（図２７（１）参照）、側壁の回転角が１５°であるときの平面模式図（図２７（２）参照）、および側壁の回転角が３０°であるときの平面模式図（図２７（３）参照）を示す。

図２７（１）の平面模式図は、図２５に示した平面模式図と同じものである。すなわち、ゲートトレンチ４４において、側壁の一部に｛１−１００｝面が表出し、かつ、側壁の上端角部の炭化珪素層が除去されて一部に｛０−３３−８｝面を含む端面が形成される。コンタクトトレンチ４３においても同様に、側壁の一部に｛１−１００｝面が表出するとともに、側壁の上端に｛０−３３−８｝面を含む端面が形成される。

これに対して、図２７（２）を参照して、｛１−１００｝面に対する側壁の回転角を０°から１５°に変化させた場合には、各トレンチは面方位｛１−１００｝を有する側壁を有しないため、熱エッチングによって｛１−１００｝面が表出しない。ただし、側壁の上端には部分的に｛０−３３−８｝面を含む端面が形成される。

また、図２７（３）を参照して、｛１−１００｝面に対する側壁の回転角を０°から３０°に変化させたときの平面模式図は、実質的に図２６に示した平面模式図を９０°回転させたものと等しくなる。すなわち、ゲートトレンチ４４およびコンタクトトレンチ４３の側壁の一部に｛１−１００｝面が表出し、かつ、側壁の上端角部の炭化珪素層が除去されて一部に｛０−３３−８｝面を含む端面が形成される。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと解されるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の炭化珪素半導体装置は、高い信頼性が要求される炭化珪素半導体装置において、特に有利に適用され得る。

１，１０５ 基板
２ ｎ型ドリフト層
３ ｐ型ボディ層
４ ｎ型ソースコンタクト層
５ コンタクト領域
６ 溝（凹部）
８，１１６ ゲート絶縁膜
９，１１７ ゲート電極
１０，１２１ 層間絶縁膜
１１ 開口部
１２ ソース電極
１３ ソース配線電極
１４ ドレイン電極
１５ 裏面保護電極
１７ マスク層
４１ 縦型ＭＯＳＦＥＴ
４２ 単位セル
４３ コンタクトトレンチ
４４ ゲートトレンチ
１０８ 炭化珪素エピタキシャル層
１１３ ソース領域
１１４ チャネル領域
１１５ ドレイン領域
１２０ チャネルコンタクト領域
１２２ コンタクトホール

Claims (14)

1. 主表面を有する基板と、
   前記基板の前記主表面上に形成され、前記主表面に対して傾斜した端面を含む炭化珪素層とを備え、
   前記炭化珪素層には、前記基板と対向する面と反対側に位置する主表面において、前記端面が側面を構成する溝が形成され、
   前記側面は、
   前記基板の前記主表面に対して第１の角度で傾斜する第１の端面と、
   前記第１の端面の上方端から前記炭化珪素層の上部表面に連なり、前記基板の前記主表面に対して前記第１の角度よりも小さい第２の角度で傾斜する第２の端面と、
   前記第１の端面の下方端から前記溝の底面に連なり、前記基板の前記主表面に対して前記第１の角度よりも小さい第３の角度で傾斜する第３の端面とを含み、
   前記第２の端面および前記第３の端面の少なくとも一方は、｛０００−１｝面に対して５０度以上８０度以下傾斜している、炭化珪素半導体装置。
2. 前記第２の端面および前記第３の端面の少なくとも一方は、｛０−３３−８｝面を含む、請求項１に記載の炭化珪素半導体装置。
3. 前記第２の端面および前記第３の端面の少なくとも一方は、微視的に｛０−３３−８｝面および｛０−１１−１｝面を含み、かつ、｛０−１１−２｝面からなる複合面を構成している、請求項２に記載の炭化珪素半導体装置。
4. 前記端面上に形成された絶縁膜と、
   前記絶縁膜上に形成されたゲート電極とをさらに備える、請求項１から請求項３のいずれか１項に記載の炭化珪素半導体装置。
5. 前記炭化珪素層は、前記基板と対向する面と反対側に位置する主表面において、前記端面が側面を構成する複数のメサ構造を含み、
   前記メサ構造の上部表面上に形成されたソース電極をさらに備える、請求項１から請求項４のいずれか１項に記載の炭化珪素半導体装置。
6. 前記炭化珪素層は、前記基板と対向する面と反対側に位置する主表面において、前記端面が側面を構成する複数の凹部を含み、
   複数の前記凹部の間における前記炭化珪素層の前記主表面に形成されたソース電極をさらに備える、請求項１から請求項４のいずれか１項に記載の炭化珪素半導体装置。
7. 主表面を有する基板と、
   前記基板の前記主表面上に形成され、前記主表面に対して傾斜した端面を含む炭化珪素層とを備え、
   前記炭化珪素層には、前記基板と対向する面と反対側に位置する主表面において、前記端面が側面を構成する溝が形成され、
   前記側面は、
   前記基板の前記主表面に対して第１の角度で傾斜する第１の端面と、
   前記第１の端面の上方端から前記炭化珪素層の上部表面に連なり、前記基板の前記主表面に対して前記第１の角度よりも小さい第２の角度で傾斜する第２の端面とを含み、
   前記第２の端面は、｛０００−１｝面に対して５０度以上８０度以下傾斜している、炭化珪素半導体装置。
8. 主表面上に炭化珪素層が形成された基板を準備する工程と、
   前記炭化珪素層において、前記基板の主表面に対して傾斜した端面を形成する工程とを備え、
   前記端面を形成する工程は、
   前記炭化珪素層の主表面上に、開口パターンを有するマスク層を形成する工程と、
   前記マスク層をマスクとして用いて、前記マスク層の前記開口パターンにて露出する前記炭化珪素層を部分的に除去することにより、前記炭化珪素層の主表面に溝を形成する工程と、
   熱エッチングによって、前記溝の角部に位置する前記炭化珪素層を部分的に除去する工程とを含む、炭化珪素半導体装置の製造方法。
9. 前記溝を形成する工程では、前記マスク層をマスクとして用いて、前記マスク層の前記開口パターンにて露出する前記炭化珪素層をドライエッチングによって部分的に除去し、
   前記溝の角部に位置する前記炭化珪素層を部分的を除去する工程では、前記マスク層をマスクとして、前記溝の角部に位置する前記炭化珪素層を熱エッチングによって部分的に除去する、請求項８に記載の炭化珪素半導体装置の製造方法。
10. 前記溝を形成する工程では、前記マスク層をマスクとして用いて、前記マスク層の前記開口パターンにて露出する前記炭化珪素層をドライエッチングによって部分的に除去し、
    前記溝の角部に位置する前記炭化珪素層を部分的に除去する工程では、前記マスク層をマスクとして用いて、前記マスク層の前記開口パターンにて露出する前記炭化珪素層を熱エッチングによって部分的に除去し、その後前記マスク層を除去し、さらに前記溝の角部に位置する前記炭化珪素層を熱エッチングによって部分的に除去する、請求項８に記載の炭化珪素半導体装置の製造方法。
11. 前記溝を形成する工程では、前記マスク層をマスクとして用いて、前記マスク層の前記開口パターンにて露出する前記炭化珪素層を熱エッチングによって部分的に除去し、
    前記溝の角部に位置する前記炭化珪素層を部分的に除去する工程では、前記マスク層を除去した後、前記溝の角部に位置する前記炭化珪素層を熱エッチングによって部分的に除去する、請求項８に記載の炭化珪素半導体装置の製造方法。
12. 前記溝の角部に位置する前記炭化珪素層を部分的に除去する工程では、前記溝の側壁の端部に位置する端面は｛０００−１｝面に対して５０度以上８０度以下傾斜している、請求項９から請求項１１のいずれか１項に記載の炭化珪素半導体装置の製造方法。
13. 前記溝の角部に位置する前記炭化珪素層を部分的に除去する工程では、熱エッチングは、ハロゲン原子を有する反応ガスを含む雰囲気中で前記炭化珪素層を加熱することにより行なう、請求項９から請求項１２のいずれか１項に記載の炭化珪素半導体装置の製造方法。
14. 前記溝の角部の位置する前記炭化珪素層を部分的に除去する工程では、熱エッチングは、熱処理温度を７００℃以上１０００℃以下として行なう、請求項１３に記載の炭化珪素半導体装置の製造方法。

Images