JP2013172111A - 炭化珪素半導体装置およびその製造方法 - Google Patents
炭化珪素半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2013172111A JP2013172111A JP2012036911A JP2012036911A JP2013172111A JP 2013172111 A JP2013172111 A JP 2013172111A JP 2012036911 A JP2012036911 A JP 2012036911A JP 2012036911 A JP2012036911 A JP 2012036911A JP 2013172111 A JP2013172111 A JP 2013172111A
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity
- conductivity type
- silicon carbide
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 87
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 87
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 239000012535 impurity Substances 0.000 claims abstract description 165
- 238000000034 method Methods 0.000 claims description 40
- 238000002513 implantation Methods 0.000 claims description 26
- 238000000137 annealing Methods 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 37
- 239000000758 substrate Substances 0.000 description 20
- 230000015556 catabolic process Effects 0.000 description 11
- 230000005684 electric field Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】ゲート絶縁膜における電界強度を低減することで耐圧を向上することができる、炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】炭化珪素半導体装置１０は、エピタキシャル層１と、ゲート絶縁膜６と、ゲート電極２と、ドレイン電極３と、ソース電極５とを有する。エピタキシャル層１は、炭化珪素から成り、第１の主表面１１と第２の主表面１２を有し、第１の主表面を成す頂面１１と側面７とを有するメサ構造領域４を含む。ゲート絶縁膜６は、メサ構造領域４の頂面１１上に設けられている。ゲート電極２は、ゲート絶縁膜６上に設けられている。メサ構造領域４は、第１の不純物領域２１と、第２の不純物領域２２と、第３の不純物領域２３とを有している。ドレイン電極３は第２の主表面１２上に設けられている。ソース電極５は、第３の不純物領域２３に接する。
【選択図】図１
【解決手段】炭化珪素半導体装置１０は、エピタキシャル層１と、ゲート絶縁膜６と、ゲート電極２と、ドレイン電極３と、ソース電極５とを有する。エピタキシャル層１は、炭化珪素から成り、第１の主表面１１と第２の主表面１２を有し、第１の主表面を成す頂面１１と側面７とを有するメサ構造領域４を含む。ゲート絶縁膜６は、メサ構造領域４の頂面１１上に設けられている。ゲート電極２は、ゲート絶縁膜６上に設けられている。メサ構造領域４は、第１の不純物領域２１と、第２の不純物領域２２と、第３の不純物領域２３とを有している。ドレイン電極３は第２の主表面１２上に設けられている。ソース電極５は、第３の不純物領域２３に接する。
【選択図】図１
Description
この発明は、炭化珪素半導体装置およびその製造方法に関し、より特定的には、メサ構造領域を有する炭化珪素半導体装置およびその製造方法に関する。
近年、炭化珪素を用いたＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)の製造方法の検討が行われている。ＭＯＳＦＥＴのウェル領域は、たとえば不純物イオンを炭化珪素層に注入することにより形成される。特開平６−１５１８６０号公報（特許文献１）に開示された方法によれば、傾斜面を有するゲート電極をマスクとして炭化珪素基板にイオン注入が行われ、ｐ領域（ウェル領域）が形成される。また、特開２００４−３９７４４号公報（特許文献２）に開示された方法によれば、エピタキシャル膜上に傾斜面を有するマスクが形成された後、マスクの上方からエピタキシャル膜中に不純物イオンが注入されることでベース領域（ウェル領域）が形成される。
特開平６−１５１８６０号公報および特開２００４−３９７４４号公報に記載されているようなＭＯＳＦＥＴの場合、デバイスの耐圧はゲート絶縁膜の耐圧によりほぼ決定される。上記のような構造のＭＯＳＦＥＴにおいては、ゲート絶縁膜における電界強度が高くなってしまうため、デバイスの耐圧を向上させることが困難であった。
この発明は、上記のような課題を解決するために成されたものであり、その目的は、ゲート絶縁膜における電界強度を低減することで耐圧を向上することができる、炭化珪素半導体装置およびその製造方法を提供することである。
本発明に係る炭化珪素半導体装置は、エピタキシャル層と、ゲート絶縁膜と、ゲート電極と、ドレイン電極と、ソース電極とを有する。エピタキシャル層は、炭化珪素から成り、第１の主表面と第１の主表面と反対側の第２の主表面を有し、第１の主表面を成す頂面と側面とを有するメサ構造領域とを含む。ゲート絶縁膜は、メサ構造領域の頂面上に設けられている。ゲート電極は、ゲート絶縁膜上に設けられている。メサ構造領域は、第１の導電型を有する第１の不純物領域と、側面上に設けられた不純物注入領域とを含む。不純物注入領域は、第１の導電型とは異なる第２の導電型を有しゲート絶縁膜に接している第２の不純物領域と、側面上において第２の不純物領域を覆い、第２の不純物領域により第１の不純物領域と隔てられ、第１の導電型を有する第３の不純物領域とを有している。ドレイン電極は第２の主表面上に設けられている。ソース電極は、第３の不純物領域に接する。
本発明に係る炭化珪素半導体装置によれば、メサ構造領域の頂面上にゲート絶縁膜が形成されている。これにより、ゲート絶縁膜における電界強度を低減することで耐圧を向上することができる。以下、ゲート絶縁膜における電界強度を低減することができる理由について説明する。
図１５を参照して、メサ構造領域を有する炭化珪素半導体装置の電気力線５１〜５５の模式図（図１５（ａ））と、メサ構造領域を有さない炭化珪素半導体装置の電気力線５１〜５５を示す模式図（図１５（ｂ））について説明する。図１５（ｂ）に示すように、メサ構造領域を有さない炭化珪素半導体装置においては、ゲート絶縁膜付近における電気力線は非常に密になっている。一方、図１５（ａ）に示すように、メサ構造領域を有する炭化珪素半導体装置においては、ゲート絶縁膜付近における電気力線は、メサ構造領域を有さない炭化珪素半導体装置と比べて疎になっている。電気力線５１〜５５の密の部分は電界強度が大きく、疎の部分は電界強度が小さいことを意味する。すなわち、メサ構造領域を有する炭化珪素半導体装置のゲート絶縁膜付近の電界強度は、メサ構造領域を有さない炭化珪素半導体装置のゲート絶縁膜付近の電界強度よりも小さくなる。それゆえ、メサ構造領域を有する炭化珪素半導体装置の耐圧は、メサ構造領域を有さない炭化珪素半導体装置の耐圧よりも高くなる。
上記の炭化珪素半導体装置において好ましくは、第３の不純物領域はゲート絶縁膜に接している。
上記の炭化珪素半導体装置において好ましくは、側面が｛０００１｝面から傾斜している。側面が｛０００１｝面から傾斜している場合には、不純物領域をアニールする際に結晶の周期性が伝搬されやすい。それゆえ、アニール温度を低減することができる。
上記の炭化珪素半導体装置において好ましくは、側面とメサ構造領域の底面との成す角度が４５°以上１００°以下である。当該角度が４５°以上であれば、メサ構造領域の底面の寸法を広げすぎることなく、炭化珪素半導体装置の耐圧を向上させることができる。また、当該角度が１００°以下であれば、上面と側面との交差部分における電界集中を抑制することができるので、炭化珪素半導体装置の耐圧を高く維持することができる。
本発明に係る炭化珪素半導体装置の製造方法は、頂面と側面とを有するメサ構造領域を含み、頂面上にゲート絶縁膜を間に挟んでゲート電極が設けられた炭化珪素半導体装置の製造方法であって、以下の工程を有している。炭化珪素から成り、第１の主表面と第１の主表面と反対側の第２の主表面とを有し、第１の導電型を有する第１の不純物領域を有するエピタキシャル層が形成される。エピタキシャル層の第１の主表面上に第１のマスクが形成される。第１のマスクを用いてエピタキシャル層の第１の主表面をエッチングすることにより、エピタキシャル層の第１の主表面上にメサ構造領域が形成される。メサ構造領域の側面に不純物注入領域が形成される。不純物注入領域を形成する工程は、第１の導電型とは異なる第２の導電型を有する第２の不純物領域と第１の導電型を有する第３の不純物領域とを形成する工程を含む。第２の不純物領域はゲート絶縁膜に接するように形成される。第３の不純物領域は、側面上において第２の不純物領域を覆い、かつ第２の不純物領域により第１の不純物領域と隔てられるように形成される。エピタキシャル層の第２の主表面上にドレイン電極が形成される。第３の不純物領域に接するソース電極が形成される。
本発明に係る炭化珪素半導体装置の製造方法によれば、頂面上にゲート絶縁膜が形成されたメサ構造領域を有する炭化珪素半導体装置を製造することができる。それゆえ、耐圧が向上した炭化珪素半導体装置が得られる。
上記の炭化珪素半導体装置の製造方法において好ましくは、第１のマスクは、ゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極とを含む。これにより、ゲート絶縁膜とゲート電極がマスクとして利用されるため、製造プロセスが簡略化される。
上記の炭化珪素半導体装置の製造方法において好ましくは、不純物注入領域を形成する工程は、第１のマスクの表面に対して斜め方向に第１の導電型を有する不純物と第２の導電型を有する不純物とをイオン注入する工程を含む。これにより、メサ構造領域の側面に対してイオンが注入される。
上記の炭化珪素半導体装置の製造方法において好ましくは、不純物注入領域を形成する工程の後に、メサ構造領域を１７００℃より低い温度でアニールする工程をさらに有する。これにより、アニール温度を低減することができるので表面荒れを抑制することができる。
上記の炭化珪素半導体装置の製造方法において好ましくは、不純物注入領域を形成する工程は、以下の工程を有している。側面に対して第２の導電型を有する不純物がイオン注入される。第２の導電型を有する不純物がイオン注入された領域の一部を覆うように第２のマスクが形成される。第２のマスクを用いて第２の導電型を有する不純物がイオン注入された領域に対して第１の導電型を有する不純物がイオン注入される。
上記の炭化珪素半導体装置の製造方法において好ましくは、不純物注入領域を形成する工程は、以下の工程を有している。側面に対して第２の導電型を有する不純物がイオン注入される。第２の導電型を有する不純物がイオン注入された領域に対して第１の導電型を有する不純物がイオン注入される。第１の導電型を有する不純物がイオン注入された領域の一部を覆うように第２のマスクが形成される。第２のマスクを用いて第１の導電型を有する不純物がイオン注入された領域に対して第２の導電型を有する不純物がイオン注入される。
上記の炭化珪素半導体装置の製造方法において好ましくは、不純物注入領域を形成する工程は、以下の工程を有している。前記側面に対して前記第２の導電型を有する不純物がイオン注入される。前記エピタキシャル層の前記第１の主表面がイオン注入される方向に対して傾斜される。前記イオン注入される方向に対して傾斜された状態で、前記第２の導電型を有する不純物がイオン注入された領域に前記第１の導電型を有する不純物がイオン注入される。これにより、単一のマスクにより不純物領域を形成することができるので、製造プロセスが簡略化される。
本発明によれば、ゲート絶縁膜における電界強度を低減することで耐圧を向上することができる炭化珪素半導体装置を得ることができる。
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
図１を参照して、本実施の形態の炭化珪素半導体装置１０は、縦型ＤｉＭＯＳＦＥＴ(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)であって、エピタキシャル層１と、ドレイン電極３と、メサ構造領域４と、ゲート電極２と、ソース電極５とを主に有している。エピタキシャル層１は、炭化珪素から成り、第１の主表面１１と第１の主表面１１と反対側の第２の主表面１２とを有している。エピタキシャル層１は、頂面１１（第１の主表面１１の一部を成している）と側面７とを有するメサ構造領域４を含んでいる。
メサ構造領域４は、第１の不純物領域２１と、第２の不純物領域２２と、第３の不純物領域２３とを有している。メサ構造領域４は、紙面に垂直な方向で観測した場合、たとえば台形である。本実施の形態において、第１の不純物領域２１はｎ領域（第１の導電型を有する領域）であり、第２の不純物領域２２はｐ領域（第２の導電型を有する領域）であり、第３の不純物領域２３はｎ領域（第１の導電型を有する領域）である。当該３つの不純物領域により、ｎｐｎ接合が形成される。不純物注入領域２５はメサ構造領域４の側面７上に設けられている。
また、不純物注入領域２５は、第２の不純物領域２２であるｐ領域と第３の不純物領域２３であるｎ領域とを含んでいる。第２の不純物領域はｐ型（第２の導電型）の不純物領域であり、メサ構造領域４の頂面１１においてゲート絶縁膜６に接している。第３の不純物領域２３はｎ型（第１の導電型）の不純物領域であり、メサ構造領域４の側面７上において第２の不純物領域２２を覆っている。また、第３の不純物領域２３は、第２の不純物領域２２により第１の不純物領域２１と隔てられている。なお、本実施の形態において、第３の不純物領域２３はゲート絶縁膜６に接している。
本実施の形態において、エピタキシャル層１は第４の不純物領域２４であるｐ＋領域を有している。ｐ＋領域はメサ構造領域４の底面１３に接して設けられている。ｐ＋領域はソース電極５と接している。
メサ構造領域４の頂面１１上にゲート絶縁膜６が設けられている。ゲート絶縁膜６上にはゲート電極２設けられている。ゲート電極２上には、層間絶縁膜４２が設けられている。
ソース電極５は、第３の不純物領域２３に接している。ソース電極５上には基板８に垂直な方向に配線４１が形成されている。本実施の形態において、ソース電極５はメサ構造領域４の側面７およびｐ＋領域と接している。
ドレイン電極３は、エピタキシャル層１の第２の主表面１２上に設けられている。ここで、ドレイン電極３が、エピタキシャル層１の第２の主表面１２上に設けられるとは、ドレイン電極３が、基板８を間に挟んで、エピタキシャル層１の第２の主表面１２上に設けられる場合も含む。本実施の形態においては、ドレイン電極３は基板８上に形成されている。
基板８は、たとえばｎ型の導電型を有する炭化珪素からなる。エピタキシャル層１は、基板８上に形成されている。エピタキシャル層１は、たとえばｎ型の導電型を有する炭化珪素からなる。ｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3である。
好ましくは、メサ構造領域４の側面７は｛０００１｝面（つまり基底面）から傾斜している。メサ構造領域４の側面７は、｛０００１｝面からたとえば１０°以上傾斜している。
本実施の形態において、メサ構造領域４は、第１の主表面１１から第２の主表面１２に向かって側面視における幅（第１の主表面１１に平行な方向の寸法）が大きくなっている。メサ構造領域４の側面７と底面１３との成す角度はたとえば８０°である。また、メサ構造領域４の頂面１１の寸法が底面１３の寸法よりも小さくても構わないし、頂面１１の寸法と底面１３の寸法が同じであっても構わない。好ましくは、メサ構造領域４の側面７と底面１３との成す角度が４５°以上１００°以下である。
なお、本実施の形態においては、ｎ型を第１の導電型としｐ型を第２の導電型として説明したが、この形態に限定されない。たとえば、ｐ型が第１の導電型であってｎ型が第２の導電型であっても構わない。
次に、本実施の形態に係る炭化珪素半導体装置１０の製造方法について説明する。本実施の形態に係る炭化珪素半導体装置１０の製造方法は、頂面１１と側面７とを有するメサ構造領域４を含み、頂面１１上にゲート絶縁膜６を間に挟んでゲート電極２が設けられた炭化珪素半導体装置の製造方法であって、主に以下の工程を有している。
図２を参照して、まず基板準備工程（ステップＳ１０：図１４）にて、炭化珪素からなる基板８が準備される。基板８の導電型は、たとえばｎ型（第１導電型）とされる。基板８の直径は１００ｍｍφである。基板８のポリタイプは４Ｈである。基板８の主面は｛０００１｝面である。この基板８は、たとえば改良レーリー法により成長させたインゴットをスライスした後に、鏡面研磨することにより作製される。基板８の抵抗率は、たとえば０．０１７Ωｃｍであり、基板８の厚みは、たとえば４００μｍである。
次に、エピタキシャル層形成工程（ステップＳ２０：図１４）により、エピタキシャル層１が以下のように形成される。まず、熱ＣＶＤ(Chemical Vapor Deposition）法により、エピタキシャル層１が基板８の表面上にエピタキシャル成長される。基板の温度は、たとえば１５５０℃である。原料ガスとして、たとえばシラン、プロパンが使用される。たとえば、ドーパントガスは窒素であり、キャリアガスは水素であり、圧力は１００ｍｂａｒである。
エピタキシャル層１におけるｎ型不純物の濃度は、たとえば９×１０15ｃｍ-2であり、（最大濃度−最小濃度）を平均濃度で除した比である濃度のばらつきは５％未満である。また、エピタキシャル層１の厚みは、たとえば１２μｍであり、（最大厚み−最小厚み）を平均厚みで除した比である厚みのばらつきは３％未満である。
エピタキシャル層１は、第１の主表面１１と、第１の主表面１１と反対側の第２の主表面１２とを有している。
図３を参照して、エピタキシャル層１の第１の主表面１１上に、たとえば５０ｎｍの膜厚を有する熱酸化膜６が形成される。熱酸化膜６は、エピタキシャル層１を１２５０℃で熱酸化することにより形成される。その後、たとえば一酸化窒素（ＮＯ）雰囲気中でＮＯアニール処理が行われる。その後、たとえばアルゴン（Ａｒ）雰囲気中において、１３００℃でＡｒアニール処理が行われる。熱酸化膜６は、デバイスにおけるゲート絶縁膜６となる。その後、熱ＣＶＤ法によって熱酸化膜６上にリンがドープされた低抵抗ポリシリコン２が形成される。低抵抗ポリシリコン２の膜厚は、たとえば６００ｎｍである。低抵抗ポリシリコン２は、デバイスにおけるゲート電極２となる。低抵抗ポリシリコン２上には、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）酸化膜４３が形成される。ＴＥＯＳ酸化膜４３の膜厚は、たとえば１．８μｍである。
図４を参照して、マスク形成工程（ステップＳ３０：図１４）にて、マスク（第１のマスク３１）が形成される。具体的には、ＴＥＯＳ酸化膜４３が、ＣＨＦ3およびＯ2を用いて、平行平板のＲＦ（Radio Frequency）エッチングによりエッチングされることにより第１のマスク３１が形成される。このようにして、エピタキシャル層１の第１の主表面１１上に、ゲート絶縁膜６と、ゲート電極２と、ＴＥＯＳ酸化膜４３とから成る第１のマスク３１が形成される。
図５を参照して、メサ構造領域形成工程（ステップＳ４０：図１４）が実施される。具体的には、第１のマスク３１を用いて、炭化珪素から成るエピタキシャル層１が、たとえば１．５μｍエッチングされる。エッチングは、ＳＦ6およびＯ2ガスを用いて、ＥＣＲ（Electron Cyclotron Resonance）プラズマエッチャーにより行われる。このようにして、第１のマスク３１を用いてエピタキシャル層１の第１の主表面１１をエッチングすることにより、エピタキシャル層１が頂面１１と側面７とを有するメサ構造領域４を含む形状に形成される。
図６を参照して、イオン注入工程（ステップＳ５０：図１４）が実施される。イオン注入工程においては、メサ構造領域４の側面７に不純物注入領域２５が形成される。不純物注入領域２５を形成する工程では、第２の導電型を有する第２の不純物領域２２と第１の導電型を有する第３の不純物領域２３とが形成される。具体的には、エピタキシャル層１に対して、Ａｌ（アルミニウム）を斜めにイオン注入することにより、ｐ型（第２の導電型）を有する第２の不純物領域２２が形成される。イオン注入は、第１の主表面１１の法線方向から傾斜した方向に向けて行われる。より具体的には、イオン注入は、メサ構造領域４の側面７に対して行われる。イオン注入は、たとえばＡｌの２価のイオンが３００ｋｅＶの条件で５×１０14ｃｍ-2のドーズ量注入される。なお、第２の不純物領域２２は、ゲート絶縁膜６と接するように形成される。
図７を参照して、エピタキシャル層１のエッチングされた部分の底部上に第２のマスク３２が形成される。第２のマスク３２は、第２の不純物領域２２（言い換えれば、第２の導電型を有する不純物がイオン注入された領域）の一部を覆うように形成される。第２のマスク３２は、メサ構造領域４の側面７の下端付近を一部覆うように形成されていてもよい。
図８を参照して、メサ構造領域４の側面７に対して、たとえばＰ（リン）の１価のイオンが１５０ｋｅＶの条件で４×１０14ｃｍ-2のドーズ量注入される。これにより、ｎ型（第１の導電型）を有する第３の不純物領域２３が形成される。第３の不純物領域２３は、メサ構造領域４の側面７上において第２の不純物領域２２を覆っている。また、第３の不純物領域２３は、第２の不純物領域２２により第１の不純物領域２１と隔てられている。さらに、第２の不純物領域２２の一部にｐ＋領域（第４の不純物領域２４：図１参照）が形成されてもよい。
その後、活性化アニール工程が実施される。活性化アニール工程においては、メサ構造領域４が、１７００℃より低い温度でアニールされる。好ましくは、アニール温度は１５００℃以下であり、より好ましくは、アニール温度は１４００℃以下である。
図９を参照して、ソース・ドレイン電極形成工程（ステップＳ６０：図１４）が実施される。具体的には、まずゲート電極２を覆うように層間絶縁膜４２が形成される。その後、電極が形成される部分の層間絶縁膜４２が除去される。その後、メサ構造領域４の側面７および第４の不純物領域２４上にソース電極５が形成される。また、ソース電極５は、第３の不純物領域２３に接している。ソース電極５は、ＴｉＡｌＳｉから成る。また、エピタキシャル層１の第２の主表面１２上に基板８を間に挟んでドレイン電極３が形成される。ドレイン電極は、ＴｉＡｌＳｉから成る。なお、ドレイン電極３は、基板８を間に挟まずにエピタキシャル層１の第２の主表面１２上に形成されていてもよい。
再び図１を参照して、配線形成工程（ステップＳ７０：図１４）が実施される。具体的には、ソース電極５と接するように配線４１が形成される。これにより、本実施の形態に係る炭化珪素半導体装置１０が完成する。
次に、不純物注入領域２５を形成する工程の第１の変形例について説明する。
図１０を参照して、第２の不純物領域２２と第３の不純物領域２３とは以下のように製造されてもよい。まず、メサ構造領域４の側面７に対してｐ型（第２の導電型）を有する不純物がイオン注入されることにより、側面７に第２の不純物領域２２が形成される。次に、ｐ型の不純物がイオン注入された領域に対して、ｎ型（第１の導電型）を有する不純物がイオン注入されることにより、側面７に第３の不純物領域２３が形成される。
図１０を参照して、第２の不純物領域２２と第３の不純物領域２３とは以下のように製造されてもよい。まず、メサ構造領域４の側面７に対してｐ型（第２の導電型）を有する不純物がイオン注入されることにより、側面７に第２の不純物領域２２が形成される。次に、ｐ型の不純物がイオン注入された領域に対して、ｎ型（第１の導電型）を有する不純物がイオン注入されることにより、側面７に第３の不純物領域２３が形成される。
図１１を参照して、メサ構造領域４の側面７に形成された第３の不純物領域２３の一部を覆うようにマスク（第２のマスク３３）が形成される。第２のマスク３３は、ゲート絶縁膜６、ゲート電極２およびＴＥＯＳ酸化膜４３を覆うように形成されてもよい。
図１２を参照して、第２のマスク３３を用いて、ｐ型（第２の導電型）を有する不純物が第３の不純物領域２３にイオン注入されることにより、第４の不純物領域２４であるｐ＋領域が形成される。その後、第２のマスク３３が除去される。
次に、不純物注入領域２５を形成する工程の第２の変形例について説明する。
図１３を参照して、第２の不純物領域２２と第３の不純物領域２３とは以下のように製造されてもよい。まず、メサ構造領域４の側面７に対してｐ型（第２の導電型）を有する不純物がイオン注入されることにより、側面７に第２の不純物領域２２が形成される。このとき、不純物はエピタキシャル層１の第１の主表面１１に対して垂直な方向にイオン注入される。次に、エピタキシャル層１の第１の主表面１１を不純物がイオン注入される方向に対して傾斜させる。その後、イオン注入される方向に対して傾斜された状態で、メサ構造領域４の側面７に対してｎ型（第１の導電型）を有する不純物がイオン注入されることにより、側面７に第３の不純物領域２３が形成される。不純物のイオン注入は、たとえば側面７に対してほぼ垂直な方向（図中矢印Ｉの方向）に行われる。
図１３を参照して、第２の不純物領域２２と第３の不純物領域２３とは以下のように製造されてもよい。まず、メサ構造領域４の側面７に対してｐ型（第２の導電型）を有する不純物がイオン注入されることにより、側面７に第２の不純物領域２２が形成される。このとき、不純物はエピタキシャル層１の第１の主表面１１に対して垂直な方向にイオン注入される。次に、エピタキシャル層１の第１の主表面１１を不純物がイオン注入される方向に対して傾斜させる。その後、イオン注入される方向に対して傾斜された状態で、メサ構造領域４の側面７に対してｎ型（第１の導電型）を有する不純物がイオン注入されることにより、側面７に第３の不純物領域２３が形成される。不純物のイオン注入は、たとえば側面７に対してほぼ垂直な方向（図中矢印Ｉの方向）に行われる。
以上の工程を実施すれば、上述したような第２のマスク３２，３３を使用することなく、第２の不純物領域２２と第３の不純物領域２３が形成されるので、製造プロセスを簡略化することができる。
次に、本実施の形態の作用効果について説明する。
本実施の形態に係る炭化珪素半導体装置は、頂面１１上にゲート絶縁膜６が設けられたメサ構造領域４を有する。これにより、ゲート絶縁膜６における電界強度を低減することで、炭化珪素半導体装置の耐圧を向上させることができる。
本実施の形態に係る炭化珪素半導体装置は、頂面１１上にゲート絶縁膜６が設けられたメサ構造領域４を有する。これにより、ゲート絶縁膜６における電界強度を低減することで、炭化珪素半導体装置の耐圧を向上させることができる。
本実施の形態に係る炭化珪素半導体装置のメサ構造領域４の側面７が｛０００１｝面から傾斜している。それゆえ、不純物領域をアニールする際に結晶の周期性が伝搬されやすいので、アニール温度を低減することができる。
本実施の形態に係る炭化珪素半導体装置の製造方法によれば、第１のマスク３１は、ゲート絶縁膜６とゲート絶縁膜６上に形成されたゲート電極２とを含んでいる。これにより、ゲート絶縁膜６とゲート電極２とがマスクとして利用されるため、製造プロセスが簡略化される。
本実施の形態に係る炭化珪素半導体装置の製造方法によれば、不純物注入領域を形成する工程は、第１のマスク３１の表面に対して斜め方向に第１の導電型を有する不純物と第２の導電型を有する不純物とをイオン注入する工程を含む。これにより、メサ構造領域４の側面７に対してイオンが注入される。
本実施の形態に係る炭化珪素半導体装置の製造方法によれば、不純物注入領域を形成する工程の後に、メサ構造領域４を１７００℃より低い温度でアニールする工程をさらに有する。これにより、アニール温度を低減することができるので表面荒れを抑制することができる。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１ エピタキシャル層、２ ゲート電極（低抵抗ポリシリコン）、３ ドレイン電極、４ メサ構造領域、５ ソース電極、６ ゲート絶縁膜（熱酸化膜）、７ 側面、８ 基板、１０ 炭化珪素半導体装置、１１ 第１の主表面（頂面）、１２ 第２の主表面、１３ 底面、２１ 第１の不純物領域、２２ 第２の不純物領域、２３ 第３の不純物領域、２４ 第４の不純物領域、２５ 不純物注入領域、３１ 第１のマスク、３２，３３ 第２のマスク、４１ 配線、４２ 層間絶縁膜、４３ ＴＥＯＳ酸化膜、５１〜５５ 電気力線。
Claims (11)
- 炭化珪素から成り、第１の主表面と前記第１の主表面と反対側の第２の主表面を有し、前記第１の主表面を成す頂面と、側面とを有するメサ構造領域を含むエピタキシャル層と、
前記メサ構造領域の前記頂面上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極とを備え、
前記メサ構造領域は、第１の導電型を有する第１の不純物領域と、前記側面上に設けられた不純物注入領域とを含み、前記不純物注入領域は、前記第１の導電型とは異なる第２の導電型を有し前記ゲート絶縁膜に接している第２の不純物領域と、前記側面上において前記第２の不純物領域を覆い、前記第２の不純物領域により前記第１の不純物領域と隔てられ、前記第１の導電型を有する第３の不純物領域とを含み、さらに、
前記第２の主表面上に設けられたドレイン電極と、
前記第３の不純物領域に接するソース電極とを備える、炭化珪素半導体装置。 - 前記第３の不純物領域は前記ゲート絶縁膜に接している、請求項１に記載の炭化珪素半導体装置。
- 前記側面が｛０００１｝面から傾斜している、請求項１または２に記載の炭化珪素半導体装置。
- 前記側面と前記メサ構造領域の底面との成す角度が４５°以上１００°以下である、請求項１〜３のいずれか１項に記載の炭化珪素半導体装置。
- 頂面と側面とを有するメサ構造領域を含み、前記頂面上にゲート絶縁膜を間に挟んでゲート電極が設けられた炭化珪素半導体装置の製造方法であって、
炭化珪素から成り、第１の主表面と前記第１の主表面と反対側の第２の主表面とを有し、第１の導電型を有する第１の不純物領域を有するエピタキシャル層を形成する工程と、
前記エピタキシャル層の前記第１の主表面上に第１のマスクを形成する工程と、
前記第１のマスクを用いて前記エピタキシャル層の前記第１の主表面をエッチングすることにより、前記エピタキシャル層の前記第１の主表面上に前記メサ構造領域を形成する工程と、
前記メサ構造領域の前記側面に不純物注入領域を形成する工程とを備え、
前記不純物注入領域を形成する工程は、前記第１の導電型とは異なる第２の導電型を有する第２の不純物領域と前記第１の導電型を有する第３の不純物領域とを形成する工程を含み、前記第２の不純物領域は前記ゲート絶縁膜に接するように形成され、前記第３の不純物領域は、前記側面上において前記第２の不純物領域を覆い、かつ前記第２の不純物領域により前記第１の不純物領域と隔てられるように形成され、さらに、
前記エピタキシャル層の前記第２の主表面上にドレイン電極を形成する工程と、
前記第３の不純物領域に接するソース電極を形成する工程とを備える炭化珪素半導体装置の製造方法。 - 前記第１のマスクは、前記ゲート絶縁膜と、前記ゲート絶縁膜上に形成された前記ゲート電極とを含む、請求項５に記載の炭化珪素半導体装置の製造方法。
- 前記不純物注入領域を形成する工程は、前記第１の主表面に対して斜め方向に前記第１の導電型を有する不純物と前記第２の導電型を有する不純物とをイオン注入する工程を含む、請求項５または６に記載の炭化珪素半導体装置の製造方法。
- 前記不純物注入領域を形成する工程の後に、前記メサ構造領域を１７００℃より低い温度でアニールする工程をさらに備える、請求項５〜７のいずれか１項に記載の炭化珪素半導体装置の製造方法。
- 前記不純物注入領域を形成する工程は、
前記側面に対して前記第２の導電型を有する不純物をイオン注入する工程と、
前記第２の導電型を有する不純物がイオン注入された領域の一部を覆うように第２のマスクを形成する工程と、
前記第２のマスクを用いて前記第２の導電型を有する不純物がイオン注入された領域に対して前記第１の導電型を有する不純物をイオン注入する工程とを含む、請求項５〜８のいずれか１項に記載の炭化珪素半導体装置の製造方法。 - 前記不純物注入領域を形成する工程は、
前記側面に対して前記第２の導電型を有する不純物をイオン注入する工程と、
前記第２の導電型を有する不純物がイオン注入された領域に対して前記第１の導電型を有する不純物をイオン注入する工程と、
前記第１の導電型を有する不純物がイオン注入された領域の一部を覆うように第２のマスクを形成する工程と、
前記第２のマスクを用いて前記第１の導電型を有する不純物がイオン注入された領域に対して前記第２の導電型を有する不純物をイオン注入する工程とを含む、請求項５〜８のいずれか１項に記載の炭化珪素半導体装置の製造方法。 - 前記不純物注入領域を形成する工程は、
前記側面に対して前記第２の導電型を有する不純物をイオン注入する工程と、
前記エピタキシャル層の前記第１の主表面をイオン注入される方向に対して傾斜させる工程と、
前記イオン注入される方向に対して傾斜された状態で、前記第２の導電型を有する不純物がイオン注入された領域に前記第１の導電型を有する不純物をイオン注入する工程とを含む、請求項５〜８のいずれか１項に記載の炭化珪素半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012036911A JP2013172111A (ja) | 2012-02-23 | 2012-02-23 | 炭化珪素半導体装置およびその製造方法 |
| US13/748,012 US20130221375A1 (en) | 2012-02-23 | 2013-01-23 | Silicon carbide semiconductor device and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012036911A JP2013172111A (ja) | 2012-02-23 | 2012-02-23 | 炭化珪素半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013172111A true JP2013172111A (ja) | 2013-09-02 |
Family
ID=49001873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012036911A Pending JP2013172111A (ja) | 2012-02-23 | 2012-02-23 | 炭化珪素半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20130221375A1 (ja) |
| JP (1) | JP2013172111A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017195235A (ja) * | 2016-04-19 | 2017-10-26 | 株式会社日立製作所 | 炭化ケイ素半導体装置およびその製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9666705B2 (en) * | 2012-05-14 | 2017-05-30 | Infineon Technologies Austria Ag | Contact structures for compound semiconductor devices |
| CN112614886B (zh) * | 2020-12-16 | 2022-11-22 | 广东省科学院半导体研究所 | 一种hemt器件及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110983A (ja) * | 2000-09-28 | 2002-04-12 | Shindengen Electric Mfg Co Ltd | Ｍｏｓトランジスタ |
| JP2010238738A (ja) * | 2009-03-30 | 2010-10-21 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JP2011165835A (ja) * | 2010-02-09 | 2011-08-25 | Mitsubishi Electric Corp | ＳｉＣ半導体装置とその製造方法 |
-
2012
- 2012-02-23 JP JP2012036911A patent/JP2013172111A/ja active Pending
-
2013
- 2013-01-23 US US13/748,012 patent/US20130221375A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110983A (ja) * | 2000-09-28 | 2002-04-12 | Shindengen Electric Mfg Co Ltd | Ｍｏｓトランジスタ |
| JP2010238738A (ja) * | 2009-03-30 | 2010-10-21 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JP2011165835A (ja) * | 2010-02-09 | 2011-08-25 | Mitsubishi Electric Corp | ＳｉＣ半導体装置とその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017195235A (ja) * | 2016-04-19 | 2017-10-26 | 株式会社日立製作所 | 炭化ケイ素半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130221375A1 (en) | 2013-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8884362B2 (en) | Semiconductor device and manufacturing method of the same | |
| JP5741584B2 (ja) | 半導体装置の製造方法 | |
| JP5510309B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| WO2016002769A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| WO2012060248A1 (ja) | 半導体装置およびその製造方法 | |
| JP6056623B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2006066439A (ja) | 半導体装置およびその製造方法 | |
| JP2015060859A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP2018082114A (ja) | 半導体装置の製造方法 | |
| WO2015145411A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN104737297A (zh) | 碳化硅半导体器件及其制造方法 | |
| JP5659882B2 (ja) | 半導体装置の製造方法 | |
| WO2013077068A1 (ja) | 半導体装置の製造方法 | |
| JP6357869B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US20130119407A1 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
| JP5626037B2 (ja) | 半導体装置の製造方法 | |
| JPWO2020031446A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP6183224B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2013172111A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP6035763B2 (ja) | ゲート酸化膜の形成方法及び炭化珪素半導体装置の製造方法 | |
| WO2015049925A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP5436046B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5412730B2 (ja) | 半導体装置の製造方法 | |
| US20120315746A1 (en) | Method of manufacturing silicon carbide semiconductor device | |
| JP2016004955A (ja) | 炭化珪素半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140826 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151208 |