JP5436046B2

JP5436046B2 - 炭化珪素半導体装置の製造方法

Info

Publication number: JP5436046B2
Application number: JP2009127576A
Authority: JP
Inventors: 健一浜野
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2009-05-27
Filing date: 2009-05-27
Publication date: 2014-03-05
Anticipated expiration: 2029-05-27
Also published as: JP2010278120A

Description

この発明は、炭化珪素半導体装置の製造方法に関し、特に基板上に形成される炭化珪素層表面に生じるステップバンチングの除去に係る炭化珪素半導体装置の製造方法に関する。

炭化珪素（ＳｉＣ）は、従来の珪素（Ｓｉ）に比べ高い耐電圧特性を有する炭化珪素半導体装置が製作可能であり、次世代の高電力用半導体装置として期待されている。このような炭化珪素半導体装置を製造するには、炭化珪素基板上に半導体素子の活性領域となる炭化珪素層をエピタキシャル成長させた炭化珪素ウエハが用いられる。

ところで炭化珪素基板上に炭化珪素層をエピタキシャル成長させる場合、炭化珪素層に異種ポリタイプが混在しないことが重要である。このため炭化珪素基板の（０００１）面に適切なオフ角を設け、このオフ角が設けられた炭化珪素基板上に炭化珪素層をエピタキシャル成長させている。

また炭化珪素基板に設けられるオフ角は、基板の大口径化に伴って炭化珪素のバルク結晶から取出せる基板の数を増やすなどの生産性の問題から低オフ角化が指向されている。炭化珪素基板の加工マージンやオフ角の基板面内分布を考慮すると、このオフ角は５度以下とする必要があり、実際にはオフ角は４度が主流となっている。

さて、このような低オフ角の炭化珪素基板上に炭化珪素層をエピタキシャル成長させた場合、炭化珪素層の表面にステップバンチングと呼ばれる凹凸面が形成されることが知られている。（例えば、特許文献１参照）

また炭化珪素層は半導体素子の活性領域となるため、キャリアの制御がし易いように炭化珪素層に含まれる炭素（Ｃ）と珪素（Ｓｉ）の比率であるＣ／Ｓｉ比を高くする必要があるが、このＣ／Ｓｉ比が高いほどステップバンチングが発生しやすくなる。（例えば、非特許文献１参照）

この炭化珪素層の表面に形成されたステップバンチングは、炭化珪素半導体装置の特性に影響（例えばリーク特性の劣化）を与えるため、このステップバンチングを除去する必要がある。

このステップバンチングを除去する方法としては、例えば、水素ガスを利用したエッチングやＣＭＰ（化学機械研磨：Chemical Mechanical Polishing）を用いて炭化珪素層表面を平坦化する技術が知られている。（例えば、特許文献１、２参照）

しかしながら、水素エッチングを用いて炭化珪素層表面を平坦化する方法は、凹凸の大きい、即ち表面粗さの大きいステップバンチングに対してはあまり効果がないという問題があった。

またＣＭＰを用いて炭化珪素層表面を平坦化する方法は、新たに研磨工程を必要とする。このことは新たな設備の導入を必要とし、炭化珪素半導体装置のコスト増加に繋がり望ましくない。

特開２００８−２０５２９６号公報特開２００８−２２２５０９号公報

Journal of Crystal Growth 291, 2006, p370-374

この発明は、以上のような従来の欠点に鑑み、凹凸の大きいステップバンチングに対しても平坦化可能で、かつ平坦化にあたりＣＭＰ研磨などの研磨工程を必要としない炭化珪素半導体装置の製造方法を提供することを目的としている。

上記目的を達成するために、この発明は、所定のオフ角を有する炭化珪素基板の表面上に、活性領域となる所定のＣ／Ｓｉ比を有する第１の炭化珪素層を形成する第１工程と、前記第１の炭化珪素層の表面上に、前記所定のＣ／Ｓｉ比より小さく、かつ、表面が平坦となるＣ／Ｓｉ比を有する第２の炭化珪素層を形成する第２工程と、前記第２の炭化珪素層をエッチング除去する第３工程とを備え、前記第２の炭化珪素層をエッチング除去する前記第３工程は、前記第２の炭化珪素層に加えて、前記第１の炭化珪素層の表面上に形成されたステップバンチングも除去する。

以上の説明から明らかなように、この発明によれば、活性領域となる所定のＣ／Ｓｉ比を有する第１の炭化珪素層の表面上に、所定のＣ／Ｓｉ比より小さく、かつ、表面が平坦となるＣ／Ｓｉを有する第２の炭化珪素層を形成した後に、この第２の炭化珪素層と、第１の炭化珪素層の表面上に形成されたステップバンチングとをエッチング除去するようにした。これにより、第１の炭化珪素層表面に生じるステップバンチング部が除去されるので、凹凸の大きいステップバンチングに対しても平坦化可能であり、また平坦化にあたりＣＭＰ研磨などの研磨装置及び研磨工程も必要としないのでコスト増加も抑制することができる。

図１は実施例１に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。図２は実施例１に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。図３は実施例１に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。図４は実施例１に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。図５は実施例１に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造方法の一工程を示した説明図である。図６は実施例１に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造方法の一工程を示した説明図である。図７は実施例１に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造方法の一工程を示した説明図である。図８は実施例１に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造方法の一工程を示した説明図である。図９は実施例１に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造方法の一工程を示した説明図である。図１０は実施例１に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造方法の一工程を示した説明図である。図１１は実施例１に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造方法の一工程を示した説明図である。図１２は実施例１に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造方法の一工程を示した説明図である。図１３は実施例１に係る炭化珪素半導体装置であるＭＯＳＦＥＴを示した構造図である。図１３は実施例１に係る炭化珪素半導体装置であるＭＯＳＦＥＴの他の例を示した構造図である。図１５は実施例１に係る炭化珪素半導体装置であるＳＢＤの製造方法の一工程を示した説明図である。図１６は実施例１に係る炭化珪素半導体装置であるＳＢＤの製造方法の一工程を示した説明図である。図１７は実施例１に係る炭化珪素半導体装置であるＳＢＤの製造方法の一工程を示した説明図である。図１８は実施例１に係る炭化珪素半導体装置であるＳＢＤの製造方法の一工程を示した説明図である。図１９は実施例１に係る炭化珪素半導体装置であるＳＢＤの製造方法の一工程を示した説明図である。図２０は実施例１に係る炭化珪素半導体装置であるＳＢＤを示した構造図である。図２１はＣ／Ｓｉ比に対するステップバンチング高さを、炭化珪素層のエピタキシャル成長温度に対してプロットしたグラフである。図２２は実施例２に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。図２３は実施例２に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。図２４は実施例３に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。図２５は実施例３に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。図２６は実施例３に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。図２７は実施例３に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。

以下、本発明の実施の形態を図に基づいて説明する。

この発明の実施例１に係る炭化珪素半導体装置の製造方法について図１から図１３を参照して説明する。

まず図１に示すように、（０００１）面に対するオフ角度が５度以下、通常は約４度の低オフ角を有するｎ型（第１導電型）の炭化珪素基板１を準備する。

次に、図１に示すように、炭化珪素基板１の表面上に、エピタキシャル結晶成長法を用いて、炭化珪素基板１より低濃度のｎ⁻型（第１導電型）の第１の炭化珪素層２を形成する。この時、第１の炭化珪素層２は活性領域（ドリフト領域）となるため、キャリアの制御がし易いようにＣ／Ｓｉ比を高くしている。Ｃ／Ｓｉ比を高くすると、第１の炭化珪素層２の表面には凹凸形状のステップバンチングが形成されやすくなる。例えば、第１の炭化珪素層２の表面に、図１に示すような凹凸形状のステップバンチングが形成される。

次に、図２に示すように、ステップバンチングが形成された第１の炭化珪素層２の表面上に、キャリアの制御はし難いが、言い換えれば活性領域には成り得ないが、ステップバンチングが発生しにくく表面が平坦となるＣ／Ｓｉ比の低いｎ⁻型（第１導電型）の第２の炭化珪素層３を形成する。

ここで第１の炭化珪素層２と第２の炭化珪素層３の形成条件について詳細に説明する。

図２１は、Ｃ／Ｓｉ比に対するステップバンチング高さを、炭化珪素層のエピタキシャル成長温度毎にプロットしたグラフである。図２１から得られる事実として、ステップバンチング高さ（凹凸の谷部と山部との差）は、Ｃ／Ｓｉ比に依存し、かつエピタキシャル成長温度にも依存する。

図２１を考慮して、まず第１の炭化珪素層２について見てみると、第１の炭化珪素層２は活性領域となる層であり、キャリアの制御性の観点からＣ／Ｓｉ比を高くする必要があり、少なくともＣ／Ｓｉ比が１．５程度あることが望ましい。ここで図２１を見てみると、Ｃ／Ｓｉ比が１．５を超えてくるとステップバンチングが大きくなってくることが判る。またエピタキシャル成長温度にも依存しており、Ｃ／Ｓｉ比が１．５の場合で比較すると、エピタキシャル成長温度が１６５０℃の場合は、エピタキシャル成長温度が１６００℃又は１５５０℃の場合と比べてステップバンチングが非常に大きくなる。概して、活性領域となる第１の炭化珪素層２を形成する場合は、第１の炭化珪素層２の表面にステップバンチングが形成されると言える。

次に第２の炭化珪素層３について見てみると、第２の炭化珪素層２は、ステップバンチングが形成された第１の炭化珪素層２の表面を覆い、その表面にステップバンチングが形成されない平坦な表面を有する炭化珪素層であることが望ましい。ここで図２１を見てみると、Ｃ／Ｓｉ比が０．８以下、望ましくはＣ／Ｓｉ比が０．５であって、エピタキシャル成長温度が１６００以下で第２の炭化珪素層３を形成すれば、ステップバンチングが形成されない、言い換えれば表面が平坦な第２の炭化珪素層３を得ることができる。

そして活性領域となり表面にステップバンチングが発生しやすいＣ／Ｓｉ比を有する第１の炭化珪素層２の表面上に、表面が平坦となるＣ／Ｓｉを有する第２の炭化珪素層３を形成した後に、水素ガスを利用したエッチング処理（図中Ａ）により、図３に示すように、第２の炭化珪素層３を完全に除去する。これにより、図３で言えば、点線部分が除去される。なお図３から判るように、第２の炭化珪素層３を除去すれば、第１の炭化珪素層２のステップバンチングも除去される。これにより図４に示すように、表面が平坦化された第１の炭化珪素層２ａを得ることができる。そして炭化珪素基板１及び表面が平坦化された第１の炭化珪素層２ａからなる炭化珪素ウエハに対して所定の素子構造を形成することにより、所望の炭化珪素半導体装置が製造される。以下では、炭化珪素半導体装置として、（Ａ）ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）と（Ｂ）ＳＢＤ（Schottky Barrier Diode）を例に挙げ、その製造方法について説明する。

（Ａ）ＭＯＳＦＥＴの製造方法
まず図４に示したように、炭化珪素基板１の表面上に表面が平坦化された第１の炭化珪素層２ａを有した炭化珪素ウエハを準備する。

次に図５に示すように、第１の炭化珪素層２ａの表面内、具体的には第１の炭化珪素層２ａの表面内の所定間隔に離間した部位に、レジストをマスクとして不純物をイオン注入してｐ型（第２導電型）のウェル領域４を選択的に形成する。第１の炭化珪素層２ａ内でｐ型となる不純物としては、例えばボロン或いはアルミニウムが挙げられる。レジストはイオン注入後に除去される。

次に図５に示すように、それぞれのウェル領域４の表面内に、レジストをマスクとして不純物をイオン注入してｎ型（第１導電型）のソース領域５を選択的に形成する。ウェル領域４内でｎ型となる不純物としては、例えばリンあるいは窒素が挙げられる。レジストはイオン注入後に除去される。

次にウェル領域４の表面内にレジストをマスクとして不純物をイオン注入して、ソース領域５の周囲に隣接してｐ^＋型（第２導電型）のコンタクト領域６を形成する。ここではコンタクト領域６の不純物濃度は、ウェル領域４の不純物濃度より相対的に濃くなるように設定される。なお注入される不純物としては、ウェル領域４と同様に、例えばボロン或いはアルミニウムが挙げられる。レジストはイオン注入後に除去される。

次にイオン注入領域であるウェル領域４、ソース領域５及びコンタクト領域６の活性化のため、ＲＴＡ（Rapid Thermal Anneal）タイプのアニール炉を用いて、第１の炭化珪素層２ａ全体を、常圧Ａｒ（アルゴン）雰囲気、１６００℃で１０分程度、高温熱処理（活性化アニール）する。この活性化アニールの時、図６に示すように、活性化アニールされた第１の炭化珪素層２ａの表層には変質層７が形成される。この変質層７は素子特性に影響を与えるために除去する必要がある。

次に図７に示すように、第１の炭化珪素層２ａの表面全面に熱酸化法により二酸化珪素からなる犠牲酸化膜８を形成した後、図８に示すように、例えばフッ化水素酸を用いたウェットエッチングにより犠牲酸化膜８を除去し、続いて例えばＳＦ₆（六フッ化硫黄）ガスを用いたドライエッチングにより変質層７を除去する。

次に図９に示すように、第１の炭化珪素層２ａの表面に、熱酸化法によって二酸化珪素からなる酸化膜９を形成する。

次に図１０に示すように、酸化膜９の表面上に化学気相成長法によりポリシリコン膜を形成した後、レジストをマスクとしてウェットエッチング法或いはＲＩＥ（Reactive Ion Etching）などのドライエッチング法により不要部分を除去してゲート電極１０を形成する。ゲート電極１０は、少なくともソース領域５の内側のウェル領域３（チャネル領域）を覆うようにして形成される。なお図１０では、ゲート電極１０が、ソース領域５の一部、チャネル領域及びウェル領域３の間にある第１の炭化珪素層２ａの表面露出部（デプレッション領域）に亘って形成されたものを示している。

次に図１１に示すように、酸化膜９及びゲート電極１０の表面上に、ＴＥＯＳ（Tetraethoxysilane）ガスを用いた化学気相成長法により、二酸化珪素からなる絶縁膜１１を形成した後、図１２に示すように、レジストをマスクとして、ウェットエッチング法あるいはＲＩＥなどによるドライエッチング法によりコンタクト領域６及び一部のソース領域５が露出するようにして、絶縁膜１１及び酸化膜９を除去する。その後レジストも除去される。これにより第１の炭化珪素層２ａとゲート電極１０の間に介在するゲート酸化膜９ａとゲート電極１０を覆う層間絶縁膜１１ａが形成される。

次に図１３に示すように、コンタクト領域６、ソース領域５及び層間絶縁膜１１ａの表面上に、スパッタリングなどの物理気相成長法などを用いて第１電極となるソース電極１２を形成する。ソース電極１２はコンタクト領域６及びソース領域５に電気的に接続される。ソース電極１２となる材料としてはニッケルやアルミニウムが挙げられる。

最後に図１３に示すように、炭化珪素基板１の裏面上にスパッタリングなどの物理気相成長法などを用いて、第２電極としてのドレイン電極１３を形成する。ここでドレイン電極１３となる材料としてはニッケルやアルミニウムが挙げられる。

以上により、実施例１に係る炭化珪素半導体装置であるＭＯＳＦＥＴの主要部が完成する。

なおＭＯＳＦＥＴとしては、図１３に示すＭＯＳＦＥＴの他、例えば、図１４に示すような蓄積型チャネル構造のＭＯＳＦＥＴも考えられる。図１４の蓄積型チャネル構造のＭＯＳＦＥＴは、ゲート酸化膜９ａと第１の炭化珪素層２ａの間にあり、少なくともウェル領域４のチャネル領域を覆うようにして形成された炭化珪素からなるｎ型（第１導電型）の蓄積チャネル層１４を有する点で図１３に示すＭＯＳＦＥＴと相違する。なお図１４において蓄積チャネル層１４は、ソース領域５の一部、チャネル領域及びデプレッション領域に亘って形成されている。また、この蓄積チャネル層は、図９で示した、酸化膜９の形成前に第１の炭化珪素層２ａの表面全面に炭化珪素層を形成し、所定領域を残してエッチング除去するにより形成される。その他は、図１３に示すＭＯＳＦＥＴの製造方法と同じである。

（Ｂ）ＳＢＤの製造方法
まず図４に示したように、炭化珪素基板１の表面上に表面が平坦化された第１の炭化珪素層２ａを有した炭化珪素ウエハを準備する。ここまではＭＯＳＦＥＴの製造法と同じである。

次にｐ型（第２導電型）終端構造を形成するために、図１５に示すように、第１の炭化珪素層２ａの表面内、具体的には第１の炭化珪素層２ａの表面内の所定間隔に離間した部位に、レジストをマスクとして不純物をイオン注入してｐ型の終端領域２１を選択的に形成する。第１の炭化珪素層２ａ内でｐ型となる不純物としては、例えばボロン或いはアルミニウムが挙げられる。レジストはイオン注入後に除去される。

次に、イオン注入領域である終端領域２１の活性化のため、ＲＴＡ（Rapid Thermal Anneal）タイプのアニール炉を用いて、第１の炭化珪素層２ａ全体を、常圧Ａｒ（アルゴン）雰囲気、１６００℃で１０分程度、高温熱処理（活性化アニール）する。この活性化アニールの時、図１６に示すように、活性化アニールされた第１の炭化珪素層２ａの表層には変質層７が形成される。この変質層７は素子特性に影響を与えるために除去する必要がある。

次に図１７に示すように、第１の炭化珪素層２ａの表面全面に熱酸化法により二酸化珪素からなる犠牲酸化膜８を形成した後、図１８に示すように、例えばフッ化水素酸を用いたウェットエッチングにより犠牲酸化膜８を除去し、続いて例えばＳＦ₆（六フッ化硫黄）ガスを用いたドライエッチングにより変質層７を除去する。

次に第１の炭化珪素層２の表面に加熱処理による熱酸化法により酸化膜を形成した後、レジストをマスクとして、ウェットエッチング法あるいはＲＩＥなどによるドライエッチング法により、図１９に示すように、終端領域２１の間にある第１の炭化珪素層２の表面露出部及びこの表面露出部周囲の終端領域２１の一部が露出するようにして酸化膜を除去して保護膜２２を形成する。その後レジストも除去される。

最後に第１の炭化珪素層２及び保護膜２２の表面上に、スパッタリングなどの物理気相成長法などを用いて金属膜を形成した後、レジストをマスクとして不要部分を除去することにより、図２０に示すように、終端領域２１の間にある第１の炭化珪素層２の表面露出部及びこの表面露出部周囲の終端領域２１の一部の表面上に、ショットキ接合される第１電極としてのアノード電極（ショットキ電極）２３を形成する。また炭化珪素基板１の裏面上にはオーミック接合される第２電極としてのカソード電極（オーミック電極）２４を形成する。なおアノード電極２３の材料としては、所望のショットキ接合特性が得られるチタン（Ｔｉ）又はニッケル（Ｎｉ）が挙げられ、カソード電極２４の材料としてはアルミニウム（Ａｌ）やニッケル（Ｎｉ）が挙げられる。

以上により、実施例１に係る炭化珪素半導体装置であるＳＢＤの主要部が完成する。

この発明の実施例１に係る炭化珪素半導体装置の製造方法によれば、活性領域となり表面にステップバンチングが発生しやすいＣ／Ｓｉ比を有する第１の炭化珪素層２の表面上に、表面が平坦となるＣ／Ｓｉを有する第２の炭化珪素層３を形成した後に、第２の炭化珪素層３を水素ガスによるエッチングにより完全に除去するようにした。これにより、凹凸の大きいステップバンチングに対しても平坦化が可能となり、また平坦化にあたりＣＭＰ研磨などの研磨装置及び研磨工程も必要としないのでコスト増加も抑制した炭化珪素半導体装置の製造方法を得ることができる。

実施例１では、水素ガスを用いたドライエッチングにより第２の炭化珪素層３を除去したが、その他の方法として、フッ化水素酸を用いたウェットエッチングにより第２の炭化珪素層３を除去することも可能である。以下ではフッ化水素酸を用いて第２の炭化珪素層３を除去する方法について図２２及び図２３を参照して説明する。なお図２２及び図２３において、実施例１で示したものと同一又は相当するものについては同一の符号を付して、詳細な説明は省略する。

まず活性領域となり表面にステップバンチングが発生しやすいＣ／Ｓｉ比を有する第１の炭化珪素層２の表面上に、表面が平坦となるＣ／Ｓｉを有する第２の炭化珪素層３を形成するまでは実施例１で説明した通りである。

次に図２２に示すように、第２の炭化珪素層３の表層に熱酸化法により第１の犠牲酸化膜３１を形成する。なおこの実施例２では第２の炭化珪素層３の厚さが薄い場合を想定しており、第１の炭化珪素層２のステップバンチング部分含む第２の炭化珪素層３が全て第１の犠牲酸化膜３１に置換される場合を示している。

次に図２３に示すように、第１の犠牲酸化膜３１を、例えばフッ化水素酸を用いたウェットエッチングにより除去（図中Ｂ）する。図２３で言えば、点線部分が除去される。なお図２３から判るように、第１の犠牲酸化膜３１を除去すれば、第１の炭化珪素層２のステップバンチングも除去される。これにより実施例１の図４に示したような、炭化珪素基板１及び表面が平坦化された第１の炭化珪素層２ａからなる炭化珪素ウエハが得られ、この炭化珪素ウエハに対して所定の素子構造を形成することにより、所望の炭化珪素半導体装置が製造される。なお素子構造の製造例については実施例１で示した通りであり、ここでの説明は省略する。

この発明の実施例２に係る炭化珪素半導体装置の製造方法によれば、活性領域となり表面にステップバンチングが発生しやすいＣ／Ｓｉ比を有する第１の炭化珪素層２の表面上に、表面が平坦となるＣ／Ｓｉを有する第２の炭化珪素層３を形成した後に、熱酸化により第２の炭化珪素層３を第１の犠牲酸化膜３１に置換し、フッ化水素酸を用いたエッチングにより第１の犠牲酸化膜３１を除去するようにした。これにより、実施例１同様に、凹凸の大きいステップバンチングに対しても平坦化が可能となり、また平坦化にあたりＣＭＰ研磨などの新たな研磨装置及び研磨工程も必要としないのでコスト増加も抑制した炭化珪素半導体装置の製造方法を得ることができる。

実施の形態２では第２の炭化珪素層３の厚さが薄い場合を想定し、第２の炭化珪素層３が全て第１の犠牲酸化膜３１に置換される場合を示したが、第２の炭化珪素層３が厚く、一回の熱酸化処理によって第２の炭化珪素層３が全て第１の犠牲酸化膜３１に置換されない場合、或いはより確実に第２の炭化珪素層３を除去したい場合などには、実施の形態２で示した犠牲酸化膜形成と犠牲酸化膜除去を繰返し行えばよい。以下では、この犠牲酸化膜形成と犠牲酸化膜除去を繰返し行う方法について図２４から図２７を参照して説明する。なお図２４から図２７において、実施例１及び実施例２で示したものと同一又は相当するものについては同一の符号を付して、詳細な説明は省略する。

次に図２４に示すように、第２の炭化珪素層３の表層に熱酸化法により第１の犠牲酸化膜４１を形成する。なおこの実施例２では第２の炭化珪素層３の厚さが厚い場合を想定しており、ここでは第２の炭化珪素層３の厚さの約半分が第１の犠牲酸化膜４１に置換される場合を示している。

次に図２５に示すように、第１の犠牲酸化膜４１を、フッ化水素酸を用いたウェットエッチングにより除去（図中Ｃ）する。図２５で言えば、点線部分が除去される。なお図２５から判るように、第１の犠牲酸化膜４１を除去すれば、第２の炭化珪素層３の厚さの約半分が除去される。但し、第１の炭化珪素層２のステップバンチング部は未だ残っている状態である。

次に図２６に示すように、残っている第２の炭化珪素層３の表層に熱酸化法により第２の犠牲酸化膜４２を形成する。これにより第１の炭化珪素層２のステップバンチング部分含む第２の炭化珪素層３が全て第２の犠牲酸化膜４２に置換される。

次に図２７に示すように、第２の犠牲酸化膜４２を、フッ化水素酸を用いたウェットエッチングにより除去（図中Ｄ）する。図２７で言えば、点線部分が除去される。なお図２７から判るように、第２の犠牲酸化膜４２を除去すれば、第１の炭化珪素層２のステップバンチングも除去される。これにより実施例１の図４に示したような、炭化珪素基板１及び表面が平坦化された第１の炭化珪素層２ａからなる炭化珪素ウエハが得られ、この炭化珪素ウエハに対して所定の素子構造を形成することにより、所望の炭化珪素半導体装置が製造される。なお素子構造の製造例については実施例１で示した通りであり、ここでの説明は省略する。

なお、実施例３では、二回の犠牲酸化膜形成と犠牲酸化膜除去を行った場合を示したが、あくまで二回は事例を示したものであり、当然二回に限定されるものではなく、犠牲酸化膜形成と犠牲酸化膜除去を複数回行うことも、この実施例に含まれるものである。

この発明の実施例３に係る炭化珪素半導体装置の製造方法によれば、活性領域となり表面にステップバンチングが発生しやすいＣ／Ｓｉ比を有する第１の炭化珪素層２の表面上に、表面が平坦となるＣ／Ｓｉを有する第２の炭化珪素層３を形成した後に、この第２の炭化珪素層３の除去を、熱酸化による炭化珪素層の表面部分の犠牲酸化膜への一部置換と、一部置換された犠牲酸化膜のフッ化水素酸を用いたエッチングによる除去とを繰返し行うようにして、第１の炭化珪素層２のステップバンチング部分を含む第２の炭化珪素層３を除去するようにした。これにより、実施例１及び２同様に、凹凸の大きいステップバンチングに対しても平坦化が可能となり、また平坦化にあたりＣＭＰ研磨などの新たな研磨装置及び研磨工程も必要としないのでコスト増加も抑制した炭化珪素半導体装置の製造方法を得ることができる。

なお実施例１から３では炭化珪素半導体装置としてＭＯＳＦＥＴ及びＳＢＤを例として示したが、当然これに限定されるものではなく、ｐｎダイオードやＩＧＢＴなど他の炭化珪素半導体装置にも利用可能である。

１ｎ型（第１導電型）の炭化珪素基板、２ｎ⁻型（第１導電型）の第１の炭化珪素層（ステップバンチング除去前）、２ａｎ⁻型（第１導電型）の第１の炭化珪素層（ステップバンチング除去後）３ｎ⁻型（第１導電型）の第２の炭化珪素層、４ｐ型（第２導電型）のウェル領域、５ｎ型（第１導電型）のソース領域、６ｐ^＋型（第２導電型）のコンタクト領域、７変質層、８犠牲酸化膜、９酸化膜、９ａゲート酸化膜、１０ゲート電極、１１絶縁膜、１１ａ層間絶縁膜、１２ソース電極（第１電極）、１３ドレイン電極（第２電極）

Claims

所定のオフ角を有する炭化珪素基板の表面上に、活性領域となる所定のＣ／Ｓｉ比を有する第１の炭化珪素層を形成する第１工程、
前記第１の炭化珪素層の表面上に、前記所定のＣ／Ｓｉ比より小さく、かつ、表面が平坦となるＣ／Ｓｉ比を有する第２の炭化珪素層を形成する第２工程、
前記第２の炭化珪素層をエッチング除去する第３工程、
を含み、
前記第２の炭化珪素層をエッチング除去する前記第３工程は、
前記第２の炭化珪素層に加えて、前記第１の炭化珪素層の表面上に形成されたステップバンチングも除去する
炭化珪素半導体装置の製造方法。
前記第２の炭化珪素層を形成するＣ／Ｓｉ比は０．８以下であり、
前記第２の炭化珪素層を形成する温度は１６００℃以下である
請求項１記載の炭化珪素半導体装置の製造方法。
前記第２の炭化珪素層を形成するＣ／Ｓｉ比は０．５である
請求項２記載の炭化珪素半導体装置の製造方法。
前記第１の炭化珪素層を形成するＣ／Ｓｉ比は１．５以上であり、
前記第２の炭化珪素層を形成する温度は１５５０℃以上１６５０℃以下である
請求項１乃至３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
前記所定のオフ角は、（０００１）面に対して５度以下である
請求項１乃至４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
前記第２の炭化珪素層をエッチング除去する前記第３工程は、
水素ガスを用いたドライエッチングにより行われる
請求項１乃至５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
前記第２の炭化珪素層をエッチング除去する前記第３工程は、
前記第２の炭化珪素層の全部を熱酸化法により犠牲酸化膜に置換する第３ａ工程、
前記犠牲酸化膜を、フッ化水素酸を用いたウェットエッチングにより除去する第３ｂ工程、
を含む請求項１乃至５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
前記第２の炭化珪素層をエッチング除去する前記第３工程は、
前記第２の炭化珪素層の一部を熱酸化法により犠牲酸化膜に置換する第３ａ工程、
前記犠牲酸化膜を、フッ化水素酸を用いたウェットエッチングにより除去する第３ｂ工程、
を含み、前記第２の炭化珪素層が除去されるまで、前記第３ａ工程と前記第３ｂ工程とを繰り返し行う請求項１乃至５のいずれか１項に記載の炭化珪素半導体装置の製造方法。