KR102550521B1 - 실리콘 카바이드 반도체 소자의 제조방법 - Google Patents

실리콘 카바이드 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR102550521B1
KR102550521B1 KR1020160137796A KR20160137796A KR102550521B1 KR 102550521 B1 KR102550521 B1 KR 102550521B1 KR 1020160137796 A KR1020160137796 A KR 1020160137796A KR 20160137796 A KR20160137796 A KR 20160137796A KR 102550521 B1 KR102550521 B1 KR 102550521B1
Authority
KR
South Korea
Prior art keywords
silicon carbide
oxide film
epitaxial layer
forming
flr
Prior art date
Application number
KR1020160137796A
Other languages
English (en)
Other versions
KR20180044113A (ko
Inventor
석오균
김남균
방욱
김상철
강인호
김형우
문정현
나문경
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020160137796A priority Critical patent/KR102550521B1/ko
Publication of KR20180044113A publication Critical patent/KR20180044113A/ko
Application granted granted Critical
Publication of KR102550521B1 publication Critical patent/KR102550521B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 실리콘 카바이드 반도체 소자의 제조방법에 관한 것으로서, 하부에 드레인 전극이 배치된 실리콘 카바이드(SiC) 기판의 상부에 에피택시얼층을 성장시키는 제1 단계와, 성장된 상기 에피택시얼층의 상부면에 산화막(SiO2)을 증착한 후 상기 산화막과 접하는 상부면 일측에 불순물 이온을 주입하여 접합 영역을 형성하는 제2 단계와, 상기 산화막을 식각 마스크로 이용하여 상기 에피택시얼층의 FLR(Field Limiting Ring) 영역이 노출되도록 건식 식각하는 단계와, 상기 FLR 영역의 바닥면에 수소 어닐링을 통해 반구형의 라운드 형태로 트렌치 구조를 형성하는 제4 단계와, 상기 산화막을 이온주입 마스크로 사용하여 상기 트렌치 구조 내부에 소정 농도의 이온을 주입하여 이온주입층을 형성하는 제5 단계를 포함하는 것을 특징으로 한다.
이에 따라, 기존의 직각 형태의 FLR 영역에서 코너부에 집중되는 전계를 감소시킴과 동시에 깊은 p+ 접합을 형성하여 높은 항복전압을 취할 수 있는 효과가 있다.

Description

실리콘 카바이드 반도체 소자의 제조방법{MANUFACTURING METHOD OF SILICON-CARBIDE TRENCH SCHOTTKY BARRIER DIODE}
본 발명은 역방향 동작시 FLR 영역의 코너부에 발생되는 전계의 집중을 완화할 수 있는 실리콘 카바이드 반도체 소자의 제조방법에 관한 것이다.
실리콘 카바이드(SiC)는 넓은 밴드 갭, 높은 역방향 항복전압, 높은 열전도율, 높은 포화 전자 드리프트 속도 등과 같은 뛰어난 특성 때문에 고전압, 고온 및 고주파수 소자에 매우 유용한 재료이다.
이러한 특성은 실리콘과 탄소의 강한 결합력 때문에 나타나는데, 이는 고온 열처리 공정과 같은 소자의 제작공정을 어렵게 한다.
실리콘 카바이드(SiC) 소자는 불순물의 낮은 확산계수 때문에 불순물 도핑은 고에너지의 이온주입에 의해 형성된다. 실리콘 카바이드(SiC)에서 p형 영역은 주로 알루미늄(Al; aluminum)이나 붕소(B; baron)를 이온주입하고 활성화(activation)하여 형성한다.
알루미늄은 낮은 면저항을 가지는 고농도의 p+ 영역을 형성하는데 주로 이용되는데, 이는 알루미늄 억셉터가 붕소보다 낮은 이온화 에너지를 가지기 때문이다. 반면, 붕소는 비교적 가볍고 이온주입시 넓은 투사 영역을 형성하므로 깊은 p-n 접합을 형성하는데 매우 효과적이다.
실리콘 카바이드(SiC) 고전압 소자에서의 내전압 특성은 우수한 전기적인 특성에도 불구하고 이론적인 내전압 특성에 미치지 못하고 있다. 효과적인 내전압 특성을 위해 실리콘 소자에서는 field gate, guard ring, field limiting ring(FLR), junction termination extention 등의 다양한 edge termination 방법들이 도입되어 사용되고 있다.
이 중에서도 특히 FLR은, 활성화율이 높은 알루미늄(Al)을 이용한 고온, 고에너지 이온주입을 통하여 활성(active) 영역에 인가되는 전위를 수개에서 수십 개의 p+ ring을 이용하여 계단형으로 감소시킬 뿐 아니라, MOSFET을 제작시 사용되는 p-well과 동시에 형성할 수 있어 추가 공정 없이 효과적인 edge termination 구조를 만들 수 있는 이점을 가진다.
그러나 일반적으로 알루미늄(Al) 이온은 실리콘 카바이드(SiC) 내에서 활성화 열처리 과정 중에 확산이 되지 않기 때문에, 이온주입 시에 형성되는 프로파일(profile)이 열처리 이후에 동일하게 유지되고, 이로 인해 FLR의 코너부가 직각으로 형성됨에 따라 이 영역에서의 전계의 집중을 완화시키는 FLR의 효과가 줄어들게 된다.
또한, FLR의 깊이가 깊을수록 높은 항복전압을 가질 수 있게 되는데, 고에너지 이온주입 기법을 활용한다 하더라도 실리콘 카바이드(SiC) 내에 1 ㎛ 이상의 깊이로 알루미늄(Al)을 주입하기가 어렵다는 문제점이 있다.
KR 10-0861472 B1 US 7026650 B2
본 발명은 상기의 문제점을 해결하기 위한 것으로, 식각(etching) 공정을 통해 FLR 영역에서만 P+ 깊이를 깊게 형성할 수 있는 실리콘 카바이드 반도체 소자의 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 일면에 따른 실리콘 카바이드 반도체 소자의 제조방법은, 하부에 드레인 전극이 배치된 실리콘 카바이드(SiC) 기판의 상부에 에피택시얼층을 성장시키는 제1 단계와, 성장된 상기 에피택시얼층의 상부면에 산화막(SiO2)을 증착한 후 상기 산화막과 접하는 상부면 일측에 불순물 이온을 주입하여 접합 영역을 형성하는 제2 단계와, 상기 산화막을 식각 마스크로 이용하여 상기 에피택시얼층을 건식 식각하여 FLR(Field Limiting Ring) 영역을 형성시키는 제3 단계와, 상기 FLR 영역의 바닥면에 수소 어닐링을 통해 반구형의 라운드 형태로 트렌치 구조를 형성하는 제4 단계와, 상기 산화막을 이온주입 마스크로 사용하여 상기 트렌치 구조 내부에 소정 농도의 이온을 주입하여 이온주입층을 형성하는 제5 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 기존의 직각 형태의 FLR 영역에서 코너부에 집중되는 전계를 감소시킴과 동시에 깊은 p+ 접합을 형성하여 높은 항복전압을 취할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 실리콘 카바이드 반도체 소자의 제조방법을 나타낸 순서도이고,
도 2a 내지 도 2c는 도 1에 따른 실리콘 카바이드 반도체 소자의 제조방법의 각 단계별 상태를 도시한 도면이고,
도 3은 도 1에 따른 실리콘 카바이드 반도체 소자에서 형성되는 공핍층의 상태를 설명하기 위한 도면이다.
이상과 같은 본 발명에 대한 해결하려는 과제, 과제의 해결수단, 발명의 효과를 포함한 구체적인 사항들은 다음에 기재할 실시예 및 도면에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 실리콘 카바이드 반도체 소자의 제조방법을 나타낸 순서도이고, 도 2a 내지 도 2c는 도 1에 따른 실리콘 카바이드 반도체 소자의 제조방법의 각 단계별 상태를 도시한 도면이고, 도 3은 도 1에 따른 실리콘 카바이드 반도체 소자에서 형성되는 공핍층의 상태를 설명하기 위한 도면이다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 실리콘 카바이드 반도체 소자의 제조방법에 대해 설명하도록 한다.
본 발명에 대한 실리콘 카바이드 반도체 소자(100)는 기판(110)-에피택시얼층(120)-이온주입층(130)을 포함하는 구조로 이루어지며, 아래와 같은 단계들을 순차적으로 수행함으로써 제조될 수 있다.
먼저, 제1단계에서는, 하부에 드레인 전극(drain electrode, 102)이 배치된 기판(110)의 상부에 에피택시얼층(120)을 성장시킨다(S100).
여기서, 기판(110)은 실리콘 카바이드(SiC, silicon carbide)를 포함할 수 있고, 예컨대, 3C-SiC, 4H-SiC 및 6H-SiC 중 하나일 수 있다.
여기서, 에피택시얼층(120)은, HVPE(Hydride Vapor Phase Epitaxy), MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy) 또는 스퍼터링을 이용하여 성장될 수 있다.
이때, 기판(110) 및 에피택시얼층(120) 모두 N형으로 마련될 수 있으며, 도 2a에 도시된 바와 같이, 기판(110)은 전술한 실리콘 카바이드(SiC) 기판 위에 N+형 반도체층이 형성된 상태이고, 에피택시얼층(120)은 전술한 성장 공법 등을 통해 N-형 불순물이 도핑되어 성장된 형태이다.
다음으로, 제2단계에서는, 성장된 에피택시얼층(120)의 상부면에 산화막(SiO2)을 증착한 후 상기 산화막(SiO2)과 접하는 상부면 일측에 불순물 이온을 주입하여 접합 영역(main junction)을 형성한다(S200).
다음으로, 제3단계에서는, 산화막(SiO2)을 식각 마스크로 이용하여 에피택시얼층(120)을 건식 식각(Dry etch)하여 FLR(Field Limiting Ring) 영역이 형성되도록 한다(S300).
여기서, 상기 건식 식각은, 1 mTorr 내지 30 mTorr 압력의 육불화황(SF6), 사불화탄소(CF4), 아르곤(Ar), 산소(O2) 및 염소(Cl2)를 이용하여 수행될 수 있다.
예컨대, 도 2a를 참조하면, 에피택시얼층(120)의 상면에 산화막(SiO2)을 증착 및 패터닝하여 안착홈 구조의 얼라인 키(P)를 형성하고, 형성된 얼라인 키(P)를 이용하여 에피택시얼층(120)의 FLR 영역에 대응되는 부분을 건식 식각하게 된다.
다음으로, 제4단계에서는, 에피택시얼층(120)의 FLR 영역의 바닥면(122)에 수소 어닐링(hydrogen annealing)을 통해 반구형의 라운드 형태로 트렌치 구조(T)를 형성한다(S400).
여기서, 상기 수소 어닐링은, 1300도 이상의 온도와 20 mTorr를 초과하거나 혹은 600 mTorr 미만의 압력 조건에서 1분 내지 2시간 동안 수행되는 것이 바람직하다.
예컨대, 상기 제3단계는, 0.25 × 105 Pa의 수소 분위기 상에서 핫 월(hot-wall) 구조의 화학 증착(CVD, chemical vapor deposition)용 리액터를 이용하여 어닐링 공정을 수행하게 된다.
전술한 상기 제4단계를 수행한 결과, 도 2b에 도시된 바와 같이, 에피택시얼층(120)의 FLR 영역의 바닥면(122)의 코너부가 외측으로 라운드진 형태로 절곡되게 된다.
이때, 상기 트렌치 구조(T)는 마이크론 사이즈의 깊이 및 너비(micron-sized depths and wides)를 가지도록 형성되는 것이 바람직하다.
다음으로, 제5단계에서는, 산화막(SiO2)을 이온주입 마스크로 사용하여 트렌치 구조(T) 내부에 소정 농도의 이온을 주입하여 이온주입층(130)을 형성한다(S500).
이때, 상기 제5단계에서 주입되는 이온은 알루미늄(Al)과 붕소(B) 중 어느 하나일 수 있으며, 바람직하게는, 상기 이온의 농도는 1E18 cm-3 내지 1E20 cm-3이고, 상기 이온이 주입되는 깊이는 0.3 ㎛ 내지 1 ㎛일 수 있다.
전술한 상기 제1단계(S100) 내지 상기 제6단계(S600)의 공정을 모두 거쳐 제조되는 본 발명에 따른 실리콘 카바이드 반도체 소자의 경우, 도 3에 도시된 바와 같이, 트렌치 구조(T)에 대응하여 내부에 형성되는 공핍층(D)의 형태가 완만한 형태를 이루게 된다.
이에 따라, 본 발명에 의하면, 기존의 직각 형태의 FLR 영역에서 코너부에 집중되는 전계를 감소시킴과 동시에 깊은 p+ 접합을 형성하여 높은 항복전압을 취할 수 있는 효과가 있다.
이상, 바람직한 실시예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며 특허청구범위 내에서 다양하게 실시될 수 있다.
100: 반도체 소자
102: 드레인 전극
110: 기판
120: 에피택시얼층
122: 바닥면
130: 이온주입층

Claims (5)

  1. 하부에 드레인 전극이 배치된 실리콘 카바이드(SiC) 기판의 상부에 에피택시얼층을 성장시키는 제1 단계;
    성장된 상기 에피택시얼층의 상부면에 산화막(SiO2)을 증착한 후 상기 산화막과 접하는 상부면 일측에 불순물 이온을 주입하여 접합 영역을 형성하는 제2 단계;
    상기 산화막을 식각 마스크로 이용하여 상기 에피택시얼층을 건식 식각하여 FLR(Field Limiting Ring) 영역을 형성시키는 제3 단계;
    상기 FLR 영역의 바닥면에 1300도 이상의 온도와 20 mTorr를 초과하거나 혹은 600 mTorr 미만의 압력 조건에서 1분 내지 2시간 동안 수소 어닐링을 수행하여 반구형의 라운드 형태로 트렌치 구조를 형성하는 제4 단계; 및
    상기 산화막을 이온주입 마스크로 사용하여 상기 트렌치 구조 내부에 소정 농도의 이온을 주입하여 이온주입층을 형성하는 제5 단계;를 포함하는 것을 특징으로 하는 실리콘 카바이드 반도체 소자의 제조방법.
  2. 제1항에 있어서,
    제3 단계에서,
    상기 건식 식각은, 1 mTorr 내지 30 mTorr 압력의 육불화황(SF6), 사불화탄소(CF4), 아르곤(Ar), 산소(O2) 및 염소(Cl2)를 이용하여 수행되는 것을 특징으로 하는 실리콘 카바이드 반도체 소자의 제조방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 제5 단계에서,
    상기 이온은, 알루미늄(Al)과 붕소(B) 중 어느 하나인 것을 특징으로 하는 실리콘 카바이드 반도체 소자의 제조방법.
  5. 제1항에 있어서,
    상기 제5 단계에서,
    상기 이온의 농도는, 1E18 cm-3 내지 1E20 cm-3이고,
    상기 이온이 주입되는 깊이는, 0.3 ㎛ 내지 1 ㎛인 것을 특징으로 하는 실리콘 카바이드 반도체 소자의 제조방법.
KR1020160137796A 2016-10-21 2016-10-21 실리콘 카바이드 반도체 소자의 제조방법 KR102550521B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160137796A KR102550521B1 (ko) 2016-10-21 2016-10-21 실리콘 카바이드 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160137796A KR102550521B1 (ko) 2016-10-21 2016-10-21 실리콘 카바이드 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20180044113A KR20180044113A (ko) 2018-05-02
KR102550521B1 true KR102550521B1 (ko) 2023-06-30

Family

ID=62183782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160137796A KR102550521B1 (ko) 2016-10-21 2016-10-21 실리콘 카바이드 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR102550521B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109461648A (zh) * 2018-10-31 2019-03-12 秦皇岛京河科学技术研究院有限公司 一种碳化硅器件制造方法
WO2020250612A1 (ja) * 2019-06-10 2020-12-17 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR102372131B1 (ko) * 2020-11-27 2022-03-08 재단법인 부산테크노파크 고내압 실리콘 카바이드 쇼트키 베리어 다이오드 및 제조방법
CN114005733B (zh) * 2021-10-19 2022-08-09 深圳辰达行电子有限公司 车规级整流芯片的制成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114028A (ja) * 2009-11-24 2011-06-09 Toyota Motor Corp SiC半導体装置とその製造方法
KR101131740B1 (ko) * 2011-06-20 2012-04-05 주식회사 테라텍 원격 플라즈마 발생장치를 이용한 웨이퍼 뒷면 건식 식각 방법
KR101413197B1 (ko) * 2010-11-26 2014-06-27 미쓰비시덴키 가부시키가이샤 탄화 규소 반도체장치 및 그 제조방법
KR101584023B1 (ko) * 2011-08-26 2016-01-08 고쿠리츠다이가쿠호징 나라 센탄카가쿠기쥬츠 다이가쿠인 다이가쿠 SiC반도체소자 및 그 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026650B2 (en) 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
KR100861472B1 (ko) 2007-04-12 2008-10-07 한국전기연구원 고전압 반도체 소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114028A (ja) * 2009-11-24 2011-06-09 Toyota Motor Corp SiC半導体装置とその製造方法
KR101413197B1 (ko) * 2010-11-26 2014-06-27 미쓰비시덴키 가부시키가이샤 탄화 규소 반도체장치 및 그 제조방법
KR101131740B1 (ko) * 2011-06-20 2012-04-05 주식회사 테라텍 원격 플라즈마 발생장치를 이용한 웨이퍼 뒷면 건식 식각 방법
KR101584023B1 (ko) * 2011-08-26 2016-01-08 고쿠리츠다이가쿠호징 나라 센탄카가쿠기쥬츠 다이가쿠인 다이가쿠 SiC반도체소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20180044113A (ko) 2018-05-02

Similar Documents

Publication Publication Date Title
JP5223773B2 (ja) 炭化珪素半導体装置の製造方法
US8969993B2 (en) Wide gap semiconductor device and method for manufacturing same
JP2018206923A (ja) 絶縁ゲート型半導体装置及びその製造方法
JP5046083B2 (ja) 炭化珪素半導体装置の製造方法
KR102550521B1 (ko) 실리콘 카바이드 반도체 소자의 제조방법
JP2011023757A (ja) 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
WO2014087601A1 (ja) 半導体装置およびその製造方法
US9613809B2 (en) Method of manufacturing silicon carbide semiconductor device
JP5865016B2 (ja) トレンチ型ショットキー接合型半導体装置及びその製造方法
JP5428435B2 (ja) ショットキーバリアダイオードを備えた半導体装置およびその製造方法
US20190363161A1 (en) Semiconductor device and method of manufacturing the same
JP7389543B2 (ja) 窒化物半導体装置
JP2017152489A (ja) 化合物半導体装置およびその製造方法
JP2015207723A (ja) 炭化珪素半導体装置およびその製造方法
JP2019004010A (ja) 半導体装置およびその製造方法
JP4844125B2 (ja) 半導体装置およびその製造方法
JP2011091125A (ja) 炭化珪素半導体装置及びその製造方法
JP6248520B2 (ja) 半導体装置及びその製造方法
JP2023516011A (ja) スーパージャンクションの製造方法及びスーパージャンクションショットキーダイオード
JP2008004726A (ja) 半導体素子およびその製造方法
CN111727506A (zh) 半导体装置以及半导体装置的制造方法
JP2017147471A (ja) 半導体装置
JP5436046B2 (ja) 炭化珪素半導体装置の製造方法
JP2011003919A (ja) 半導体装置およびその製造方法
US20160211332A1 (en) Silicon carbide semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant