JP2023516011A - スーパージャンクションの製造方法及びスーパージャンクションショットキーダイオード - Google Patents

スーパージャンクションの製造方法及びスーパージャンクションショットキーダイオード Download PDF

Info

Publication number
JP2023516011A
JP2023516011A JP2022551785A JP2022551785A JP2023516011A JP 2023516011 A JP2023516011 A JP 2023516011A JP 2022551785 A JP2022551785 A JP 2022551785A JP 2022551785 A JP2022551785 A JP 2022551785A JP 2023516011 A JP2023516011 A JP 2023516011A
Authority
JP
Japan
Prior art keywords
ions
wide bandgap
conductivity type
bandgap semiconductor
energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022551785A
Other languages
English (en)
Inventor
チェン，ウェイ
ヂォン，シュエチエン
フアン，ハイタオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventchip Technology Co Ltd
Original Assignee
Inventchip Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventchip Technology Co Ltd filed Critical Inventchip Technology Co Ltd
Publication of JP2023516011A publication Critical patent/JP2023516011A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本願は、半導体分野に関し、スーパージャンクションの製造方法及びスーパージャンクションショットキーダイオードを開示する。本願のスーパージャンクションの製造方法は、エピタキシャル成長プロセスによりワイドバンドギャップ半導体基板の表面にエピタキシャル層を形成することと、第１ドーパントイオンをワイドバンドギャップ半導体の所定の結晶方位に沿ってエピタキシャル層の少なくとも一部の領域に注入して、第１導電型領域を形成することと、導電型が第１ドーパントイオンと異なる第２ドーパントイオンをワイドバンドギャップ半導体の所定の結晶方位に沿って第１導電型領域の少なくとも一部の領域に注入して、第２導電型領域を形成することとを含み、所定の結晶方位は、ドーパントイオンを所定の結晶方位に沿って注入するとチャネリング効果が生じ得る結晶方位である。【選択図】図１

Description

本願は、半導体分野に関し、特に、スーパージャンクションの製造方法及びスーパージャンクションショットキーダイオードに関する。
（関連出願の相互参照）
本願は、２０２０年３月６日に中国国家知識産権局へ提出された、出願番号が２０２０１０１５０４７６．９で出願の名称が「スーパージャンクションの製造方法及びスーパージャンクションショットキーダイオード」である中国特許出願の優先権を主張し、それが全体として参照により本願に組み込まれる。
ワイドバンドギャップ半導体デバイスは、より大きなバンドギャップ、より高い臨界破壊電界強度、より高い熱伝導率などの優れた特性のため、様々な電源システムにますます広く用いられてきている。しかしながら、従来の炭化ケイ素パワーデバイス（特に、炭化ケイ素ダイオード）は、その技術が徐々に成熟していくにつれて、高いコストがその使用規模の更なる拡大の妨げとなっている。コストを削減させるための主要なアプローチの１つは、特性オン抵抗を絶えず低減させることによって、単位面積あたりの電流容量を高め、最終的にチップ面積を減らすことである。スーパージャンクション技術は当該アプローチを実現させるための最も効果的な手段である。しかしながら、周知のように、炭化ケイ素材料におけるスーパージャンクション構造の製造は技術的ハードルがかなり高い。シリコンベースのスーパージャンクションデバイスに幅広く用いられるマルチエピタキシャル法、トレンチエッチング・エピタキシャルバックフィル技術などは、いずれもプロセスコストが高く、プロセス制御が難しいなどのためで、炭化ケイ素スーパージャンクションデバイスの製造に直接利用することは困難である。
本発明では、従来技術における上記の問題点を解決するために、スーパージャンクションの製造方法及びスーパージャンクションショットキーダイオードが提供される。当該製造方法は、ワイドバンドギャップ半導体のスーパージャンクションパワー半導体デバイスの製造の難しさを大幅に軽減させることができ、しかも、プロセスが優れた一貫性を有し、製造コストが削減されている。
本願の第１態様の実施例では、スーパージャンクションの製造方法であって、
エピタキシャル成長プロセスによりワイドバンドギャップ半導体基板の表面にエピタキシャル層を形成することと、
第１ドーパントイオンをワイドバンドギャップ半導体の所定の結晶方位に沿って前記エピタキシャル層の少なくとも一部の領域に注入して、第１導電型領域を形成することと、
導電型が前記第１ドーパントイオンと異なる第２ドーパントイオンを前記ワイドバンドギャップ半導体の前記所定の結晶方位に沿って前記第１導電型領域の少なくとも一部の領域に注入して、第２導電型領域を形成することと、を含み、
前記所定の結晶方位は、ドーパントイオンを前記所定の結晶方位に沿って注入するとチャネリング効果が生じ得る結晶方位であるスーパージャンクションの製造方法を提供する。
前記第１態様の一つの可能な実施形態では、前記ワイドバンドギャップ半導体は、炭化ケイ素であり、前記ワイドバンドギャップ半導体の所定の結晶方位は、前記炭化ケイ素のＣ軸方向である。
前記第１態様の一つの可能な実施形態では、前記炭化ケイ素は、４Ｈ－ＳｉＣ又は６Ｈ－ＳｉＣを含む。
前記第１態様の一つの可能な実施形態では、前記第１ドーパントイオンを前記ワイドバンドギャップ半導体の結晶方位に沿って前記エピタキシャル層の少なくとも一部の領域に注入することは、
前記第１ドーパントイオンを、それぞれ、第１濃度及び第１エネルギー、並びに第２濃度及び第２エネルギーで前記ワイドバンドギャップ半導体の結晶方位に沿って前記エピタキシャル層の少なくとも一部の領域に注入することを含む。
前記第１態様の一つの可能な実施形態では、前記第１濃度は１平方センチメートル当たり１Ｅ１３から３Ｅ１４の原子数で、前記第１エネルギーは５００ｋｅｖから２０００ｋｅｖであり、前記第２濃度は１平方センチメートル当たり１Ｅ１２から５Ｅ１３の原子数で、前記第２エネルギーは５０ｋｅｖから３００ｋｅｖである。
前記第１態様の一つの可能な実施形態では、前記第２ドーパントイオンを前記ワイドバンドギャップ半導体の結晶方位に沿って前記第１導電型領域の少なくとも一部の領域に注入することは、
前記第２ドーパントイオンを、それぞれ、第３濃度及び第３エネルギー、並びに第４濃度及び第４エネルギーで前記ワイドバンドギャップ半導体の結晶方位に沿って前記エピタキシャル層の少なくとも一部の領域に注入することを含む。
前記第１態様の一つの可能な実施形態では、前記第３濃度は１平方センチメートル当たり５Ｅ１３から３Ｅ１４の原子数で、前記第３エネルギーは５００ｋｅｖから２０００ｋｅｖであり、前記第４濃度は１平方センチメートル当たり５Ｅ１２から５Ｅ１３の原子数で、前記第４エネルギーは５０ｋｅｖから３００ｋｅｖである。
前記第１態様の一つの可能な実施形態では、前記第１ドーパントイオンは、窒素イオン又はリンイオンを含む。
前記第１態様の一つの可能な実施形態では、前記第２ドーパントイオンは、アルミニウムイオン又はホウ素イオンを含む。
本願の第２態様の実施例では、
エピタキシャル成長プロセスによりワイドバンドギャップ半導体基板の表面に形成されたエピタキシャル層と、
第１ドーパントイオンをワイドバンドギャップ半導体の所定の結晶方位に沿って前記エピタキシャル層の少なくとも一部の領域に注入することによって形成された第１導電型領域と、
第２ドーパントイオンを前記ワイドバンドギャップ半導体の前記所定の結晶方位に沿って前記第１導電型領域の少なくとも一部の領域に注入することによって形成された第２導電型領域と、
前記第１導電型領域の前記ワイドバンドギャップ半導体基板から離れた少なくとも一部の表面に設置されて、前記第１導電型領域とショットキー接合を形成させる金属層とを含み、
前記所定の結晶方位は、ドーパントイオンを前記所定の結晶方位に沿って注入するとチャネリング効果が生じ得る結晶方位であるスーパージャンクションショットキーダイオードが提供される。
前記第２態様の一つの可能な実施形態では、第２ドーパントイオンを前記ワイドバンドギャップ半導体の法線方向に沿って前記第２導電型領域の一部の領域に注入することによって形成された第２導電型注入領域をさらに含む。
前記第２態様の一つの可能な実施形態では、前記ワイドバンドギャップ半導体は、炭化ケイ素である。
前記第２態様の一つの可能な実施形態では、前記炭化ケイ素は、４Ｈ－ＳｉＣ又は６Ｈ－ＳｉＣを含む。
前記第２態様の一つの可能な実施形態では、前記第１ドーパントイオンは、窒素イオン又はリンイオンを含み、前記窒素イオン又はリンイオンは、それぞれ、第１濃度及び第１エネルギー、並びに第２濃度及び第２エネルギーで炭化ケイ素半導体のＣ軸方向に沿って前記エピタキシャル層の少なくとも一部の領域に注入される。
前記第２態様の一つの可能な実施形態では、前記第２ドーパントイオンは、アルミニウムイオン又はホウ素イオンを含み、前記アルミニウムイオンは、それぞれ、第３濃度及び第３エネルギー、並びに第４濃度及び第４エネルギーで炭化ケイ素半導体のＣ軸方向に沿って前記第１導電型領域の少なくとも一部の領域に注入される。
前記第２態様の一つの可能な実施形態では、前記第２ドーパントイオンは、アルミニウムイオン又はホウ素イオンを含み、前記アルミニウムイオンは、それぞれ、第５濃度及び第５エネルギー、並びに第６濃度及び第６エネルギーで炭化ケイ素半導体の法線方向に沿って前記第２導電型領域の一部の領域に注入される。
本願のいくつかの実施例によるスーパージャンクションの製造方法のフローチャートを示す図である。 本願のいくつかの実施例による図１に示される１つ又は複数のステップに対応するスーパージャンクションショットキーダイオードの構造概略図である。 本願のいくつかの実施例による炭化ケイ素半導体の結晶方位を示す概略図である。
本願の例示的な実施例は、スーパージャンクションの製造方法及びスーパージャンクションショットキーダイオードを含むが、これらに限定されない。
以下、図面を参照して本願の実施例を更に詳細に説明する。
本願のいくつかの実施例によれば、図１は、スーパージャンクションの製造方法のフローチャートを概略的に示し、具体的には、図１に示すように、本製造方法は、以下のステップを含む。
（１）エピタキシャル成長プロセスによりワイドバンドギャップ半導体基板の表面にエピタキシャル層を形成する（１０１）。ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム、窒化アルミニウム、ダイヤモンドなどを含むが、これらに限定されない。エピタキシャル成長プロセスとは、ワイドバンドギャップ半導体基板の本来の結晶方位に沿って、気相エピタキシー法、液相エピタキシー法又は分子線エピタキシー法などの方法により、ワイドバンドギャップ半導体基板と結晶方位が同じである単結晶層を成長させることを指す。本願の実施例では、エピタキシャル層の導電型はワイドバンドギャップ半導体基板の導電型と同じでもよいし、異なってもよく、ここでは限定されない。
（２）第１ドーパントイオンをワイドバンドギャップ半導体の所定の結晶方位に沿ってエピタキシャル層の少なくとも一部の領域に注入して、第１導電型領域を形成する（１０２）。所定の結晶方位は、第１ドーパントイオンを前記所定の結晶方位に沿って注入するとチャネリング効果が生じ得る結晶方位であり、チャネリング効果とは、イオンを固体に注入し、固体の原子と衝突させるようにすることである。固体が非晶質である場合に、固体を構成する原子は空間的に不規則的に分布している。そのため、イオンのターゲット原子との衝突がランダムであり、衝突パラメータＰの値はランダムパラメータである。固体が結晶である場合に、原子が空間的に規則的に配置されているため、イオンは結晶の主結晶軸の方向に沿って注入されるときに、格子原子と同様の衝突が発生する可能性があり（衝突パラメータＰがほぼ同じ）、各衝突が相互に関連しており、衝突する度に、イオンの動きの偏向は非常に小さいため、イオンが格子の同じ列の原子の近傍を通過して、固体のより深いところまで突き抜けることができる。本願の実施例では、ワイドバンドギャップ半導体基板が単結晶で、内部の原子が規則的に配置されるため、第１ドーパントイオンは所定の結晶方位に沿ってチャネリング効果を生じて、深いところまで突き抜けることができる。
第１ドーパントイオンがワイドバンドギャップ半導体の結晶方位に沿って注入されるときに、チャネリング効果により、第１ドーパントイオンのエピタキシャル層における飛程は、ランダムな方向又はウェハーの法線方向に沿って注入される場合よりも大きく、より強い透過力を有しているため、イオン注入のエネルギーと製造コストとが低減される。いくつかの実施例では、ワイドバンドギャップ半導体は、炭化ケイ素であってもよく、ワイドバンドギャップ半導体の結晶方位は、炭化ケイ素のＣ軸方向としてもよく、図３に示すように、４Ｈ－ＳｉＣウェハーの法線は４Ｈ－ＳｉＣウェハーの主平面に垂直であり、Ｃ軸と４Ｈ－ＳｉＣウェハーの法線との夾角は４°である。
（３）第２ドーパントイオンをワイドバンドギャップ半導体の所定の結晶方位に沿って第１導電型領域の少なくとも一部の領域に注入して、第２導電型領域を形成する（１０３）。所定の結晶方位は、第１ドーパントイオンを前記所定の結晶方位に沿って注入するとチャネリング効果が生じ得る結晶方位であり、第２ドーパントイオンの注入方向は第１ドーパントイオンの注入方向と同じであり、これによって、第２ドーパントイオンが第１導電型領域に注入されるときにチャネリング効果が充分に利用されて、より深い第２導電型領域が形成されるが、注入すべきエネルギーがより少ない。なお、第２ドーパントイオンは、第１ドーパントイオンとは導電型が異なるということを理解されたい。例えば、第１ドーパントイオンはＮ型イオン（窒素イオン又はリンイオン）で、第２ドーパントイオンはＰ型イオン（アルミニウムイオン又はホウ素イオン）であり、ここでは限定されない。
上記の製造方法により、第１導電型領域と第２導電型領域とから形成されたスーパージャンクションが、様々なパワー半導体デバイスに使用できるため、デバイスの特性オン抵抗が低減されて、チップの面積が減少され、ワイドバンドギャップ半導体デバイスのコストが削減されるとともに、デバイス特性が最適化される。
次に、図２ａ～図２ｇを参照して、図１に示されるスーパージャンクションの製造方法のフローチャートの１つ又は複数のステップに対応するスーパージャンクションショットキーダイオードの概略図を説明する。図２ａ～図２ｇでは、ワイドバンドギャップ半導体基板が炭化ケイ素材料で、第１導電型がＮ型で、第２導電型がＰ型で、第１導電型領域がＮ型注入領域で、第２導電型領域がＰ型カラムで、第１ドーパントイオンが窒素イオン又はリンイオンで、第２ドーパントイオンがアルミニウムイオン又はホウ素イオンであるのを例として、本願のスーパージャンクションショットキーダイオードの製造プロセスを詳しく説明する。以下のステップが含まれる。
（１）最初に、エピタキシャル層２０２を成長させる。図２ａを参照すると、高濃度ドープＮ型炭化ケイ素基板２０１に、エピタキシャル成長プロセスにより低濃度ドープＮ型エピタキシャル層２０２を成長させる。なお、高濃度ドープと低濃度ドープとの違いは、高濃度ドープのドーパントイオン濃度が低濃度ドープのドーパントイオン濃度より高いということを理解されたい。いくつかの実施例では、エピタキシャル層２０２のＮ型ドープ濃度は、１平方センチメートル当たり１Ｅ１４から５Ｅ１６の原子数の間で、エピタキシャル層２０２の厚さは、１μｍから２００μｍの間である。なお、Ｎ型エピタキシャル層の厚さとドープ濃度とはデバイスの耐電圧定格値に基づいて決定されてもよく、Ｎ型ドーパントイオンは、窒素イオンやリンイオンなどを含むが、ここでは限定されないということが理解できる。
（２）マスク層２０３を形成させる。図２ｂを参照すると、一実施例では、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、化学気相堆積）によりＮ型エピタキシャル層２０２の表面に生成された無機薄膜材料をハードマスク層２０３としてもよく、無機薄膜材料の成分は、二酸化ケイ素、窒化ケイ素、ニッケルなどを含むが、これらに限定されず、別の実施例では、イオン注入エネルギーが６００ｋｅｖ以下である場合に、Ｎ型エピタキシャル層２０２の表面にフォトレジストをマスク層２０３として塗布してもよい。次に、フォトリソグラフィマスクとエッチングプロセスとによりパターンを形成させて、Ｎ型注入領域を形成させようとする領域を決定する。なお、マスク層２０３の形成はＣＶＤにより生成された無機薄膜材料によるか、フォトレジストの塗布によるかは、イオン注入のエネルギーの値で決定され、ここでは限定されないということが理解できる。
（３）イオン注入でＮ型注入領域２０４を形成させる。図２ｃを参照すると、いくつかの実施例では、窒素イオン又はリンイオンを、第１エネルギーが５００ｋｅｖから２０００ｋｅｖで、第１濃度が１平方センチメートル当たり１Ｅ１３から３Ｅ１４の原子数で、及び第２エネルギーが５０ｋｅｖから３００ｋｅｖで、第２濃度が１平方センチメートル当たり１Ｅ１２から５Ｅ１３の原子数で、炭化ケイ素のＣ軸方向（図３に示すように、４Ｈ－ＳｉＣの場合に、Ｃ軸方向と４Ｈ－ＳｉＣウェハーとの法線方向の夾角は４°である）に沿ってＮ型エピタキシャル層２０２の一部の領域に注入して、Ｎ型注入領域２０４を形成させる。チャネリング効果により、窒素イオン又はリンイオンが十分な深さに注入することができ、十分に深いＮ型注入領域２０４が得られるため、イオン注入の回数と注入エネルギーが大幅に低減され、製造コストが削減される。
なお、図２ｃでは、Ｎ型注入領域２０４の深さはＮ型エピタキシャル層２０２の深さより小さいが、本願の他の実施例では、Ｎ型注入領域２０４の深さはＮ型エピタキシャル層２０２の深さに等しくてもよく、つまり、Ｎ型エピタキシャル層２０２の全体にドーパントイオンが注入されて、Ｎ型注入領域が形成されるが、ここでは限定されない。
（４）マスク層２０５を形成させる。図２ｄを参照すると、一実施例では、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、化学気相堆積）によりＮ型注入領域２０４の表面に生成された無機薄膜材料をハードマスク層２０５としてもよく、無機薄膜材料の成分は、二酸化ケイ素、窒化ケイ素、ニッケルなどを含むが、これらに限定されない、別の実施例では、イオン注入エネルギーが６００ｋｅｖ以下である場合に、Ｎ型注入領域２０４の表面にフォトレジストをマスク層２０５として塗布してもよい。
次に、フォトリソグラフィマスクとエッチングプロセスとによりパターンを形成させて、Ｐ型カラムを形成させようとする領域を決定する。なお、マスク層２０５の形成はＣＶＤにより生成された無機薄膜材料によるか、フォトレジストの塗布によるかはイオン注入のエネルギーの値で決定されるが、ここでは限定されないということが理解できる。
（５）イオン注入でＰ型カラム２０６を形成させる。図２ｅを参照すると、いくつかの実施例では、アルミニウムイオン（例えば、Ａｌ-２７）を、第３エネルギーが５００ｋｅｖから２０００ｋｅｖで、第３濃度が１平方センチメートル当たり５Ｅ１３から３Ｅ１４の原子数、及び第４エネルギーが５０ｋｅｖから３００ｋｅｖで、第４濃度が１平方センチメートル当たり５Ｅ１２から５Ｅ１３の原子数で、炭化ケイ素のＣ軸方向に沿ってＮ型注入領域２０４の一部の領域に注入して、Ｐ型カラム２０６を形成させ、Ｐ型カラム２０６とＮ型注入領域２０４のアルミニウムイオンがドープされていない領域がスーパージャンクションを形成する。チャネリング効果により、アルミニウムイオン（例えば、Ａｌ-２７）が十分な深さに注入でき、十分に深いＰ型カラム２０６が得られるため、イオン注入の回数と注入エネルギーが大幅に低減され、製造コストが削減される。
（６）イオン注入によりＰ+注入領域２０７を形成させる。図２ｆを参照すると、いくつかの実施例では、アルミニウムイオン（例えば、Ａｌ-２７）を、第５エネルギーが８０ｋｅｖから２００ｋｅｖで、第５濃度が１平方センチメートル当たり５Ｅ１３から３Ｅ１４の原子数、及び第６エネルギーが２０ｋｅｖから７０ｋｅｖで、第６濃度が１平方センチメートル当たり５Ｅ１３から５Ｅ１４の原子数で、炭化ケイ素ウェハーの法線方向（図３に示すように、法線方向は炭化ケイ素ウェハーの主平面に垂直である）に沿ってＰ型カラム２０６に注入して、Ｐ+注入領域２０７を形成させ、なお、Ｐ+注入領域２０７はパワー半導体デバイスの表面電界を遮蔽することができ、即ち、表面電界強度を低下させ、逆方向漏れ電流を低減させ、さらには逆方向降伏電圧を向上させることで、スーパージャンクションショットキーダイオードの逆方向降伏電圧が大きくなり、高電圧分野への利用が可能である。
（７）高温アニールを行って、図２ｆのパワー半導体デバイスを高温に一定の時間で曝露させてから、徐々に冷却させ、高温アニールによって、上記で注入した全てのＮ型及びＰ型のドーパントイオンを活性化させることができる。
（８）電極２０８と表面パッシベーション層２０９とを形成させる。図２ｇを参照すると、パワー半導体デバイスに従来のオーミック接触プロセス、ショットキー接触プロセス、金属化プロセスなどを行って、電極２０８を形成させることができる。なお、電極２０８とＮ型注入領域２０４がショットキー接合を形成し、ショットキー接合は単純な金属－半導体接触の界面で、ＰＮ接合と同じように、非線形のインピーダンス特性を有することが理解できる。さらに、電極２０８の表面にパッシベーション処理を行って、パッシベーション層２０９を形成させることによって、スーパージャンクションショットキーダイオードの電気的特性の安定性と信頼性を向上させる。
なお、上記のイオン注入の回数、対応するエネルギーと濃度の数値が全て例示的なもので、これに限定されるものではなく、本願の他の実施例では、注入する深さに基づいて注入回数、対応するエネルギーと濃度とを選択することができる。
なお、上記のすべてのイオン注入については、４Ｈ－ＳｉＣウェハーのＣ軸方向に注入するのが例示的なもので、これに限定されるものではなく、本願の他の実施例では、イオン注入は、他のワイドバンドギャップ半導体の結晶方位に沿ってエピタキシャル層に注入することであってもよく、これによってチャネリング効果を利用して、注入エネルギーを低減させてより深い注入深さを実現できる。
なお、上記で本願の実施例を参照して説明しているパワー半導体デバイススーパージャンクションの製造方法は、ショットキーダイオード以外の他のパワー半導体デバイス構造、例えば、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、接合型電界効果トランジスタ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、金属酸化膜半導体電界効果トランジスタ）に用いることができ、ここでは限定されない。
図面では、特定の配置及び／又は順序でいくつかの構造又は方法の特徴を示すことができる。しかしながら、そのような特定の配置及び／又は順序が必要とされない場合があることを理解されたい。むしろ、いくつかの実施例では、これらの特徴が例示的な図面に示されたものとは異なる方式及び／又は順序で配置されてもよい。また、特定の図に構造又は方法特徴が含まれても、全ての実施例には必ずそのような特徴を必要とするとは限らず、しかもいくつかの実施例では、それらの特徴が含まれていなくてもよく、または他の特徴と組み合わせてもよい。
なお、本願の各デバイスの実施例で言及された各ユニット／装置は全て論理的なユニット／装置であり、物理的には、１つの論理的なユニット／装置が１つの物理的なユニット／装置であってもよいし、又は１つの物理的なユニット／装置の一部であってもよいし、複数の物理的なユニット／装置の組み合わせとして実現されてもよく、これらの論理的なユニット／装置自体の物理的な実現はさほど重要ではなく、それらの論理的なユニット／装置によって実現される機能の組み合わせこそが、本願で提出された技術的課題を解決するためのカギである。また、本願の進歩性のある部分を引き立てるために、本願の上記の各デバイスの実施例では、本願で提出された技術的課題の解決とは、さほど密接な関係のないユニット／装置が示されないが、これは、前記デバイス実施例に他のユニット／装置が存在しないことを意味しない。
なお、本願の各例と明細書とでは、第１、第２などの関係を表す用語が１つの実体又は操作を別の実体又は操作と区別させるために使われるものに過ぎず、必ずしもそれらの実体又は操作の間にその関係又は順序が実際に存在することを要求又は示唆するものではない。しかも、用語「含む」、「有する」又はその他の任意の変形は、非排他的な含有をカバーすることを意図し、これにより一連の要素を含むプロセス、方法、物品又はデバイスがそれらの要素を含むだけでなく、明記していない他の要素をさらに含み、又は、そのようなプロセス、方法、物品若しくはデバイスに固有の要素をさらに含んでもよい。特に限定のない限り、「１つの…を含む」という表現で限定される要素には、前記要素を含むプロセス、方法、物品又はデバイスに別の同じ要素がさらに存在する場合を排除しない。
いくつかの好ましい実施例を参照して本願を図示及び説明しているが、当業者は、本願の趣旨と範囲を逸脱することなく、その形態又は詳細に関して様々な変更を行うことができることを理解できよう。

Claims (16)

  1. エピタキシャル成長プロセスによりワイドバンドギャップ半導体基板の表面にエピタキシャル層を形成することと、
    第１ドーパントイオンをワイドバンドギャップ半導体の所定の結晶方位に沿って前記エピタキシャル層の少なくとも一部の領域に注入して、第１導電型領域を形成することと、
    導電型が前記第１ドーパントイオンと異なる第２ドーパントイオンを前記ワイドバンドギャップ半導体の前記所定の結晶方位に沿って前記第１導電型領域の少なくとも一部の領域に注入して、第２導電型領域を形成することと、を含み、
    前記所定の結晶方位は、ドーパントイオンを前記所定の結晶方位に沿って注入するとチャネリング効果が生じ得る結晶方位であることを特徴とするスーパージャンクションの製造方法。
  2. 前記ワイドバンドギャップ半導体は、炭化ケイ素であり、前記ワイドバンドギャップ半導体の所定の結晶方位は、前記炭化ケイ素のＣ軸方向であることを特徴とする請求項１に記載の製造方法。
  3. 前記炭化ケイ素は、４Ｈ－ＳｉＣ又は６Ｈ－ＳｉＣを含むことを特徴とする請求項２に記載の製造方法。
  4. 前記第１ドーパントイオンを前記ワイドバンドギャップ半導体の結晶方位に沿って前記エピタキシャル層の少なくとも一部の領域に注入することは、
    前記第１ドーパントイオンを、それぞれ、第１濃度及び第１エネルギー、並びに第２濃度及び第２エネルギーで前記ワイドバンドギャップ半導体の結晶方位に沿って前記エピタキシャル層の少なくとも一部の領域に注入することを含むことを特徴とする請求項１又は２に記載の製造方法。
  5. 前記第１濃度は１平方センチメートル当たり１Ｅ１３から３Ｅ１４の原子数で、前記第１エネルギーは５００ｋｅｖから２０００ｋｅｖであり、前記第２濃度は１平方センチメートル当たり１Ｅ１２から５Ｅ１３の原子数で、前記第２エネルギーは５０ｋｅｖから３００ｋｅｖであることを特徴とする請求項４に記載の製造方法。
  6. 前記第２ドーパントイオンを前記ワイドバンドギャップ半導体の結晶方位に沿って前記第１導電型領域の少なくとも一部の領域に注入することは、
    前記第２ドーパントイオンを、それぞれ、第３濃度及び第３エネルギー、並びに第４濃度及び第４エネルギーで前記ワイドバンドギャップ半導体の結晶方位に沿って前記エピタキシャル層に注入することを含むこと特徴とする請求項１又は２に記載の製造方法。
  7. 前記第３濃度は１平方センチメートル当たり５Ｅ１３から３Ｅ１４の原子数で、前記第３エネルギーは５００ｋｅｖから２０００ｋｅｖであり、前記第４濃度は１平方センチメートル当たり５Ｅ１２から５Ｅ１３の原子数で、前記第４エネルギーは５０ｋｅｖから３００ｋｅｖであることを特徴とする請求項６に記載の製造方法。
  8. 前記第１ドーパントイオンは、窒素イオン又はリンイオンを含むことを特徴とする請求項１に記載の製造方法。
  9. 前記第２ドーパントイオンは、アルミニウムイオン又はホウ素イオンを含むことを特徴とする請求項１に記載の製造方法。
  10. エピタキシャル成長プロセスによりワイドバンドギャップ半導体基板の表面に形成されたエピタキシャル層と、
    第１ドーパントイオンをワイドバンドギャップ半導体の所定の結晶方位に沿って前記エピタキシャル層の少なくとも一部の領域に注入することによって形成された第１導電型領域と、
    第２ドーパントイオンを前記ワイドバンドギャップ半導体の前記所定の結晶方位に沿って前記第１導電型領域の少なくとも一部の領域に注入することによって形成された第２導電型領域と、
    前記第１導電型領域の前記ワイドバンドギャップ半導体基板から離れた少なくとも一部の表面に設置されて、前記第１導電型領域とショットキー接合を形成させる金属層と、を含み、
    前記所定の結晶方位は、ドーパントイオンを前記所定の結晶方位に沿って注入するとチャネリング効果が生じ得る結晶方位であることを特徴とするスーパージャンクションショットキーダイオード。
  11. 前記第２ドーパントイオンを前記ワイドバンドギャップ半導体の法線方向に沿って前記第２導電型領域の一部の領域に注入することによって形成された第２導電型注入領域をさらに含むことを特徴とする請求項１０に記載のスーパージャンクションショットキーダイオード。
  12. 前記ワイドバンドギャップ半導体は、炭化ケイ素であることを特徴とする請求項１０に記載のスーパージャンクションショットキーダイオード。
  13. 前記炭化ケイ素は、４Ｈ－ＳｉＣ又は６Ｈ－ＳｉＣを含むことを特徴とする請求項１２に記載のスーパージャンクションショットキーダイオード。
  14. 前記第１ドーパントイオンは、窒素イオン又はリンイオンを含み、前記窒素イオン又はリンイオンは、それぞれ、第１濃度及び第１エネルギー、並びに第２濃度及び第２エネルギーで炭化ケイ素半導体のＣ軸方向に沿って前記エピタキシャル層の少なくとも一部の領域に注入されることを特徴とする請求項１０又は１２に記載のスーパージャンクションショットキーダイオード。
  15. 前記第２ドーパントイオンは、アルミニウムイオン又はホウ素イオンを含み、前記アルミニウムイオン又はホウ素イオンは、それぞれ、第３濃度及び第３エネルギー、並びに第４濃度及び第４エネルギーで炭化ケイ素半導体のＣ軸方向に沿って前記第１導電型領域の少なくとも一部の領域に注入されることを特徴とする請求項１０又は１２に記載のスーパージャンクションショットキーダイオード。
  16. 前記第２ドーパントイオンは、アルミニウムイオンを含み、前記アルミニウムイオンは、それぞれ、第５濃度及び第５エネルギー、並びに及び第６濃度及び第６エネルギーで炭化ケイ素半導体の法線方向に沿って前記第２導電型領域の一部の領域に注入されることを特徴とする請求項１１又は１２に記載のスーパージャンクションショットキーダイオード。
JP2022551785A 2020-03-06 2021-03-04 スーパージャンクションの製造方法及びスーパージャンクションショットキーダイオード Pending JP2023516011A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010150476.9A CN111326567A (zh) 2020-03-06 2020-03-06 超级结的制造方法及其超级结肖特基二极管
CN202010150476.9 2020-03-06
PCT/CN2021/079118 WO2021175294A1 (zh) 2020-03-06 2021-03-04 超级结的制造方法及其超级结肖特基二极管

Publications (1)

Publication Number Publication Date
JP2023516011A true JP2023516011A (ja) 2023-04-17

Family

ID=71169522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022551785A Pending JP2023516011A (ja) 2020-03-06 2021-03-04 スーパージャンクションの製造方法及びスーパージャンクションショットキーダイオード

Country Status (5)

Country Link
US (1) US20230123112A1 (ja)
EP (1) EP4095927A4 (ja)
JP (1) JP2023516011A (ja)
CN (1) CN111326567A (ja)
WO (1) WO2021175294A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111326567A (zh) * 2020-03-06 2020-06-23 上海瞻芯电子科技有限公司 超级结的制造方法及其超级结肖特基二极管
CN115084236B (zh) * 2022-07-27 2022-11-22 上海瞻芯电子科技有限公司 沟槽栅功率mosfet及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4447065B2 (ja) * 1999-01-11 2010-04-07 富士電機システムズ株式会社 超接合半導体素子の製造方法
US6313482B1 (en) * 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
JP3851744B2 (ja) * 1999-06-28 2006-11-29 株式会社東芝 半導体装置の製造方法
JP3860705B2 (ja) * 2000-03-31 2006-12-20 新電元工業株式会社 半導体装置
US7777257B2 (en) * 2007-02-14 2010-08-17 Freescale Semiconductor, Inc. Bipolar Schottky diode and method
US8710620B2 (en) * 2012-07-18 2014-04-29 Infineon Technologies Ag Method of manufacturing semiconductor devices using ion implantation
US9768259B2 (en) * 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling
JP2015216182A (ja) * 2014-05-09 2015-12-03 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US11075264B2 (en) * 2016-05-31 2021-07-27 Cree, Inc. Super junction power semiconductor devices formed via ion implantation channeling techniques and related methods
CN108336129B (zh) * 2018-01-12 2021-09-21 中国科学院微电子研究所 超级结肖特基二极管与其制作方法
CN111326567A (zh) * 2020-03-06 2020-06-23 上海瞻芯电子科技有限公司 超级结的制造方法及其超级结肖特基二极管

Also Published As

Publication number Publication date
EP4095927A1 (en) 2022-11-30
EP4095927A4 (en) 2024-02-28
WO2021175294A1 (zh) 2021-09-10
US20230123112A1 (en) 2023-04-20
CN111326567A (zh) 2020-06-23

Similar Documents

Publication Publication Date Title
JP5804602B2 (ja) シリコンカーバイドデバイス用の拡散接合終端構造及びこれを組み込むシリコンカーバイドデバイスの製造方法
US7781786B2 (en) Semiconductor device having a heterojunction diode and manufacturing method thereof
US11342420B2 (en) Heterojunction devices and methods for fabricating the same
AU2005335231B2 (en) Vertical-channel junction field-effect transistors having buried gates and methods of making
CN101467262B (zh) 结势垒肖特基整流器及其制造方法
US5710059A (en) Method for producing a semiconductor device having a semiconductor layer of SiC by implanting
JP6861171B2 (ja) 炭化ケイ素超接合パワーデバイスの活性領域設計および対応する方法
JP5554042B2 (ja) ジャンクション・バリア・ショットキ・ダイオードに関する方法と、そのダイオードおよびその使用方法
Alok et al. SiC device edge termination using finite area argon implantation
JP2004247545A (ja) 半導体装置及びその製造方法
JPH04312982A (ja) 半導体多結晶ダイヤモンド電子デバイス及びその製造方法
JP2023516011A (ja) スーパージャンクションの製造方法及びスーパージャンクションショットキーダイオード
KR102550521B1 (ko) 실리콘 카바이드 반도체 소자의 제조방법
CN104282537B (zh) 半导体器件及制造方法
KR20100123589A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP5621198B2 (ja) 半導体装置
CN111276540A (zh) 沟槽栅功率mosfet及其制造方法
CN216597601U (zh) 合并式PiN肖特基器件和电子器件
CN115483104A (zh) 一种变容二极管的制作方法
WO2015111177A1 (ja) 半導体装置，パワーモジュール，電力変換装置，および鉄道車両
SE541291C2 (en) Feeder design with high current capability
Alam et al. Demonstration of a 10-kV Class Waffle-Substrate n-Channel IGBT in 4H-SiC
RU2528554C1 (ru) Способ формирования высоковольтного карбидокремниевого диода на основе ионно-легированных p-n-структур
US5674765A (en) Method for producing a semiconductor device by the use of an implanting step
CN217405436U (zh) 结势垒肖特基器件和结势垒肖特基装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240524