CN108336129B - 超级结肖特基二极管与其制作方法 - Google Patents
超级结肖特基二极管与其制作方法 Download PDFInfo
- Publication number
- CN108336129B CN108336129B CN201810032255.4A CN201810032255A CN108336129B CN 108336129 B CN108336129 B CN 108336129B CN 201810032255 A CN201810032255 A CN 201810032255A CN 108336129 B CN108336129 B CN 108336129B
- Authority
- CN
- China
- Prior art keywords
- type
- region
- epitaxial layer
- regions
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 229910052751 metal Inorganic materials 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 46
- 239000000463 material Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 24
- 150000002500 ions Chemical class 0.000 claims description 21
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 9
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 32
- 230000005684 electric field Effects 0.000 description 13
- 230000008569 process Effects 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请提供了一种超级结肖特基二极管与其制作方法。该超级结肖特基二极管包括：N+型衬底；N型外延层，设置在N+型衬底的表面上，N型外延层中具有依次叠置设置的P区和P+区，P+区的远离P区的表面为N型外延层的部分表面；正面金属层，设置在N型外延层的远离N+型衬底的至少部分表面上，以使正面金属层与N型外延层形成肖特基结。该超级结肖特基二极管的反向击穿电压较大，能够应用于高压领域中。
Description
技术领域
本申请涉及半导体领域，具体而言，涉及一种超级结肖特基二极管与其制作方法。
背景技术
二极管是最常用的电子元器件之一，传统的整流二极管主要是肖特基整流器和PN结整流器。
PN结二极管能够承受较高的反向阻断电压，稳定性较好，但是开启电压较大，反向恢复时间较长。
肖特基二极管利用金属与半导体接触形成的金属-半导体结原理制作，开启电压较小。由于是单极载流子导电，肖特基二极管在正向导通时没有过剩的少数载流子积累，因此反向恢复较快。但是，肖特基二极管反向漏电比较大，温度特性较差。此外，由于肖特基二极管是单载流子导电器件，其击穿电压和正向导通电阻之间存在着“硅极限”问题。要提高肖特基二极管的击穿电压，需要增大漂移区厚度和/或降低漂移区掺杂浓度，但是，这样必然导致肖特基二极管的正向导通压降的升高以及正向导通损耗的增加，从而限制了肖特基二极管在高压领域的应用。
超级结技术最早应用于功率MOS器件中，利用一系列交替排列的P型掺杂区和N型掺杂区作为漂移层，在反向偏压下P型掺杂区和N型掺杂区形成的PN结耗尽，实现电荷相互补偿，从而使P型和N型区域在高掺杂浓度下能实现高的反向击穿电压；在导通过程中，仍然只有一种载流子参与导电，因此开关损耗与传统结构无异，此外由于在垂直方向上插入P型区，可以补偿过量的电流导通电荷。超级结的应用使得肖特基二极管的正向和反向性能同时提升，相比其他的相同反向击穿电压的肖特基二极管来说，其导通电阻更小；在相同的反向击穿电压、相同的导通电阻时，其使用的管芯面积更小。
公开号为CN103840015A的专利文件公开了一种超级结肖特基二极管结构及其制作方法，器件N型外延漂移区中外延形成超级结的P型区域：具体地，P型外延由多个相接P型外延区拼接组成，P型区掺杂类型相同，掺杂参数相同。在N型衬底上生长N型外延层，刻蚀沟槽后在沟槽内填充生成P型外延，多次重复刻蚀以及填充使得P型外延区相连至达到需要的厚度。
公开号为CN106024915A的专利文件公开了一种超级结势垒二极管及其制作方法，通过在器件体内沟槽处形成肖特基结，增大了肖特基结的有效面积，从而提高器件的电流能力，沟槽间存在的P型区域与N型漂移区形成超级结，提高了器件的反向击穿电压，该器件的制作过程中，采用刻蚀深槽后外延P型材料填充得到P型外延区。
上述两结构中超级结的形成均采用刻槽后外延P型材料填充得到，使得超级结的形成工艺难度增加，尤其对于高耐压的肖特基二极管，需要较厚的漂移层以及较深的P型区域形成超级结，这无疑会增加超级结二极管的工艺成本。并且，这两种二极管的反向击穿电压还不能满足一些高压领域的应用要求。
发明内容
本申请的主要目的在于提供一种超级结肖特基二极管与其制作方法，以解决现有技术中超级结肖特基二极管的反向击穿电压较小的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种超级结肖特基二极管，该超级结肖特基二极管包括：N+型衬底；N型外延层，设置在上述N+型衬底的表面上，上述N型外延层中具有依次叠置设置的P区和P+区，上述P+区的远离上述P区的表面为上述N型外延层的部分表面；正面金属层，设置在上述N型外延层的远离上述N+型衬底的至少部分表面上，以使上述正面金属层与上述N型外延层形成肖特基结。
进一步地，上述N型外延层中具有两个间隔设置的上述P区和两个间隔设置的上述P+区，上述P+区一一对应地位于在上述P区的表面上，上述正面金属层至少设置在两个上述P+区之间的上述N型外延层的表面上。
进一步地，上述P+区的深度为0.3～0.7μm。
进一步地，上述P区的远离上述P+区的一侧与上述N+型衬底接触。
进一步地，上述N型外延层中还具有N+区，上述N+区位于两个上述P区之间和/或两个上述P+区之间。
进一步地，上述N+型衬底的材料和/或上述N型外延层的材料为N型掺杂的碳化硅。
进一步地，上述超级结肖特基二极管还包括：背面金属层，设置在上述N+型衬底的远离上述N型外延层的表面上。
根据本申请的另一方面，提供了一种超级结肖特基二极管的制作方法，该制作方法包括多个元胞的制作过程，上述制作过程包括：步骤S1，提供N+型衬底；步骤S2，在上述N+型衬底的表面上设置N型子外延层，并在上述N型子外延层的部分区域中注入第一P型离子，形成P型子区；步骤S3，重复执行上述步骤S2至少一次，在上述N+型衬底的表面上形成多个依次叠置的上述N型子外延层，各上述N型子外延层均具有上述P型子区，且各上述N型子外延层的上述P型子区相互连接，多个上述N型子外延层形成N型外延层，多个依次连接的上述P型子区形成一个P区；步骤S4，在上述N型外延层的部分区域中注入第二P型离子，形成P+区，上述P+区位于上述P区的远离上述N+型衬底的表面上，且上述P+区的远离上述P区的表面为上述N型外延层的部分表面；步骤S5，在上述N型外延层的远离上述N+型衬底的至少部分表面上设置正面金属层，使得上述正面金属层与上述N型外延层形成肖特基结。
进一步地，上述步骤S2和上述步骤S3中，在上述N型子外延层的两个间隔的区域中分别注入上述第一P型离子，形成两个间隔的上述P型子区，在上述步骤S4中，在上述N型外延层的两个间隔的区域中分别注入上述第二P型离子，形成两个间隔设置的上述P+区。
进一步地，上述步骤S2包括：在上述N+型衬底的表面上沉积上述N型子外延层；在上述N型子外延层远离上述N+型衬底的部分表面上设置注入阻挡层，以保护无需离子注入的区域的表面，且使得上述N型子外延层的部分区域的表面裸露；向上述N型子外延层的部分区域中注入上述第一P型离子，形成上述P型子区。
进一步地，上述步骤S2中的上述P型子区与上述N+型衬底接触。
进一步地，在上述步骤S2与上述步骤S3之间、在上述步骤S3中的两次重复执行上述步骤S2之间、在上述步骤S3与上述步骤S4之间、和/或在上述步骤S4与上述步骤S5之间，上述制作过程还包括：在上述N型子外延层中形成N+区的步骤，上述N+区位于两个上述P区之间和/或两个上述P+区之间。
进一步地，上述步骤S5还包括：在上述N+型衬底的远离上述N型外延层的表面上设置背面金属层。
应用本申请的技术方案，该超级结肖特基二极管的元胞中，在N型外延层中设置P区，使得N型外延层中未形成P区的区域与P区形成超级结，进而可以提升二极管的反向击穿电压的同时降低或者保持二极管的正向导通压降；并且，该元胞中，在P区的上方形成一个P+区，该P+区可以屏蔽元胞的表面电场，即降低表面电场强度，减小反向漏电流，进而提高反向击穿电压，从而使得该超级结肖特基二极管的反向击穿电压较大，能够应用于高压领域中。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了根据本申请的一种超级结肖特基二极管的一个元胞的结构示意图；
图2示出了根据本申请的另一种超级结肖特基二极管的一个元胞的结构示意图；
图3示出了根据本申请的再一种超级结肖特基二极管的一个元胞的结构示意图；以及
图4与图5示出了图1所示的元胞的制作过程的结构示意图。
其中，上述附图包括以下附图标记：
10、背面金属层；20、N+型衬底；30、N型外延层；40、正面金属层；31、P区；32、P+区；33、N+区；300、N型子外延层；310、P型子区；320、注入阻挡层。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及下面的权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“电连接”至该另一元件。
正如背景技术所介绍的，现有技术中的超级结肖特基二极管的反向击穿电压较小，为了解决如上的技术问题，本申请提出了一种超级结肖特基二极管与其制作方法。
本申请的一种典型的实施方式中，提供了一种超级结肖特基二极管，该超级结肖特基二极管包括多个元胞结构，如图1至图3所示，各上述元胞结构包括N+型衬底20、N型外延层30以及正面金属层40，其中，N型外延层30设置在上述N+型衬底20的表面上，上述N型外延层30中具有依次叠置设置的P区31和P+区32，上述P+区32的远离上述P区31的表面为上述N型外延层30的部分表面；正面金属层40设置在上述N型外延层30的远离上述N+型衬底20的至少部分表面上，即至少设置在N型外延层30的肖特基接触区的表面上，以使上述正面金属层40与上述N型外延层30形成肖特基结。
该超级结肖特基二极管的元胞中，在N型外延层中设置P区，使得N型外延层中未形成P区的区域与P区形成超级结，进而可以提升二极管的反向击穿电压的同时降低或者保持二极管的正向导通压降；并且，该元胞中，在P区的上方形成一个P+区，该P+区可以屏蔽元胞的表面电场，即降低表面电场强度，减小反向漏电流，进而提高反向击穿电压，从而使得该超级结肖特基二极管的反向击穿电压较大，能够应用于高压领域中。
为了进一步提升超级结肖特基二极管的反向击穿电压且同时降低其导通电压，本申请的一种实施例中，如图1所示，上述N型外延层30中具有两个间隔设置的上述P区31和两个间隔设置的上述P+区32，上述P+区32一一对应地位于在上述P区31的表面上，上述正面金属层40至少设置在两个上述P+区32之间的上述N型外延层30的表面上。
当然，本申请中的P区以及P+区的对应关系并不限于上述图1至图3中所示，在本申请的未示出的实施例中，元胞中可以包括两个P区一个P+区，也就是说，仅在一个P区的上方设置P+区；在另一种未示出的实施例中，上述元胞中可以包括一个P区两个P+区，也就是说，仅在一个P+区的下方设置有P区。这两种结构都具有较高的反向击穿电压和较低的导通电压。
为了更好地屏蔽表面电场，从而进一步减小超级结肖特基二极管的反向漏电流，提高反向击穿电压，本申请的一种实施例中，上述P+区32的深度为0.3～0.7μm。P+区32的深度过小时，反向偏压下不能很好地屏蔽肖特基接触的表面电场，而深度过大时，不仅不能很好地屏蔽肖特基接触的表面电场，并且还会增大正向导通电阻。
当然，本申请中的P+区32的深度并不限于上述的范围，本领域技术人员可以根据实际情况设置具有合适深度的P+区32。
如图2所示，上述P区31的远离上述P+区32的一侧与上述N+型衬底20接触。这样使得P区31与N+型衬底20相连接，从而进一步降低超级结肖特基二极管的反向漏电流，进一步提高反向击穿电压。
如图3所示，上述N型外延层30中还具有N+区33，上述N+区33位于两个上述P区31之间。N+区33可以提升超级结肖特基二极管的导通能力，即降低超级结肖特基二极管的导通电压，降低导通损耗。
图中，N+区33与两侧的P区31均连接，实际上，N+区33可以与两侧的P区31连接，也可以不连接，本领域技术人员可以根据实际情况选择合适的设置方式。
在本申请的未示出的实施例中，上述N+区33还可以设置在两个P+区32之间；在本申请的另一种未示出的实施例中，N+区33还可以设置在两个上述P区31之间以及两个上述P+区32之间。
本领域技术人员可以根据实际情况将上述N+区33设置在合适的位置上，只要能起到较好的提升二极管的导通能力即可。
本申请中的N+区33的具体的尺寸，例如厚度或宽度，本申请不作限定，本领域技术人员可以根据实际情况设置合适尺寸的N+区33。
本申请的再一种实施例中，上述N+型衬底20的材料和/或上述N型外延层30的材料为N型掺杂的碳化硅。碳化硅材料具有优良的物理和电学特性，具有宽的禁带宽度、高的热导率、大的饱和漂移速度和高的临界击穿电场等优点，能够进一步提升二极管的反向击穿电压以及耐热性能等等。
一种优选的实施例中，上述N+型衬底20的材料和上述N型外延层30的材料均为N型掺杂的碳化硅。
本申请的另一种实施例中，如图1至图3所示，上述超级结肖特基二极管还包括背面金属层10，背面金属层10设置在上述N+型衬底20的远离上述N型外延层30的表面上，背面金属层10与N+型衬底20形成欧姆接触。
背面金属层以及正面金属层的材料可以是现有技术中的任何可用的金属材料，比如Al、Zn或Ag等等。正面金属层的材料与背面金属层的材料可以相同，也可以不同，本领域技术人员可以根据实际情况选择将二者设置为相同或者不同。
本申请的另一种典型的实施方式中，提供了一种超级结肖特基二极管的制作方法，该方法包括多个元胞的制作过程，上述制作过程包括：步骤S1，提供N+型衬底20；步骤S2，在上述N+型衬底20的表面上设置N型子外延层300，形成图4所示的结构，并在上述N型子外延层300的部分区域中注入第一P型离子，形成P型子区310形成图5所示的结构；步骤S3，重复执行上述步骤S2至少一次，如图1所示，在上述N+型衬底20的表面上形成多个依次叠置的上述N型子外延层300，各上述N型子外延层300均具有上述P型子区310，且各上述N型子外延层300的上述P型子区310相互连接，多个上述N型子外延层300形成N型外延层30，多个依次连接的上述P型子区310形成一个P区31；步骤S4，在上述N型外延层30的部分区域中注入第二P型离子，形成P+区32，上述P+区32位于上述P区31的远离上述N+型衬底20的表面上，且上述P+区32的远离上述P区31的表面为上述N型外延层30的部分表面；步骤S5，在上述N型外延层30的远离上述N+型衬底20的至少部分表面上设置正面金属层40，使得上述正面金属层40与上述N型外延层30形成肖特基结，从而形成图1所示的结构。
采用上述方法形成的超级结肖特基二极管中，在N型外延层中设置P区，使得N型外延层中未形成P区的区域与P区形成超级结，进而可以提升二极管的反向击穿电压的同时降低或者保持二极管的正向导通压降；并且，该元胞中，在P区的上方形成一个P+区，该P+区可以屏蔽元胞的表面电场，即降低表面电场强度，减小反向漏电流，进而提高反向击穿电压，从而使得该超级结肖特基二极管的反向击穿电压较大，能够应用于高压领域中。
并且，上述的制作方法采用外延与离子注入的方式形成超结，避免了现有技术中的“刻槽+填充”带来的工艺难度大以及成本高的问题，简化了超级结肖特基二极管的超结的制作工艺且降低了其制作成本。
本申请中的设置N型子外延层可以采用常规的方法，比如PECVD或PVD等等。本领域技术人员可以根据实际情况选择合适的设置方式。
需要说明的是，本申请的多个N型子外延层可以是相同的，也可以是不同的，相同或者不同体现在多方面，包括材料以及尺寸。并且，多个N型子外延层中注入的第一P型离子可以是相同的，也可以是不同的，注入的剂量可以是相同的，也可以是不同的。
并且，上述的第一P型离子与第二P型离子可以是相同的，也可以是不同的，本领域技术人员可以根据实际情况选择设置二者为相同或者不同。
第一P型离子与第二P型离子可以是任意常规的P型离子，比如硼或铝。
本申请的一种实施例中，上述步骤S2和上述步骤S3中，在上述N型子外延层300的两个间隔的区域中分别注入上述第一P型离子，形成两个间隔的上述P型子区310，在上述步骤S4中，在上述N型外延层30的两个间隔的区域中分别注入上述第二P型离子，形成两个间隔设置的上述P+区32。这样就可以在N型外延层30形成两个间隔的P区31以及两个间隔设置的P+区32。从而进一步提升超级结肖特基二极管的反向击穿电压且同时降低其导通电压。
为了进一步确保形成预定形状的P区，本申请的一种实施例中，上述步骤S2包括：在上述N+型衬底20的表面上沉积上述N型子外延层300，如图5所示；在上述N型子外延层300远离上述N+型衬底20的部分表面上设置注入阻挡层320，如图5所示，以保护无需离子注入的区域的表面，且使得上述N型子外延层300的部分区域的表面裸露；向上述N型子外延层300的部分区域中注入上述第一P型离子，形成图5所示的上述P型子区310。
本申请中的P区以及P+区在垂直于元胞厚度方向的截面的形状是圆形、长条形或者六角形，这样可以进一步提升器件的可靠性。形成具体的形状需要控制注入阻挡层的图案以及注入过程中的各项参数。
当然，这两个截面形状并不限于上述的形状，本领域技术人员可以根据实际情况选择其他的合适的形状。
并且，各个P型子区310的垂直于元胞厚度方向的截面的形状可以相同也可以不同，可以根据实际情况调整。
为了形成图2所示的结构，本申请的一种实施例中，上述步骤S2中的上述P型子区310与上述N+型衬底20接触。从而使得最终形成的P区31的远离上述P+区32的一侧与上述N+型衬底20接触。这样使得P区31与N+型衬底20相连接，从而进一步降低超级结肖特基二极管的反向漏电流，进一步提高反向击穿电压。
本申请的另一种实施例中，在上述步骤S2与上述步骤S3之间、在上述步骤S3中的两次重复执行上述步骤S2之间、在上述步骤S3与上述步骤S4之间、和/或在上述步骤S4与上述步骤S5之间，上述制作过程还包括：在上述N型子外延层300中形成N+区33的步骤，上述N+区33位于两个上述P区31之间和/或两个上述P+区32之间。N+区33可以提升超级结肖特基二极管的导通能力，即降低超级结肖特基二极管的导通电压，降低导通损耗。在图3中，上述N+区33位于两个上述P区31之间，且N+区33与两侧的P区31均连接。
但是，N+区33的设置方式并不限于上述的图3示出的方式，在本申请的未示出的实施例中，上述N+区33还可以设置在两个P+区32之间；在本申请的另一种未示出的实施例中，N+区33还可以设置在两个上述P区31之间以及两个上述P+区32之间。在本申请的再一种未示出的实施例中，上述N+区33与两侧的P区31和/或P+区32均不连接，在本申请的又一种未示出的实施例中，上述N+区33与两侧的P区31和/或P+区32的一侧连接，另一侧不连接。
本领域技术人员可以根据实际情况将上述N+区33设置在合适的位置上，只要能起到较好的提升二极管的导通能力即可。
本申请中的N+区33的具体的尺寸，例如厚度或宽度，本申请不作限定，本领域技术人员可以根据实际情况设置合适尺寸的N+区33。
上述的形成N+区33的过程可以是直接沉积或者沉积后再离子注入形成，本领域技术人员可以选择合适的方法在合适的步骤中形成上述N+区33。
本申请的再一种实施例中，上述N+型衬底20的材料和/或上述N型外延层30的材料为N型掺杂的碳化硅。碳化硅材料具有优良的物理和电学特性，具有宽的禁带宽度、高的热导率、大的饱和漂移速度和高的临界击穿电场等优点，能够进一步提升二极管的反向击穿电压以及耐热性能等等。
一种优选的实施例中，上述N+型衬底20的材料和上述N型外延层30的材料均为N型掺杂的碳化硅。
本申请的另一种实施例中，上述步骤S5还包括：在上述N+型衬底20的远离上述N型外延层30的表面上设置背面金属层10，形成图1所示的结构。背面金属层10设置在上述N+型衬底20的远离上述N型外延层30的表面上，背面金属层10与N+型衬底20形成欧姆接触。
具体地，上述设置背面金属层的步骤可以与设置正面金属层的步骤同时进行，也可以一前一后进行，对于一前一后的方式来说，背面金属层与正面金属层中的任何一个都可以在前设置。
对于碳化硅的超级结肖特基二极管，一般先做背面金属层，后做正面金属层。
对于具体的背面金属层以及正面金属层的设置方式可以采用现有技术中的常规方法，比如溅射法等等。本领域技术人员可以根据实际情况选择合适的设置方法。
背面金属层以及正面金属层的材料可以是现有技术中的任何可用的金属材料，比如Al、Zn或Ag等等。正面金属层的材料与背面金属层的材料可以相同，也可以不同，本领域技术人员可以根据实际情况选择将二者设置为相同或者不同。
本申请中的设置N型子外延层可以采用常规的方法，比如PECVD、PVD或者PLD等等。本领域技术人员可以根据实际情况选择合适的方式。
需要说明的是，本申请中不对具体的各层或者各个区的掺杂浓度进行限定，正如本领域技术人员所理解的，P+区的掺杂浓度肯定是大于P区的掺杂浓度，N+区的掺杂浓度肯定是大于N区的掺杂浓度。
本领域技术人员可以根据公知的常识设置各个层或者区的具体掺杂浓度，此处不再赘述。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的超级结肖特基二极管的元胞中，在N型外延层中设置P区，使得N型外延层中未形成P区的区域与P区形成超级结，进而可以提升二极管的反向击穿电压的同时降低或者保持二极管的正向导通压降；并且，该元胞中，在P区的上方形成一个P+区，该P+区可以屏蔽元胞的表面电场，即降低表面电场强度，减小反向漏电流，进而提高反向击穿电压，从而使得该超级结肖特基二极管的反向击穿电压较大，能够应用于高压领域中。
2)、本申请的超级结肖特基二极管的制作方法采用外延与离子注入的方式形成超结，避免了现有技术中的“刻槽+填充”带来的工艺难度大以及成本高的问题，简化了超级结肖特基二极管的超结的制作工艺且降低了其制作成本。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (9)
1.一种超级结肖特基二极管，其特征在于，所述超级结肖特基二极管包括多个元胞结构，各所述元胞结构包括：
N+型衬底(20)；
N型外延层(30)，设置在所述N+型衬底(20)的表面上，所述N型外延层(30)中具有依次叠置设置的P区(31)和P+区(32)，所述P+区(32)的远离所述P区(31)的表面为所述N型外延层(30)的部分表面；以及
正面金属层(40)，设置在所述N型外延层(30)的远离所述N+型衬底(20)的至少部分表面上，以使所述正面金属层(40)与所述N型外延层(30)形成肖特基结，
所述P+区(32)的深度为0.3～0.7μm，
所述N型外延层(30)中具有两个间隔设置的所述P区(31)和两个间隔设置的所述P+区(32)，所述P+区(32)一一对应地位于在所述P区(31)的表面上，所述正面金属层(40)至少设置在两个所述P+区(32)之间的所述N型外延层(30)的表面上，
所述N型外延层(30)中还具有N+区(33)，所述N+区(33)位于两个所述P区(31)之间和/或两个所述P+区(32)之间。
2.根据权利要求1所述的超级结肖特基二极管，其特征在于，所述P区(31)的远离所述P+区(32)的一侧与所述N+型衬底(20)接触。
3.根据权利要求1或2所述的超级结肖特基二极管，其特征在于，所述N+型衬底(20)的材料和/或所述N型外延层(30)的材料为N型掺杂的碳化硅。
4.根据权利要求1所述的超级结肖特基二极管，其特征在于，所述超级结肖特基二极管还包括：
背面金属层(10)，设置在所述N+型衬底(20)的远离所述N型外延层(30)的表面上。
5.一种超级结肖特基二极管的制作方法，所述制作方法包括多个元胞的制作过程，其特征在于，所述制作过程包括：
步骤S1，提供N+型衬底(20)；
步骤S2，在所述N+型衬底(20)的表面上设置N型子外延层(300)，并在所述N型子外延层(300)的部分区域中注入第一P型离子，形成P型子区(310)；
步骤S3，重复执行所述步骤S2至少一次，在所述N+型衬底(20)的表面上形成多个依次叠置的所述N型子外延层(300)，各所述N型子外延层(300)均具有所述P型子区(310)，且各所述N型子外延层(300)的所述P型子区(310)相互连接，多个所述N型子外延层(300)形成N型外延层(30)，多个依次连接的所述P型子区(310)形成一个P区(31)；
步骤S4，在所述N型外延层(30)的部分区域中注入第二P型离子，形成P+区(32)，所述P+区(32)位于所述P区(31)的远离所述N+型衬底(20)的表面上，且所述P+区(32)的远离所述P区(31)的表面为所述N型外延层(30)的部分表面；以及
步骤S5，在所述N型外延层(30)的远离所述N+型衬底(20)的至少部分表面上设置正面金属层(40)，使得所述正面金属层(40)与所述N型外延层(30)形成肖特基结，
在所述步骤S2与所述步骤S3之间、在所述步骤S3中的两次重复执行所述步骤S2之间、在所述步骤S3与所述步骤S4之间、和/或在所述步骤S4与所述步骤S5之间，所述制作过程还包括：
在所述N型子外延层(300)中形成N+区(33)的步骤，所述N+区(33)位于两个所述P区(31)之间和/或两个所述P+区(32)之间。
6.根据权利要求5所述的制作方法，其特征在于，所述步骤S2和所述步骤S3中，在所述N型子外延层(300)的两个间隔的区域中分别注入所述第一P型离子，形成两个间隔的所述P型子区(310)，在所述步骤S4中，在所述N型外延层(30)的两个间隔的区域中分别注入所述第二P型离子，形成两个间隔设置的所述P+区(32)。
7.根据权利要求5所述的制作方法，其特征在于，所述步骤S2包括：
在所述N+型衬底(20)的表面上沉积所述N型子外延层(300)；
在所述N型子外延层(300)远离所述N+型衬底(20)的部分表面上设置注入阻挡层(320)，以保护无需离子注入的区域的表面，且使得所述N型子外延层(300)的部分区域的表面裸露；以及
向所述N型子外延层(300)的部分区域中注入所述第一P型离子，形成所述P型子区(310)。
8.根据权利要求5或7所述的制作方法，其特征在于，所述步骤S2中的所述P型子区(310)与所述N+型衬底(20)接触。
9.根据权利要求5所述的制作方法，其特征在于，所述步骤S5还包括：
在所述N+型衬底(20)的远离所述N型外延层(30)的表面上设置背面金属层(10)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810032255.4A CN108336129B (zh) | 2018-01-12 | 2018-01-12 | 超级结肖特基二极管与其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810032255.4A CN108336129B (zh) | 2018-01-12 | 2018-01-12 | 超级结肖特基二极管与其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108336129A CN108336129A (zh) | 2018-07-27 |
| CN108336129B true CN108336129B (zh) | 2021-09-21 |
Family
ID=62924194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810032255.4A Active CN108336129B (zh) | 2018-01-12 | 2018-01-12 | 超级结肖特基二极管与其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108336129B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111326567A (zh) * | 2020-03-06 | 2020-06-23 | 上海瞻芯电子科技有限公司 | 超级结的制造方法及其超级结肖特基二极管 |
| CN113555286B (zh) * | 2021-07-05 | 2023-12-05 | 浙江芯科半导体有限公司 | 一种氧化镓超级结肖特基二极管及其制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0327792D0 (en) * | 2003-11-29 | 2003-12-31 | Koninkl Philips Electronics Nv | Trench insulated gate field effect transistor |
| US8232558B2 (en) * | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
| US8829614B2 (en) * | 2009-08-31 | 2014-09-09 | Alpha And Omega Semiconductor Incorporated | Integrated Schottky diode in high voltage semiconductor device |
| CN102097478A (zh) * | 2010-12-19 | 2011-06-15 | 电子科技大学 | 一种极低导通电阻浅槽埋沟vdmos器件 |
| US8362585B1 (en) * | 2011-07-15 | 2013-01-29 | Alpha & Omega Semiconductor, Inc. | Junction barrier Schottky diode with enforced upper contact structure and method for robust packaging |
| US8618582B2 (en) * | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
| CN103021858B (zh) * | 2011-09-27 | 2015-05-27 | 万国半导体股份有限公司 | 一种低导通电阻的功率mos晶体管器件及其制备方法 |
| CN106158625A (zh) * | 2015-04-14 | 2016-11-23 | 北大方正集团有限公司 | 一种超结二极管及其制造方法 |
| CN106328719A (zh) * | 2015-06-15 | 2017-01-11 | 北京大学 | 肖特基二极管的加工方法和肖特基二极管 |
-
2018
- 2018-01-12 CN CN201810032255.4A patent/CN108336129B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108336129A (zh) | 2018-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11837629B2 (en) | Power semiconductor devices having gate trenches and buried edge terminations and related methods | |
| EP2630663B1 (en) | Improved Schottky rectifier and method of fabricating thereof | |
| EP2710635B1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
| US9728654B2 (en) | Semiconductor device and method of manufacturing same | |
| EP2920816B1 (en) | Method of manufacturing trench-based schottky diode with improved trench protection | |
| US9349797B2 (en) | SiC devices with high blocking voltage terminated by a negative bevel | |
| CN108493247B (zh) | 一种具有p柱区和n柱区阶梯掺杂的sj-vdmos器件及制造方法 | |
| CN104051540A (zh) | 超级结器件及其制造方法 | |
| KR20130049919A (ko) | 실리콘카바이드 쇼트키 배리어 다이오드 소자 및 이의 제조 방법 | |
| WO2023102324A1 (en) | Edge termination for power semiconductor devices and related fabrication methods | |
| CN108336129B (zh) | 超级结肖特基二极管与其制作方法 | |
| JP2000101101A (ja) | ＳｉＣショットキーダイオード | |
| US11195922B2 (en) | Silicon carbide semiconductor device | |
| CN111164759B (zh) | 具有高电流容量的馈线设计 | |
| KR101378094B1 (ko) | 고속 회복 다이오드 | |
| CN116093152A (zh) | 半导体器件 | |
| US20220173227A1 (en) | Finfet power semiconductor devices | |
| CN104576730A (zh) | 超级结器件及其制造方法 | |
| CN112909098A (zh) | 一种肖特基二极管及其制备方法 | |
| CN107863378B (zh) | 超结mos器件及其制造方法 | |
| US20230307529A1 (en) | Support shield structures for trenched semiconductor devices | |
| CN114927557A (zh) | 一种发射效率可控的半导体器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |