CN106158625A - 一种超结二极管及其制造方法 - Google Patents
一种超结二极管及其制造方法 Download PDFInfo
- Publication number
- CN106158625A CN106158625A CN201510175939.6A CN201510175939A CN106158625A CN 106158625 A CN106158625 A CN 106158625A CN 201510175939 A CN201510175939 A CN 201510175939A CN 106158625 A CN106158625 A CN 106158625A
- Authority
- CN
- China
- Prior art keywords
- type post
- layer
- insulating barrier
- ohmic contact
- super
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 75
- 229910052751 metal Inorganic materials 0.000 claims abstract description 75
- 230000004888 barrier function Effects 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 238000000137 annealing Methods 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 claims 16
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 239000011229 interlayer Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种超结二极管的制造方法，包括：在硅衬底层表面形成至少包括一个交替设置的P型柱和N型柱的超结结构层，在超结结构层表面形成绝缘层；在P型柱上形成欧姆接触窗口并填充第一金属层材料，形成欧姆接触；在N型柱上形成肖特基接触窗口并填充第二金属层材料，形成肖特基接触；第一金属层与第二金属层间设置有刻蚀后的所述绝缘层。本发明通过超结结构，在P型柱上形成欧姆接触，在N型柱上形成肖特基接触，降低了器件的正向阻抗和反向漏电流，同时提高了器件的耐压性。本发明还公开了一种超结二极管，所述超结二极管改善了肖特基二极管的性能。
Description
技术领域
本发明涉及半导体芯片制造领域，尤其涉及一种超结二极管及其制造方法。
背景技术
随着半导体技术的发展，功率二极管逐渐成为了电路系统中的关键部件。功率二极管正逐步朝着两个重要方向发展：1.超大电流，可应用于高温电弧风洞、电阻焊机等场合；2.超快、超耐用，不仅应用于整流场合，且应用于各种开关电路。为了满足低功耗、高频、高温、小型化等应用要求，消费者对功率二极管的耐压性、导通电阻、开启压降、反向恢复、耐高温等性能要求越来越高。肖特基二极管由于其低开启压降、高正向导通电流和快速反向恢复特性，受到了非常广泛的应用，然而肖特基二极管的反向势垒较低，容易发生击穿，存在耐压性差与漏电流大的缺点。
为了避免肖特基二极管的缺陷，实际应用的反向电压都比额定值小很多，或者通过采用宽带半导体材料如碳化硅作为肖特基二极管的材料，来克服肖特基二极管的缺陷。然而碳化硅材料和碳化硅肖特基二极管的制作成本都非常高，因而限制了其应用范围。
发明内容
本发明提供了一种超结二极管及其制造方法，以解决肖特基二极管耐压性差与漏电流大的问题。
本发明实施例一方面提供了一种超结二极管的制造方法，包括：
在硅衬底层上依次形成超结结构层和绝缘层，所述超结结构层至少包括一个交替设置的P型柱和N型柱；
刻蚀仅位于所述P型柱上的绝缘层形成欧姆接触窗口，在所述欧姆接触窗口内填充第一金属层，形成欧姆接触；
刻蚀仅位于所述N型柱上的绝缘层形成肖特基接触窗口，在所述肖特基接触窗口内填充第二金属层，形成肖特基接触；
所述第一金属层与所述第二金属层间设置有刻蚀后的所述绝缘层。
较佳地，所述绝缘层为氧化硅层，通过热氧化工艺在所述超结结构层上形成所述绝缘层。
较佳地，所述形成欧姆接触和肖特基接触，具体为：对所述第一金属层进行第一次热退火工艺，所述第一金属层和所述P型柱形成欧姆接触；对所述第二金属层进行第二次热退火工艺，所述第二金属层和所述N型柱形成肖特基接触；所述第一次退火温度大于所述第二次退火温度。
较佳地，所述P型柱和所述N型柱宽度相等，所述P型柱的外延杂质浓度大于所述N型柱的外延杂质浓度。
较佳地，所述欧姆接触窗口和所述肖特基接触窗口通过使用光刻胶作为掩膜干法刻蚀形成。
本发明实施例另一方面还提供了一种超结二极管，所述超结二极管至少包括：设置在硅衬底层上的超结结构层，所述超结结构层至少包括一个交替设置的P型柱和N型柱；
设置在所述超结结构层上的绝缘层、第一金属层和第二金属层；
所述第一金属层仅位于所述P型柱上，与所述P型柱形成欧姆接触；
所述第二金属层仅位于所述N型柱上，与所述N型柱形成肖特基接触；
所述绝缘层位于所述第一金属层和所述第二金属层之间。
较佳地，所述P型柱的宽度和所述N型柱的宽度相等。
较佳地，所述P型柱的外延杂质浓度必须大于所述N型柱的外延杂质浓度。
较佳地，所述绝缘层为氧化硅层，所述氧化硅层的厚度为1微米～2微米。
本发明实施例通过形成超结结构的二极管，在P型柱上形成欧姆接触，在N型柱上形成肖特基接触。当二极管正向工作，在外加电压较低时，由于在N型柱上形成肖特基接触，因此N型柱上具有较低的肖特基势垒，电流通过N型柱流向衬底，压降小，开启速度快；随着电压升高，由于在P型柱上形成欧姆接触，P型柱进入导通状态，电流同时通过P型柱和N型柱，可以有效地增大导通电流，降低导通电阻。当二极管反向工作，超结结构的P型柱和N型柱耗尽层展开，提高了耐压，减小了漏电，有效地保护了二极管。和现有技术相比，本发明的P型柱和N型柱都能够导通，芯片面积利用率高，有降低了二极管的正向阻抗和反向漏电流，同时提高了器件的耐压性、增大了器件的导通电流。该方法制作简单且成本较低，有效改善了肖特基二极管的性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中超结二极管制作工艺流程图；
图2为本发明实施例中超结二极管制作过程示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
如图1所示，为本发明实施例中超结二极管制作工艺流程图。包括：
步骤101，在硅衬底层上依次形成超结结构层和绝缘层，所述超结结构层至少包括一个交替设置的P型柱和N型柱；
步骤102，刻蚀仅位于所述P型柱上的绝缘层形成欧姆接触窗口，在所述欧姆接触窗口内填充第一金属层，形成欧姆接触；
步骤103，刻蚀仅位于所述N型柱上的绝缘层形成肖特基接触窗口，在所述肖特基接触窗口内填充第二金属层，形成肖特基接触；所述第一金属层与所述第二金属层间设置有刻蚀后的绝缘层。
本发明提供的超结二极管制作方法，采用超结结构，并且在超结结构的P型柱上形成欧姆接触，N型柱上形成肖特基接触。通过超结结构，有效提高了二极管的反向击穿电压，减小了反向漏电流。通过肖特基接触和欧姆接触，有效降低了二极管的导通电压和正向阻抗。和现有技术相比，本发明的P型柱和N型柱都能够导通，芯片面积利用率高，有效提高了器件的性能。
进一步地，步骤101中所述绝缘层为氧化硅层，通过热氧化工艺在所述超结结构层上形成所述绝缘层。所述绝缘层可以增加器件的反向击穿电压；当二极管反向工作，所述超结结构的P型柱和N型柱耗尽层展开，提高了耐压，减小了漏电，有效地保护了二极管。
进一步地，步骤102和步骤103中形成的欧姆接触和肖特基接触，具体为：对所述第一金属层进行第一次热退火工艺，所述第一金属层和所述P型柱形成欧姆接触；对所述第二金属层进行第二次热退火工艺，所述第二金属层和所述N型柱形成肖特基接触。第一次退火温度大于第二次退火温度。根据所选第一金属层和第二金属层的材料，确定适合的退火温度。为了形成欧姆接触，通常第一次退火温度不超过1100℃；为了形成肖特基接触，通常第二次退火温度不超过500℃。
进一步地，所述P型柱和所述N型柱宽度相等。为了使得P型柱在正向电压增大的时候能够导通，且在反向电压的时候能够与N型柱相互耗尽，将P型柱和N型柱宽度设备为相等，使得芯片利用率得到提高，器件的正向和反向性能都得到改善。
进一步地，所述P型柱的外延杂质浓度大于所述N型柱的外延杂质浓度。以使得P型柱和第一金属层间产生低的势垒高度，保证在P型柱上能够形成良好的欧姆接触。
进一步地，所述欧姆接触窗口和所述肖特基接触窗口通过使用光刻胶作为掩膜干法刻蚀形成。
进一步地，所述绝缘层的厚度为1微米～2微米。既保证了器件的正向导通性能，同时增加器件的反向击穿电压。
根据本发明实施例提供的方法，相应的，本发明实施例还提供了一种超结二极管，至少包括：
设置在硅衬底层上的超结结构层，所述超结结构层至少包括一个交替设置的P型柱和N型柱；设置在所述超结结构层上的绝缘层、第一金属层和第二金属层；所述第一金属层仅位于所述P型柱上，与所述P型柱形成欧姆接触；所述第二金属层仅位于所述N型柱上，与所述N型柱形成肖特基接触；所述绝缘层位于所述第一金属层和所述第二金属层之间。此超结二极管通过设置超结结构和形成欧姆接触、肖特基接触，减小了器件的正向阻抗和反向漏电流，提高了器件的耐压性、增大了导通电流。
具体地，如图2中的F所示，此超结二极管在硅衬底层201表面形多个P型柱202与N型柱203的超结结构层，超结结构层上设置有绝缘层204、第一金属层206和第二金属层208。第一金属层206仅位于P型柱202上，与P型柱202形成欧姆接触；第二金属层208仅位于N型柱203上，与N型柱203形成肖特基接触；绝缘层204位于第一金属层206和所述第二金属层208之间。
图2中的F仅为本发明实施例的一种表现形式，如实际应用中，可根据器件材质、生产工艺需求来设定PN超结的数量；第一金属层、第二金属层及绝缘层的大小、位置关系也可以有多种方式，只要确保第一金属层不与N型柱接触、第二金属层不与P型柱接触、第一金属层与第二金属层不相接触即可。
参考附图2，本发明实施例中超结二极管制作过程具体包括以下步骤：
步骤一，如图2中A所示，在硅衬底层201上形成至少包括一个交替设置的P型柱202和N型柱203的超结结构层。
具体地，超结结构采用硅材料制备，通过刻蚀深槽，外延P型硅填充沟槽，然后高能离子注入形成P型柱202。
具体地，可设定形成的P型柱202和N型柱203宽度相等，且P型柱202的外延杂质浓度大于N型柱203的外延杂质浓度。
在本步骤中，对P型柱202和N型柱203的外延杂质浓度值不作限制，可以根据不同设备工艺具体设计。
步骤二，如图2中B所示，在超结结构层表面形成绝缘层204。
在本步骤中，绝缘层204为通过热氧化工艺形成的氧化硅层，厚度为1微米～2微米。
步骤三，如图2中C所示，通过使用光刻胶作为掩膜，干法刻蚀仅位于所述P型柱202上的绝缘层204形成欧姆接触窗口205。欧姆接触窗口205的大小可根据具体的工艺要求来设定。
步骤四，如图2中D所示，在欧姆接触窗口205内填充第一金属层206，进行第一次热退火，形成欧姆接触。
在本步骤中，第一金属层206不能和N型柱203接触。
在本步骤中，第一金属层206的材料可以为Ti、Pt、W、Ni、Au、Co、Pb、Ag、Al或其任意组合的合金。
在本步骤中，第一次退火温度和时间由金属种类决定，通常温度不超过1100℃，时间不超过5min。退火方式采用快速退火，升降温速率大于5℃/秒。
步骤五，如图2中E所示，通过使用光刻胶作为掩膜，干法刻蚀仅位于所述N型柱203上的绝缘层形成肖特基接触窗口207。肖特基接触窗口207大小可根据具体的工艺要求来设定，只要确保肖特基接触窗口207与欧姆接触窗口205不相通即可。
步骤六，如图2中F所示，在肖特基接触窗口207填充第二金属层208，进行第二次热退火，形成肖特基接触。
在本步骤中，第二金属层208不能和P型柱202接触。
在本步骤中，第二金属层208的材料可以为Ti、Pt、W、Ni、Au、Co、Pb、Ag、Al或其任意组合的合金。
在本步骤中，第二次退火温度和时间由金属种类决定，通常温度不超过500℃，时间不超过5min。退火方式采用快速退火，升降温速率大于5℃/秒。
进一步地，本实施例中第一次退火温度大于第二次退火温度。
进一步地，本实施例中第一金属层206的材料可以与第二金属层208材料相同，也可以与第二金属层208材料不同。
进一步地，本实施例中第一金属层206与第二金属层208间设置有绝缘层。因此，在第一金属层206不与N型柱203接触和第二金属层208不与P型柱202接触的前提下，步骤三中干法刻蚀仅位于所述P型柱202上的绝缘层204形成欧姆接触窗口205，可以是刻蚀仅位于P型柱202上的部分或者全部绝缘层204；步骤五中，干法刻蚀仅位于N型柱203上的绝缘层204形成肖特基接触窗口207，也可以是刻蚀仅位于N型柱203上的部分或者全部绝缘层204。
本发明实施例通过超结结构，在P型柱202上形成欧姆接触，在N型柱203上形成肖特基接触。当二极管正向工作，电压较低时，由于在N型柱203上形成肖特基接触，因此N型柱203上具有较低的肖特基势垒，电流通过N型柱203流向衬底，压降小，开启速度快；随着电压升高，由于在P型柱202上形成欧姆接触，P型柱202进入导通状态，电流同时通过P型柱202和N型柱203，有效地降低了导通电阻。当二极管反向工作，超结结构的P型柱202和N型柱203耗尽层展开，提高了耐压，减小了漏电，有效地保护了二极管。和现有技术相比，本发明的P型柱202和N型柱203都能够导通，芯片面积利用率高，有降低了二极管的正向阻抗和反向漏电流，同时提高了器件的耐压性，增大了器件的导通电流。该方法制作简单且成本较低，改善了肖特基二极管的性能。
以上所述仅为本发明的实施例而已，并非用于限定本发明的保护范围。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种超结二极管的制造方法，其特征在于，该方法包括：
在硅衬底层上依次形成超结结构层和绝缘层，所述超结结构层至少包括一个交替设置的P型柱和N型柱；
刻蚀仅位于所述P型柱上的绝缘层形成欧姆接触窗口，在所述欧姆接触窗口内填充第一金属层，形成欧姆接触；
刻蚀仅位于所述N型柱上的绝缘层形成肖特基接触窗口，在所述肖特基接触窗口内填充第二金属层，形成肖特基接触；所述第一金属层与所述第二金属层间设置有刻蚀后的所述绝缘层。
2.如权利要求1所述的方法，其特征在于，所述绝缘层为氧化硅层，通过热氧化工艺在所述超结结构层上形成所述绝缘层。
3.如权利要求1所述的方法，其特征在于，所述形成欧姆接触和肖特基接触，具体为：
对所述第一金属层进行第一次热退火工艺，所述第一金属层和所述P型柱形成欧姆接触；
对所述第二金属层进行第二次热退火工艺，所述第二金属层和所述N型柱形成肖特基接触；
所述第一次退火温度大于所述第二次退火温度。
4.如权利要求1所述的方法，其特征在于，所述P型柱和所述N型柱宽度相等。
5.如权利要求1所述的方法，其特征在于，所述P型柱的外延杂质浓度大于所述N型柱的外延杂质浓度。
6.如权利要求1所述的方法，其特征在于，所述欧姆接触窗口和所述肖特基接触窗口通过使用光刻胶作为掩膜干法刻蚀形成。
7.一种超结二极管，其特征在于，所述超结二极管至少包括：
设置在硅衬底层上的超结结构层，所述超结结构层至少包括一个交替设置的P型柱和N型柱；
设置在所述超结结构层上的绝缘层、第一金属层和第二金属层；
所述第一金属层仅位于所述P型柱上，与所述P型柱形成欧姆接触；
所述第二金属层仅位于所述N型柱上，与所述N型柱形成肖特基接触；
所述绝缘层位于所述第一金属层和所述第二金属层之间。
8.如权利要求7所述的超结二极管，其特征在于，所述P型柱的宽度和所述N型柱的宽度相等。
9.如权利要求7所述的超结二极管，其特征在于，所述P型柱的外延杂质浓度大于所述N型柱的外延杂质浓度。
10.如权利要求7至9任一项所述的方法，其特征在于，所述绝缘层为氧化硅层，所述氧化硅层的厚度为1微米～2微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510175939.6A CN106158625A (zh) | 2015-04-14 | 2015-04-14 | 一种超结二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510175939.6A CN106158625A (zh) | 2015-04-14 | 2015-04-14 | 一种超结二极管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106158625A true CN106158625A (zh) | 2016-11-23 |
Family
ID=57336450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510175939.6A Pending CN106158625A (zh) | 2015-04-14 | 2015-04-14 | 一种超结二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106158625A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107768371A (zh) * | 2017-10-24 | 2018-03-06 | 贵州芯长征科技有限公司 | 集成肖特基结的超结mosfet结构及其制备方法 |
| CN108336129A (zh) * | 2018-01-12 | 2018-07-27 | 中国科学院微电子研究所 | 超级结肖特基二极管与其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313482B1 (en) * | 1999-05-17 | 2001-11-06 | North Carolina State University | Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein |
| CN103718297A (zh) * | 2011-08-02 | 2014-04-09 | 罗伯特·博世有限公司 | 超结肖特基pin二极管 |
-
2015
- 2015-04-14 CN CN201510175939.6A patent/CN106158625A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313482B1 (en) * | 1999-05-17 | 2001-11-06 | North Carolina State University | Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein |
| CN103718297A (zh) * | 2011-08-02 | 2014-04-09 | 罗伯特·博世有限公司 | 超结肖特基pin二极管 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107768371A (zh) * | 2017-10-24 | 2018-03-06 | 贵州芯长征科技有限公司 | 集成肖特基结的超结mosfet结构及其制备方法 |
| CN108336129A (zh) * | 2018-01-12 | 2018-07-27 | 中国科学院微电子研究所 | 超级结肖特基二极管与其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105074921B (zh) | 半导体装置 | |
| CN102694011B (zh) | 半导体器件 | |
| CN103943688B (zh) | 一种肖特基势垒二极管器件结构及其制作方法 | |
| CN110350035A (zh) | SiC MOSFET功率器件及其制备方法 | |
| CN106783851A (zh) | 集成肖特基二极管的SiCJFET器件及其制作方法 | |
| CN104518006B (zh) | 一种耗尽型沟道超势垒整流器及其制造方法 | |
| CN109786464A (zh) | 具有缓冲区的半导体器件 | |
| CN102446980A (zh) | 一种低正向压降肖特基二极管及其制造方法 | |
| TWI524509B (zh) | 積體電路及製作積體電路的方法 | |
| CN110600535A (zh) | 一种肖特基二极管芯片及其制备方法 | |
| CN102916042A (zh) | 逆导igbt器件结构及制造方法 | |
| CN103208529B (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
| KR200470297Y1 (ko) | 쇼트키 다이오드 구조 | |
| CN106158625A (zh) | 一种超结二极管及其制造方法 | |
| CN104253152A (zh) | 一种igbt及其制造方法 | |
| CN104124151A (zh) | 一种沟槽结构肖特基势垒二极管及其制作方法 | |
| CN106783964A (zh) | 一种宽禁带半导体器件及其制作方法 | |
| CN104332488B (zh) | 半导体器件终端、半导体器件及其制造方法 | |
| CN102456570A (zh) | 一种肖特基二极管的制造方法 | |
| CN206878007U (zh) | 沟槽肖特基二极管 | |
| CN206672934U (zh) | 集成肖特基二极管的SiCJFET器件 | |
| KR20110138174A (ko) | 2레벨 도핑 프로파일을 갖는 전력반도체 부품 | |
| JP2010050315A (ja) | ショットキーバリアダイオード | |
| CN102931228B (zh) | 逆导igbt器件及制造方法 | |
| CN106158983A (zh) | 一种超结二极管的制作方法及超结二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161123 |