JP2017152489A - 化合物半導体装置およびその製造方法 - Google Patents
化合物半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2017152489A JP2017152489A JP2016032292A JP2016032292A JP2017152489A JP 2017152489 A JP2017152489 A JP 2017152489A JP 2016032292 A JP2016032292 A JP 2016032292A JP 2016032292 A JP2016032292 A JP 2016032292A JP 2017152489 A JP2017152489 A JP 2017152489A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- region
- type
- deep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 150000001875 compounds Chemical class 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000010410 layer Substances 0.000 claims description 196
- 239000002019 doping agent Substances 0.000 claims description 51
- 239000007789 gas Substances 0.000 claims description 44
- 239000012535 impurity Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 10
- 239000002344 surface layer Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- 230000000630 rising effect Effects 0.000 claims description 3
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 17
- 230000007423 decrease Effects 0.000 abstract description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 55
- 229910010271 silicon carbide Inorganic materials 0.000 description 55
- 230000015556 catabolic process Effects 0.000 description 13
- 239000000463 material Substances 0.000 description 12
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000001154 acute effect Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Abstract
【解決手段】p型ディープ層5の底部側の角部、つまりディープトレンチ15における底部側の角部にn-型領域16が形成されるようにする。これにより、p型ディープ層5の底部側の角部の断面形状を鈍角もしくは丸みを帯びた形状にできる。このため、p型ディープ層5の底部側の角部においてオフ時に電界集中によって電界強度が高くなることを抑制できる。したがって、縦型MOSFETの耐圧低下を抑制することが可能となる。そして、このようにn-型領域16を形成することによって縦型MOSFETの耐圧低下を抑制できることから、p型ディープ層5を必要以上に深く形成しなくても済み、オン抵抗の増大を抑制することが可能となる。
【選択図】図1
Description
本発明の第1実施形態にかかるトレンチゲート構造の反転型の縦型MOSFETが形成されたSiC半導体装置について、図1を参照して説明する。
まず、半導体基板として、SiCからなるn+型基板1の表面上にSiCからなるn-型ドリフト層2がエピタキシャル成長させられた、いわゆるエピ基板を用意する。そして、このエピ基板をエピタキシャル成長装置内に配置し、n-型ドリフト層2の表面に高濃度ベース領域3a、低濃度ベース領域3b、n+型ソース領域4を順にエピタキシャル成長する。
n+型ソース領域4の表面にマスク材(図示せず)を配置したのち、フォトリソグラフィによってマスク材のうちのp型ディープ層5およびn-型領域16の形成予定位置を開口させる。そして、マスク材を配置した状態でRIE(Reactive Ion Etching)などの異方性エッチングを行うことで、p型ディープ層5およびn-型領域16の形成予定位置にディープトレンチ15を形成する。
図示しないエピタキシャル成長装置を用いて、図2(c)に示すn-型領域16を形成する工程と、図2(d)に示すp型ディープ層15を形成する工程を連続して行う。
n+型ソース領域4やp型ディープ層5の表面にマスク材(図示せず)を配置したのち、フォトリソグラフィによってマスク材のうちのトレンチ6の形成予定位置を開口させる。そして、マスク材を配置した状態でRIEなどの異方性エッチングを行うことにより、セル領域においてトレンチ6を形成する。その後、マスク材を除去する。
ウェット雰囲気による熱酸化によってゲート絶縁膜7を形成したのち、ゲート絶縁膜7の表面にドープドPoly−Si層を成膜し、このドープドPoly−Si層をパターニングすることでトレンチ6内に残し、ゲート電極8を形成する。
第2実施形態について説明する。本実施形態は、第1実施形態に対してp型ディープ層5およびn-型領域16の製造プロセスを変更したものであり、その他については第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
上記第2実施形態では、SiC原料ガスの導入前に、ドーパントガスの切替えを行うようにしているが、逆に、図5に示すように、SiC原料ガスの導入後にドーパントガスの切替えを行うようにすることもできる。このようにすれば、より遅くからp型ディープ層5が形成されるようにでき、n-型領域16の形成される範囲の拡大を図ることが可能となる。
第3実施形態について説明する。本実施形態は、第1実施形態に対してp型ディープ層5の構成を変更したものであり、その他については第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
第4実施形態について説明する。本実施形態では、半導体素子として縦型MOSFETに代えて縦型のJBSを備えたSiC半導体装置について説明する。
まず、半導体基板として、SiCからなるn+型基板41の表面上にSiCからなるn-型ドリフト層42がエピタキシャル成長させられた、いわゆるエピ基板を用意する。
n-型ドリフト層42の表面にマスク材49を配置したのち、フォトリソグラフィによってマスク材49のうちのp型ディープ層45およびn-型領域46の形成予定位置を開口させる。そして、マスク材49を配置した状態でRIEなどの異方性エッチングを行うことで、p型ディープ層45およびn-型領域46の形成予定位置にディープトレンチ44を形成する。
マスク材49を除去したのち、図2(c)、(d)と同様の工程を行う。これにより、ディープトレンチ44内がp型ディープ層45およびn-型領域46によって埋め込まれる。
n型層43の表面上に形成されたp型ディープ層45を構成するp型SiC層を研削やCMPなどによって除去し、n型層43を露出させる。
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
2、42 n-型ドリフト層
3 ベース領域
4 n+型ソース領域
5、45 p型ディープ層
6 トレンチ
8 ゲート電極
16、46 n-型領域
15、44 ディープトレンチ
Claims (13)
- 化合物半導体装置であって、
化合物半導体にて構成される第1導電型の下地層(2、42)を有する半導体基板(1、2、41、42)と、
前記下地層に対して形成されたディープトレンチ(15、44)の底部における角部に形成された第1導電型領域(16、46)と、
前記ディープトレンチ内において前記第1導電型領域を覆うように形成された第2導電型のディープ層(5、45)と、を有し、
前記第1導電型領域は、断面形状が三角形状もしくは前記ディープ層と接する部分が凹んで曲面となった三角ラウンド形状とされている化合物半導体装置。 - 前記第1導電型領域は、前記下地層よりも第1導電型不純物濃度が高い請求項1に記載の化合物半導体装置。
- 裏面側に備えられた高不純物濃度となる裏面層(1)と、表面側に備えられ前記下地層を構成すると共に前記裏面層よりも低不純物濃度とされた第1導電型のドリフト層(2)と、を有する前記半導体基板(1、2)と、
前記ドリフト層の上に形成された第2導電型のベース領域(3)と、
前記ベース領域の上層部に形成され、前記ドリフト層よりも高不純物濃度の第1導電型のソース領域(4)と、
前記ソース領域の表面から前記ベース領域よりも深くまで形成されたゲートトレンチ(6)内に形成され、該ゲートトレンチの内壁面に形成されたゲート絶縁膜(7)と、前記ゲート絶縁膜の上に形成されたゲート電極(8)と、を有して構成されたトレンチゲート構造と、
前記ソース領域に電気的に接続されるソース電極(9)と、
前記半導体基板の裏面側における前記高濃度不純物層と電気的に接続されるドレイン電極(10)と、を有する縦型MOSFETを備え、
前記ソース領域および前記ベース領域を貫通して前記ドリフト層に至り、かつ、前記ゲートトレンチよりも深い位置まで前記ディープトレンチ(15)が形成され、該ディープトレンチ内における前記ベース領域よりも下方に、前記ベース領域から離れて前記第1導電型領域(16)が形成されていると共に、該ディープトレンチ内において前記第1導電型領域を覆うように前記ディープ層(5)が形成されている請求項1または2に記載の化合物半導体装置。 - 裏面側に備えられた高不純物濃度となる裏面層(41)と、表面側に備えられ前記下地層を構成すると共に前記裏面層よりも低不純物濃度とされた第1導電型のドリフト層(42)と、を有する前記半導体基板(41、42)と、
前記ドリフト層の上に形成され、前記ドリフト層よりも高不純物濃度となる第1導電型高濃度層(43)と、を有するジャンクションバリアダイオードを備え、
前記第1導電型高濃度層を貫通し、前記ドリフト層に達するように前記ディープトレンチ(44)が形成され、該ディープトレンチ内における底部の角部に前記第1導電型領域(46)が形成されていると共に、該ディープトレンチ内において前記第1導電型領域を覆うように前記ディープ層(45)が形成されている請求項1または2に記載の化合物半導体装置。 - 前記ディープ層を上方ディープ層(5a)として、前記ディープトレンチの下方に、前記上方ディープ層と接すると共に底部の角部が丸まった第2導電型の下方ディープ層(5b)が形成されている請求項1ないし4のいずれか1つに記載の化合物半導体装置。
- 化合物半導体装置の製造方法であって、
化合物半導体にて構成される第1導電型の下地層(2、42)を有する半導体基板(1、2、41、42)を用意することと、
前記下地層に対してディープトレンチ(15、44)を形成することと、
エピタキシャル成長装置内に第1導電型ドーパントを含むドーパントガスを導入しつつ、前記化合物半導体の原料ガスを導入し、前記ディープトレンチの底部における角部に第1導電型領域(16、46)を形成することと、
前記第1導電型領域を形成したのち、第2導電型ドーパントを含むドーパントガスを導入しつつ、前記化合物半導体の原料ガスを導入し、前記第1導電型領域の覆いつつ前記ディープトレンチ内に第2導電型のディープ層(5、45)をエピタキシャル成長させることと、を含む化合物半導体装置の製造方法。 - 前記第1導電型領域を形成すること、および、前記ディープ層をエピタキシャル成長させることは、前記化合物のエッチングガスを導入しつつ前記エピタキシャル成長装置内の昇温を行うとともに、昇温期間中から前記第1導電型ドーパントを含むドーパントガスの導入を行い、前記昇温期間後に前記第2導電型ドーパントを含むドーパントガスの導入を行うと共に前記化合物半導体の原料ガスを導入することによって行われる請求項6に記載の化合物半導体装置の製造方法。
- 前記第1導電型領域を形成すること、および、前記ディープ層をエピタキシャル成長させることでは、前記化合物半導体の原料ガスの導入の前もしくは後において、前記第1導電型ドーパントを含むドーパントガスの導入から前記第2導電型ドーパントを含むドーパントガスの導入への切替えを行う請求項6または7に記載の化合物半導体装置の製造方法。
- 前記第2導電型ドーパントを含むドーパントガスとしてトリメチルアルミニウムを用いる請求項6ないし8のいずれか1つに記載の化合物半導体装置の製造方法。
- 前記第1導電型ドーパントを含むドーパントガスとして窒素を用いる請求項6ないし9のいずれか1つに記載の化合物半導体装置の製造方法。
- 前記ディープ層を上方ディープ層(5a)として、
前記ディープトレンチを形成した後、該ディープトレンチの底部に対してイオン注入することで、第2導電型の下方ディープ層(5b)を形成することを含む請求項6ないし10のいずれか1つに記載の化合物半導体装置の製造方法。 - 裏面側に備えられた裏面層(1)と、表面側に備えられ前記下地層を構成すると共に前記裏面層よりも低不純物濃度とされた第1導電型のドリフト層(2)と、を有する前記半導体基板(1、2)を用意することと、
前記ドリフト層(2)の上に第2導電型のベース領域(3)を形成することと、
前記ベース領域の上層部に、前記ドリフト層よりも高不純物濃度の第1導電型のソース領域(4)を形成することと、
前記ソース領域の表面から前記ベース領域よりも深くまでゲートトレンチ(6)を形成することと、
前記ゲートトレンチの内壁面にゲート絶縁膜(7)を形成すると共に、前記ゲート絶縁膜の上にゲート電極(8)を形成することでトレンチゲート構造を構成することと、
前記ソース領域に電気的に接続されるソース電極(9)を形成することと、
前記半導体基板の裏面側における前記裏面層と電気的に接続されるドレイン電極(10)を形成することと、を含み、
前記ディープトレンチを形成することとして、前記ソース領域の表面から前記ベース領域を貫通して前記ドリフト層に達し、かつ、前記ゲートトレンチより深い位置まで前記ディープトレンチ(15)を形成することを行い、
前記第1導電型領域を形成することとして、前記ディープトレンチ底部角部に前記第1導電型領域を形成する請求項6ないし11のいずれか1つに記載の化合物半導体装置の製造方法。 - 裏面側に備えられた高不純物濃度となる裏面層(41)と、表面側に備えられ前記下地層を構成すると共に前記裏面層よりも低不純物濃度とされた第1導電型のドリフト層(42)と、を有する前記半導体基板(41、42)と、
前記ドリフト層の上に、前記ドリフト層よりも高不純物濃度な第1導電型高濃度層(43)を形成することと、
前記第1導電型高濃度層に接触するショットキー電極(47)を形成することと、
前記裏面層に接触する裏面電極(48)を形成することと、を含み、
前記ディープトレンチを形成することとして、前記第1導電型高濃度層の表面から該第1導電型高濃度層を貫通して前記ドリフト層に達するように前記ディープトレンチ(44)を形成することを行う請求項6ないし11のいずれか1つに記載の化合物半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016032292A JP6651894B2 (ja) | 2016-02-23 | 2016-02-23 | 化合物半導体装置およびその製造方法 |
US16/070,061 US10643851B2 (en) | 2016-02-23 | 2017-01-12 | Compound semiconductor device and production method for the same |
DE112017000947.2T DE112017000947T5 (de) | 2016-02-23 | 2017-01-12 | Verbindungshalbleitervorrichtung und herstellungsverfahren für dieverbindungshalbleitervorrichtung |
PCT/JP2017/000799 WO2017145548A1 (ja) | 2016-02-23 | 2017-01-12 | 化合物半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016032292A JP6651894B2 (ja) | 2016-02-23 | 2016-02-23 | 化合物半導体装置およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017152489A true JP2017152489A (ja) | 2017-08-31 |
JP2017152489A5 JP2017152489A5 (ja) | 2018-06-21 |
JP6651894B2 JP6651894B2 (ja) | 2020-02-19 |
Family
ID=59685318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016032292A Active JP6651894B2 (ja) | 2016-02-23 | 2016-02-23 | 化合物半導体装置およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10643851B2 (ja) |
JP (1) | JP6651894B2 (ja) |
DE (1) | DE112017000947T5 (ja) |
WO (1) | WO2017145548A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021002597A (ja) * | 2019-06-21 | 2021-01-07 | 富士電機株式会社 | 半導体装置 |
WO2023199570A1 (ja) * | 2022-04-14 | 2023-10-19 | 株式会社デンソー | 半導体装置とその製造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6620889B2 (ja) * | 2016-08-10 | 2019-12-18 | 日産自動車株式会社 | 半導体装置 |
JP6673232B2 (ja) * | 2017-01-17 | 2020-03-25 | 株式会社デンソー | 炭化珪素半導体装置 |
JP7354029B2 (ja) * | 2020-03-13 | 2023-10-02 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4453671B2 (ja) * | 2006-03-08 | 2010-04-21 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
JP4683075B2 (ja) * | 2008-06-10 | 2011-05-11 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP5482745B2 (ja) * | 2011-08-10 | 2014-05-07 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP5582112B2 (ja) * | 2011-08-24 | 2014-09-03 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP5884617B2 (ja) * | 2012-04-19 | 2016-03-15 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP5751213B2 (ja) * | 2012-06-14 | 2015-07-22 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
WO2014171048A1 (ja) * | 2013-04-16 | 2014-10-23 | パナソニック株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP6048317B2 (ja) | 2013-06-05 | 2016-12-21 | 株式会社デンソー | 炭化珪素半導体装置 |
JP6341074B2 (ja) * | 2014-01-24 | 2018-06-13 | 株式会社デンソー | 半導体装置の製造方法 |
EP2977989B1 (en) | 2014-07-25 | 2019-05-08 | IMEC vzw | Sample-and-hold circuit for an interleaved analog-to-digital converter |
US9768284B2 (en) * | 2015-03-05 | 2017-09-19 | Infineon Technologies Americas Corp. | Bipolar semiconductor device having a charge-balanced inter-trench structure |
-
2016
- 2016-02-23 JP JP2016032292A patent/JP6651894B2/ja active Active
-
2017
- 2017-01-12 WO PCT/JP2017/000799 patent/WO2017145548A1/ja active Application Filing
- 2017-01-12 US US16/070,061 patent/US10643851B2/en active Active
- 2017-01-12 DE DE112017000947.2T patent/DE112017000947T5/de active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021002597A (ja) * | 2019-06-21 | 2021-01-07 | 富士電機株式会社 | 半導体装置 |
JP7379880B2 (ja) | 2019-06-21 | 2023-11-15 | 富士電機株式会社 | 半導体装置 |
WO2023199570A1 (ja) * | 2022-04-14 | 2023-10-19 | 株式会社デンソー | 半導体装置とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6651894B2 (ja) | 2020-02-19 |
DE112017000947T5 (de) | 2018-10-31 |
US10643851B2 (en) | 2020-05-05 |
WO2017145548A1 (ja) | 2017-08-31 |
US20190019680A1 (en) | 2019-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6048317B2 (ja) | 炭化珪素半導体装置 | |
JP6485382B2 (ja) | 化合物半導体装置の製造方法および化合物半導体装置 | |
JP5812029B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5685736B2 (ja) | 半導体装置及びその製造方法 | |
JP6485383B2 (ja) | 化合物半導体装置およびその製造方法 | |
JP4683075B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
JPWO2017064948A1 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2017145548A1 (ja) | 化合物半導体装置およびその製造方法 | |
JP2010034381A (ja) | ワイドバンドギャップ半導体装置 | |
JP2014146666A (ja) | 半導体装置 | |
US20150115314A1 (en) | Semiconductor device and manufacturing method of the same | |
JP5583846B2 (ja) | 半導体装置 | |
KR101710815B1 (ko) | 반도체 디바이스의 제조 방법 | |
JP2019004010A (ja) | 半導体装置およびその製造方法 | |
US9825125B2 (en) | Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device | |
KR102100863B1 (ko) | SiC MOSFET 전력 반도체 소자 | |
JP2018206872A (ja) | 半導体装置 | |
JP6662092B2 (ja) | 化合物半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180427 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6651894 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |