JP2007269627A - 基板から継続するマイクロパイプを低減させるSiC結晶の製造方法およびSiC結晶、SiC単結晶膜、SiC半導体素子、SiC単結晶基板および電子デバイス、ならびにSiCバルク結晶の製造方法 - Google Patents
基板から継続するマイクロパイプを低減させるSiC結晶の製造方法およびSiC結晶、SiC単結晶膜、SiC半導体素子、SiC単結晶基板および電子デバイス、ならびにSiCバルク結晶の製造方法 Download PDFInfo
- Publication number
- JP2007269627A JP2007269627A JP2007154121A JP2007154121A JP2007269627A JP 2007269627 A JP2007269627 A JP 2007269627A JP 2007154121 A JP2007154121 A JP 2007154121A JP 2007154121 A JP2007154121 A JP 2007154121A JP 2007269627 A JP2007269627 A JP 2007269627A
- Authority
- JP
- Japan
- Prior art keywords
- sic
- crystal
- substrate
- ratio
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】マイクロパイプと呼ばれる中空欠陥を有するSiC単結晶基板を用いても、この基板から継続した中空欠陥を低減させたSiC結晶を得る。
【解決手段】C/Si原子比を結晶成長速度が炭素原子供給律速となる範囲に調整した原料ガスを接触させ、SiC結晶の複数層をエピタキシャル成長させて積層し、SiC単結晶基板の中空欠陥を小さなバーガーズベクトルの転位に分解し、結晶表面に継続させないようにした。更にSiC結晶をバッファー層とし、さらに、C/Si比をバッファー層を形成するときのC/Si比よりも増加方向に調整された原料ガスを用いた。
【選択図】図1
【解決手段】C/Si原子比を結晶成長速度が炭素原子供給律速となる範囲に調整した原料ガスを接触させ、SiC結晶の複数層をエピタキシャル成長させて積層し、SiC単結晶基板の中空欠陥を小さなバーガーズベクトルの転位に分解し、結晶表面に継続させないようにした。更にSiC結晶をバッファー層とし、さらに、C/Si比をバッファー層を形成するときのC/Si比よりも増加方向に調整された原料ガスを用いた。
【選択図】図1
Description
本発明は、SiC基板中に含まれるマイクロパイプと呼ばれる中空欠陥を低減したSiC結晶の製造方法に関する。さらに詳しくは、該製造方法で得られるSiC結晶およびSiC単結晶膜、該SiC単結晶膜からなるSiC半導体素子およびSiC単結晶基板、SiC単結晶基板を用いた電子デバイス、ならびに前記SiC結晶を種結晶に使用するSiCバルク結晶の製造方法に関する。
炭化ケイ素SiCは、広いバンドギャップ、高い絶縁破壊電圧、および高い熱伝導率などの優れた物性値を持つことから、高耐圧、低損失かつ高温で動作可能な高性能パワーデバイス用半導体あるいはデバイス用基板として研究が進められている。
SiCから成る半導体素子を作成するために、ドーパント濃度を制御可能なSiC単結晶膜をSiC単結晶基板上に形成したSiC単結晶を使用することが多い。このため、化学気相成長(CVD)法によるエピタキシャル成長によりSiC単結晶膜をSiC単結晶基板に形成することが行われている。このCVD法では、気相状態の炭素原子およびケイ素原子を含む原料ガスを高温常圧および減圧下でSiC単結晶基板に供給して、SiC単結晶基板上にSiC単結晶膜を形成するようにしている。
前記SiC単結晶膜を形成するためのSiC単結晶基板として、現在のところ市販されている昇華法によって形成されたSiC単結晶基板を使用している。このようなSiC単結晶基板100は、図13Aに示すようなマイクロパイプ(中空欠陥)101を101〜103/cm2の高い密度で含んでいる。昇華法によりSiC単結晶基板100を形成するときには、図13Aに示すような螺旋転位102が無数に生成される。中でも、図13Bに段状のずれとして表すバーガーズベクトルが小さい螺旋転位104の場合には中空とならないが、大きなバーガーズベクトル105を持つ螺旋転位104の場合には、中心のエネルギーを下げるために中空になり、マイクロパイプ101を形成する。換言するとマイクロパイプ101は螺旋転位104の大きなものである。
このようなマイクロパイプ(中空欠陥)は、CVD法によるエピタキシャル成長においては、基板からエピタキシャル膜へ図9〜図12に示すようにマイクロパイプが埋まらずに継続されることから、また、昇華法によるバルク成長おいても、種結晶からバルク結晶へ伝播するため、新たに形成した結晶中にも、基板および種結晶中と同等な密度でマイクロパイプが再現されてしまう。尚、図9〜図12におけるマイクロパイプは、バーガーズベクトルとして3段(1段はSiC結晶格子1つ分の高さ)のものを記述している。
マイクロパイプはc軸方向に貫通する小孔であってc軸<0001>方向に継続するものであることから、c軸<0001>方向に平行な面である(11−20)面にエピタキシャル膜を成長させる技術が提案されている(特許文献1)。
国際公開第00/68474号公報
マイクロパイプ101を含む半導体素子は、図8に示すように耐電圧等の点で半導体素子として必要な特性を満たさないので、1つでもマイクロパイプ101を含む半導体素子は不良品として扱われる。このため、全半導体素子のうちの良品の割合(歩留まり)はSiC単結晶基板100のマイクロパイプ密度に大きく影響する。半導体素子の面積を拡大すると半導体素子領域内にマイクロパイプ101を含む確率が増加し、歩留まりが低下してしまうので、半導体素子の面積の拡大化が阻害される。マイクロパイプ101を多く含むSiC単結晶基板100に成長させたエピタキシャル膜を使用して半導体素子を形成する際は、面積の小さい電極をSiC結晶膜103上に大量に形成し、マイクロパイプ101を含まないものを半導体素子として得なければならず無駄が多い。したがって、まず、欠陥の少ない、可能ならば無欠陥のSiC単結晶膜が望まれる。
更に、ドーパント濃度を制御可能なSiC単結晶膜を得るには、意図せずに混入する不純物を極力低減した状態から、n型であれば窒素ガス等を所定の流量流し、結晶のドーパントを制御する技術が使われる。なお、p型ではアルミニウム等を含んだガスを使用する。そこで、意図しない不純物の混入が少ない膜(高純度SiC膜)を作製することが必要となる。
更に、ドーパント濃度を制御可能なSiC単結晶膜を得るには、意図せずに混入する不純物を極力低減した状態から、n型であれば窒素ガス等を所定の流量流し、結晶のドーパントを制御する技術が使われる。なお、p型ではアルミニウム等を含んだガスを使用する。そこで、意図しない不純物の混入が少ない膜(高純度SiC膜)を作製することが必要となる。
また、形成されたSiC単結晶を利用して半導体素子を作成したり二次的な結晶成長を行わせるために、SiC単結晶膜の表面形状(モフォロジー)は出来るだけ平滑であることが望まれる。
本発明は、マイクロパイプと呼ばれる中空欠陥を有するSiC単結晶基板を用いても、前記基板から継続した中空欠陥を低減させたSiC結晶およびその製造方法を提供することを目的とする。
本発明は、基板から継続した中空欠陥を低減させ、かつ所定濃度でドーパントをドープし得るSiC単結晶膜およびSiC単結晶基板を提供することを別の目的とする。
本発明は、さらに、SiC半導体素子および電子デバイスを提供することを目的とする。
本発明は、また、中空欠陥を低減させたSiCバルク結晶の製造方法を提供することを目的とする。
本発明者らは、上述の目的を達成すべく鋭意研究した結果、化学気相成長法(CVD法)により市販のSiC単結晶基板上にSiC結晶をエピタキシャル成長させた場合、最も高純度なSiC結晶膜が形成される原料ガス中のC/Si原子数比(本明細書では単にC/Si比とも呼ぶ)の値よりもケイ素原子を過剰にした値の方がマイクロパイプの継続を抑制できることを解明した。即ち、原料ガス中のC/Si比の大きさにより結晶成長速度が変化し、ある値以下では結晶成長速度が炭素律速となって遅くなること、C/Si比大きさ換言すれば結晶成長速度の速さによってマイクロパイプ欠陥の閉塞率が変化し、前記結晶成長速度が炭素律速となる範囲において閉塞率が急激に大きくなりその範囲においてC/Si比が小さくなるに従ってSiC単結晶基板中に高密度で存在したマイクロパイプがほとんど認められなくなること、他方C/Si比の大きさによって得られたSiC結晶の不純物窒素が変化すること、およびC/Si比の大きさによって結晶の表面形状(モフォロジー)が変化することを見出し、本発明を完成した。
本発明のSiC結晶の製造方法は、マイクロパイプと呼ばれる中空欠陥を有するSiC単結晶基板((11−20)面及び(1−110)面を除く)上に、炭素原子含有物質およびケイ素原子含有物質をキャリヤガスに含有させた原料ガスを供給して、圧力が1.33×102〜1.33×105Pa下、1400℃以上の温度で前記基板上にSiC結晶をエピタキシャル成長させる方法であって、前記原料ガス中の炭素原子とケイ素原子との原子数比(C/Si比)を結晶成長速度が炭素原子供給律速となる範囲に調整し、SiC結晶の複数層をエピタキシャル成長させて積層し、前記基板中に存在する微小欠陥を複数のバーガーズベクトルの小さな中空を伴わない転位に分解し、SiC結晶表面に前記基板に存在した中空欠陥を継続させないことを特徴とする。ここで、エピタキシャル成長は、ステップフローモードあるいは渦巻き成長によって行われるが、好ましくはステップフローモードによることである。
上記SiC結晶の製造方法は、少なくとも2種のC/Si比に調整されてエピタキシャル成長させるSiC結晶の製造方法を包含する。この場合、少なくとも2種のC/Si比に調整された結晶成長により得られる、少なくとも第1層と第2層は共に炭素原子供給律速の範囲に調整されたC/Si比で形成されても良いし、少なくとも一方の層が炭素原子供給律速の範囲に調整される場合でも良い。いずれにしても、マイクロパイプが閉塞されたSiC結晶が得られる。さらには、少なくとも2種のC/Si比はSiC単結晶基板上にエピタキシャル成長させる第1の層が低C/Si比で、その上の第2の層がそれよりも高いC/Si比である。またSiC単結晶基板上に積層された第1の層をバッファー層とし、さらにその上の第2の層を、前記バッファー層を形成するときのC/Si比よりも増加方向にC/Si比を調整した原料ガスの供給下にエピタキシャル成長させて積層し、所望の膜質を付与するSiC結晶の製造方法を含む。さらには、前記第1の層はバッファー層であり、第2の層は活性層であるSiC結晶の製造方法を含む。この場合には、マイクロパイプが閉塞されて尚かつドーピング制御がし易い不純物濃度の低い膜質が得られる。
本発明のSiC結晶は、前記製造方法によりSiC単結晶基板((11−20)面及び(1−110)面を除く)に成長させたSiC結晶であって、SiC基板からエピタキシャル成長膜へ継続するマイクロパイプがエピタキシャル成長膜中で複数の中空でない転位に分解されることで閉塞されていることを特徴とする。更に、このSiC結晶は、結晶表面に前記基板から継続した中空欠陥の密度が0または1/cm2以下であるSiC結晶、あるいは基板中の密度に対して再現性よく50%以下、より好ましくは20%以下であることを特徴とするSiC結晶を含むものである。更に、これらSiC結晶を少なくともバッファー層として有しているSiC結晶を含むものである。また、本発明のSiC結晶は、請求項2〜5のいずれかに記載の製造方法によって形成されたものである。さらに、このSiC結晶は、ドーピング濃度を制御可能な不純物濃度であることを特徴とし、あるいはドーパントが添加されていることを特徴とする。
本発明のSiC単結晶膜は、前記製造方法によりSiC単結晶基板((11−20)面及び(1−110)面を除く)に成長させたSiC結晶であって、SiC基板からエピタキシャル成長膜へ継続するマイクロパイプがエピタキシャル成長膜中で複数の中空でない転位に分解されることで閉塞されていることを特徴とする。上記SiC単結晶膜は、その製造に用いた基板上のSiC単結晶膜および基板から独立したSiC単結晶膜の双方を包含する。また、本発明のSiC単結晶膜は、SiC単結晶基板が除去された独立したSiC単結晶膜、さらには、ドーピング濃度を制御可能な不純物濃度である膜、若しくはドーパントが添加されている膜を含むものである。
本発明のSiC半導体素子は、制御された濃度のドーパントを含有する前記SiC単結晶膜からなることを特徴とする。
本発明のSiC単結晶基板は、前記SiC単結晶膜を含むこと特徴とする。
本発明の電子デバイスは、前記本発明のSiC単結晶基板、および該基板上に載置された電子素子を含むことを特徴とする。
本発明のSiCバルク結晶の製造方法は、SiCバルク結晶の製造方法において、前記SiC結晶を種結晶として用いることを特徴とする。
このSiCバルク結晶の製造方法は、昇華堆積法および高温CVD法を包含する。
以下、本発明を実施するための最良の形態について、図面に基づいて詳細に説明する。
本発明のSiC結晶の製造方法は、マイクロパイプと呼ばれる中空欠陥を有するSiC単結晶基板((11−20)面及び(1−110)面を除く)上に、炭素原子含有物質およびケイ素原子含有物質をキャリヤガスに含有させた原料ガスを供給して、圧力が1.33×102〜1.33×105Pa下、1400℃以上の温度で前記基板上にSiC結晶をエピタキシャル成長させる方法において、原料ガス中の炭素原子とケイ素原子との原子数比(C/Si比)を結晶成長速度が炭素原子供給律速となる範囲に調整し、SiC結晶の複数層をエピタキシャル成長させて積層することを特徴とする。
この特徴により、SiC単結晶基板中に存在する中空欠陥が複数のバーガーズベクトルの小さな中空を伴わない転位に分解され、SiC結晶表面には前記基板に存在した中空欠陥が継続しなくなる作用を奏する。
このような作用が奏される理由としては、例えばステップフローモードで結晶を成長させる場合には、表面のステップフローモードの結晶成長プロセスとマイクロパイプとの相互作用により、螺旋転位が1段ずつ分解されて複数のバーガーズベクトルの小さい転位、例えば螺旋転位もしくは刃状転位あるいは部分転位など別の小型の転位に構造変換して分散されるためと考えられる。ただし、SiC結晶を成長させるSiC単結晶基板の面方位が(0001)Si面の場合は、結果として螺旋転位に分解する。
螺旋転位を説明する図13Bに段状のずれで表したバーガーズベクトル105が大きな値を持つ場合、螺旋転位中心のエネルギーが低下するように転位中心が中空になり、図13Aに示すマイクロパイプ101を形成する。他方、バーガーズベクトル105が小さい場合には、螺旋転位15の転位中心は中空とならない。したがって、本発明の製造方法によって得られたSiC結晶は、図1の模式図に示されるように、SiC単結晶基板4中のマイクロパイプ13が複数の中空でない螺旋転位15に分解する。図1では、SiC結晶11のエピタキシャル成長により基板4に存在したマイクロパイプ13から派生した中空でない小さな螺旋転位15が線状表面欠陥16の最上流位置に存在することが示されている。
このようなマイクロパイプと呼ばれる中空欠陥は、図6Bに示したように、SiC単結晶基板あるいは成長結晶表面を化学エッチングした後、ノマルスキー光学顕微鏡で観察することにより、それらをカウントすることができる。市販のSiC単結晶基板には、これらの中空欠陥が101〜103/cm2のオーダーで通常存在する。
前記ステップフローモードの結晶成長プロセスは、図3および図14に示すように基板11に設けられた複数段のテラス12のそれぞれの先端部であるステップが矢印の方向に結晶が成長する態様を意味する。
本発明において、上記SiC単結晶基板に存在したマイクロパイプ13が、バーガーズベクトルが小さくマイクロパイプを伴わない転位15に分解されるメカニズムを図3に基いて説明する。
図3において、ステップフローモードにより成長したSiC結晶膜12(進行する直線状のステップ)がマイクロパイプ13を通り越したときに(図3B)ステップフローモードとマイクロパイプが強く相互作用する(図3C)。そして、マイクロパイプ13を形成する複数段の結晶面の食い違い14を(図3D)、1段の螺旋転位15のようなものに分離する(図3E、図1)。この過程を繰り返し、結局複数個の螺旋転位に分解することによって達成される。
このステップフローモードでSiC結晶を前記SiC単結晶基板上に成長させるためには、図14に示すように前記SiC単結晶基板に予め複数段のテラスを所定のオフ角度で設けておくことが要求される。ここで、ステップフローモードの結晶成長は、基板11に設けられた複数の階段状テラス12のそれぞれの先端部であるステップが矢印の方向に結晶が成長する態様を意味する。オフ角度は、成長方向に向かうテラス12の長さをλ0、テラス12の高さをhで表すとき次式で表される角度θである。
tanθ=h/λ0
tanθ=h/λ0
複数段のテラスはSiC単結晶基板を角度研磨することにより設けることができる。前記オフ角度には、特に制限はなく、基板の大きさ、テラスの段数などによって異なるが、通常、15°以下である。また、本発明の成膜条件下では10°〜6°が好ましく、さらに好ましくは8°である。前記結晶成長方向は<11-20>方向、<1-100>方向など任意の方向とすることができる。
また、SiC単結晶基板として、市販の4H-SiC、6H-SiCなどのポリタイプSiC単結晶基板を使用することができ、SiC結晶を成長させる基板の面方位は(0001)Si面以外の低指数面のいずれであってもマイクロパイプを閉塞させる効果を持つ。本発明のSiC結晶の製造方法において、原料ガス中のC/Si原子比を結晶成長速度が炭素原子供給律速となる範囲に調整して、SiC結晶の複数層をエピタキシャル成長させることが重要である。SiC単結晶基板上に形成されるSiC単結晶膜の成長速度、結晶欠陥、意図せず混入してしまう不純物窒素濃度および表面凹凸などはC/Si比によって大きく影響を受け、更にそのC/Si比の最適条件は、製造装置、成長温度、成長圧力、使用基板の種類などによってそれぞれシフトする。本発明を確認する実験で使用した製造装置、成長温度、成長圧力、使用基板の条件においては、SiC単結晶基板にCVD法によりSiC結晶膜を形成する際の結晶成長速度が炭素原子供給律速となる範囲の原料ガス中の炭素/シリコン原子の割合(C/Si比)は、0.8以下であった。図4Bに示すように、C/Si比が0.8を越えると結晶成長速度が飽和してほぼ一定の値をとるが、C/Si比が0.8以下のときには、供給される炭素の量によって結晶成長が律速されるため結晶成長速度が炭素原子供給量によって遅くなる、すなわち炭素原子供給律速となることを解明した。
図4A並びに図4Bに示したように、C/Si比が0.9では、SiC単結晶基板に存在したマイクロパイプの閉塞率は1%程度と低い値を示すが、C/Si比の値が小さくなるに従って急激にマイクロパイプの閉塞率が上昇する。特に結晶成長速度が炭素原子供給律速となっているC/Si比が0.7ではマイクロパイプの95%以上が、C/Si比が0.6ではマイクロパイプのほぼ100%が閉塞される。さらにC/Si比が0.5以下でも高いマイクロパイプ閉塞率が得られる。ここで、結晶表面に基板から継続した中空欠陥の密度は、C/Si比が0.8でも基板中の密度に対して55%程度(50%以下)となり、この成長を2回行うことで75%を閉塞できる。原料ガス中のC/Si比を結晶成長速度が炭素原子供給律速となる範囲に調整することで、従来にないマイクロパイプの閉塞率を達成でき、特にC/Si比が約0.75以下では80%以上の閉塞率を達成できる。
したがって、本発明の成膜条件下においては、中空欠陥を閉塞するためのC/Si比は、0.8以下、好ましくは0.75〜0.35の範囲であり、より好ましくは0.6〜0.4である。
尚、実験では(0001)Si 面基板を使用したが、(000-1)C面、(11-20)面、(1-100)面などの低指数面基板を用いてもマイクロパイプの閉塞効果が起こる。また、実験では4H-SiCを使用したが、6H-SiC、15R-SiC、2H-SiC基板などのポリタイプの基板を用いてもマイクロパイプの閉塞効果が起こる。また、実験では<11-20>方向にオフ角を持つ(0001)Si 面基板を使用したが、<1-100>方向にオフ角を持つ(0001)Si 面基板などの低指数面基板を用いてもマイクロパイプの閉塞効果が起こる。また、実験では8°のオフ角を持つSiC基板を使用したが、0°から15°のオフ角を持つ低指数面SiC 基板などを用いてもマイクロパイプの閉塞効果が起こる。また、実験では圧力1.33×103〜3.33×104Pa, 1500〜1750℃で結晶成長をしたが、1.33×102〜1.33×105Pa, 1400〜2400℃でも、マイクロパイプの閉塞効果が起こる。
また、実験では縦型減圧ホットウォール反応炉を使用したが、横型、コールドウォール反応炉など配置が異なる反応炉における成長でも、マイクロパイプの閉塞効果が起こる。この場合のエピタキシャル成長時の結晶成長速度が炭素原子供給律速となる範囲のC/Si比は、上述の値とは異なることから、適宜選定する。
以上のように、SiC基板の面方位、ポリタイプ、オフ方向、オフ角度、または、成長時の圧力、温度、あるいは反応炉の形状・種類によっても、マイクロパイプ閉塞にかかるC/Si比がシフトする。しかし、いずれの場合においても、マイクロパイプが閉塞するときの原料ガス中のC/Si原子比は結晶成長速度が炭素原子供給律速となる範囲にある。
また、SiC結晶をSiC半導体やSiC単結晶基板に使用するには、SiC結晶の不純物濃度、たとえば窒素濃度を制御可能な性質(以下、「膜質」という)を有することが要求される。ここで、エピタキシャル層中への窒素の取り込み量については、サイト競合の性質によって、比較的高いC/Si比において成長を行うことで低減可能である。図5は、意図的なドーピングをしないでSiC結晶製造時のC/Si比と得られたSiC結晶の窒素濃度との関係を示す。尚、図5においては、C/Si比が0.9や1.0の場合にはドーピング濃度が低すぎて測定できなかったが、C/Si比が高くなるに従ってドーピング濃度が低下している傾向から、C/Si比が0.8〜1.0程度で得られたSiC結晶の窒素濃度が最低になるものと思われる。本発明者等の実験によると、不純物濃度の低いSiC結晶膜を作製する条件としては、反応炉の内の清浄度はもちろん、結晶成長条件であるC/Si比を適正な値に設定する必要がある。成長温度1530℃、成長圧力6.65×103Pa、H2の流量10リットル/分において、C/Si比を0.6から0.8に変化させて成長させると、成長した結晶中に含まれる不純物としての窒素濃度が例えば高電圧SiC半導体素子として利用することができる1016 cm−3 以下の比較的低ドーピング濃度に収まり、1015cm−3から1013cm−3程度まで変化することが分かった。また、表面形状は、C/Si比が、0.9〜0.6の範囲で平坦となることも判明した。
したがって、本発明の成膜条件下においては、高純度のSiC半導体用のSiC結晶を製造する場合のC/Si比は、0.1〜0.6、さらに好ましくは0.90〜0.75である。このC/Si比の条件は高いマイクロパイプの閉塞率を得るための条件(C/Si比が0.6以下)とは一致していない。
ところで、高電圧素子用の素子に用いるエピタキシャル膜には、厚膜であると同時に、1014 cm−3 台以下の低ドーピング濃度であることが要求される。このレベルの低ドーピング濃度を得るためには、C/Si比を0.8〜0.9に設定する必要があるが、この条件は高いマイクロパイプの閉塞率を得るための条件(C/Si比が0.6以下)とは一致していない。そこで、低いC/Siにより成長を開始してマイクロパイプを閉塞するためのバッファー層(マイクロパイプ閉塞層)を成長した後に、高いC/Si比にて低ドーピング濃度層(n層)を成長させることによって、マイクロパイプが閉塞されかつ所望の低ドーピング濃度の膜質のSiC結晶を得ることができる。
以上のことから、先ずC/Si比を炭素原子供給律速となる0.8以下、より好ましくは0.6以下で結晶表面に中空欠陥を低減したSiC結晶をバッファー層(マイクロパイプ閉塞層)として形成し、次いで該結晶の上にバッファー層形成時のC/Si比よりも高い所望のC/Si比例えば0.8程度でSiC結晶をエピタキシャル成長させてドーピング濃度層(n層)を積層することにより、SiC結晶の基板から継続したマイクロパイプと呼ばれる中空欠陥を低減した、かつドーピング濃度を制御可能な不純物濃度を有するSiC結晶を製造する。尚、本実施形態では、SiC単結晶基板上の第1の層をマイクロパイプ閉塞層であるバッファー層とし、その上に形成される第2の層をドーピング制御がし易い不純物濃度の低い膜質である活性層としているが、場合によっては2層以上として段階的にC/Si比を増大させるように調整したり、あるいは2層ないし3層以上としてそれらの間で連続的に緩やかにC/Si比を増大させるように調整して連続したエピタキシャル成長をさせるようにしても良い。いずれによっても、マイクロパイプが閉塞されて尚かつドーピング制御がし易い不純物濃度の低い膜質が得られる。
更に、場合によっては、少なくとも2種のC/Si比に調整された結晶成長により得られる、少なくとも第1層と第2層は共に炭素原子供給律速の範囲に調整されたC/Si比(例えば第1層が0.35で第2層が0.75、あるいはその逆の関係も含む)で形成されても良いし、少なくとも一方の層が炭素原子供給律速の範囲に調整される場合でも良い。いずれにしても、マイクロパイプが閉塞されたSiC結晶が得られる。また、少なくとも2種のC/Si比に調整されてSiC単結晶基板上にエピタキシャル成長させられる第1の層が低C/Si比で、その上の第2の層がそれよりも高いC/Si比とし、SiC単結晶基板上に積層された第1の層をバッファー層とし、さらにその上の第2の層をSiC単結晶基板の影響がない所望の膜質を付与するようにしても良い。
原料ガスに用いる炭素含有材料として、メタン、エタン、プロパン、ブタン、エチレン、プロピレン、ブチレン、アセチレンなど、炭素原子数1〜4の飽和または不飽和の脂肪族炭化水素が好適である。
一方、ケイ素原子含有材料としては、モノシラン、クロルシラン、ジクロルシラン、テトラクロルシランなどが好適である。
前記炭素原子含有材料およびケイ素原子含有材料のキャリヤガスとして、非酸化性のガスを使用することができ、水素ガスなどの還元性ガスの使用が好ましい。
本発明の実施形態では、このSiC結晶の製造方法を図2に示す半導体結晶の製造装置1を利用して実施するようにしている。この製造装置1は、誘導加熱手段2と、該誘導加熱手段2により誘導加熱される固体輻射部材3と、該固体輻射部材3により加熱されるSiC単結晶基板4を支持するサセプタ7とを備え、誘導加熱される固体輻射部材3からの固体輻射によってサセプタ7よりも高温にSiC単結晶基板4を加熱してその表面5に供給される原料ガス6の炭素およびケイ素原子を連続して析出成長させてSiC結晶膜11を製造するものである。
この製造装置1は、固体輻射部材3に対し間隔をあけて設置される基板支持手段(以下、サセプタという)7を備えている。サセプタ7及びこれに支持されるSiC単結晶基板4は、固体輻射部材3に対し間隔をあけて配置されている。このため、サセプタ7及びSiC単結晶基板4は、固体輻射部材3からの固体輻射熱によって加熱される。ここで、誘導加熱手段2によって与えられる高周波誘導によっては固体輻射部材3のみが主に誘導加熱されるので、固体輻射部材3が装置1内で最も高温になりサセプタ7は固体輻射部材3よりも低温になる。これにより、サセプタ7の表面8でのエッチング作用を抑えてサセプタ7からの不純物放出やサセプタ7のコーティング膜の劣化を防止することができる。その結果、高温かつ長時間の結晶成長を図ることができ高品質の結晶を得ることができる。
製造装置1は、原料ガス6を流通させる供給管9を備えている。供給管9の内側にはサセプタ7および固体輻射部材3が収容されて、いずれも互いに非接触にして治具(図示せず)等で支持されている。
製造装置1は、原料ガス6を流通させる供給管9を備えている。供給管9の内側にはサセプタ7および固体輻射部材3が収容されて、いずれも互いに非接触にして治具(図示せず)等で支持されている。
供給管9としては、例えば石英製の縦型水冷2重管を採用している。キャリヤガス10ならびに原料ガス6は、図中矢印で示すように供給管9の下部より導入して上部より排出するようにしている。このため、高温時にSiC単結晶基板4およびサセプタ7付近でガス6,10が熱せられて上昇方向に向かう自然対流が発生しても、ガス6,10の流れと自然対流の主方向とが一致するので、円滑なガス流を維持することができる。
また、供給管9の周囲には誘導加熱手段2が設けられている。本実施形態では誘導加熱手段2は供給管9の周囲に巻かれた誘導コイルとしている。この誘導加熱手段2に例えば発振周波数30kHz、最大出力50kWの高周波発振を与えて固体輻射部材3を誘導加熱する。
固体輻射部材3はグラファイト製で、供給管9に平行に配置された例えば円筒形状としている。この固体輻射部材3の内側にサセプタ7が治具によって非接触に設置されている。固体輻射部材3の周囲にはカーボン断熱材が設置されている。これにより、固体輻射部材3を約1800℃以上に加熱することができる。
サセプタ7は楔形に形成されており、尖端をガス流の上流側に向けて配置されている。サセプタ7の2つの傾斜した表面8にそれぞれSiC単結晶基板4を設置する。このため、SiC単結晶基板4は成長面をガス流の上流側に斜めに向けてサセプタ7に支持される。これにより、原料ガス6の成分がSiC単結晶基板4の成長面に斜めに吹き付けられる。
また、サセプタ7はSiCコートされたグラファイト製としている。SiCのコーティングによりグラファイト材からの不純物放出を防止することができるので、高純度の結晶膜を得ることができる。
上述した製造装置1を用いてSiC結晶11は以下のようにして製造される。
まず、サセプタ7にSiC単結晶基板4の成長面が原料ガス流6と接触しかつSiC結晶成長方向を原料ガス流6の上流側に向けて取り付ける。次いで、供給管9の内部を真空引きして不純物を可能な限り除去すると共に5.32×103〜6.65×103Paに減圧する。誘導加熱手段2により高周波発振を行って、固体輻射部材3を誘導加熱する。固体輻射部材3は輻射してSiC単結晶基板4を1500〜1600℃に加熱する。そして、水素ガスでSiC単結晶基板の表面をエッチングして清浄にした後、キャリヤガス10および炭素原子供給律速の範囲の所定C/Si比に調整された原料ガス6を流通させる。これにより、SiC単結晶基板4の表面5ならびにサセプタ7の表面8で原料ガス6の成分元素あるいは化合物が連続的に析出する。このとき、SiC単結晶基板4にSiC結晶11が成長し、その際にマイクロパイプが小さなバーガーズベクトルの螺旋転位に分解されて閉塞される。
このようにして得られたSiC結晶11およびSiC単結晶基板4は、C/Si比0.6においては最も高純度な結晶として得られることはないが、1016cm−3 以下の比較的低ドーピング濃度の結晶を得ることができることから、例えば高電圧SiC半導体素子などとして利用することができる。また、SiC結晶11の形成後にSiC結晶11からSiC単結晶基板4を取り除いてSiC結晶11のみをSiC単結晶基板として使用するようにしても良い。この場合、マイクロパイプ13の含有率の低いSiC単結晶基板を得ることができる。このSiC結晶11を利用して半導体素子を形成するようにすれば、半導体素子の耐電圧性の高性能化、使用可能な面積拡大、歩留まり向上が期待される。
本発明のSiC結晶は、前記SiC結晶の製造方法により製造されたSiC結晶、すなわちSiC単結晶基板から継続した中空欠陥を低減したSiC結晶、およびSiC単結晶基板から継続した中空欠陥を低減し、かつドーピング濃度を制御可能な不純物濃度の膜を有するSiC結晶である。これらのSiC結晶は、SiC単結晶膜、SiC半導体、SiC単結晶基板およびSiCバルク製造用の種結晶として好適に使用することができる。
本発明のSiC単結晶膜は、前記SiC結晶の製造方法により中空欠陥を有するSiC単結晶基板上に形成された前記基板から継続した中空欠陥を低減し、かつドーピング濃度を制御可能な不純物濃度の膜を有するSiC単結晶膜である。
本発明のSiC単結晶膜は、前記SiC結晶の製造方法により中空欠陥を有するSiC単結晶基板上に形成された前記基板から継続した中空欠陥を低減し、かつドーピング濃度を制御可能な不純物濃度の膜を有するSiC単結晶膜である。
該SiC単結晶膜は、中空欠陥を有するSiC単結晶基板上にステップフローモードでエピタキシャル成長させて積層したSiC結晶上に、C/Si比をドーパント濃度を制御可能な膜質を得るのに適正な値に再調整してSiC結晶をエピタキシャル成長させて積層したSiC単結晶膜であってもよい。ここで、マイクロパイプ閉塞時とドーパント濃度を制御可能な膜質を得る時のC/Si比との変更は、段階的に行っても良いし、漸次変更するようにしても良い。
また、該SiC単結晶膜は、その製造に使用した中空欠陥を有するSiC単結晶基板上の単結晶膜であってもよく、また、中空欠陥を有するSiC単結晶基板を取り除いた単独の単結晶膜であってもよい。
本発明のSiC半導体素子は、前述の本発明のSiC単結晶膜に所定濃度のドーパントをドープして含有させた半導体素子である。ドーパントとして、窒素、リン等をドープして含有させたn型半導体素子、アルミニウム、ボロン等をドープして含有させたp型半導体素子を包含する。特定的には前記SiC単結晶膜に所定濃度の窒素をドーパントとしてドープし含有させたn型のSiC半導体素子である。これらのSiC半導体は、高温で作動するパワーデバイス用半導体として好適に使用することができる。
本発明のSiC単結晶基板は、前記SiC単結晶膜を含む基板である。該基板は、SiC単結晶膜の単独であってもよく、またSiC単結晶膜の製造に用いた中空欠陥を有するSiC単結晶基板を含んでいてもよい。
これらのSiC単結晶基板は、単結晶表面に中空欠陥が露出していない限り、基板内部に中空欠陥が存在しても、図11に示すように継続したマイクロパイプを含む素子が200〜300Vで破壊したのに対して、逆電圧1000Vを越える高い耐電圧を有する。したがって、高耐圧、低損失かつ高温で作動可能なパワーデバイス用の基板に好適に使用することができる。
本発明の電子デバイスは、前記SiC単結晶基板上に電子素子を載置したデバイスである。前記したように、SiC単結晶膜が極めて高い耐電圧を有することから、高耐圧、低損失かつ高温で作動可能なパワーデバイスとして使用することができる。
本発明のSiCバルク結晶の製造方法は、種々のSiCバルク結晶の製造方法において前記SiC結晶を種結晶として使用することを特徴とする。
SiC結晶は前記したようにマイクロパイプを低減させていることから、それを種結晶とすることによりマイクロパイプ密度の小さいSiCバルク結晶を得ることができる。例えば、昇華堆積法によるSiCバルク結晶の製造方法においては、グラファイト製のるつぼの中に、前記SiC結晶からなる種結晶をるつぼの底部に、固体のSiC材料をるつぼの上部に充填し、固体SiC材料を昇華温度(〜2400℃)に加熱して昇華させ、るつぼ内の温度勾配により昇華温度よりも低い温度に維持されている種結晶上で再結晶させ、SiCバルク結晶を成長させる。このとき、固体SiC材料としては、粒状SiC、SiC多結晶、SiC単結晶を用いることができる。また、これらの前記固体材料にSi含有材料を加える、あるいはCを吸着するTaなど加えることによって、るつぼ内のC/Si比を調整して、炭素原子供給律速となる範囲に調整された所望の結晶成長速度でSiCバルク結晶を成長させる。
また、前記種結晶は昇華堆積法以外に、高温CVD法によるSiCバルク結晶の製造方法などにも使用することができる。なお、上述の実施形態は本発明の好適な実施の一例ではあるがこれに限定されるものではなく本発明の要旨を逸脱しない範囲において種々変形実施可能である。例えば、本実施形態では市販されているSiC単結晶基板の多くがオフ角8゜のものなので、主にステップフローモードでの結晶成長とマイクロパイプ閉塞を説明したが、渦巻き成長によって結晶成長する場合においても原料ガス中のC/Si比を結晶成長速度が炭素原子供給律速となる範囲に調整して結晶成長させれば、その成長過程で同様にマイクロパイプが閉塞される。この渦巻き成長とステップフロー成長とは、オフ角に左右され、オフ角のないもの(0゜)及び緩いもの(0.05゜)などでは、渦巻き成長が表面成長の主たる成長モードとなる。そして、オフ角が大きくなってくると、ステップフローが渦巻き成長に対して相対的に強くなって行く。
8°オフ(0001)Si面SiC基板を用いて、C/Si比を0.6〜0.9に変化させた際の表面形状観察実験と、結晶学的な解析から、マイクロパイプの閉塞はC/Si比を変化させることによって、以下のようなメカニズムで起こると考察される。
まず、オフ角を付けた(0001)Si面SiC基板には、図14および図3に示すように表面に多くのステップ12が存在しており、結晶成長によって、ステップ12が一方向(矢印方向)に進行して行くステップフロー成長をしている。また、大型の螺旋転位であるマイクロパイプ13の周辺ではマイクロパイプから派生している螺旋成長ステップ14が螺旋成長している。
まず、オフ角を付けた(0001)Si面SiC基板には、図14および図3に示すように表面に多くのステップ12が存在しており、結晶成長によって、ステップ12が一方向(矢印方向)に進行して行くステップフロー成長をしている。また、大型の螺旋転位であるマイクロパイプ13の周辺ではマイクロパイプから派生している螺旋成長ステップ14が螺旋成長している。
ステップフロー成長と螺旋成長が共存しているマイクロパイプ13周辺では、相対的な速度の関係によって、成長モードが変化する。単位時間当りの、マイクロパイプ13を通過するステップフローのステップ12の総数と、マイクロパイプ13を中心に回転しながら成長する螺旋成長ステップ14の総数(螺旋成長ステップ14の段数の回転数倍)の大小によって、優位な成長モードが決定される。
C/Si比を小さくすると、単位時間当りにマイクロパイプを通過するステップフローのステップの総数が、単位時間当りにマイクロパイプによって生成されるステップ総数より相対的に大きくなることから、ステップフロー成長が優勢な表面成長モードで結晶成長が進む。すると、ステップフローのステップ12とマイクロパイプ13の相互作用が強くなるためマイクロパイプの閉塞がより確率よく起こると考えられる。
また、逆にC/Si比を大きくすると、単位時間当りにマイクロパイプを通過するステップフローのステップの総数が、単位時間当りにマイクロパイプによって生成されるステップ総数より、相対的に小さくなることから、表面の螺旋成長が優勢な表面成長モードで結晶成長が進む。すると、ステップフローのステップ12とマイクロパイプ13の相互作用が弱くなるためマイクロパイプの閉塞が起こりにくいと考えられる。
また、 この現象を以下のような拡張した表現で表すことができる。マイクロパイプは結晶のほぼc軸に平行に基板から継続しており、マイクロパイプはc軸に沿って螺旋成長して伝播する。また、c軸と垂直の位置関係に有るc面は、c面を拡張する方向に成長し、その端であるステップは、マイクロパイプとは独立に結晶表面を平行に進行していくことになる。
そこで、結晶表面に現われているマイクロパイプ部分を、単位時間に、通過する平行なc面端のステップの総数に対して、単位時間にマイクロパイプによって生成される螺旋成長ステップの総数を大きくすることで、螺旋成長の優位性を抑え、マイクロパイプの継続を阻害することができる。この螺旋成長ステップの相対速度は、C/Si比を小さくすることで、減少させることができると考えられることから、小さなC/Si比で成長を行うことが、マイクロパイプの閉塞を確率を良く発生させることに有効となる。このことは、どのオフ角度やいかなる面方位に対しても共通である。
また、本実施形態では、SiC単結晶基板の加熱を該基板と間隔をあけて設置された固体輻射部材3を誘導加熱して得られる固体輻射によって加熱する製造装置1を使用しているが、これには限られずSiC単結晶基板4を支持するサセプタを直接誘導加熱しSiC単結晶基板4を加熱する装置を使用しても良い。また、上記装置1と同様の成膜圧力、成膜温度などの成膜条件を満足するCVD装置を使用することもできる。
本発明を実施例および比較例によって、さらに詳細に説明する。
実施例1
図2に示す製造装置1を適用した縦型ホットウォール型CVDである輻射加熱式反応炉を使用してSiC結晶11をエピタキシャル成長させて製造した。サセプタ7の上面22の温度を供給管9の上部に設置した石英窓を通じてパイロメータにより測定した。このパイロメータにより測定された温度を成長温度として設定した。よって、以下に示す成長温度は全てサセプタ7の上面22の測定温度である。
図2に示す製造装置1を適用した縦型ホットウォール型CVDである輻射加熱式反応炉を使用してSiC結晶11をエピタキシャル成長させて製造した。サセプタ7の上面22の温度を供給管9の上部に設置した石英窓を通じてパイロメータにより測定した。このパイロメータにより測定された温度を成長温度として設定した。よって、以下に示す成長温度は全てサセプタ7の上面22の測定温度である。
SiC単結晶基板4としては、市販の直径50mmの8°off4H-SiC(0001)基板(米国Cree社製)を所定の大きさ(1/4)に切断して使用した。炉内のサセプタ7にSiC単結晶基板4をセットし、1.33×10−5Pa以下の真空に引き、炉内の残留ガスを取り除いた。その後、水素ガスのみを導入し、圧力3.99×103Pa程度、温度1400℃の下、SiC単結晶基板4の表面を高温水素エッチングした。その後、温度1550℃、圧力6.65×103Paに調整し、水素キャリヤガス10に加え、モノシランおよびプロパンからなる原料ガス6を供給した。モノシラン(30sccm)およびプロパン(6sccm)のC/Si比を0.6程度に調整してSiC結晶11を成長させた。
上述した手順で4H-SiCを高速成長させて、結晶成長させた後のSiC結晶11の表面と、このSiC結晶11を取り去った後のSiC単結晶基板4の表面の同一箇所の欠陥の様子をSiC結晶表面の電子顕微鏡写真を撮って比較した。それぞれの表面を化学処理してエッチングすることにより、欠陥を可視化した。その結果を図6に示す。図6Aは結晶成長させた後のSiC結晶11の表面、図6BはSiC結晶11を取り去った後のSiC単結晶基板4の表面をそれぞれ示す。
図6Aに示すように、複数の螺旋転位が確認された。また、図6Bに示すように、六角形のエッチピットが見られることからSiC単結晶基板4中ではマイクロパイプ欠陥が存在していることが判明した。したがって、SiC単結晶基板のマイクロパイプ欠陥が螺旋転位に分解していることが確認された。
よって、本発明のSiC結晶の製造方法によれば、C/Si比が結晶成長速度が炭素原子供給律速となる約0.6ではSiC単結晶基板4に存在していたマイクロパイプが閉塞することが明らかになった。
実施例2
原料ガス6のC/Si比を0.4〜1.0の範囲で変化させた以外は実施例1と同一の条件でSiC結晶を積層して、原料ガス6のC/Si比を0.4〜1.0の範囲で変化させたときのSiC結晶の不純物濃度たる窒素濃度を測定した。その結果を図5に示す。同図に示すように、上述した条件では、不純物としての窒素濃度が最も低くなるC/Si比の最適範囲が0.8〜0.9であり、それよりも低いC/Si比0.4〜0.7においてはC/Si比が低くなるにつれ窒素濃度が高くなり、それより高いC/Si比1.0以上においては半導体の性質がn型からp型に変化した。よって、n型でかつ高電圧素子用のエピタキシャル膜として好適な窒素濃度を1015cm−3以下の低ドーピング濃度に保てるSiC結晶11が形成されるC/Si比の適性範囲が0.6〜0.9程度であることが分かった。また、比較的平坦な表面のSiC結晶11が形成される適性範囲が0.5〜0.9程度であることも分かった。
原料ガス6のC/Si比を0.4〜1.0の範囲で変化させた以外は実施例1と同一の条件でSiC結晶を積層して、原料ガス6のC/Si比を0.4〜1.0の範囲で変化させたときのSiC結晶の不純物濃度たる窒素濃度を測定した。その結果を図5に示す。同図に示すように、上述した条件では、不純物としての窒素濃度が最も低くなるC/Si比の最適範囲が0.8〜0.9であり、それよりも低いC/Si比0.4〜0.7においてはC/Si比が低くなるにつれ窒素濃度が高くなり、それより高いC/Si比1.0以上においては半導体の性質がn型からp型に変化した。よって、n型でかつ高電圧素子用のエピタキシャル膜として好適な窒素濃度を1015cm−3以下の低ドーピング濃度に保てるSiC結晶11が形成されるC/Si比の適性範囲が0.6〜0.9程度であることが分かった。また、比較的平坦な表面のSiC結晶11が形成される適性範囲が0.5〜0.9程度であることも分かった。
よって、この製造装置1ではC/Si比が0.6〜0.9程度の範囲内であれば不純物濃度と表面形状の点では実用上の問題が無いことが明らかになった。
実施例3
C/Si比を0.6〜0.9で変化させると共に他の条件を実施例1と一致させてSiC結晶11を成長させ、SiC基板に存在したマイクロパイプ13の閉塞率を調べた。その結果を図4Aに示す。同図に示すように、C/Si比が0.9程度の条件では閉塞率は1%未満であるのに対し、C/Si比を低くしてSi過剰の条件にするとマイクロパイプ閉塞率が向上して行き、0.6では99%以上の閉塞率となることが判明した。
C/Si比を0.6〜0.9で変化させると共に他の条件を実施例1と一致させてSiC結晶11を成長させ、SiC基板に存在したマイクロパイプ13の閉塞率を調べた。その結果を図4Aに示す。同図に示すように、C/Si比が0.9程度の条件では閉塞率は1%未満であるのに対し、C/Si比を低くしてSi過剰の条件にするとマイクロパイプ閉塞率が向上して行き、0.6では99%以上の閉塞率となることが判明した。
よって、この製造装置1ではC/Si比が炭素原子供給律速になっている0.6のときは、閉塞率が99%以上であると共に実施例2の結果から表面形状も問題ないので、半導体素子に使用するには最も適したSiC結晶11を得ることができることが明らかになった。
実施例4
実施例3と同一条件で、更にC/Si比を0.4〜1.0の範囲に広げてSiC結晶11を成長させ、C/Si比とSiC基板に存在したマイクロパイプ13の閉塞率並びに結晶成長速度との関係を更に調べた。その結果を図4Bに示す。同図に示すように、C/Si比0.8を越える範囲においては成長速度が飽和してほぼ一定であり、C/Si比0.8から炭素原子供給律速が開始して0.8以下においては炭素の供給律速により結晶成長速度が減少することを解明した。
実施例3と同一条件で、更にC/Si比を0.4〜1.0の範囲に広げてSiC結晶11を成長させ、C/Si比とSiC基板に存在したマイクロパイプ13の閉塞率並びに結晶成長速度との関係を更に調べた。その結果を図4Bに示す。同図に示すように、C/Si比0.8を越える範囲においては成長速度が飽和してほぼ一定であり、C/Si比0.8から炭素原子供給律速が開始して0.8以下においては炭素の供給律速により結晶成長速度が減少することを解明した。
実施例5
実施例1と同一の条件で実施例1よりも更に低い0.5のC/Si比で、SiC単結晶基板4上にバッファー層となる結晶膜を形成して、その後、最も高純度な結晶を作成する高いC/Si比0.8によってドーパント濃度の低い結晶を成長させる2層構造を用いて素子を形成した。バッファー層は実施例3並びに4の結果からC/Si比が0.6より低い0.35や0.5などで形成してもマイクロパイプの閉塞効果があることがわかっている。また、素子に使用する結晶はドーパント濃度を下げるためC/Si比を0.8などの高い値に戻しても、マイクロパイプの再形成がないことが確認された。さらに、このような2層構造の結晶を使用して、大面積のショットキーダイオード直径11.2mm(面積約1cm2)を形成し、閉塞したマイクロパイプを含んでいるにも関わらず、逆電圧1kV以上の耐圧を達成した。
実施例1と同一の条件で実施例1よりも更に低い0.5のC/Si比で、SiC単結晶基板4上にバッファー層となる結晶膜を形成して、その後、最も高純度な結晶を作成する高いC/Si比0.8によってドーパント濃度の低い結晶を成長させる2層構造を用いて素子を形成した。バッファー層は実施例3並びに4の結果からC/Si比が0.6より低い0.35や0.5などで形成してもマイクロパイプの閉塞効果があることがわかっている。また、素子に使用する結晶はドーパント濃度を下げるためC/Si比を0.8などの高い値に戻しても、マイクロパイプの再形成がないことが確認された。さらに、このような2層構造の結晶を使用して、大面積のショットキーダイオード直径11.2mm(面積約1cm2)を形成し、閉塞したマイクロパイプを含んでいるにも関わらず、逆電圧1kV以上の耐圧を達成した。
実施例6
実施例1と同一条件で、更にC/Si比を0.8にして製造装置1により作成した欠陥を低減した膜厚21μm、ドーピング濃度5×1015cm−3、直径0.5mmのNi/4H-SiCの表面にショットキーダイオードを形成し、その電流-電圧特性を評価した。その結果を耐電圧とリーク電流との関係として図8に示す。この閉塞したマイクロパイプを含むダイオードは、逆電圧1000Vまで破壊を起こさなかった。
実施例1と同一条件で、更にC/Si比を0.8にして製造装置1により作成した欠陥を低減した膜厚21μm、ドーピング濃度5×1015cm−3、直径0.5mmのNi/4H-SiCの表面にショットキーダイオードを形成し、その電流-電圧特性を評価した。その結果を耐電圧とリーク電流との関係として図8に示す。この閉塞したマイクロパイプを含むダイオードは、逆電圧1000Vまで破壊を起こさなかった。
比較例1
膜厚21μm、ドーピング濃度5×1015cm−3、直径0.5mmのNi/4H-SiCの表面まで継続したマイクロパイプを含むSiC結晶の表面にショットキーダイオードを形成し、その電流-電圧特性を評価した。その結果を耐電圧とリーク電流との関係として図8に示す。また、評価前の状態を図7A及び図7Bに示す。図中、矢印がマイクロパイプである。
膜厚21μm、ドーピング濃度5×1015cm−3、直径0.5mmのNi/4H-SiCの表面まで継続したマイクロパイプを含むSiC結晶の表面にショットキーダイオードを形成し、その電流-電圧特性を評価した。その結果を耐電圧とリーク電流との関係として図8に示す。また、評価前の状態を図7A及び図7Bに示す。図中、矢印がマイクロパイプである。
このダイオードは、逆電圧400V以下の低い領域で破壊を起こした。また、破壊箇所はマイクロパイプが存在する部分であることが判明した(図7(C))。したがって、継続したマイクロパイプが1つでも半導体素子中に含まれると破壊により素子全体が機能しないことが確認された。
前記実施例5の結果と、比較例1の結果から、結晶成長によってマイクロパイプが閉塞した箇所の耐圧特性が大きく改善されたことが確認された。
実施例7
C/Si比は、エピタキシャル膜の平坦性にも影響を与える。実験を行った縦型ホットウォール反応炉においては、C/Si=0.8前後の条件で平均面粗さ(RMS)が0.2nm程度(原子間力顕微鏡による10μmの領域に対する表面の凹凸の測定結果)の平坦なエピタキシャル膜表面が得られた。しかしながら,C/Si=0.4の条件において膜厚15μmのエピタキシャル膜を成長した場合には、表面に高さが1〜3nm、間隔が数μmの凹凸が観測され、平均面粗さは0.37nmと求まった。このように低いC/Si比において成長を続けた場合には、表面平均面粗さが増大する傾向が確認されている。一方、C/Si=0.35の条件において膜厚6μmのマイクロパイプ閉塞層を形成した後に、C/Si=0.8の条件において膜厚38μmのn-層を形成した。この場合には、平均面粗さが0.25nm(2インチウエハ面内における20点の平均値)の平坦な表面が得られた。
C/Si比は、エピタキシャル膜の平坦性にも影響を与える。実験を行った縦型ホットウォール反応炉においては、C/Si=0.8前後の条件で平均面粗さ(RMS)が0.2nm程度(原子間力顕微鏡による10μmの領域に対する表面の凹凸の測定結果)の平坦なエピタキシャル膜表面が得られた。しかしながら,C/Si=0.4の条件において膜厚15μmのエピタキシャル膜を成長した場合には、表面に高さが1〜3nm、間隔が数μmの凹凸が観測され、平均面粗さは0.37nmと求まった。このように低いC/Si比において成長を続けた場合には、表面平均面粗さが増大する傾向が確認されている。一方、C/Si=0.35の条件において膜厚6μmのマイクロパイプ閉塞層を形成した後に、C/Si=0.8の条件において膜厚38μmのn-層を形成した。この場合には、平均面粗さが0.25nm(2インチウエハ面内における20点の平均値)の平坦な表面が得られた。
このことから、低いC/Si比において膜厚が数μmのマイクロパイプ閉塞層を成長した後に、適切なC/Si比において成長を行うことによって、マイクロパイプの低減された平坦な表面を得ることが可能であることが判明した。
実施例8
C/Si比を除いて実施例1と同一条件で、低いC/Si比 (C/Si=0.6) にて膜厚45μmまで成長後、高いC/Si比(C/Si=0.9)で連続的に膜厚40μmまで成長させた。これによって、C/Si=0.6の領域にて閉塞されたマイクロパイプがC/Si=0.9の領域で再形成されないことが確認された。
C/Si比を除いて実施例1と同一条件で、低いC/Si比 (C/Si=0.6) にて膜厚45μmまで成長後、高いC/Si比(C/Si=0.9)で連続的に膜厚40μmまで成長させた。これによって、C/Si=0.6の領域にて閉塞されたマイクロパイプがC/Si=0.9の領域で再形成されないことが確認された。
実施例9
C/Si比を除いて実施例1と同一条件で、バッファー層(マイクロパイプ閉塞層)となる第1の層をC/Si=0.4、成膜速度7μm/hで膜厚7μmに、その上の高純度層となる第2の層をC/Si=0.8、成膜速度15μm/hで膜厚210μmに連続的に形成し、ドーピング濃度5×1018cm−3のマイクロパイプ閉塞層上に,膜厚210μmの高純度層を成長させた。これによって、表面欠陥が観察されない数mm2以上の広い領域が得られており、マイクロパイプ閉塞層上に膜厚200μm以上の厚膜成長を行った場合においても良好な表面が得られることが確認された。このことは、耐電圧10kV以上の超高電圧素子を得るためには、より厚膜かつ低ドーピング濃度のエピタキシャル層が要求されることから、有意義である。
C/Si比を除いて実施例1と同一条件で、バッファー層(マイクロパイプ閉塞層)となる第1の層をC/Si=0.4、成膜速度7μm/hで膜厚7μmに、その上の高純度層となる第2の層をC/Si=0.8、成膜速度15μm/hで膜厚210μmに連続的に形成し、ドーピング濃度5×1018cm−3のマイクロパイプ閉塞層上に,膜厚210μmの高純度層を成長させた。これによって、表面欠陥が観察されない数mm2以上の広い領域が得られており、マイクロパイプ閉塞層上に膜厚200μm以上の厚膜成長を行った場合においても良好な表面が得られることが確認された。このことは、耐電圧10kV以上の超高電圧素子を得るためには、より厚膜かつ低ドーピング濃度のエピタキシャル層が要求されることから、有意義である。
実施例10
C/Si比を除いて実施例1と同一条件で、C/Si比=0.4で結晶成長させ、5×1018cm−3の窒素ドーピングを行った。その結果、99.60%の高いマイクロパイプ閉塞率が得られた。304個のマイクロパイプ中303個が閉塞した。また,基板からエピタキシャル層を貫通するマイクロパイプの密度が0.3cm−2以下の2インチエピウエハも得られている。
C/Si比を除いて実施例1と同一条件で、C/Si比=0.4で結晶成長させ、5×1018cm−3の窒素ドーピングを行った。その結果、99.60%の高いマイクロパイプ閉塞率が得られた。304個のマイクロパイプ中303個が閉塞した。また,基板からエピタキシャル層を貫通するマイクロパイプの密度が0.3cm−2以下の2インチエピウエハも得られている。
実施例11
C/Si比を除いて実施例1と同一条件で、C/Si比=0.5で結晶成長させた。これにより、1015cm−3前半〜1019cm−3前半までの広い範囲の窒素ドーピングに対して、95%以上の高いマイクロパイプ閉塞率が得られた。高濃度ドーピングと高いマイクロパイプ閉塞率を同時に得ることができた。この高濃度ドーピングで高いマイクロパイプ閉塞率のSiC結晶あるいは結晶膜を有するSiC単結晶基板は、素子に順方向の電流を流した時の抵抗(ロス)を少なくするために有効である。
C/Si比を除いて実施例1と同一条件で、C/Si比=0.5で結晶成長させた。これにより、1015cm−3前半〜1019cm−3前半までの広い範囲の窒素ドーピングに対して、95%以上の高いマイクロパイプ閉塞率が得られた。高濃度ドーピングと高いマイクロパイプ閉塞率を同時に得ることができた。この高濃度ドーピングで高いマイクロパイプ閉塞率のSiC結晶あるいは結晶膜を有するSiC単結晶基板は、素子に順方向の電流を流した時の抵抗(ロス)を少なくするために有効である。
実施例12
C/Si比を除いて実施例1と同一条件で、第1層を高C/Si比(0.9)で膜厚44μmに、第2の層を低いC/Si比(0.6)で膜厚44μmに結晶成長させた。これによると、基板とエピタキシャル膜との界面から離れた位置においてもC/Si比の調整によってマイクロパイプの閉塞を制御でき、不純物が極めて少ない高純度な低ドーピング濃度にはできなくとも、マイクロパイプの閉塞率が高く膜厚の厚いSiC結晶膜が全厚を低いC/Si比(0.6)だけで形成する場合よりも速く得られることや、高抵抗の基板を得る際に有効となる。
C/Si比を除いて実施例1と同一条件で、第1層を高C/Si比(0.9)で膜厚44μmに、第2の層を低いC/Si比(0.6)で膜厚44μmに結晶成長させた。これによると、基板とエピタキシャル膜との界面から離れた位置においてもC/Si比の調整によってマイクロパイプの閉塞を制御でき、不純物が極めて少ない高純度な低ドーピング濃度にはできなくとも、マイクロパイプの閉塞率が高く膜厚の厚いSiC結晶膜が全厚を低いC/Si比(0.6)だけで形成する場合よりも速く得られることや、高抵抗の基板を得る際に有効となる。
上記したように、本発明のSiC結晶の製造方法によれば、結晶表面にマイクロパイプと呼ばれる中空欠陥を低減したSiC結晶を製造することができる。また、このSiC結晶に所望の膜質を付与することもできる。
本発明の製造方法で製造されたSiC結晶は、中空欠陥を低減し、かつ所望の膜質を有することから、高温で作動するパワーデバイス用半導体製造用の単結晶膜、高耐圧、低損失かつ高温で作動するパワーデバイス用の単結晶として好適に使用することができる。また、マイクロパイプの低減結果、使用可能な面積拡大、歩留まり向上を図った半導体素子を得ることができる。そして、これらのSiC単結晶膜を用いたパワーデバイス用SiC半導体、SiC単結晶基板および該単結晶基板を用いたパワーデバイスが提供される。
さらに、前記SiC結晶は、SiCバルク結晶製造用の種結晶として好適に使用することができ、該種結晶を用いることSiCバルク結晶の製造方法により、マイクロパイプと呼ばれる中空欠陥のないSiCバルク結晶を製造することができる。
さらに、前記SiC結晶は、SiCバルク結晶製造用の種結晶として好適に使用することができ、該種結晶を用いることSiCバルク結晶の製造方法により、マイクロパイプと呼ばれる中空欠陥のないSiCバルク結晶を製造することができる。
Claims (2)
- マイクロパイプと呼ばれる中空欠陥を有するSiC単結晶基板((11−20)面及び(1−110)面を除く)上に、炭素原子含有物質およびケイ素原子含有物質をキャリアガスに含有させた原料ガスを供給して、圧力が1.33×102〜1.33×105Pa下、1400℃以上の温度で前記基板上にエピタキシャル成長させたSiC結晶であって、前記原料ガス中の炭素原子とケイ素原子との原子数比(C/Si比)を、結晶成長速度が炭素原子供給律速となるC/Si比を含む少なくとも2種のC/Si比に調整してSiC結晶の複数層をエピタキシャル成長させて積層し、前記少なくとも2種のC/Si比は前記SiC単結晶基板上にエピタキシャル成長させる第1の層を低C/Si比とし、その上の層をそれよりも高いC/Si比に調整することにより得られる、SiC基板からエピタキシャル成長膜へ継続するマイクロパイプがエピタキシャル成長膜中で複数の中空でない転位に分解されることで閉塞されているSiC結晶。
- マイクロパイプと呼ばれる中空欠陥を有するSiC単結晶基板((11−20)面及び(1−110)面を除く)上に、炭素原子含有物質およびケイ素原子含有物質をキャリアガスに含有させた原料ガスを供給して、圧力が1.33×102〜1.33×105Pa下、1400℃以上の温度で前記基板上にSiC結晶をエピタキシャル成長させる方法であって、前記原料ガス中の炭素原子とケイ素原子との原子数比(C/Si比)を、結晶成長速度が炭素原子供給律速となるC/Si比を含む少なくとも2種のC/Si比に調整してSiC結晶の複数層をエピタキシャル成長させて積層し、前記基板中に存在する中空欠陥を複数のバーガーズベクトルの小さな中空を伴わない転位に分解し、SiC結晶表面に前記基板に存在した中空欠陥を継続させないことを特徴とするSiC結晶の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007154121A JP2007269627A (ja) | 2002-03-19 | 2007-06-11 | 基板から継続するマイクロパイプを低減させるSiC結晶の製造方法およびSiC結晶、SiC単結晶膜、SiC半導体素子、SiC単結晶基板および電子デバイス、ならびにSiCバルク結晶の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002075956 | 2002-03-19 | ||
JP2002235865 | 2002-08-13 | ||
JP2007154121A JP2007269627A (ja) | 2002-03-19 | 2007-06-11 | 基板から継続するマイクロパイプを低減させるSiC結晶の製造方法およびSiC結晶、SiC単結晶膜、SiC半導体素子、SiC単結晶基板および電子デバイス、ならびにSiCバルク結晶の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003576688A Division JP4044053B2 (ja) | 2002-03-19 | 2003-03-19 | 基板から継続するマイクロパイプを低減させるSiC結晶の製造方法およびSiC結晶、SiC単結晶膜、SiC半導体素子、SiC単結晶基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007269627A true JP2007269627A (ja) | 2007-10-18 |
Family
ID=38672794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007154121A Withdrawn JP2007269627A (ja) | 2002-03-19 | 2007-06-11 | 基板から継続するマイクロパイプを低減させるSiC結晶の製造方法およびSiC結晶、SiC単結晶膜、SiC半導体素子、SiC単結晶基板および電子デバイス、ならびにSiCバルク結晶の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007269627A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009054250A1 (ja) * | 2007-10-24 | 2009-04-30 | Sumitomo Electric Industries, Ltd. | 半導体基板、半導体基板の検査方法 |
JP2009149986A (ja) * | 2007-12-21 | 2009-07-09 | Condias Gmbh | グラファイト基板上にダイヤモンド層を堆積させるための方法 |
JP2010037157A (ja) * | 2008-08-06 | 2010-02-18 | Central Res Inst Of Electric Power Ind | 単結晶成膜方法 |
JP2010278120A (ja) * | 2009-05-27 | 2010-12-09 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
US8154027B2 (en) | 2009-01-13 | 2012-04-10 | Sumitomo Electric Industries, Ltd. | Silicon carbide substrate, epitaxial wafer and manufacturing method of silicon carbide substrate |
JP2013063891A (ja) * | 2011-08-31 | 2013-04-11 | Rohm Co Ltd | SiCエピタキシャルウエハおよびそれを用いたSiC半導体素子 |
KR20130134939A (ko) * | 2012-05-31 | 2013-12-10 | 엘지이노텍 주식회사 | 탄화규소 에피 웨이퍼 및 이의 제조 방법 |
JP2018162178A (ja) * | 2017-03-24 | 2018-10-18 | 昭和電工株式会社 | 炭化珪素のエピタキシャル成長方法 |
CN111540782A (zh) * | 2019-02-06 | 2020-08-14 | 昭和电工株式会社 | SiC外延晶片及其制造方法 |
JPWO2021085587A1 (ja) * | 2019-10-31 | 2021-05-06 | ||
CN114775046A (zh) * | 2022-06-22 | 2022-07-22 | 浙江大学杭州国际科创中心 | 一种碳化硅外延层生长方法 |
JP7179219B1 (ja) | 2019-02-06 | 2022-11-28 | 昭和電工株式会社 | SiCデバイス及びその製造方法 |
-
2007
- 2007-06-11 JP JP2007154121A patent/JP2007269627A/ja not_active Withdrawn
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009054250A1 (ja) * | 2007-10-24 | 2009-04-30 | Sumitomo Electric Industries, Ltd. | 半導体基板、半導体基板の検査方法 |
JP2009149986A (ja) * | 2007-12-21 | 2009-07-09 | Condias Gmbh | グラファイト基板上にダイヤモンド層を堆積させるための方法 |
JP2010037157A (ja) * | 2008-08-06 | 2010-02-18 | Central Res Inst Of Electric Power Ind | 単結晶成膜方法 |
US8154027B2 (en) | 2009-01-13 | 2012-04-10 | Sumitomo Electric Industries, Ltd. | Silicon carbide substrate, epitaxial wafer and manufacturing method of silicon carbide substrate |
US8709950B2 (en) | 2009-01-13 | 2014-04-29 | Sumitomo Electric Industries, Ltd. | Silicon carbide substrate, epitaxial wafer and manufacturing method of silicon carbide substrate |
DE202009019026U1 (de) | 2009-01-13 | 2015-08-11 | Sumitomo Electric Industries, Ltd. | Siliziumkarbid-Substrat und Epitaxie-Wafer |
JP2010278120A (ja) * | 2009-05-27 | 2010-12-09 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
JP2013063891A (ja) * | 2011-08-31 | 2013-04-11 | Rohm Co Ltd | SiCエピタキシャルウエハおよびそれを用いたSiC半導体素子 |
KR20130134939A (ko) * | 2012-05-31 | 2013-12-10 | 엘지이노텍 주식회사 | 탄화규소 에피 웨이퍼 및 이의 제조 방법 |
KR101897062B1 (ko) | 2012-05-31 | 2018-09-12 | 엘지이노텍 주식회사 | 탄화규소 에피 웨이퍼 및 이의 제조 방법 |
JP2018162178A (ja) * | 2017-03-24 | 2018-10-18 | 昭和電工株式会社 | 炭化珪素のエピタキシャル成長方法 |
CN111540782A (zh) * | 2019-02-06 | 2020-08-14 | 昭和电工株式会社 | SiC外延晶片及其制造方法 |
JP2020126985A (ja) * | 2019-02-06 | 2020-08-20 | 昭和電工株式会社 | SiCエピタキシャルウェハ及びその製造方法 |
JP7148427B2 (ja) | 2019-02-06 | 2022-10-05 | 昭和電工株式会社 | SiCエピタキシャルウェハ及びその製造方法 |
JP7179219B1 (ja) | 2019-02-06 | 2022-11-28 | 昭和電工株式会社 | SiCデバイス及びその製造方法 |
JP2022188125A (ja) * | 2019-02-06 | 2022-12-20 | 昭和電工株式会社 | SiCデバイス及びその製造方法 |
JPWO2021085587A1 (ja) * | 2019-10-31 | 2021-05-06 | ||
WO2021085587A1 (ja) * | 2019-10-31 | 2021-05-06 | 京セラ株式会社 | 配線基板、電子装置及び電子モジュール |
JP7263537B2 (ja) | 2019-10-31 | 2023-04-24 | 京セラ株式会社 | 配線基板、電子装置及び電子モジュール |
CN114775046A (zh) * | 2022-06-22 | 2022-07-22 | 浙江大学杭州国际科创中心 | 一种碳化硅外延层生长方法 |
CN114775046B (zh) * | 2022-06-22 | 2022-11-29 | 浙江大学杭州国际科创中心 | 一种碳化硅外延层生长方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4044053B2 (ja) | 基板から継続するマイクロパイプを低減させるSiC結晶の製造方法およびSiC結晶、SiC単結晶膜、SiC半導体素子、SiC単結晶基板 | |
JP2007269627A (ja) | 基板から継続するマイクロパイプを低減させるSiC結晶の製造方法およびSiC結晶、SiC単結晶膜、SiC半導体素子、SiC単結晶基板および電子デバイス、ならびにSiCバルク結晶の製造方法 | |
CN106435733B (zh) | 碳化硅单晶和碳化硅单晶晶片 | |
JP4946264B2 (ja) | 炭化珪素半導体エピタキシャル基板の製造方法 | |
JP4694144B2 (ja) | SiC単結晶の成長方法およびそれにより成長したSiC単結晶 | |
US8591651B2 (en) | Epitaxial growth on low degree off-axis silicon carbide substrates and semiconductor devices made thereby | |
JP2010515661A (ja) | 多層成長ガイドを用いた誘導直径SiC昇華成長 | |
KR100845946B1 (ko) | SiC 단결정 성장방법 | |
JP2008094700A (ja) | 炭化珪素単結晶エピタキシャルウェハ及びその製造方法 | |
JP4442366B2 (ja) | エピタキシャルSiC膜とその製造方法およびSiC半導体デバイス | |
JP4690906B2 (ja) | 炭化珪素単結晶育成用種結晶及びその製造方法並びに炭化珪素単結晶の製造方法 | |
JP3742877B2 (ja) | SiC単結晶薄膜の作製法 | |
JP2001181095A (ja) | SiC単結晶およびその成長方法 | |
JP2018140903A (ja) | 炭化珪素単結晶インゴットの製造方法 | |
JP4673528B2 (ja) | 炭化珪素単結晶インゴットおよびその製造方法 | |
JP2005239465A (ja) | 炭化珪素単結晶製造装置 | |
JP2004262709A (ja) | SiC単結晶の成長方法 | |
JP4976647B2 (ja) | 炭化珪素半導体基板の製造方法 | |
JP5669134B2 (ja) | 炭化珪素単結晶の製造方法 | |
JP4311217B2 (ja) | 3C−SiC結晶の成長方法 | |
JP2006240968A (ja) | 単結晶成長方法、その方法により得られるIII族窒化物単結晶およびSiC単結晶 | |
JP3087030B2 (ja) | SiC複合体およびその製造方法ならびに単結晶SiC | |
Bakin | SiC Homoepitaxy and Heteroepitaxy | |
JP6628557B2 (ja) | 炭化珪素単結晶の製造方法 | |
JP2022014989A (ja) | 炭化ケイ素半導体エピタキシャル基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100215 |