JPWO2020031446A1 - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2020031446A1
JPWO2020031446A1 JP2020506857A JP2020506857A JPWO2020031446A1 JP WO2020031446 A1 JPWO2020031446 A1 JP WO2020031446A1 JP 2020506857 A JP2020506857 A JP 2020506857A JP 2020506857 A JP2020506857 A JP 2020506857A JP WO2020031446 A1 JPWO2020031446 A1 JP WO2020031446A1
Authority
JP
Japan
Prior art keywords
region
impurity region
main surface
silicon carbide
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020506857A
Other languages
English (en)
Inventor
弘 塩見
弘 塩見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2020031446A1 publication Critical patent/JPWO2020031446A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

炭化珪素基板は、第１導電型を有する第１不純物領域と、第２導電型を有する第２不純物領域と、第１導電型を有する第３不純物領域と、第２主面と底面との間に設けられ、かつ第２導電型を有する第４不純物領域とを含んでいる。第１不純物領域は、第２不純物領域に接し、かつ第１不純物濃度を有する第１領域と、第１領域に連なり、第１領域と第２主面との間に設けられ、かつ第１不純物濃度よりも低い第２不純物濃度を有する第２領域と、第１領域に連なり、かつ第１不純物濃度よりも高い第３不純物濃度を有する第３領域とを有している。側面は、第３領域と、第２不純物領域と、第３不純物領域とに接している。

Description

本開示は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。本出願は、２０１８年８月９日に出願した日本特許出願である特願２０１８−１５０５１８号に基づく優先権を主張する。当該日本特許出願に記載された全ての記載内容は、参照によって本明細書に援用される。
特開２０１５−０７２９９９号公報（特許文献１）には、トレンチゲート構造のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が記載されている。当該ＭＯＳＦＥＴにおいては、トレンチの底部を覆うようにｐ型ボトム層が形成され、かつｐ型ベース領域とｎ型ドリフト層との間にｎ型電流分散層が形成されている。
特開２０１５−０７２９９９号公報
本開示に係る炭化珪素半導体装置は、炭化珪素基板を備えている。炭化珪素基板は、第１主面と、第１主面と反対側の第２主面とを有している。第１主面には、側面と、側面に連なる底面とを有するトレンチが設けられている。炭化珪素基板は、第１主面と第２主面との間に位置し、かつ第１導電型を有する第１不純物領域と、第１主面と第１不純物領域との間に位置し、第１不純物領域上に設けられ、かつ第１導電型と異なる第２導電型を有する第２不純物領域と、第１主面と第２不純物領域との間に位置し、第１不純物領域から隔てられるように第２不純物領域上に設けられ、かつ第１導電型を有する第３不純物領域と、第２主面と底面との間に設けられ、かつ第２導電型を有する第４不純物領域とを含んでいる。第１不純物領域は、第２不純物領域に接し、かつ第１不純物濃度を有する第１領域と、第１領域に連なり、第１領域と第２主面との間に設けられ、かつ第１不純物濃度よりも低い第２不純物濃度を有する第２領域と、第１領域に連なり、かつ第１不純物濃度よりも高い第３不純物濃度を有する第３領域とを有している。側面は、第３領域と、第２不純物領域と、第３不純物領域とに接している。
本開示に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。第１主面と、第１主面と反対側の第２主面とを有する炭化珪素基板が準備される。炭化珪素基板は、第１主面と第２主面との間に位置し、かつ第１導電型を有する第１不純物領域と、第１主面と第１不純物領域との間に位置し、第１不純物領域上に設けられ、かつ第１導電型と異なる第２導電型を有する第２不純物領域と、第１主面と第２不純物領域との間に位置し、第１不純物領域から隔てられるように第２不純物領域上に設けられ、第１主面に接しかつ第１導電型を有する第３不純物領域とを含んでいる。第１不純物領域は、第２不純物領域に接する第１領域と、第１領域に連なりかつ第１領域に対して第２不純物領域とは反対側に位置する第２領域とを有している。さらに、第１主面上にマスクが形成される。マスクを用いて、第３不純物領域と、第２不純物領域とに対してエッチングを行うことにより、第１主面に第１トレンチが形成される。マスクを用いて、第１トレンチに対してイオン注入を行うことにより、第１不純物領域に接しかつ第２導電型を有する第４不純物領域が形成される。マスクを用いて、第１トレンチに対してイオン注入を行うことにより、第１不純物領域に接しかつ第１導電型を有する第３領域が形成される。マスクを用いて、第３領域と、第２不純物領域と、第４不純物領域とに対して、エッチングを行うことにより、第１トレンチを拡張して第２トレンチが形成される。第２トレンチの側面は、第３領域と、第２不純物領域と、第３不純物領域とに接している。
本開示に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。第１主面と、第１主面と反対側の第２主面とを有する炭化珪素基板が準備される。炭化珪素基板は、第１主面と第２主面との間に位置し、かつ第１導電型を有する第１不純物領域と、第１主面と第１不純物領域との間に位置し、第１不純物領域上に設けられ、かつ第１導電型と異なる第２導電型を有する第２不純物領域と、第１主面と第２不純物領域との間に位置し、第１不純物領域から隔てられるように第２不純物領域上に設けられ、第１主面に接しかつ第１導電型を有する第３不純物領域とを含んでいる。第１不純物領域は、第２不純物領域に接する第１領域と、第１領域に連なりかつ第１領域に対して第２不純物領域とは反対側に位置する第２領域とを有している。さらに、第１主面上にマスクが形成される。マスクを用いて、第３不純物領域と、第２不純物領域とに対してエッチングを行うことにより、第１主面に第１トレンチが形成される。マスクを用いて、第１トレンチに対してイオン注入を行うことにより、第１不純物領域に接しかつ第１導電型を有する第３領域が形成される。マスクを用いて、第３領域と、第２不純物領域とに対して、エッチングを行うことにより、第１トレンチを拡張して第２トレンチが形成される。マスクを用いて、第２トレンチに対してイオン注入を行うことにより、第１不純物領域に接しかつ第２導電型を有する第４不純物領域が形成される。第２トレンチの側面は、第３領域と、第２不純物領域と、第３不純物領域とに接している。
図１は、第１実施形態に係る炭化珪素半導体装置の構造を示す断面模式図である。 図２は、第１実施形態に係る炭化珪素半導体装置のトレンチの構造を示す平面模式図である。 図３は、第１実施形態に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。 図４は、第１実施形態に係る炭化珪素半導体装置の製造方法の第１工程を示す断面模式図である。 図５は、第１実施形態に係る炭化珪素半導体装置の製造方法の第２工程を示す断面模式図である。 図６は、第１実施形態に係る炭化珪素半導体装置の製造方法の第３工程を示す断面模式図である。 図７は、第１実施形態に係る炭化珪素半導体装置の製造方法の第４工程を示す断面模式図である。 図８は、第１実施形態に係る炭化珪素半導体装置の製造方法の第５工程を示す断面模式図である。 図９は、第１実施形態に係る炭化珪素半導体装置の製造方法の第６工程を示す断面模式図である。 図１０は、第１実施形態に係る炭化珪素半導体装置の製造方法の第７工程を示す断面模式図である。 図１１は、第１実施形態に係る炭化珪素半導体装置の製造方法の第８工程を示す断面模式図である。 図１２は、第１実施形態に係る炭化珪素半導体装置の製造方法の第９工程を示す断面模式図である。 図１３は、第１実施形態に係る炭化珪素半導体装置の製造方法の第１０工程を示す断面模式図である。 図１４は、第１実施形態に係る炭化珪素半導体装置の製造方法の第１１工程を示す断面模式図である。 図１５は、第１実施形態の変形例に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。 図１６は、第１実施形態の変形例に係る炭化珪素半導体装置の製造方法の第１工程を示す断面模式図である。 図１７は、第１実施形態の変形例に係る炭化珪素半導体装置の製造方法の第２工程を示す断面模式図である。 図１８は、第２実施形態に係る炭化珪素半導体装置の構造を示す断面模式図である。 図１９は、特性オン抵抗とトレンチの側面からの距離の関係および耐圧とトレンチの側面からの距離の関係を示すシミュレーションデータである。
[本開示が解決しようとする課題]
本開示の目的は、耐圧を高く維持しつつ、特性オン抵抗を低減可能な炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することである。
[本開示の効果]
本開示によれば、耐圧を高く維持しつつ、特性オン抵抗を低減可能な炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することができる。
[本開示の実施形態の概要]
まず本開示の実施形態の概要について説明する。本明細書の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。結晶学上の指数が負であることは、通常、数字の上に”−”（バー）を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現する。
（１）本開示に係る炭化珪素半導体装置２００は、炭化珪素基板１００を備えている。炭化珪素基板１００は、第１主面１と、第１主面１と反対側の第２主面２とを有している。第１主面１には、側面３と、側面３に連なる底面４とを有するトレンチ５が設けられている。炭化珪素基板１００は、第１主面１と第２主面２との間に位置し、かつ第１導電型を有する第１不純物領域１０と、第１主面１と第１不純物領域１０との間に位置し、第１不純物領域１０上に設けられ、かつ第１導電型と異なる第２導電型を有する第２不純物領域２０と、第１主面１と第２不純物領域２０との間に位置し、第１不純物領域１０から隔てられるように第２不純物領域２０上に設けられ、かつ第１導電型を有する第３不純物領域３０と、第２主面２と底面４との間に設けられ、かつ第２導電型を有する第４不純物領域４０とを含んでいる。第１不純物領域１０は、第２不純物領域２０に接し、かつ第１不純物濃度を有する第１領域１１と、第１領域１１に連なり、第１領域１１と第２主面２との間に設けられ、かつ第１不純物濃度よりも低い第２不純物濃度を有する第２領域１２と、第１領域１１に連なり、かつ第１不純物濃度よりも高い第３不純物濃度を有する第３領域１３とを有している。側面３は、第３領域１３と、第２不純物領域２０と、第３不純物領域３０とに接している。
（２）上記（１）に係る炭化珪素半導体装置２００において、第４不純物領域４０は、底面４に接していてもよい。
（３）上記（２）に係る炭化珪素半導体装置２００によれば、第１主面１に平行な方向において、側面３から第３領域１３の端部までの距離は、側面３から第４不純物領域４０の端部までの距離よりも短くてもよい。
（４）上記（１）に係る炭化珪素半導体装置２００において、第４不純物領域４０は、底面４から離間していてもよい。第３領域１３は、底面４と第４不純物領域４０との間に設けられ、かつ底面４および第４不純物領域４０の各々に接していてもよい。
（５）上記（４）に係る炭化珪素半導体装置２００において、第３領域１３は、第２領域１２に接していてもよい。第１主面１に平行な方向において、側面３から第３領域１３の端部までの距離は、側面３から第４不純物領域４０の端部までの距離よりも短くてもよい。
（６）本開示に係る炭化珪素半導体装置２００の製造方法は以下の工程を備えている。第１主面１と、第１主面１と反対側の第２主面２とを有する炭化珪素基板１００が準備される。炭化珪素基板１００は、第１主面１と第２主面２との間に位置し、かつ第１導電型を有する第１不純物領域１０と、第１主面１と第１不純物領域１０との間に位置し、第１不純物領域１０上に設けられ、かつ第１導電型と異なる第２導電型を有する第２不純物領域２０と、第１主面１と第２不純物領域２０との間に位置し、第１不純物領域１０から隔てられるように第２不純物領域２０上に設けられ、第１主面１に接しかつ第１導電型を有する第３不純物領域３０とを含んでいる。第１不純物領域１０は、第２不純物領域２０に接する第１領域１１と、第１領域１１に連なりかつ第１領域１１に対して第２不純物領域２０とは反対側に位置する第２領域１２とを有している。さらに、第１主面１上にマスク６４が形成される。マスク６４を用いて、第３不純物領域３０と、第２不純物領域２０とに対してエッチングを行うことにより、第１主面１に第１トレンチ７０が形成される。マスク６４を用いて、第１トレンチ７０に対してイオン注入を行うことにより、第１不純物領域１０に接しかつ第２導電型を有する第４不純物領域４０が形成される。マスク６４を用いて、第１トレンチ７０に対してイオン注入を行うことにより、第１不純物領域１０に接しかつ第１導電型を有する第３領域１３が形成される。マスク６４を用いて、第３領域１３と、第２不純物領域２０と、第４不純物領域４０とに対して、エッチングを行うことにより、第１トレンチ７０を拡張して第２トレンチ５が形成される。第２トレンチ５の側面３は、第３領域１３と、第２不純物領域２０と、第３不純物領域３０とに接している。
（７）本開示に係る炭化珪素半導体装置２００の製造方法は以下の工程を備えている。第１主面１と、第１主面１と反対側の第２主面２とを有する炭化珪素基板１００が準備される。炭化珪素基板１００は、第１主面１と第２主面２との間に位置し、かつ第１導電型を有する第１不純物領域１０と、第１主面１と第１不純物領域１０との間に位置し、第１不純物領域１０上に設けられ、かつ第１導電型と異なる第２導電型を有する第２不純物領域２０と、第１主面１と第２不純物領域２０との間に位置し、第１不純物領域１０から隔てられるように第２不純物領域２０上に設けられ、第１主面１に接しかつ第１導電型を有する第３不純物領域３０とを含んでいる。第１不純物領域１０は、第２不純物領域２０に接する第１領域１１と、第１領域１１に連なりかつ第１領域１１に対して第２不純物領域２０とは反対側に位置する第２領域１２とを有している。さらに、第１主面１上にマスク６４が形成される。マスク６４を用いて、第３不純物領域３０と、第２不純物領域２０とに対してエッチングを行うことにより、第１主面１に第１トレンチ７０が形成される。マスク６４を用いて、第１トレンチ７０に対してイオン注入を行うことにより、第１不純物領域１０に接しかつ第１導電型を有する第３領域１３が形成される。マスク６４を用いて、第３領域１３と、第２不純物領域２０とに対して、エッチングを行うことにより、第１トレンチ７０を拡張して第２トレンチ５が形成される。マスク６４を用いて、第２トレンチ５に対してイオン注入を行うことにより、第１不純物領域１０に接しかつ第２導電型を有する第４不純物領域４０が形成される。第２トレンチ５の側面３は、第３領域１３と、第２不純物領域２０と、第３不純物領域３０とに接している。
（８）上記（６）または（７）に係る炭化珪素半導体装置２００の製造方法において、第２トレンチ５を形成する工程後、炭化珪素雰囲気において炭化珪素基板１００が１４００℃以上１９００℃以下でアニールされてもよい。
［本開示の実施形態の詳細］
以下、本開示の実施形態の詳細について説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
（第１実施形態）
まず、第１実施形態に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの構成について説明する。
図１に示されるように、本実施形態に係る炭化珪素半導体装置２００は、炭化珪素基板１００と、ゲート電極７と、ゲート絶縁膜６と、層間絶縁膜２３と、ソース電極８と、ソース配線２１と、ドレイン電極９と、保護膜２２とを主に有している。炭化珪素基板１００は、第１主面１と、第１主面１と反対側の第２主面２とを有している。炭化珪素基板１００は、炭化珪素単結晶基板１５と、炭化珪素単結晶基板１５上に設けられた炭化珪素エピタキシャル層１６とを含んでいる。炭化珪素単結晶基板１５は、炭化珪素基板１００の第２主面２を構成している。炭化珪素エピタキシャル層１６は、炭化珪素基板１００の第１主面１を構成している。
炭化珪素単結晶基板１５は、たとえばポリタイプ４Ｈの六方晶炭化珪素から構成されている。炭化珪素基板１００の第１主面１の最大径は、たとえば１５０ｍｍであり、好ましくは１５０ｍｍ以上である。第１主面１は、たとえば｛０００１｝面または｛０００１｝面に対して８°以下オフした面である。具体的には、第１主面１は、たとえば（０００１）面または（０００１）面に対して８°以下オフした面である。第１主面１は、たとえば（０００−１）面または（０００−１）面に対して８°以下オフした面であってもよい。炭化珪素単結晶基板１５の厚みは、たとえば４００μｍである。炭化珪素単結晶基板１５の抵抗率は、たとえば０．０１７Ωｃｍである。
炭化珪素エピタキシャル層１６は、第１不純物領域１０と、ベース領域２０（第２不純物領域２０）と、ソース領域３０（第３不純物領域３０）と、コンタクト領域４２と、第４不純物領域４０とを主に有している。第１不純物領域１０は、窒素などのｎ型を付与するためのｎ型不純物（ドナー）を含むｎ型（第１導電型）の領域である。第１不純物領域１０は、第１主面１と第２主面２との間に位置している。
第１不純物領域１０は、第１領域１１と、第２領域１２と、第３領域１３とを主に有している。第１領域１１は、電流拡がり層である。第１領域１１は、第２不純物領域２０に接している。第１領域１１は、第１不純物濃度を有している。第１領域１１が含むｎ型不純物の濃度（第１不純物濃度）は、たとえば３×１０16ｃｍ-3以上３×１０17ｃｍ-3以下である。第１領域１１の厚みは、たとえば０．２μｍ以上０．５μｍ以下である。
第２領域１２は、ドリフト層である。第２領域１２は、第１領域１１と第２主面２との間に設けられている。第２領域１２は、第１領域１１に連なっている。第２領域１２は、第１不純物濃度よりも低い第２不純物濃度を有している。第２領域１２が含むｎ型不純物の濃度（第２不純物濃度）は、たとえば８×１０15ｃｍ-3である。第２領域１２の厚みは、第１領域１１の厚みよりも大きくてもよい。
第３領域１３は、局所電流拡がり領域である。第３領域１３は、第１領域１１に連なっている。第３領域１３は、第１不純物濃度よりも高い第３不純物濃度を有している。第３領域１３が含むｎ型不純物の濃度（第３不純物濃度）は、たとえば２×１０16ｃｍ-3以上５×１０17ｃｍ-3以下である。第２領域１２が含むｎ型不純物の濃度（第２不純物濃度）は、炭化珪素単結晶基板が含むｎ型不純物の濃度よりも低い。第１領域１１が含むｎ型不純物の濃度を高くしすぎると、パンチスルー（リーチスルー）が発生しやすくなる。第１領域１１が含むｎ型不純物の濃度を低く抑えつつ、第３領域１３が含むｎ型不純物の濃度を高くすることで、パンチスルーを抑制しつつ、チャネル出口付近において電流の広がりを確保することができる。そのため、炭化珪素半導体装置２００のオン抵抗を低減することができる。
ベース領域２０は、第１不純物領域１０と接している。ベース領域２０は、第１主面１と第１不純物領域１０との間に位置している。ベース領域２０は、第１不純物領域１０上に設けられている。ベース領域２０は、ｎ型とは異なるｐ型（第２導電型）を有する。ベース領域２０は、たとえばＡｌ（アルミニウム）またはＢ（ホウ素）などのｐ型を付与するためのｐ型不純物（アクセプタ）を含んでいる。ベース領域２０が含むｐ型不純物の濃度は、たとえば１×１０17ｃｍ-3以上２×１０18ｃｍ-3以下である。ベース領域２０の厚みは、たとえば０．２μｍ以上０．５μｍ以下である。
ソース領域３０は、ベース領域２０によって第１不純物領域１０から隔てられるようにベース領域２０上に設けられている。ソース領域３０は、第１主面１とベース領域２０との間に位置している。ソース領域３０は、リンなどのｎ型を付与するためのｎ型不純物を含んでおり、ｎ型を有する。ソース領域３０が含むｎ型不純物の濃度は、第２領域１２が含むｎ型不純物の濃度よりも高い。ソース領域３０が含むリンなどのｎ型不純物の濃度は、たとえば２×１０18ｃｍ-3以上１×１０19ｃｍ-3以下である。ソース領域３０の厚みは、たとえば０．１μｍ以上０．２μｍ以下である。
コンタクト領域４２は、たとえばアルミニウムまたはホウ素などのｐ型不純物を含むｐ型領域である。コンタクト領域４２は、ソース領域３０およびベース領域２０の各々に接している。コンタクト領域４２が含むｐ型不純物の濃度は、ベース領域２０が含むｐ型不純物の濃度よりも高い。コンタクト領域４２が含むアルミニウムなどのｐ型不純物の濃度は、たとえば２×１０18ｃｍ-3以上１×１０19ｃｍ-3以下である。コンタクト領域４２の厚みは、たとえば０．１μｍ以上１．３μｍ以下である。
炭化珪素基板１００の第１主面１には、第１主面１には、トレンチ５（ゲートトレンチ）が設けられている。トレンチ５は、側面３と、底面４とを有している。底面４は、側面３に連なっている。側面３は、第１主面１に対してほぼ垂直な方向に沿って延在している。底面４は、第１主面１とほぼ平行である。側面３と底面４との境界は曲率を有するように形成されていてもよい。トレンチ５の深さは、たとえば０．５μｍ以上１．５μｍ以下である。トレンチ５の幅は、たとえば０．６μｍ以上２．５μｍ以下である。
第４不純物領域４０は、第２主面２とトレンチ５の底面４との間に設けられている。図１に示されるように、第４不純物領域４０は、底面４に接していてもよい。第４不純物領域４０は、たとえばアルミニウムまたはホウ素などのｐ型不純物を含み、ｐ型（第２導電型）を有している。第４不純物領域４０は、ベース領域２０よりも高い不純物濃度を有している。第４不純物領域４０は、ソース電極８と電気的に接続されていてもよい。第４不純物領域４０が含むアルミニウムなどのｐ型不純物の濃度は、たとえば１×１０18ｃｍ-3以上９×１０18ｃｍ-3以下である。
図１に示されるように、トレンチ５の側面３は、第３領域１３と、第２不純物領域２０と、第３不純物領域３０と、第４不純物領域４０とに接している。第１領域１１は、側面３から離間している。第２領域１２は、側面３から離間している。第３領域１３は、第１領域１１および第２不純物領域２０の各々に接している。第３領域１３は、第１領域１１と第２不純物領域２０との境界に接していてもよい。第３領域１３は、側面３に接し、かつ側面３から離れる方向に突出している。第１領域１１は、第２領域１２に接している。第２領域１２は、電気的には第３領域１３に接続されているが、物理的に第３領域１３から離間していてもよい。
トレンチ５の底面４は、たとえば第４不純物領域４０に接している。第４不純物領域４０は、たとえば底面４の全面に対向して設けられている。図２に示されるように、第１主面１に平行な方向において、第４不純物領域４０の幅は、底面４の幅よりも大きくてもよい。第１主面１に平行な方向において、側面３から第３領域１３の端部までの距離（第１距離１１１）は、側面３から第４不純物領域４０の端部までの距離（第２距離１１２）よりも短い。別の観点から言えば、第１主面１に平行な方向において、第４不純物領域４０の側面３からの広がり量は、第３領域１３の側面３からの広がり量よりも大きい。
なお、第３領域１３の端部とは、第３領域１３中におけるｎ型不純物の濃度の最大値の１／ｅの濃度を有し、かつ側面３から第１主面１に平行な方向に最も離れた位置である。なお、「ｅ」はネイピア数である。第４不純物領域４０の端部とは、隣接する第１不純物領域１０のｎ型不純物と第４不純物領域４０のｐ型不純物とが打ち消されることでキャリア濃度が極小値を示し、かつ側面３から第１主面１に平行な方向に最も離れた位置である。
図２に示されるように、第２主面２に対して垂直な方向から見て、トレンチ５は、実質的に長方形状であってもよい。トレンチ５は、第１方向１０１と、第２方向１０２とに沿って延在している。第１方向１０１は、トレンチ５の短手方向である。第２方向１０２は、トレンチ５の長手方向である。第１方向１０１は、たとえば＜１−１００＞方向である。第２方向１０２は、たとえば＜１１−２０＞方向である。第１方向１０１は、たとえば＜１−１００＞方向を第１主面１に投影した方向であってもよい。第２方向１０２は、たとえば＜１１−２０＞方向を第１主面１に投影した方向であってもよい。
図２に示されるように、第３領域１３および第４不純物領域４０の各々は、トレンチ５の延在方向に沿って延在している。第３領域１３の長手方向は、トレンチ５の長手方向と同じである。第３領域１３の短手方向は、トレンチ５の短手方向と同じである。第４不純物領域４０の長手方向は、トレンチ５の長手方向と同じである。第４不純物領域４０の短手方向は、トレンチ５の短手方向と同じである。図２に示されるように、第２主面２に対して垂直な方向から見て、第４不純物領域４０は、トレンチ５の底面４と重なっている。トレンチ５の短手方向において、第４不純物領域４０の幅は、トレンチ５の幅よりも大きくてもよい。同様に、トレンチ５の長手方向において、第４不純物領域４０の幅は、トレンチ５の幅よりも大きくてもよい。
ゲート絶縁膜６は、たとえば二酸化珪素から構成されている。ゲート絶縁膜６は、トレンチ５の側面３と、底面４とに接するように設けられている。ゲート絶縁膜６は、トレンチ５の側面３において、第３領域１３と、ベース領域２０と、ソース領域３０と、第４不純物領域４０とに接している。ゲート絶縁膜６は、トレンチ５の底面４において、第４不純物領域４０に接している。ゲート絶縁膜６に接するベース領域２０にチャネル領域が形成可能に構成されている。ゲート絶縁膜６の厚みは、たとえば４０ｎｍ以上１５０ｎｍ以下である。
ゲート電極７は、ゲート絶縁膜６上に設けられている。ゲート電極７は、ゲート絶縁膜６に接触して配置されている。ゲート電極は、ゲート絶縁膜６により形成される溝を埋めるように設けられている。ゲート電極７は、たとえば不純物がドーピングされたポリシリコンなどの導電体から構成されている。
ソース電極８は、たとえばＮｉ合金により構成されている。ソース電極８は、炭化珪素基板１００の第１主面１側においてソース領域３０と電気的に接続されている。ソース電極８は、コンタクト領域４２と接する。ソース電極８は、ソース領域３０とオーミック接合している合金層を含む。合金層は、たとえばソース電極８が含む金属とのシリサイドである。ソース電極８は、Ｔｉと、Ａｌと、Ｓｉを含む材料から構成されていてもよい。
層間絶縁膜２３は、炭化珪素基板１００の第１主面１に対向する位置に設けられている。具体的には、層間絶縁膜２３は、ゲート電極７を覆うようにゲート電極７およびゲート絶縁膜６の各々に接して設けられている。層間絶縁膜２３は、たとえばＮＳＧ（Ｎｏｎｅ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜と、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜とを含んでいる。ＮＳＧは、ＰＳＧ上に設けられていてもよい。層間絶縁膜２３は、ゲート電極７とソース電極８とを電気的に絶縁している。ソース配線２１は、層間絶縁膜２３を覆い、かつソース電極８に接するように設けられている。ソース配線２１は、ソース電極８を介してソース領域３０と電気的に接続されている。ソース配線２１は、たとえばＡｌＳｉＣｕを含む材料から構成されている。保護膜２２は、ソース配線２１を覆うように、ソース配線２１上に設けられている。保護膜２２は、たとえば窒化膜とポリイミドとを含んでいる。
ドレイン電極９は、炭化珪素基板１００の第２主面２に接して設けられている。ドレイン電極９は、第２主面２側において、第１不純物領域１０と電気的に接続されている。ドレイン電極９は、たとえばＮｉＳｉ（ニッケルシリサイド）など、ｎ型の炭化珪素単結晶基板１５とオーミック接合可能な材料から構成されている。ドレイン電極９は炭化珪素単結晶基板１５と電気的に接続されている。
次に、本実施形態に係るＭＯＳＦＥＴ２００の動作について説明する。ゲート電極７に印加された電圧が閾値電圧未満の状態、すなわちオフ状態では、ソース電極８とドレイン電極９との間に電圧が印加されても、ベース領域２０と第１不純物領域１０との間に形成されるｐｎ接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極７に閾値電圧以上の電圧が印加されると、ベース領域２０のゲート絶縁膜６と接触する付近であるチャネル領域において反転層が形成される。その結果、ソース領域３０と第１不純物領域１０とが電気的に接続され、ソース電極８とドレイン電極９との間に電流が流れる。以上のようにして、ＭＯＳＦＥＴ２００は動作する。
次に、本実施形態に係る炭化珪素半導体装置２００の製造方法について説明する。図３は、本実施形態に係る炭化珪素半導体装置の製造方法を概略的に示すフローチャートである。
まず、炭化珪素基板を準備する工程（図３：Ｓ１０）が実施される。たとえば改良レーリー法により成長させた炭化珪素単結晶インゴットをスライスして基板を切り出し、基板の表面に対して鏡面研磨を行うことにより、炭化珪素単結晶基板１５が準備される（図４参照）。炭化珪素単結晶基板１５は、たとえばポリタイプ４Ｈの六方晶炭化珪素である。炭化珪素単結晶基板１５は、第３主面５１と、第３主面５１の反対側の第２主面２とを有している。第３主面５１の直径は、たとえば１５０ｍｍである。第３主面５１は、たとえば｛０００１｝面または｛０００１｝面から８°以下程度オフした面である。炭化珪素単結晶基板１５の厚みは、たとえば４００μｍである。
次に、炭化珪素エピタキシャル層を形成する工程が実施される。たとえば、炭化珪素単結晶基板１５上に、水素を含むキャリアガスと、シラン、プロパンを含む原料ガスと、窒素を含むドーパントガスが供給され、１００ｍｂａｒ（１０ｋＰａ）の圧力下、炭化珪素単結晶基板１５が、たとえば１５５０℃程度に加熱される。これにより、図５に示されるように、ｎ型を有する炭化珪素エピタキシャル層１６が炭化珪素単結晶基板１５上に形成される。炭化珪素エピタキシャル層１６にはｎ型不純物としての窒素がドーピングされている。ｎ型不純物の濃度は、たとえば８．０×１０15ｃｍ-3である。炭化珪素エピタキシャル層１６の厚みは、たとえば１０μｍである。
次に、イオン注入スルーマスク６０が形成される。イオン注入スルーマスク６０は、たとえば熱酸化膜と堆積酸化膜とを組み合わせて形成される。イオン注入スルーマスク６０の厚みは、たとえば５０ｎｍ程度である。次に、炭化珪素エピタキシャル層１６に対してイオン注入が実施される。たとえばＮ（窒素）イオンが、イオン注入スルーマスク６０を通して炭化珪素エピタキシャル層１６内に対して矢印の方向（第３主面５１に対して垂直な方向）にイオン注入される。これにより、ｎ型を有する第１領域１１が形成される。第１領域１１が含むｎ型不純物の濃度は、たとえば３×１０16ｃｍ-3以上３×１０17ｃｍ-3以下である。第１領域１１の厚みは、たとえば０．２μｍ以上０．５μｍ以下である。
次に、たとえばＡｌ（アルミニウム）イオンが、イオン注入スルーマスク６０を通して炭化珪素エピタキシャル層１６の第１領域１１の一部に対して矢印の方向にイオン注入される。これにより、ｐ型を有する第２不純物領域２０が形成される。第２不純物領域２０が含むｐ型不純物の濃度は、たとえば１×１０17ｃｍ-3以上２×１０18ｃｍ-3以下である。第２不純物領域２０の厚みは、たとえば０．２μｍ以上０．５μｍ以下である。
次に、たとえばＰ（リン）イオンが、イオン注入スルーマスク６０を通して炭化珪素エピタキシャル層１６の第２不純物領域２０の一部に対して矢印の方向にイオン注入される。これにより、ｎ型を有する第３不純物領域３０が形成される（図７参照）。第３不純物領域３０が含むｎ型不純物の濃度は、たとえば２×１０18ｃｍ-3以上１×１０19ｃｍ-3以下である。第３不純物領域３０の厚みは、たとえば０．１μｍ以上０．２μｍ以下である。
次に、酸化膜マスク６３が形成される。酸化膜マスク６３は、第１部分６１と、第２部分６２とを有する。第２部分６２の厚みは、第１部分６１の厚みよりも大きい。たとえばＡｌ（アルミニウム）イオンが、酸化膜マスク６３を通して炭化珪素エピタキシャル層１６の第２不純物領域２０の一部および第３不純物領域３０の一部に対してイオン注入される。これにより、ｐ型を有するコンタクト領域４２が形成される（図８参照）。コンタクト領域４２が含むｐ型不純物の濃度は、たとえば２×１０18ｃｍ-3以上１×１０19ｃｍ-3以下である。コンタクト領域４２の厚みは、たとえば０．１μｍ以上０．３μｍ以下である。コンタクト領域４２は、第３不純物領域３０を貫通し、第２不純物領域２０に達している。
以上により、第１主面１と、第１主面１と反対側の第２主面２とを有する炭化珪素基板１００が準備される。炭化珪素基板１００は、第１導電型を有する第１不純物領域１０と、第１不純物領域１０上に設けられ、かつ第１導電型と異なる第２導電型を有する第２不純物領域２０と、第１不純物領域１０から隔てられるように第２不純物領域２０上に設けられ、第２主面２に接しかつ第１導電型を有する第３不純物領域３０とを含んでいる。第１不純物領域１０は、第２不純物領域２０に接する第１領域１１と、第１領域１１に対して第２不純物領域２０とは反対側に位置する第２領域１２とを有している。
次に、第１主面上にマスクを形成する工程（Ｓ２０：図３）が実施される。具体的には、第１主面１上にマスク６４が形成される。マスク６４は、エッチングマスクとして機能する。マスク６４は、たとえば堆積酸化膜を含む材料から構成されている。マスク６４の厚みは、たとえば１．６μｍである。次に、ＣＨＦ3およびＯ2を用いて、第１トレンチ７０が形成される領域上のマスク６４に対してＲＦエッチングが行われることにより、マスク６４に開口が形成される。
次に、第１トレンチを形成する工程（Ｓ３０：図３）が実施される。第１トレンチ７０が形成される領域上に開口が形成されたマスク６４を用いて、炭化珪素基板１００に対してエッチングが行われる。たとえば、マスク６４を用いた状態で、ＳＦ6およびＯ2雰囲気下において、第３不純物領域３０と第２不純物領域２０とに対して異方性エッチングが行われる。異方性エッチングは、たとえばＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）プラズマエッチングである。これにより、炭化珪素基板１００の第１主面１に第１トレンチ７０が形成される。
図９に示されるように、第１トレンチ７０は、第１側面７１と、第１底面７２とを有している。第１側面７１は、第２不純物領域２０と、第３不純物領域３０とに接している。第１底面７２は、第２不純物領域２０に接している。第１トレンチ７０の深さは、たとえば０．３μｍ以上０．８μｍ以下である。第１トレンチ７０の幅は、たとえば０．５μｍ以上２μｍ以下である。
次に、イオン注入により第４不純物領域を形成する工程（Ｓ４０：図３）が実施される。具体的には、マスク６４を用いて、第１トレンチ７０に対してイオン注入が行われる。この工程では、マスク６４は、イオン注入マスクとして機能する。具体的には、マスク６４が第１主面１に設けられた状態で、Ａｌ（アルミニウム）イオンが、第１領域１１の一部および第２領域１２の一部に対してイオン注入される。イオン注入エネルギーは、たとえば７００ｋｅＶ以上である。これにより、ｐ型を有する第４不純物領域４０が形成される。
第４不純物領域４０は、第１不純物領域１０に接している。具体的には、第４不純物領域４０は、第１領域１１および第２領域１２の各々に接している。第１主面１に平行な方向において、第４不純物領域４０の幅は、第１トレンチ７０の第１底面７２の幅よりも大きい。第４不純物領域４０は、第１トレンチ７０の一対の第１側面７１の各々から０．２μｍ程度広がっている。第４不純物領域４０が含むｐ型不純物の濃度は、たとえば１×１０18ｃｍ-3以上９×１０18ｃｍ-3以下である。第４不純物領域４０の厚みは、たとえば０．５μｍ以上１．５μｍ以下である。
次に、イオン注入により第３領域を形成する工程（Ｓ５０：図３）が実施される。具体的には、マスク６４が第１主面１に設けられた状態で、Ｎ（窒素）イオンが、第１領域１１の一部と、第２不純物領域２０の一部と、第４不純物領域４０の一部とに対してイオン注入される。イオン注入エネルギーは、たとえば４００ｋｅＶ以上である。これにより、ｎ型を有する第３領域１３が形成される。イオン注入により第３領域を形成する工程（Ｓ５０：図３）のイオン注入エネルギーは、イオン注入により第４不純物領域を形成する工程（Ｓ４０：図３）のイオン注入エネルギーよりも小さい。第３領域１３は、第４不純物領域４０に対して第１主面１側に形成される。
図１０に示されるように、第３領域１３は、第１不純物領域１０に接している。具体的には、第３領域１３は、第１領域１１、第２不純物領域２０および第４不純物領域４０の各々に接している。第１主面１に平行な方向において、第３領域１３の幅は、第１トレンチ７０の第１底面７２の幅よりも大きく、かつ第４不純物領域４０の幅よりも小さい。第３領域１３は、第１トレンチ７０の一対の第１側面７１の各々から０．１μｍ程度広がっている。第３領域１３の不純物濃度は、第１領域１１の不純物濃度よりも高い。第３領域１３が含むｎ型不純物の濃度は、たとえば２×１０16ｃｍ-3以上５×１０17ｃｍ-3以下である。第３領域１３の厚みは、たとえば０．３μｍ以上１μｍ以下である。第３領域１３は、第１トレンチ７０の第１底面７２から離間して形成されてもよい。この場合、第３領域１３と第１底面７２との間には、第２不純物領域２０が設けられている。
なお、第１主面１が｛０００１｝面に対して傾斜している炭化珪素基板１００（オフ基板）を用いる場合には、チャネリングを抑制することができる。これにより、第１主面１に対して垂直な方向に効果的にイオン注入を行うことが可能である。第１主面１の法線に対して傾斜した方向にイオン注入を行う場合には、横方向の広がりを促進することができる。
次に、第１トレンチを拡張して第２トレンチを形成する工程（Ｓ６０：図３）が実施される。具体的には、マスク６４を用いた状態で、ＳＦ6およびＯ2雰囲気下において、第３領域１３と第２不純物領域２０と第４不純物領域４０とに対して、ＥＣＲプラズマエッチングが行われる。これにより、第１トレンチ７０が拡張されて第２トレンチ５が形成される。第１トレンチ７０は、主に深さ方向において拡張される。
図１１に示されるように、第２トレンチ５は、第２側面３と、第２底面４とを有している。第２側面３は、第３領域１３と、第２不純物領域２０と、第３不純物領域３０と、第４不純物領域４０とに接している。第２底面４は、第４不純物領域４０に接している。第２トレンチ５の深さは、第１トレンチ７０の深さよりも大きい。第２トレンチ５の深さは、たとえば０．５μｍ以上１．５μｍ以下である。第２トレンチ５の幅は、第１トレンチ７０の幅とほぼ同じである。第２トレンチ５の幅は、たとえば０．６μｍ以上２．５μｍ以下である。第２トレンチ５の幅は、第１トレンチ７０の幅よりも大きくてもよい。
次に、炭化珪素基板をアニールする工程（Ｓ７０：図３）が実施される。まず、マスク６４が、炭化珪素基板１００の第１主面１から除去される（図１２参照）。次に、炭化珪素基板１００が、炭化珪素製のケース８０内に配置される（図１３参照）。ケース８０は、収容部８１と蓋部８２とを有している。炭化珪素基板１００は、収容部８１に配置される。収容部８１上には蓋部８２が配置される。これにより、炭化珪素基板１００は、ケース８０内に密閉される。
炭化珪素基板１００は、ケース８０内に密閉された状態で、炭化珪素基板１００が加熱される。炭化珪素基板１００は炭化珪素製のケース８０内に配置されているため、炭化珪素基板１００は、炭化珪素雰囲気において加熱される。これにより、炭化珪素の熱平衡状態が維持される。炭化珪素雰囲気において、炭化珪素基板１００が１４００℃以上１９００℃以下でアニールされる。好ましくは、炭化珪素基板１００が１５００℃以上１８００℃以下でアニールされる。炭化珪素基板１００のアニール温度は、たとえば１７００℃である。アニール時間は、たとえば１０分である。
以上により、第２トレンチ５の熱エッチングと、イオン注入された不純物の活性化とが同時に行われる。熱エッチングにより、第２トレンチ５の第２側面３および第２底面４の各々におけるプラズマダメージ層が除去されると同時に、第２側面３と第２底面４とにより形成される角部が丸められる。当該角部が丸められることにより、第２側面３と第２底面４との境界部分において電界が集中することを抑制することができる。
次に、ゲート絶縁膜を形成する工程（Ｓ８０：図３）が実施される。具体的には、第１主面１と、第２側面３と、第２底面４とに接するゲート絶縁膜６が形成される（図１４参照）。ゲート絶縁膜６は、たとえば堆積酸化膜である。ゲート絶縁膜６は、第２側面３において、第３領域１３と、第４不純物領域４０と、ベース領域２０と、ソース領域３０とに接している。ゲート絶縁膜６は、第２底面４において、第４不純物領域４０と接している。ゲート絶縁膜６は、第１主面１において、ソース領域３０に接している。ゲート絶縁膜６の厚みは、たとえば４０ｎｍ以上１５０ｎｍ以下である。
次に、ＮＯアニール工程が実施される。具体的には、窒素を含む雰囲気中において第１主面１においてゲート絶縁膜６が形成された炭化珪素基板１００が、たとえば１１００℃以上１３００℃以下の温度で熱処理される。窒素を含む気体とは、たとえば窒素で１０％希釈された一酸化窒素などである。炭化珪素基板１００が、窒素を含む気体中において、たとえば３０分以上３６０分以下の間アニールされる。
次に、ゲート電極を形成する工程（Ｓ９０：図３）が実施される。具体的には、ゲート絶縁膜６により形成された溝を埋めるようにゲート絶縁膜６上にゲート電極７が形成される。ゲート電極７は、たとえば不純物を含むポリシリコンを含む材料から構成される。次に、ゲート電極７を覆うように層間絶縁膜２３が形成される。層間絶縁膜２３は、たとえばＮＳＧ膜と、ＰＳＧ膜とを含んでいる。
次に、ソース電極を形成する工程（Ｓ１００：図３）が実施される。具体的には、ソース電極８が形成される予定の領域において層間絶縁膜２３およびゲート絶縁膜６が除去されることにより、ソース領域３０およびコンタクト領域４２の各々が、層間絶縁膜２３から露出する。次に、ソース電極８が、第１主面１において、ソース領域３０およびコンタクト領域４２の双方と接するように、たとえばスパッタリングにより形成される。ソース電極８は、たとえばＮｉ合金を含んでいる。ソース電極８は、ＴｉＡｌＳｉを含む材料から構成されていてもよい。次に、ソース電極８が形成された炭化珪素基板１００に対して、たとえば９００℃以上１１００℃以下のＲＴＡ(Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ)が２分程度実施される。これにより、ソース電極８の少なくとも一部が、炭化珪素基板１００が含む珪素と反応してシリサイド化する。これにより、ソース領域３０とオーミック接合するソース電極８が形成される。好ましくは、ソース電極８は、ソース領域３０およびコンタクト領域４２の各々とオーミック接合する。
次に、ソース電極８に接し、かつ層間絶縁膜２３を覆うようにソース配線２１が形成される。ソース配線２１は、好ましくはＡｌを含む材料からなり、たとえばＡｌＳｉＣｕを含む材料からなる。次に、ソース配線２１を覆うように保護膜２２が形成される。保護膜２２は、たとえば窒化膜とポリイミドとを含む材料からなる。
次に、ドレイン電極を形成する工程（Ｓ１１０：図３）が実施される。具体的には、炭化珪素基板１００の第２主面２と接して、たとえばＮｉＳｉからなるドレイン電極９が形成される。ドレイン電極９は、たとえばＴｉＡｌＳｉなどであっても構わない。ドレイン電極９の形成は、好ましくはスパッタリング法により実施されるが、蒸着により実施されても構わない。当該ドレイン電極９が形成された後、当該ドレイン電極９がたとえばレーザーアニールにより加熱される。これにより、当該ドレイン電極９の少なくとも一部がシリサイド化し、炭化珪素単結晶基板１５とオーミック接合する。以上のように、図１に示すＭＯＳＦＥＴ２００が製造される。
次に、本実施形態の変形例に係る炭化珪素半導体装置２００の製造方法について説明する。図１５は、本実施形態の変形例に係る炭化珪素半導体装置２００の製造方法を概略的に示すフローチャートである。
まず、図３〜図９に示されるように、炭化珪素基板を準備する工程（Ｓ１０：図１５）と、第１主面上にマスクを形成する工程（Ｓ２０：図１５）と、第１トレンチを形成する工程（Ｓ３０：図１５）とが実施される。
次に、イオン注入により第３領域を形成する工程（Ｓ５０：図１５）が実施される。具体的には、マスク６４が第１主面１に設けられた状態で、Ｎ（窒素）イオンが、第１領域１１の一部と、第２不純物領域２０の一部とに対してイオン注入される（図１６参照）。図１６に示されるように、Ｎ（窒素）イオンは、第２領域１２の一部に対してイオン注入されてもよい。イオン注入エネルギーは、たとえば４００ｋｅＶ以上である。これにより、ｎ型を有する第３領域１３が形成される。
第３領域１３は、たとえば第１領域１１、第２領域１２および第２不純物領域２０の各々に接している。第１主面１に平行な方向において、第３領域１３の幅は、第１トレンチ７０の第１底面７２の幅よりも大きい。第３領域１３は、第１トレンチ７０の一対の第１側面７１の各々から０．１μｍ程度広がっている。第３領域１３が含むｎ型不純物の濃度は、たとえば２×１０16ｃｍ-3以上５×１０17ｃｍ-3以下である。第３領域１３の厚みは、たとえば０．３μｍ以上１μｍ以下である。第３領域１３は、第１トレンチ７０の第１底面７２から離間して形成されてもよい。この場合、第３領域１３と第１底面７２との間には、第２不純物領域２０が設けられている。
次に、第１トレンチを拡張して第２トレンチを形成する工程（Ｓ６０：図１５）が実施される。具体的には、マスク６４を用いた状態で、ＳＦ6およびＯ2雰囲気下において、第３領域１３と第２不純物領域２０とに対して、ＥＣＲプラズマエッチングが行われる。これにより、第１トレンチ７０が拡張されて第２トレンチ５が形成される。
図１７に示されるように、第２トレンチ５は、第２側面３と、第２底面４とを有している。第２側面３は、第３領域１３と、第２不純物領域２０と、第３不純物領域３０とに接している。第２底面４は、第３領域１３に接している。第２トレンチ５の深さは、第１トレンチ７０の深さよりも大きい。第２トレンチ５の深さは、たとえば０．５μｍ以上１．５μｍ以下である。第２トレンチ５の幅は、第１トレンチ７０の幅とほぼ同じである。第２トレンチ５の幅は、たとえば０．６μｍ以上２．５μｍ以下である。第２トレンチ５の幅は、第１トレンチ７０の幅よりも大きくてもよい。
次に、イオン注入により第４不純物領域を形成する工程（Ｓ６５：図１５）が実施される。具体的には、マスク６４を用いて、第１トレンチ７０に対してイオン注入が行われる。この工程では、マスク６４は、イオン注入マスクとして機能する。具体的には、マスク６４が第１主面１に設けられた状態で、Ａｌ（アルミニウム）イオンが、第３領域１３の一部および第２領域１２の一部に対してイオン注入される。イオン注入エネルギーは、たとえば７００ｋｅＶ以上である。これにより、ｐ型を有する第４不純物領域４０が形成される。
第４不純物領域４０は、第１領域１１、第２領域１２および第３領域１３の各々に接している。第１主面１に平行な方向において、第４不純物領域４０の幅は、第２トレンチ５の第２底面４の幅よりも大きい。第４不純物領域４０は、第２トレンチ５の一対の第２側面３の各々から０．２μｍ程度広がっている。第４不純物領域４０が含むｐ型不純物の濃度は、たとえば１×１０18ｃｍ-3以上９×１０18ｃｍ-3以下である。第４不純物領域４０の厚みは、たとえば０．５μｍ以上１．５μｍ以下である。
次に、図１２〜図１４に示されるように、炭化珪素基板をアニールする工程（Ｓ７０：図１５）と、ゲート絶縁膜を形成する工程（Ｓ８０：図１５）とが実施される。次に、ゲート電極を形成する工程（Ｓ９０：図１５）と、ゲート電極を形成する工程（Ｓ１００：図１５）と、ドレイン電極を形成する工程（Ｓ１１０：図１５）とが実施される。以上のように、図１に示すＭＯＳＦＥＴ２００が製造される。
（第２実施形態）
次に、第２実施形態に係る炭化珪素半導体装置２００の構成について説明する。第２実施形態に係る炭化珪素半導体装置２００は、主に第４不純物領域４０がトレンチ５の底面４から離間している構成において、第１実施形態に係る炭化珪素半導体装置２００と異なっており、他の構成については、第１実施形態に係る炭化珪素半導体装置２００と同様である。以下、第１実施形態に係る炭化珪素半導体装置２００と異なる構成を中心に説明する。
図１８に示されるように、第２実施形態に係る炭化珪素半導体装置２００においては、第４不純物領域４０は、トレンチ５の底面４から離間している。第３領域１３は、底面４と第４不純物領域４０との間に設けられている。第３領域１３は、底面４および第４不純物領域４０の各々に接している。トレンチ５の側面３は、第３領域１３と、第２不純物領域２０と、第３不純物領域３０とに接している。第１領域１１は、側面３に接していてもよい。第２領域１２は、側面３から離間している。第３領域１３は、第１領域１１および第２領域１２の各々に接している。
トレンチ５の底面４は、第３領域１３に接している。第３領域１３は、たとえば底面４の全面に対向して設けられている。第１主面１に平行な方向において、第３領域１３の幅は、底面４の幅よりも大きい。第１主面１に平行な方向において、側面３から第３領域１３の端部までの距離（第１距離）は、側面３から第４不純物領域４０の端部までの距離（第２距離）よりも短い。別の観点から言えば、第１主面１に平行な方向において、第４不純物領域４０の幅は、第３領域１３の幅も大きい。
図１８に示されるように、第２主面２に対して垂直な方向において、底面４の中央における第３領域１３の厚みは、底面４と側面３との境界における第３領域１３の厚みよりも小さくてもよい。第２主面２に対して垂直な方向において、底面４の中央における第４不純物領域４０の厚みは、底面４と側面３との境界における第４不純物領域４０の厚みよりも大きくてもよい。
なお上記においては、トレンチ５を有するＭＯＳＦＥＴを例示して、本開示に係る炭化珪素半導体装置２００を説明したが、本開示に係る炭化珪素半導体装置２００はこれに限定されない。本開示に係る炭化珪素半導体装置２００は、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等であってもよい。また上記においては、ｎ型を第１導電型とし、かつｐ型を第２導電型して説明したが、ｐ型を第１導電型とし、かつｎ型を第２導電型としてもよい。また上記各不純物領域におけるｐ型不純物の濃度およびｎ型不純物の濃度は、たとえばＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｅ）またはＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などにより測定可能である。
次に、上記実施形態に係る炭化珪素半導体装置２００およびその製造方法の作用効果について説明する。
上記実施形態に係る炭化珪素半導体装置２００によれば、ｐ型を有する第４不純物領域４０は、第２主面２とトレンチ５の底面４との間に設けられている。これにより、底面４付近のゲート絶縁膜６に高電界が印加されることで、ゲート絶縁膜６が破壊されることを抑制することができる。結果として、炭化珪素半導体装置２００の耐圧を高く維持することができる。また第１不純物領域１０は、第２不純物領域２０に接し、かつ第１不純物濃度を有する第１領域１１と、第１領域１１と第２主面２との間に設けられ、かつ第１不純物濃度よりも低い第２不純物濃度を有する第２領域１２と、第１領域１１に連なり、かつ第１不純物濃度よりも高い第３不純物濃度を有する第３領域１３とを有している。第１領域１１よりも高い不純物濃度を有する第３領域１３を設けることで、チャネル出口付近における電流の狭窄を抑制することができる。そのため、炭化珪素半導体装置２００のオン抵抗を低減することができる。
また上記実施形態に係る炭化珪素半導体装置２００によれば、第４不純物領域４０は、底面４に接していてもよい。これにより、底面４付近のゲート絶縁膜６に高電界が印加されることをさらに抑制することができる。結果として、炭化珪素半導体装置２００の耐圧をさらに高く維持することができる。
さらに上記実施形態に係る炭化珪素半導体装置２００によれば、第１主面１に平行な方向において、側面３から第３領域１３の端部までの距離は、側面３から第４不純物領域４０の端部までの距離よりも短くてもよい。この場合、第２領域１２から第３領域１３を見た場合、第３領域１３は、第４不純物領域４０によって遮蔽されている。そのため、第３領域１３付近のゲート絶縁膜６に高電界が印加されることを抑制することができる。結果として、炭化珪素半導体装置２００の耐圧を高く維持することができる。
本開示に係る炭化珪素半導体装置２００の製造方法によれば、マスク６４を用いて、第３不純物領域３０と、第２不純物領域２０とに対してエッチングを行うことにより、第１主面１に第１トレンチ７０が形成される。マスク６４を用いて、第１トレンチ７０に対してイオン注入を行うことにより、第１不純物領域１０に接しかつ第１導電型を有する第３領域１３が形成される。マスク６４を用いて、第３領域１３と、第２不純物領域２０とに対して、エッチングを行うことにより、第１トレンチ７０を拡張して第２トレンチ５が形成される。マスク６４を用いて、第２トレンチ５に対してイオン注入を行うことにより、第１不純物領域１０に接しかつ第２導電型を有する第４不純物領域４０が形成される。上記のように、同じマスク６４を用いてエッチングおよびイオン注入を行うこと（セルフアライン）により、アライメントずれの発生を抑制することができる。そのため、精度良く、第３領域１３および第４不純物領域４０を形成することができる。また工程数を低減することで、プロセスコストを低減することができる。
本開示に係る炭化珪素半導体装置２００の製造方法によれば、マスク６４を用いて、第３不純物領域３０と、第２不純物領域２０とに対してエッチングを行うことにより、第１主面１に第１トレンチ７０が形成される。マスク６４を用いて、第１トレンチ７０に対してイオン注入を行うことにより、第１不純物領域１０に接しかつ第１導電型を有する第３領域１３が形成される。マスク６４を用いて、第３領域１３と、第２不純物領域２０とに対して、エッチングを行うことにより、第１トレンチ７０を拡張して第２トレンチ５が形成される。マスク６４を用いて、第２トレンチ５に対してイオン注入を行うことにより、第１不純物領域１０に接しかつ第２導電型を有する第４不純物領域４０が形成される。上記のように、同じマスク６４を用いてエッチングおよびイオン注入を行うこと（セルフアライン）により、アライメントずれの発生を抑制することができる。そのため、精度良く、第３領域１３および第４不純物領域４０を形成することができる。また工程数を低減することで、プロセスコストを低減することができる。
本開示に係る炭化珪素半導体装置２００の製造方法によれば、第２トレンチ５を形成する工程後、炭化珪素雰囲気において炭化珪素基板１００が１４００℃以上１９００℃以下でアニールされてもよい。これにより、第２トレンチ５の熱エッチングと、イオン注入された不純物の活性化とが同時に行われる。そのため、第２トレンチ５の熱エッチングとイオン注入された不純物の活性化とが異なる工程で実施される場合と比較して、工程数を低減することができる。結果として、プロセスコストをさらに低減することができる。
第１実施形態に係るＭＯＳＦＥＴ（図１参照）における第１距離１１１（第２主面２に対して平行な方向における、トレンチ５の側面３から第３領域１３の端部までの距離）を変化させた場合におけるＭＯＳＦＥＴの特性オン抵抗および耐圧をシミュレーションによって計算した結果について説明する。第１距離１１１の値を０μｍから０．７μｍまで変化させながら、ＭＯＳＦＥＴの特性オン抵抗および耐圧を計算した。第１領域１１のｎ型不純物濃度を１×１０17ｃｍ-3とした。第２領域１２のｎ型不純物濃度を８×１０15ｃｍ-3とした。第３領域１３のｎ型不純物濃度を２×１０17ｃｍ-3とした。第４不純物領域４０のｐ型不純物濃度を３×１０18ｃｍ-3とした。
図１９を参照しながら、トレンチ５の側面３からの距離（第１距離１１１）と特性オン抵抗との関係およびトレンチ５の側面３からの距離（第１距離１１１）と耐圧との関係について説明する。図中において横軸はトレンチ５の側面３からの距離（μｍ）を示し、左側縦軸がＭＯＳＦＥＴの特性オン抵抗（ｍΩｃｍ2）を示し、かつ右側縦軸はＭＯＳＦＥＴの耐圧（Ｖ）を示している。図中において白丸は耐圧の値を示しており、白三角は特性オン抵抗の値を示している。なお、耐圧のスペックは、１２００Ｖである。
トレンチ５の側面３からの距離が０μｍ以上０．４μｍ未満の範囲においては、特性オン抵抗は徐々に低下する。しかしながら、トレンチ５の側面３からの距離が０．４μｍ以上になると特性オン抵抗はほぼ一定の値を維持する。耐圧に関しては、全ての範囲においてスペックを満たしている。トレンチ５の側面３からの距離が０μｍ以上０．３μｍ以下の範囲においては、耐圧は特に高い値を示している。しかしながら、トレンチ５の側面３からの距離が０．３μｍを超えると、耐圧が徐々に低下する。以上の結果より、第３領域１３が設けられていないＭＯＳＦＥＴと比較して、第３領域１３が設けられているＭＯＳＦＥＴは、耐圧を高く維持しつつ、特性オン抵抗を低減可能であることが確認された。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１ 第１主面、２ 第２主面、３ 側面（第２側面）、４ 底面（第２底面）、５ 第２トレンチ（トレンチ）、６ ゲート絶縁膜、７ ゲート電極、８ ソース電極、９ ドレイン電極、１０ 第１不純物領域、１１ 第１領域、１２ 第２領域、１３ 第３領域、１５ 炭化珪素単結晶基板、１６ 炭化珪素エピタキシャル層、２０ ベース領域（第２不純物領域）、２１ ソース配線、２２ 保護膜、２３ 層間絶縁膜、３０ ソース領域（第３不純物領域）、４０ 第４不純物領域、４２ コンタクト領域、５１ 第３主面、６０ イオン注入スルーマスク、６１ 第１部分、６２ 第２部分、６３ 酸化膜マスク、６４ マスク、７０ 第１トレンチ、７１ 第１側面、７２ 第１底面、８０ ケース、８１ 収容部、８２ 蓋部、１００ 炭化珪素基板、１０１ 第１方向、１０２ 第２方向、１１１ 第１距離、１１２ 第２距離、２００ 炭化珪素半導体装置（ＭＯＳＦＥＴ）。

Claims (8)

  1. 第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を備え、
    前記第１主面には、側面と、前記側面に連なる底面とを有するトレンチが設けられており、
    前記炭化珪素基板は、
    前記第１主面と前記第２主面との間に位置し、かつ第１導電型を有する第１不純物領域と、
    前記第１主面と前記第１不純物領域との間に位置し、前記第１不純物領域上に設けられ、かつ前記第１導電型と異なる第２導電型を有する第２不純物領域と、
    前記第１主面と前記第２不純物領域との間に位置し、前記第１不純物領域から隔てられるように前記第２不純物領域上に設けられ、かつ前記第１導電型を有する第３不純物領域と、
    前記第２主面と前記底面との間に設けられ、かつ前記第２導電型を有する第４不純物領域とを含み、
    前記第１不純物領域は、
    前記第２不純物領域に接し、かつ第１不純物濃度を有する第１領域と、
    前記第１領域に連なり、前記第１領域と前記第２主面との間に設けられ、かつ前記第１不純物濃度よりも低い第２不純物濃度を有する第２領域と、
    前記第１領域に連なり、かつ前記第１不純物濃度よりも高い第３不純物濃度を有する第３領域とを有し、
    前記側面は、前記第３領域と、前記第２不純物領域と、前記第３不純物領域とに接している、炭化珪素半導体装置。
  2. 前記第４不純物領域は、前記底面に接している、請求項１に記載の炭化珪素半導体装置。
  3. 前記第１主面に平行な方向において、前記側面から前記第３領域の端部までの距離は、前記側面から前記第４不純物領域の端部までの距離よりも短い、請求項２に記載の炭化珪素半導体装置。
  4. 前記第４不純物領域は、前記底面から離間しており、
    前記第３領域は、前記底面と前記第４不純物領域との間に設けられ、かつ前記底面および前記第４不純物領域の各々に接している、請求項１に記載の炭化珪素半導体装置。
  5. 前記第３領域は、前記第２領域に接しており、
    前記第１主面に平行な方向において、前記側面から前記第３領域の端部までの距離は、前記側面から前記第４不純物領域の端部までの距離よりも短い、請求項４に記載の炭化珪素半導体装置。
  6. 第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を準備する工程を備え、
    前記炭化珪素基板は、
    前記第１主面と前記第２主面との間に位置し、かつ第１導電型を有する第１不純物領域と、
    前記第１主面と前記第１不純物領域との間に位置し、前記第１不純物領域上に設けられ、かつ前記第１導電型と異なる第２導電型を有する第２不純物領域と、
    前記第１主面と前記第２不純物領域との間に位置し、前記第１不純物領域から隔てられるように前記第２不純物領域上に設けられ、前記第１主面に接しかつ前記第１導電型を有する第３不純物領域とを含み、
    前記第１不純物領域は、前記第２不純物領域に接する第１領域と、前記第１領域に連なりかつ前記第１領域に対して前記第２不純物領域とは反対側に位置する第２領域とを有し、さらに、
    前記第１主面上にマスクを形成する工程と、
    前記マスクを用いて、前記第３不純物領域と、前記第２不純物領域とに対してエッチングを行うことにより、前記第１主面に第１トレンチを形成する工程と、
    前記マスクを用いて、前記第１トレンチに対してイオン注入を行うことにより、前記第１不純物領域に接しかつ前記第２導電型を有する第４不純物領域を形成する工程と、
    前記マスクを用いて、前記第１トレンチに対してイオン注入を行うことにより、前記第１不純物領域に接しかつ前記第１導電型を有する第３領域を形成する工程と、
    前記マスクを用いて、前記第３領域と、前記第２不純物領域と、前記第４不純物領域とに対して、エッチングを行うことにより、前記第１トレンチを拡張して第２トレンチを形成する工程とを備え、
    前記第２トレンチの側面は、前記第３領域と、前記第２不純物領域と、前記第３不純物領域とに接している、炭化珪素半導体装置の製造方法。
  7. 第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を準備する工程を備え、
    前記炭化珪素基板は、
    前記第１主面と前記第２主面との間に位置し、かつ第１導電型を有する第１不純物領域と、
    前記第１主面と前記第１不純物領域との間に位置し、前記第１不純物領域上に設けられ、かつ前記第１導電型と異なる第２導電型を有する第２不純物領域と、
    前記第１主面と前記第２不純物領域との間に位置し、前記第１不純物領域から隔てられるように前記第２不純物領域上に設けられ、前記第１主面に接しかつ前記第１導電型を有する第３不純物領域とを含み、
    前記第１不純物領域は、前記第２不純物領域に接する第１領域と、前記第１領域に連なりかつ前記第１領域に対して前記第２不純物領域とは反対側に位置する第２領域とを有し、さらに、
    前記第１主面上にマスクを形成する工程と、
    前記マスクを用いて、前記第３不純物領域と、前記第２不純物領域とに対してエッチングを行うことにより、前記第１主面に第１トレンチを形成する工程と、
    前記マスクを用いて、前記第１トレンチに対してイオン注入を行うことにより、前記第１不純物領域に接しかつ前記第１導電型を有する第３領域を形成する工程と、
    前記マスクを用いて、前記第３領域と、前記第２不純物領域とに対して、エッチングを行うことにより、前記第１トレンチを拡張して第２トレンチを形成する工程と、
    前記マスクを用いて、前記第２トレンチに対してイオン注入を行うことにより、前記第１不純物領域に接しかつ前記第２導電型を有する第４不純物領域を形成する工程と、
    前記第２トレンチの側面は、前記第３領域と、前記第２不純物領域と、前記第３不純物領域とに接している、炭化珪素半導体装置の製造方法。
  8. 前記第２トレンチを形成する工程後、炭化珪素雰囲気において前記炭化珪素基板を１４００℃以上１９００℃以下でアニールする工程をさらに備える、請求項６または請求項７に記載の炭化珪素半導体装置の製造方法。
JP2020506857A 2018-08-09 2019-05-10 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Pending JPWO2020031446A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018150518 2018-08-09
JP2018150518 2018-08-09
PCT/JP2019/018738 WO2020031446A1 (ja) 2018-08-09 2019-05-10 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPWO2020031446A1 true JPWO2020031446A1 (ja) 2021-08-02

Family

ID=69415404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020506857A Pending JPWO2020031446A1 (ja) 2018-08-09 2019-05-10 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Country Status (3)

Country Link
US (1) US11233125B2 (ja)
JP (1) JPWO2020031446A1 (ja)
WO (1) WO2020031446A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022043997A (ja) * 2020-09-04 2022-03-16 エスティーマイクロエレクトロニクス エス．アール．エル． 信頼性を改善した電子装置の要素の製造方法、及び関連要素、電子装置、及び電子機器
JPWO2022131084A1 (ja) * 2020-12-18 2022-06-23
WO2023228473A1 (ja) * 2022-05-25 2023-11-30 住友電気工業株式会社 炭化珪素半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236267A (ja) * 2004-01-23 2005-09-02 Toshiba Corp 半導体装置
WO2014115253A1 (ja) * 2013-01-23 2014-07-31 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
JP2014192200A (ja) * 2013-03-26 2014-10-06 Toyota Motor Corp 半導体装置の製造方法
JP2015072999A (ja) * 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置
JP2018026562A (ja) * 2016-08-05 2018-02-15 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法
JP2018049908A (ja) * 2016-09-21 2018-03-29 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6759563B2 (ja) * 2015-11-16 2020-09-23 富士電機株式会社 半導体装置および半導体装置の製造方法
EP3443595B1 (en) * 2016-04-11 2020-10-07 ABB Power Grids Switzerland AG Insulated gate power semiconductor device and method for manufacturing such a device
JP6830627B2 (ja) * 2016-12-22 2021-02-17 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236267A (ja) * 2004-01-23 2005-09-02 Toshiba Corp 半導体装置
WO2014115253A1 (ja) * 2013-01-23 2014-07-31 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
JP2014192200A (ja) * 2013-03-26 2014-10-06 Toyota Motor Corp 半導体装置の製造方法
JP2015072999A (ja) * 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置
JP2018026562A (ja) * 2016-08-05 2018-02-15 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法
JP2018049908A (ja) * 2016-09-21 2018-03-29 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2020031446A1 (ja) 2020-02-13
US20200279921A1 (en) 2020-09-03
US11233125B2 (en) 2022-01-25

Similar Documents

Publication Publication Date Title
JP6627757B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6579104B2 (ja) 炭化珪素半導体装置およびその製造方法
US9443960B2 (en) Semiconductor device and fabrication method thereof
JP6287469B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5741584B2 (ja) 半導体装置の製造方法
JP6237408B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6508369B2 (ja) 炭化珪素半導体装置およびその製造方法
JPWO2020031446A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
EP2784825B1 (en) Semiconductor device and method for manufacturing same
JP5870672B2 (ja) 半導体装置
JP2015204409A (ja) 炭化珪素半導体装置およびその製造方法
JP2020035807A (ja) 炭化珪素半導体装置の製造方法
JP7287405B2 (ja) 炭化珪素半導体装置
JP7156313B2 (ja) 炭化珪素半導体装置
WO2015076020A1 (ja) 半導体装置
WO2022270245A1 (ja) 炭化珪素半導体装置
JP7255343B2 (ja) 炭化珪素半導体モジュールおよび炭化珪素半導体モジュールの製造方法
JP2016004955A (ja) 炭化珪素半導体装置及びその製造方法
JP2024067415A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2017022218A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230801