JP6627757B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents
炭化珪素半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP6627757B2 JP6627757B2 JP2016531391A JP2016531391A JP6627757B2 JP 6627757 B2 JP6627757 B2 JP 6627757B2 JP 2016531391 A JP2016531391 A JP 2016531391A JP 2016531391 A JP2016531391 A JP 2016531391A JP 6627757 B2 JP6627757 B2 JP 6627757B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity region
- trench
- main surface
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 227
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 224
- 239000004065 semiconductor Substances 0.000 title claims description 87
- 238000004519 manufacturing process Methods 0.000 title claims description 44
- 239000012535 impurity Substances 0.000 claims description 527
- 239000000758 substrate Substances 0.000 claims description 123
- 238000005468 ion implantation Methods 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 41
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 52
- 239000010410 layer Substances 0.000 description 51
- 230000005684 electric field Effects 0.000 description 46
- 239000013078 crystal Substances 0.000 description 29
- 229910052757 nitrogen Inorganic materials 0.000 description 27
- 230000015556 catabolic process Effects 0.000 description 24
- 229910052782 aluminium Inorganic materials 0.000 description 23
- 239000000463 material Substances 0.000 description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 18
- 230000004044 response Effects 0.000 description 15
- 238000005530 etching Methods 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 10
- 238000004088 simulation Methods 0.000 description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- -1 nitrogen ions Chemical class 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 230000003313 weakening effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000001294 propane Substances 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229960001730 nitrous oxide Drugs 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
最初に本発明の実施態様を列記して説明する。
[本発明の実施形態の詳細]
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示している。また、負の指数については、結晶学上、”−”(バー)を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
まず、本発明の実施の形態1に係る炭化珪素半導体装置としてのMOSFETの構成について説明する。
次に、本発明の実施の形態2に係る炭化珪素半導体装置としてのMOSFETの構成について説明する。実施の形態2に係るMOSFETは、第3領域18bの側面18b2は、第1領域17bの側面17b2から第1トレンチT1の第1側面S1に対して突出するように設けられている点において実施の形態1に係るMOSFETと異なっており、他の構成は、実施の形態1に係るMOSFETとほぼ同じである。そのため、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
次に、本発明の実施の形態3に係る炭化珪素半導体装置としてのMOSFETの構成について説明する。実施の形態3に係るMOSFETは、第1トレンチT1の第1底部B1が第7領域17cに接している点において実施の形態1に係るMOSFETと異なっており、他の構成は、実施の形態1に係るMOSFETとほぼ同様である。そのため、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
次に、本発明の実施の形態4に係る炭化珪素半導体装置としてのMOSFETの構成について説明する。実施の形態4に係るMOSFETは、第2トレンチT2の第2底部B2には、第2底部B2と連接する第3側面S3と、第3側面S3と連接する第3底部B3とを有する第3トレンチT3が設けられている点において実施の形態1に係るMOSFETと異なっており、他の構成は、実施の形態1に係るMOSFETとほぼ同様である。そのため、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
Claims (12)
- 第1の主面と、前記第1の主面と反対側の第2の主面とを有する炭化珪素基板を備え、
前記炭化珪素基板は、第1導電型を有する第1不純物領域と、前記第1不純物領域と接し、かつ前記第1導電型とは異なる第2導電型を有する第2不純物領域と、前記第1導電型を有し、前記第2不純物領域によって前記第1不純物領域から隔てられた第3不純物領域と、前記第2導電型を有し、かつ前記第2不純物領域よりも高い不純物濃度を有する第4不純物領域とを含み、
前記炭化珪素基板の前記第1の主面には、前記第1の主面と連接し、かつ前記第3不純物領域と、前記第2不純物領域と、前記第1不純物領域とに接する第1側面と、前記第1側面と連接する第1底部とを有する第1トレンチが形成されており、かつ前記第1の主面には、前記第1の主面と連接し、かつ前記第3不純物領域と、前記第2不純物領域と接する第2側面と、前記第2側面と連接する第2底部とを有する第2トレンチが形成されており、
前記第4不純物領域は、前記第2の主面と前記第2不純物領域との間に配置された第1領域と、前記第2トレンチの前記第2底部と前記第1領域とを繋ぐ第2領域とを有し、さらに、
前記第1トレンチの前記第1側面において、前記第1不純物領域と、前記第2不純物領域と、前記第3不純物領域とに接するゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記第1の主面側において前記第3不純物領域と電気的に接続され、かつ前記第2トレンチの前記第2底部において前記第2領域と接する第1電極と、
前記第2の主面側において、前記第1不純物領域と電気的に接続された第2電極とを備え、
前記第4不純物領域は、前記第1電極と電気的に接続されており、
前記第2領域は、前記第1不純物領域と前記第1領域とに接する第3領域と、前記第2不純物領域を貫通して前記第2トレンチの前記第2底部と前記第3領域とを繋ぐ第4領域とを有し、
前記第3領域の側面は、前記第1領域の側面から前記第1トレンチの前記第1側面に対して突出するように設けられている、炭化珪素半導体装置。 - 第1の主面と、前記第1の主面と反対側の第2の主面とを有する炭化珪素基板を備え、
前記炭化珪素基板は、第1導電型を有する第1不純物領域と、前記第1不純物領域と接し、かつ前記第1導電型とは異なる第2導電型を有する第2不純物領域と、前記第1導電型を有し、前記第2不純物領域によって前記第1不純物領域から隔てられた第3不純物領域と、前記第2導電型を有し、かつ前記第2不純物領域よりも高い不純物濃度を有する第4不純物領域とを含み、
前記炭化珪素基板の前記第1の主面には、前記第1の主面と連接し、かつ前記第3不純物領域と、前記第2不純物領域と、前記第1不純物領域とに接する第1側面と、前記第1側面と連接する第1底部とを有する第1トレンチが形成されており、かつ前記第1の主面には、前記第1の主面と連接し、かつ前記第3不純物領域と、前記第2不純物領域と接する第2側面と、前記第2側面と連接する第2底部とを有する第2トレンチが形成されており、
前記第4不純物領域は、前記第2の主面と前記第2不純物領域との間に配置された第1領域と、前記第2トレンチの前記第2底部と前記第1領域とを繋ぐ第2領域とを有し、さらに、
前記第1トレンチの前記第1側面において、前記第1不純物領域と、前記第2不純物領域と、前記第3不純物領域とに接するゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記第1の主面側において前記第3不純物領域と電気的に接続され、かつ前記第2トレンチの前記第2底部において前記第2領域と接する第1電極と、
前記第2の主面側において、前記第1不純物領域と電気的に接続された第2電極とを備え、
前記第4不純物領域は、前記第1電極と電気的に接続されており、
前記第2領域は、前記第1不純物領域と前記第1領域とに接する第3領域と、前記第2不純物領域を貫通して前記第2トレンチの前記第2底部と前記第3領域とを繋ぐ第4領域とを有し、
前記第3領域の側面は、前記第1領域の側面から前記第1トレンチの前記第1側面とは反対側に後退するように設けられている、炭化珪素半導体装置。 - 第1の主面と、前記第1の主面と反対側の第2の主面とを有する炭化珪素基板を備え、
前記炭化珪素基板は、第1導電型を有する第1不純物領域と、前記第1不純物領域と接し、かつ前記第1導電型とは異なる第2導電型を有する第2不純物領域と、前記第1導電型を有し、前記第2不純物領域によって前記第1不純物領域から隔てられた第3不純物領域と、前記第2導電型を有し、かつ前記第2不純物領域よりも高い不純物濃度を有する第4不純物領域とを含み、
前記炭化珪素基板の前記第1の主面には、前記第1の主面と連接し、かつ前記第3不純物領域と、前記第2不純物領域と、前記第1不純物領域とに接する第1側面と、前記第1側面と連接する第1底部とを有する第1トレンチが形成されており、かつ前記第1の主面には、前記第1の主面と連接し、かつ前記第3不純物領域と、前記第2不純物領域と接する第2側面と、前記第2側面と連接する第2底部とを有する第2トレンチが形成されており、
前記第4不純物領域は、前記第2の主面と前記第2不純物領域との間に配置された第1領域と、前記第2トレンチの前記第2底部と前記第1領域とを繋ぐ第2領域とを有し、さらに、
前記第1トレンチの前記第1側面において、前記第1不純物領域と、前記第2不純物領域と、前記第3不純物領域とに接するゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記第1の主面側において前記第3不純物領域と電気的に接続され、かつ前記第2トレンチの前記第2底部において前記第2領域と接する第1電極と、
前記第2の主面側において、前記第1不純物領域と電気的に接続された第2電極とを備え、
前記第4不純物領域は、前記第1電極と電気的に接続されており、
前記第2トレンチの前記第2底部には、前記第2底部と連接する第3側面と、前記第3側面と連接する第3底部とを有する第3トレンチが設けられており、
前記第2領域は、前記第3トレンチの前記第3側面と前記第2トレンチの前記第2底部とに接する第5領域と、前記第1領域と接し、かつ前記第5領域と電気的に接続された第6領域とを有する、炭化珪素半導体装置。 - 第1の主面と、前記第1の主面と反対側の第2の主面とを有する炭化珪素基板を備え、
前記炭化珪素基板は、第1導電型を有する第1不純物領域と、前記第1不純物領域と接し、かつ前記第1導電型とは異なる第2導電型を有する第2不純物領域と、前記第1導電型を有し、前記第2不純物領域によって前記第1不純物領域から隔てられた第3不純物領域と、前記第2導電型を有し、かつ前記第2不純物領域よりも高い不純物濃度を有する第4不純物領域とを含み、
前記炭化珪素基板の前記第1の主面には、前記第1の主面と連接し、かつ前記第3不純物領域と、前記第2不純物領域と、前記第1不純物領域とに接する第1側面と、前記第1側面と連接する第1底部とを有する第1トレンチが形成されており、かつ前記第1の主面には、前記第1の主面と連接し、かつ前記第3不純物領域と、前記第2不純物領域と接する第2側面と、前記第2側面と連接する第2底部とを有する第2トレンチが形成されており、
前記第4不純物領域は、前記第2の主面と前記第2不純物領域との間に配置された第1領域と、前記第2トレンチの前記第2底部と前記第1領域とを繋ぐ第2領域とを有し、さらに、
前記第1トレンチの前記第1側面において、前記第1不純物領域と、前記第2不純物領域と、前記第3不純物領域とに接するゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記第1の主面側において前記第3不純物領域と電気的に接続され、かつ前記第2トレンチの前記第2底部において前記第2領域と接する第1電極と、
前記第2の主面側において、前記第1不純物領域と電気的に接続された第2電極とを備え、
前記第4不純物領域は、前記第1電極と電気的に接続されており、
前記第4不純物領域は、前記第1トレンチの前記第1底部に対面し、かつ前記第1電極に電気的に接続される第7領域をさらに有する、炭化珪素半導体装置。 - 前記第4不純物領域は、前記第2の主面に対して垂直な方向から見て、前記第1領域の長軸方向の一辺の一部と前記第7領域の長軸方向の一辺の一部とを繋ぐ第8領域をさらに含み、
前記第2トレンチの前記第2底部は、前記第1領域と前記第8領域とが交差する領域上に位置している、請求項4に記載の炭化珪素半導体装置。 - 前記第2の主面に対して垂直な方向から見て、前記第1トレンチの前記第1底部の長軸方向における前記第1底部の幅は、前記第1底部の前記長軸方向における前記第2トレンチの前記第2底部の幅よりも長い、請求項5に記載の炭化珪素半導体装置。
- 第1の主面と、前記第1の主面と反対側の第2の主面とを有する炭化珪素基板を準備する工程を備え、
前記炭化珪素基板は、第1導電型を有する第1不純物領域と、前記第1不純物領域と接し、かつ前記第1導電型とは異なる第2導電型を有する第2不純物領域と、前記第1導電型を有し、前記第2不純物領域によって前記第1不純物領域から隔てられた第3不純物領域と、前記第2導電型を有し、かつ前記第2不純物領域よりも高い不純物濃度を有する第4不純物領域とを含み、
前記炭化珪素基板の前記第1の主面には、前記第1の主面と連接し、かつ前記第3不純物領域と、前記第2不純物領域と、前記第1不純物領域とに接する第1側面と、前記第1側面と連接する第1底部とを有する第1トレンチが形成されており、かつ前記第1の主面には、前記第1の主面と連接し、かつ前記第3不純物領域と、前記第2不純物領域と接する第2側面と、前記第2側面と連接する第2底部とを有する第2トレンチが形成されており、
前記第4不純物領域は、前記第2の主面と前記第2不純物領域との間に配置された第1領域と、前記第2トレンチの前記第2底部と前記第1領域とを繋ぐ第2領域とを有し、さらに、
前記第1トレンチの前記第1側面において、前記第1不純物領域と、前記第2不純物領域と、前記第3不純物領域とに接するゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記第1の主面側において前記第3不純物領域と電気的に接続され、かつ前記第2トレンチの前記第2底部において前記第2領域と接する第1電極を形成する工程と、
前記第2の主面側において、前記第1不純物領域と電気的に接続される第2電極を形成する工程とを備え、
前記第4不純物領域は、前記第1電極と電気的に接続されており、
前記第2領域は、前記第1不純物領域と前記第1領域とに接する第3領域と、前記第2不純物領域を貫通して前記第2トレンチの前記第2底部と前記第3領域とを繋ぐ第4領域とを有し、
前記第3領域の側面は、前記第1領域の側面から前記第1トレンチの前記第1側面に対して突出するように設けられている、炭化珪素半導体装置の製造方法。 - 第1の主面と、前記第1の主面と反対側の第2の主面とを有する炭化珪素基板を準備する工程を備え、
前記炭化珪素基板は、第1導電型を有する第1不純物領域と、前記第1不純物領域と接し、かつ前記第1導電型とは異なる第2導電型を有する第2不純物領域と、前記第1導電型を有し、前記第2不純物領域によって前記第1不純物領域から隔てられた第3不純物領域と、前記第2導電型を有し、かつ前記第2不純物領域よりも高い不純物濃度を有する第4不純物領域とを含み、
前記炭化珪素基板の前記第1の主面には、前記第1の主面と連接し、かつ前記第3不純物領域と、前記第2不純物領域と、前記第1不純物領域とに接する第1側面と、前記第1側面と連接する第1底部とを有する第1トレンチが形成されており、かつ前記第1の主面には、前記第1の主面と連接し、かつ前記第3不純物領域と、前記第2不純物領域と接する第2側面と、前記第2側面と連接する第2底部とを有する第2トレンチが形成されており、
前記第4不純物領域は、前記第2の主面と前記第2不純物領域との間に配置された第1領域と、前記第2トレンチの前記第2底部と前記第1領域とを繋ぐ第2領域とを有し、さらに、
前記第1トレンチの前記第1側面において、前記第1不純物領域と、前記第2不純物領域と、前記第3不純物領域とに接するゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記第1の主面側において前記第3不純物領域と電気的に接続され、かつ前記第2トレンチの前記第2底部において前記第2領域と接する第1電極を形成する工程と、
前記第2の主面側において、前記第1不純物領域と電気的に接続される第2電極を形成する工程とを備え、
前記第4不純物領域は、前記第1電極と電気的に接続されており、
前記第2領域は、前記第1不純物領域と前記第1領域とに接する第3領域と、前記第2不純物領域を貫通して前記第2トレンチの前記第2底部と前記第3領域とを繋ぐ第4領域とを有し、
前記炭化珪素基板を形成する工程は、
エピタキシャル成長により前記第1不純物領域の第1部分を形成する工程と、
前記第1不純物領域の前記第1部分に対してイオン注入を行うことにより、前記第1領域を形成する工程と、
エピタキシャル成長により前記第1不純物領域の前記第1部分および前記第1領域上に前記第1不純物領域の第2部分を形成する工程と、
前記第1不純物領域の前記第2部分に対してイオン注入を行うことにより、前記第3領域を形成する工程と、
エピタキシャル成長により前記第3領域および前記第2部分上に前記第2不純物領域を形成する工程と、
前記第2不純物領域に対してイオン注入を行うことにより、前記第3不純物領域を形成する工程と、
前記第3不純物領域と前記第2不純物領域とに接する前記第2側面と、前記第2不純物領域に接する前記第2底部とを有する前記第2トレンチを形成する工程と、
前記第2トレンチの前記第2底部に対してイオン注入を行うことにより、前記第4領域を形成する工程とを含む、炭化珪素半導体装置の製造方法。 - 前記第3領域の側面は、前記第1領域の側面から前記第1トレンチの前記第1側面とは反対側に後退するように設けられている、請求項8に記載の炭化珪素半導体装置の製造方法。
- 第1の主面と、前記第1の主面と反対側の第2の主面とを有する炭化珪素基板を準備する工程を備え、
前記炭化珪素基板は、第1導電型を有する第1不純物領域と、前記第1不純物領域と接し、かつ前記第1導電型とは異なる第2導電型を有する第2不純物領域と、前記第1導電型を有し、前記第2不純物領域によって前記第1不純物領域から隔てられた第3不純物領域と、前記第2導電型を有し、かつ前記第2不純物領域よりも高い不純物濃度を有する第4不純物領域とを含み、
前記炭化珪素基板の前記第1の主面には、前記第1の主面と連接し、かつ前記第3不純物領域と、前記第2不純物領域と、前記第1不純物領域とに接する第1側面と、前記第1側面と連接する第1底部とを有する第1トレンチが形成されており、かつ前記第1の主面には、前記第1の主面と連接し、かつ前記第3不純物領域と、前記第2不純物領域と接する第2側面と、前記第2側面と連接する第2底部とを有する第2トレンチが形成されており、
前記第4不純物領域は、前記第2の主面と前記第2不純物領域との間に配置された第1領域と、前記第2トレンチの前記第2底部と前記第1領域とを繋ぐ第2領域とを有し、さらに、
前記第1トレンチの前記第1側面において、前記第1不純物領域と、前記第2不純物領域と、前記第3不純物領域とに接するゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記第1の主面側において前記第3不純物領域と電気的に接続され、かつ前記第2トレンチの前記第2底部において前記第2領域と接する第1電極を形成する工程と、
前記第2の主面側において、前記第1不純物領域と電気的に接続される第2電極を形成する工程とを備え、
前記第4不純物領域は、前記第1電極と電気的に接続されており、
前記炭化珪素基板を形成する工程は、
エピタキシャル成長により前記第1不純物領域の第1部分を形成する工程と、
前記第1部分に対してイオン注入を行うことにより、前記第1領域を形成する工程と、
エピタキシャル成長により前記第1部分および前記第1領域上に前記第1不純物領域の第2部分を形成する工程と、
エピタキシャル成長により前記第2部分上に前記第2不純物領域を形成する工程と、
前記第2不純物領域に対してイオン注入を行うことにより、前記第3不純物領域を形成する工程と、
前記第3不純物領域と前記第2不純物領域とに接する前記第2側面と、前記第2不純物領域に接する前記第2底部とを有する前記第2トレンチを形成する工程と、
前記第2トレンチの前記第2底部に対してイオン注入を行うことにより、前記第2導電型を有し、かつ前記第1領域と離間した状態で前記第2部分と接する第3部分を形成する工程と、
前記第2トレンチの前記第2底部に連接し、かつ前記第3部分に接する第3側面と、前記第3側面と連接する第3底部とを有する第3トレンチを形成する工程と、
前記第3トレンチの前記第3底部に対してイオン注入を行うことにより、前記第2導電型を有し、かつ前記第3部分および前記第1領域を繋ぐ第4部分を形成する工程とを含む、炭化珪素半導体装置の製造方法。 - 第1の主面と、前記第1の主面と反対側の第2の主面とを有する炭化珪素基板を準備する工程を備え、
前記炭化珪素基板は、第1導電型を有する第1不純物領域と、前記第1不純物領域と接し、かつ前記第1導電型とは異なる第2導電型を有する第2不純物領域と、前記第1導電型を有し、前記第2不純物領域によって前記第1不純物領域から隔てられた第3不純物領域と、前記第2導電型を有し、かつ前記第2不純物領域よりも高い不純物濃度を有する第4不純物領域とを含み、
前記炭化珪素基板の前記第1の主面には、前記第1の主面と連接し、かつ前記第3不純物領域と、前記第2不純物領域と、前記第1不純物領域とに接する第1側面と、前記第1側面と連接する第1底部とを有する第1トレンチが形成されており、かつ前記第1の主面には、前記第1の主面と連接し、かつ前記第3不純物領域と、前記第2不純物領域と接する第2側面と、前記第2側面と連接する第2底部とを有する第2トレンチが形成されており、
前記第4不純物領域は、前記第2の主面と前記第2不純物領域との間に配置された第1領域と、前記第2トレンチの前記第2底部と前記第1領域とを繋ぐ第2領域とを有し、さらに、
前記第1トレンチの前記第1側面において、前記第1不純物領域と、前記第2不純物領域と、前記第3不純物領域とに接するゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記第1の主面側において前記第3不純物領域と電気的に接続され、かつ前記第2トレンチの前記第2底部において前記第2領域と接する第1電極を形成する工程と、
前記第2の主面側において、前記第1不純物領域と電気的に接続される第2電極を形成する工程とを備え、
前記第4不純物領域は、前記第1電極と電気的に接続されており、
前記第4不純物領域は、前記第1トレンチの前記第1底部に対面し、かつ前記第1電極に電気的に接続される第7領域をさらに有する、炭化珪素半導体装置の製造方法。 - 第1の主面と、前記第1の主面と反対側の第2の主面とを有する炭化珪素基板を準備する工程を備え、
前記炭化珪素基板は、第1導電型を有する第1不純物領域と、前記第1不純物領域と接し、かつ前記第1導電型とは異なる第2導電型を有する第2不純物領域と、前記第1導電型を有し、前記第2不純物領域によって前記第1不純物領域から隔てられた第3不純物領域と、前記第2導電型を有し、かつ前記第2不純物領域よりも高い不純物濃度を有する第4不純物領域とを含み、
前記炭化珪素基板の前記第1の主面には、前記第1の主面と連接し、かつ前記第3不純物領域と、前記第2不純物領域と、前記第1不純物領域とに接する第1側面と、前記第1側面と連接する第1底部とを有する第1トレンチが形成されており、かつ前記第1の主面には、前記第1の主面と連接し、かつ前記第3不純物領域と、前記第2不純物領域と接する第2側面と、前記第2側面と連接する第2底部とを有する第2トレンチが形成されており、
前記第4不純物領域は、前記第2の主面と前記第2不純物領域との間に配置された第1領域と、前記第2トレンチの前記第2底部と前記第1領域とを繋ぐ第2領域とを有し、さらに、
前記第1トレンチの前記第1側面において、前記第1不純物領域と、前記第2不純物領域と、前記第3不純物領域とに接するゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記第1の主面側において前記第3不純物領域と電気的に接続され、かつ前記第2トレンチの前記第2底部において前記第2領域と接する第1電極を形成する工程と、
前記第2の主面側において、前記第1不純物領域と電気的に接続される第2電極を形成する工程とを備え、
前記第4不純物領域は、前記第1電極と電気的に接続されており、
前記第2領域は、前記第1不純物領域と前記第1領域とに接する第3領域と、前記第2不純物領域を貫通して前記第2トレンチの前記第2底部と前記第3領域とを繋ぐ第4領域とを有し、
前記炭化珪素基板を形成する工程は、
エピタキシャル成長により前記第1不純物領域の第1部分を形成する工程と、
前記第1不純物領域の前記第1部分に対してイオン注入を行うことにより、前記第1領域と、前記第1不純物領域の前記第1部分および前記第1領域上に位置する前記第1不純物領域の第2部分と、前記第3領域とを形成する工程と、
エピタキシャル成長により前記第3領域および前記第2部分上に前記第2不純物領域を形成する工程と、
前記第2不純物領域に対してイオン注入を行うことにより、前記第3不純物領域を形成する工程と、
前記第3不純物領域と前記第2不純物領域とに接する前記第2側面と、前記第2不純物領域に接する前記第2底部とを有する前記第2トレンチを形成する工程と、
前記第2トレンチの前記第2底部に対してイオン注入を行うことにより、前記第4領域を形成する工程とを含む、炭化珪素半導体装置の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014134899 | 2014-06-30 | ||
JP2014134899 | 2014-06-30 | ||
PCT/JP2015/068806 WO2016002769A1 (ja) | 2014-06-30 | 2015-06-30 | 炭化珪素半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016002769A1 JPWO2016002769A1 (ja) | 2017-04-27 |
JP6627757B2 true JP6627757B2 (ja) | 2020-01-08 |
Family
ID=55019301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016531391A Active JP6627757B2 (ja) | 2014-06-30 | 2015-06-30 | 炭化珪素半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9978840B2 (ja) |
JP (1) | JP6627757B2 (ja) |
WO (1) | WO2016002769A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016059871A1 (ja) * | 2014-10-15 | 2016-04-21 | 富士電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP6778373B2 (ja) | 2015-10-16 | 2020-11-11 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
CN108604598B (zh) | 2016-02-09 | 2021-04-09 | 三菱电机株式会社 | 半导体装置 |
JP6708954B2 (ja) * | 2016-03-31 | 2020-06-10 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
JP6587265B2 (ja) * | 2016-04-14 | 2019-10-09 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP6658257B2 (ja) * | 2016-04-22 | 2020-03-04 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
JP6617657B2 (ja) * | 2016-07-29 | 2019-12-11 | 富士電機株式会社 | 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 |
JP6766512B2 (ja) | 2016-08-05 | 2020-10-14 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
CN109661728A (zh) * | 2016-08-31 | 2019-04-19 | 住友电气工业株式会社 | 碳化硅半导体装置及其制造方法 |
JP6640691B2 (ja) * | 2016-09-21 | 2020-02-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP6996082B2 (ja) * | 2016-12-22 | 2022-01-17 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6928336B2 (ja) * | 2016-12-28 | 2021-09-01 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
JP6864288B2 (ja) * | 2016-12-28 | 2021-04-28 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6972680B2 (ja) * | 2017-06-09 | 2021-11-24 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
JP6910944B2 (ja) * | 2017-12-27 | 2021-07-28 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6981890B2 (ja) * | 2018-01-29 | 2021-12-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP7271659B2 (ja) * | 2018-10-18 | 2023-05-11 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | 絶縁ゲートパワー半導体装置、およびそのような装置を製造するための方法 |
JP7070393B2 (ja) * | 2018-12-25 | 2022-05-18 | 株式会社デンソー | 半導体装置 |
JP2020155739A (ja) * | 2019-03-22 | 2020-09-24 | 富士電機株式会社 | 絶縁ゲート型半導体装置 |
WO2022163081A1 (ja) * | 2021-02-01 | 2022-08-04 | ローム株式会社 | SiC半導体装置 |
CN116848643A (zh) * | 2021-02-01 | 2023-10-03 | 罗姆股份有限公司 | SiC半导体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004055803A (ja) | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | 半導体装置 |
JP5037103B2 (ja) | 2006-12-06 | 2012-09-26 | 三菱電機株式会社 | 炭化珪素半導体装置 |
US8525254B2 (en) * | 2010-08-12 | 2013-09-03 | Infineon Technologies Austria Ag | Silicone carbide trench semiconductor device |
JP2012069797A (ja) * | 2010-09-24 | 2012-04-05 | Toyota Motor Corp | 絶縁ゲート型トランジスタ |
-
2015
- 2015-06-30 JP JP2016531391A patent/JP6627757B2/ja active Active
- 2015-06-30 US US15/322,868 patent/US9978840B2/en active Active
- 2015-06-30 WO PCT/JP2015/068806 patent/WO2016002769A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JPWO2016002769A1 (ja) | 2017-04-27 |
US9978840B2 (en) | 2018-05-22 |
WO2016002769A1 (ja) | 2016-01-07 |
US20170133466A1 (en) | 2017-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6627757B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6579104B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6287469B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6237408B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
WO2013105353A1 (ja) | 半導体装置およびその製造方法 | |
JP6508369B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
KR20140049986A (ko) | 반도체 장치의 제조 방법 | |
JP6610653B2 (ja) | 炭化珪素半導体装置 | |
US11233125B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
EP2784825A1 (en) | Semiconductor device and method for manufacturing same | |
WO2017051616A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5870672B2 (ja) | 半導体装置 | |
US9806167B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
US8829605B2 (en) | Semiconductor device having deep and shallow trenches | |
JP2019057629A (ja) | 炭化珪素半導体装置 | |
JP2015204409A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2020035807A (ja) | 炭化珪素半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190716 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6627757 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |