CN116848643A - SiC半导体装置 - Google Patents

SiC半导体装置 Download PDF

Info

Publication number
CN116848643A
CN116848643A CN202180092481.1A CN202180092481A CN116848643A CN 116848643 A CN116848643 A CN 116848643A CN 202180092481 A CN202180092481 A CN 202180092481A CN 116848643 A CN116848643 A CN 116848643A
Authority
CN
China
Prior art keywords
region
semiconductor device
impurity
sic
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180092481.1A
Other languages
English (en)
Inventor
中野佑纪
白神弘章
山本兼司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN116848643A publication Critical patent/CN116848643A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

SiC半导体装置包含：具有主面的SiC芯片；形成于上述主面的表层部且具有被至少两种5价元素调整了的杂质浓度的n型漂移区域；以及以与上述漂移区域形成pn结部的方式形成于上述漂移区域内的p型杂质区域。

Description

SiC半导体装置
技术领域
本申请与2021年2月1日在日本特许厅提交的特愿2021-014602号相对应，该申请的全部公开内容通过引用并入至此。本发明涉及SiC半导体装置。
背景技术
专利文献1公开了包含SiC基板以及形成在SiC基板上的SiC外延层的SiC-SBD。专利文献2公开了一种半导体装置，其包含SiC基板、以及在SiC基板上、在与SiC基板的厚度方向垂直的方向上交替形成的n型漂移区域和p型柱状区域。
现有技术文献
专利文献
专利文献1：美国专利申请公开第2008/0237608号说明书
专利文献2：美国专利申请公开第2019/0148485号说明书
发明内容
发明所要解决的课题
一实施方式提供能够提高电特性的SiC半导体装置。
用于解决课题的方法
一实施方式提供一种SiC半导体装置，其包含：具有主面的SiC芯片、以及形成于上述主面的表层部且具有被至少两种5价元素调整了的杂质浓度的n型漂移区域。
一实施方式提供一种SiC半导体装置，其包含：具有主面的SiC芯片、以及形成于上述主面的表层部且具有被硼以外的3价元素调整了的杂质浓度的p型漂移区域。
一实施方式提供一种SiC半导体装置，其包含：具有主面的SiC芯片、形成于上述主面的表层部且具有被至少两种5价元素调整了的杂质浓度的n型漂移区域、以及以与上述漂移区域形成pn结部的方式形成于上述漂移区域内的p型杂质区域。
一实施方式提供一种SiC半导体装置，其包含：具有主面的SiC芯片、形成于上述主面的表层部的n型漂移区域、以及以与上述漂移区域形成pn结部的方式形成于上述漂移区域内且具有被硼以外的3价元素调整了的杂质浓度的p型杂质区域。
一实施方式提供一种SiC半导体装置，其包含：具有主面的SiC芯片、形成于上述主面的表层部且具有被硼以外的3价元素调整了的杂质浓度的p型漂移区域、以及以与上述漂移区域形成pn结部的方式形成于上述漂移区域内且具有被磷和氮以外的5价元素调整了的杂质浓度的n型杂质区域。
上述以外的其他目的、特征以及效果将会因通过参照附图而说明的实施方式得到明确。
附图说明
[图1]图1是示出第1实施方式的SiC半导体装置的俯视图。
[图2]图2是沿图1所示的II-II线的截面图。
[图3]图3是示出图2所示的SiC芯片内的杂质浓度的图表。
[图4A]图4A是示出图1所示的SiC半导体装置的制造方法的截面图。
[图4B]图4B是示出图4A之后的工序的截面图。
[图4C]图4C是示出图4B之后的工序的截面图。
[图4D]图4D是示出图4C之后的工序的截面图。
[图5]图5是用于具体说明图4D的工序的截面图。
[图6]图6对应于图2，是示出第2实施方式的SiC半导体装置的截面图。
[图7]图7是示出图6所示的SiC芯片内的杂质浓度的图表。
[图8A]图8A是示出图6所示的SiC半导体装置的制造方法的截面图。
[图8B]图8B是示出图8A之后的工序的截面图。
[图9]图9对应于图2，是示出第3实施方式的SiC半导体装置的截面图。
[图10]图10是示出图9所示的SiC芯片内的杂质浓度的图表。
[图11]图11对应于图9，是示出第4实施方式的SiC半导体装置的截面图。
[图12]图12是示出图11所示的SiC芯片内的杂质浓度的图表。
[图13]图13对应于图2，是示出第5实施方式的SiC半导体装置的截面图。
[图14]图14对应于图2，是示出第6实施方式的SiC半导体装置的截面图。
[图15]图15对应于图2，是示出第7实施方式的SiC半导体装置的截面图。
[图16]图16对应于图2，是示出第8实施方式的SiC半导体装置的截面图。
[图17]图17是示出第9实施方式的SiC半导体装置的俯视图。
[图18]图18是沿图17所示的XVIII-XVIII线的截面图。
[图19A]图19A是示出图17所示的SiC半导体装置的制造方法的截面图。
[图19B]图19B是示出图19A之后的工序的截面图。
[图20]图20对应于图18，是示出第10实施方式的SiC半导体装置的截面图。
[图21A]图21A是示出图20所示的SiC半导体装置的制造方法的截面图。
[图21B]图21B是示出图21A之后的工序的截面图。
[图22]图22对应于图18，是示出第11实施方式的SiC半导体装置的截面图。
[图23]图23对应于图18，是示出第12实施方式的SiC半导体装置的截面图。
[图24]图24是示出在第1实施方式的SiC半导体装置中应用了第1方式例的功能器件而成的结构的俯视图。
[图25]图25是沿图24所示的XXV-XXV线的截面图。
[图26]图26是图25所示的SiC芯片的俯视图。
[图27]图27是示出在第10实施方式的SiC半导体装置中应用了第2方式例的功能器件而成的结构的俯视图。
[图28]图28是沿图27所示的XXVIII-XXVIII线的截面图。
[图29]图29是图28所示的SiC芯片的俯视图。
[图30]图30是示出在第1实施方式的SiC半导体装置中应用了第3方式例的功能器件而成的结构的俯视图。
[图31]图31是沿图30所示的XXXI-XXXI线的截面图。
[图32]图32是图30所示的区域XXXII的放大图。
[图33]图33是沿图32所示的XXXIII-XXXIII线的截面图。
[图34]图34是图31所示的区域XXXIV的放大图。
[图35]图35是示出在第10实施方式的SiC半导体装置中应用了第4方式例的功能器件而成的结构的俯视图。
[图36]图36是图35所示的区域XXXVI的放大图。
[图37]图37是沿图36所示的XXXVII-XXXVII线的截面图。
[图38]图38是示出在第10实施方式的SiC半导体装置中应用了第5方式例的功能器件而成的结构的截面图。
具体实施方式
附图不是精密的图示，而是示意图，比例尺等并不一定一致。附图中，为了明确各半导体区域的结构，除了各半导体区域的导电型(n型或p型)之外，还用括号合并记载了构成该导电型的元素(元素符号)。该说明书的“大致相等”的术语以及“大致恒定”的术语除了包括测定对象(测定部位)的数值与比较对象(比较部位)的数值完全一致的情况之外，还包括测定对象(测定部位)的数值落在比较对象(比较部位)的数值的0.9倍以上1.1倍以下的范围内的情况。
图1是示出第1实施方式的SiC半导体装置1A的俯视图。图2是沿图1所示的II-II线的截面图。图3是示出图2所示的SiC芯片2内的杂质浓度的图表。图3中，纵轴表示杂质浓度，横轴表示深度。
参照图1和图2，SiC半导体装置1A包含形成为长方体形状的SiC芯片2。SiC芯片2可以称为“芯片”或“半导体芯片”。SiC芯片2在该方式(this embodiment)中由六方晶的SiC(碳化硅)单晶构成。六方晶的SiC单晶具有包括2H(Hexagonal，六方晶)-SiC单晶、4H-SiC单晶、6H-SiC单晶等在内的多种多型体。在该方式中，示出SiC芯片2由4H-SiC单晶构成的例子，但并非排除其他的多型体。
SiC芯片2具有一侧的第一主面3、另一侧的第二主面4、以及连接第一主面3和第二主面4的第一～第四侧面5A～5D。第一主面3和第二主面4在从它们的法线方向Z观察的俯视(以下，简称为“俯视”。)中形成为四边形状。第一主面3和第二主面4在俯视时可以形成为正方形状或长方形状。
第一主面3和第二主面4各自面向SiC单晶的c面((0001)面)。优选第一主面3由SiC单晶的硅面形成，第二主面4由SiC单晶的碳面形成。第一主面3和第二主面4具有相对于c面在预定的偏离方向D上以预定的角度倾斜的偏离角θ。偏离方向D优选为SiC单晶的a轴方向([11-20]方向)。偏离角θ可以大于0°且为10°以下。偏离角θ优选为5°以下。偏离角θ特别优选为2°以上4.5°以下。
第一侧面5A和第二侧面5B在沿着第一主面3的第一方向X上延伸，在与第一方向X交叉(具体地为正交)的第二方向Y上对置。第三侧面5C和第四侧面5D在第二方向Y上延伸，在第一方向X上对置。在该方式中，第一方向X为SiC单晶的a轴方向([11-20]方向)，第二方向Y为SiC单晶的m轴方向([1-100]方向)。也就是说，第一方向X为偏离方向D。
SiC半导体装置1A包含在SiC芯片2内形成于第二主面4侧的区域(第二主面4的表层部)的n型基极区域6。基极区域6形成为沿第二主面4延伸的层状，从第二主面4和第一～第四侧面5A～5D露出。基极区域6具有被由5价元素构成的第一杂质(＝n型杂质)调整了的杂质浓度。第一杂质优选由1种5价元素构成。第一杂质可以为磷(P)、氮(N)、砷(As)和锑(Sb)中的任一种5价元素。第一杂质优选为磷以外的5价元素。第一杂质在该方式中为氮。
参照图3，基极区域6具有在厚度方向上大致恒定的第一浓度C1。第一浓度C1可以为1×1018cm-3以上1×1021cm-3以下。基极区域6可以具有5μm以上300μm以下的厚度。基极区域6的厚度优选为50μm以上250μm以下。基极区域6在该方式中形成于SiC基板。
SiC半导体装置1A包含在SiC芯片2内相对于基极区域6形成于第一主面3侧的区域的n型缓冲区域7。缓冲区域7形成于从第一主面3向第二主面4侧且与第二主面4侧隔开的SiC芯片2的厚度方向途中部。缓冲区域7形成为沿第一主面3延伸的层状，从第一～第四侧面5A～5D露出。缓冲区域7包含5价元素，具有朝向第一主面3下降(具体地为的逐渐减小)的杂质浓度。缓冲区域7优选包含磷、氮、砷和锑中的任一种5价元素。缓冲区域7优选包含磷以外的5价元素。
参照图3，缓冲区域7在该方式中具有被第一杂质(＝氮)调整了的杂质浓度，具有从基极区域6朝向第一主面3由第一浓度C1下降至小于该第一浓度C1的第二浓度C2(C2<C1)(具体地为逐渐减小)的浓度梯度(浓度分布)。第二浓度C2可以为1×1014cm-3以上1×1016cm-3以下。缓冲区域7可以具有0.1μm以上5μm以下的厚度。缓冲区域7的厚度优选为1μm以上3μm以下。缓冲区域7在该方式中形成为SiC外延层。
SiC半导体装置1A包含形成于第一主面3的表层部的n型漂移区域8。漂移区域8在SiC芯片2内形成于第一主面3和缓冲区域7之间的区域。漂移区域8形成为沿第一主面3延伸的层状，从第一主面3和第一～第四侧面5A～5D露出。漂移区域8被至少两种5价元素进行了浓度调整。
也就是说，漂移区域8包含在第一主面3和缓冲区域7之间的区域中至少两种5价元素混合存在的区域。漂移区域8优选包含磷以外的5价元素，且具有被磷以外的5价元素调整了的杂质浓度。漂移区域8特别优选包含作为5价元素的氮以及氮以外的5价元素。漂移区域8优选包含砷和锑中的至少一种作为磷和氮以外的5价元素。
参照图3，漂移区域8具有朝向第一主面3上升的杂质浓度。漂移区域8具体而言具有从缓冲区域7朝向第一主面3由第二浓度C2上升至大于该第二浓度C2的第三浓度C3(C2<C3)(具体地为逐渐增大)的浓度梯度(浓度分布)。第三浓度C3为漂移区域8的峰值浓度。
第三浓度C3只要位于第一主面3的附近(表层部)即可，没有必要一定与第一主面3一致。第三浓度C3为第一浓度C1以下(C2<C3≤C1)。第三浓度C3优选为第二浓度C2的10倍以上。第三浓度C3优选小于第一浓度C1(C3<C1)。第三浓度C3可以为1×1015cm-3以上1×1017cm-3以下。
漂移区域8具有基础浓度CA和附加浓度CB。附加浓度CB对基础浓度CA进行补充。漂移区域8的杂质浓度由基础浓度CA和附加浓度CB的合计值构成。基础浓度CA起因于作为5价元素的第一杂质。第一杂质为磷以外的5价元素(在该方式中为氮)。附加浓度CB起因于作为第一杂质以外的5价元素的第二杂质。第二杂质为磷和氮以外的5价元素。第二杂质在该方式中为砷和锑中的至少一种。
漂移区域8中，相对于第一主面3和缓冲区域7之间的中间部MID，在第一主面3侧的区域和第二主面4侧(缓冲区域7侧)的区域具有基础浓度CA(第一杂质)和附加浓度CB(第二杂质)。漂移区域8在该方式中在厚度方向的整个区域具有基础浓度CA(第一杂质)和附加浓度CB(第二杂质)。
基础浓度CA具有在厚度方向上大致恒定的浓度分布。基础浓度CA在该方式中与作为缓冲区域7的浓度下限值的第二浓度C2大致相等(CA≒C2)。当然，基础浓度CA可以具有从缓冲区域7朝向第一主面3上升的浓度梯度(浓度分布)。附加浓度CB具有朝向第一主面3上升(具体地为逐渐增大)的浓度分布。附加浓度CB大于基础浓度CA(CA<CB)。附加浓度CB优选为基础浓度CA的10倍以上。附加浓度CB优选小于第一浓度C1(CA<CB<C1)。
漂移区域8优选具有比缓冲区域7的厚度大的厚度。漂移区域8可以具有1μm以上25μm以下的厚度。漂移区域8可以具有属于1μm以上5μm以下、5μm以上10μm以下、10μm以上15μm以下、15μm以上20μm以下、以及20μm以上25μm以下的任一个范围的厚度。漂移区域8特别优选具有1μm以上10μm以下的厚度。漂移区域8在该方式中形成为SiC外延层。
SiC半导体装置1A包含在第一主面3侧利用漂移区域8形成的功能器件9。图1和图2中，功能器件9由双点划线简化示出。功能器件9具有漂移区域8的至少一部分作为载流子的可移动区域(＝电流路径)。功能器件9按照与SiC芯片2的周缘(第一～第四侧面5A～5D)留有间隔的方式形成于第一主面3的内侧部。
功能器件9可以包含半导体开关器件、半导体整流器件以及半导体无源器件中的至少一种。半导体开关器件可以包含金属绝缘半导体场效应晶体管(Metal InsulatorSemiconductor Field Effect Transistor，MISFET)、双极结型晶体管(Bipolar JunctionTransistor，BJT)、绝缘栅双极结型晶体管(Insulated Gate Bipolar JunctionTransistor，IGBT)以及结型场效应晶体管(Junction Field Effect Transistor，JFET)中的至少一种。半导体整流器件可以包含pn结二极管、pin结二极管、齐纳二极管、肖特基势垒二极管(Schottky Barrier Diode，SBD)以及快速恢复二极管(Fast Recovery Diode，FRD)中的至少一种。半导体无源器件可以包含电阻和电容中的至少一种。
功能器件9可以包含半导体开关器件、半导体整流器件以及半导体无源器件中的至少两种组合而成的电路网(例如LSI等集成电路)。功能器件9典型地包含SiC-MISFET和SiC-SBD中的至少一种。
以上，SiC半导体装置1A包含SiC芯片2和漂移区域8。SiC芯片2具有第一主面3。漂移区域8形成于第一主面3的表层部，具有被至少两种5价元素调整了的杂质浓度。至少两种5价元素在第一主面3的表层部的预定的厚度范围内混合存在。根据该结构，起因于一方的5价元素的杂质浓度能够被起因于另一方的5价元素的杂质浓度补充。由此，漂移区域8能够具有减小了相对于目标浓度的偏差的杂质浓度。因此，能够提高可提高电特性的SiC半导体装置1A。
漂移区域8优选具有以朝向第一主面3上升的方式调整了的杂质浓度。根据该结构，能够合适地形成漂移区域8，该漂移区域8具有因至少两种5价元素而朝向第一主面3上升的浓度梯度(浓度分布)。
漂移区域8优选具有被磷以外的5价元素调整了的杂质浓度。漂移区域8优选包含作为5价元素的氮以及氮以外的5价元素。漂移区域8优选具有起因于作为5价元素的第一杂质的基础浓度CA以及起因于作为第一杂质以外的5价元素的第二杂质的附加浓度CB。
第一杂质优选为磷以外的5价元素。第一杂质优选为氮。第二杂质优选为磷以外的5价元素。第二杂质优选为砷和锑中的至少一种。基础浓度CA优选具有在厚度方向上大致恒定的浓度分布。附加浓度CB优选具有朝向第一主面3上升的浓度分布。
漂移区域8可以具有1μm以上25μm以下的厚度。根据该结构，能够通过至少两种5价元素来合适地调整漂移区域8的杂质浓度。漂移区域8的厚度优选为1μm以上10μm以下。
SiC芯片2优选由六方晶的SiC单晶构成。第一主面3优选面向SiC单晶的c面。第一主面3优选与c面之间具有10°以下的偏离角θ。偏离角θ优选具有沿着SiC单晶的a轴方向的偏离方向D。漂移区域8优选形成于SiC外延层。SiC半导体装置1A优选包含在第一主面3中利用漂移区域8的至少一部分形成的功能器件9。根据该结构，能够提高功能器件9的电特性。
图4A～图4D是示出图1所示的SiC半导体装置1A的制造方法的截面图。图5是用于具体说明图4D的工序的截面图。
参照图4A，准备n型SiC晶圆10。SiC晶圆10为圆盘状的单晶板。SiC晶圆10具有被第一杂质调整了的杂质浓度。第一杂质优选为磷以外的5价元素。第一杂质优选由1种5价元素构成。第一杂质优选为氮、砷和锑中的任一种。第一杂质在该方式中为氮。SiC晶圆10具有在厚度方向上大致恒定的第一浓度C1。SiC晶圆10成为基极区域6的基础。
SiC晶圆10具有一侧的第一晶圆主面11和另一侧的第二晶圆主面12。第一晶圆主面11和第二晶圆主面12面向SiC单晶的c面。c面包含SiC单晶的硅面((0001)面)和碳面((000-1)面)。优选第一晶圆主面11面向硅面，第二晶圆主面12面向碳面。第一晶圆主面11和第二晶圆主面12各自面向SiC单晶的c面。优选第一晶圆主面11由SiC单晶的硅面形成，第二晶圆主面12由SiC单晶的碳面形成。
第一晶圆主面11和第二晶圆主面12具有相对于c面在预定的偏离方向D上以预定的角度倾斜的偏离角θ。偏离方向D优选为SiC单晶的a轴方向([11-20]方向)。偏离角θ可以大于0°且为10°以下。偏离角θ优选为5°以下。偏离角θ特别优选为2°以上4.5°以下。SiC晶圆10可以具有50μm以上500μm以下的厚度。SiC晶圆10的厚度可通过第二晶圆主面12的研磨来调节。
参照图4B，通过外延生长法而在第一晶圆主面11上形成n型第一SiC外延层13。第一SiC外延层13以从SiC晶圆10继承偏离方向D和偏离角θ的方式形成。第一SiC外延层13通过一边导入5价元素(在该方式中为第一杂质)一边在第一晶圆主面11上使SiC进行外延生长来形成。第一SiC外延层13的杂质浓度被调整为以SiC晶圆10为起点从第一浓度C1下降至第二浓度C2(具体地为逐渐减小)。第一SiC外延层13成为缓冲区域7的基础。
参照图4C，通过外延生长法而在第一SiC外延层13上形成n型第二SiC外延层14。第二SiC外延层14以从第一SiC外延层13继承偏离方向D和偏离角θ的方式形成。第二SiC外延层14通过一边导入5价元素(在该方式中为第一杂质)一边在第一SiC外延层13上使SiC进行外延生长来形成。第二SiC外延层14的杂质浓度被调整为在结晶成长方向上大致恒定。
第二SiC外延层14的杂质浓度在该方式中被调整为从第一SiC外延层13朝向结晶成长方向维持大致恒定的第二浓度C2。当然，第二SiC外延层14的杂质浓度可以被调整为从第一SiC外延层13朝向结晶成长方向上升(具体地为逐渐增大)。第二SiC外延层14成为漂移区域8的基础。也就是说，第二SiC外延层14形成为比漂移区域8的目标浓度低的浓度。
参照图4D，通过离子注入法向第二SiC外延层14注入5价元素，形成具有目标浓度的n型漂移区域8。在该工序中，以杂质浓度朝向结晶成长方向上升(具体地为逐渐增大)的方式在第二SiC外延层14的整个区域注入5价元素。由此，形成朝向结晶成长方向具有从第二浓度C2上升至第三浓度C3的浓度梯度(目标浓度)的n型漂移区域8。
参照图5，离子注入法在该方式中为沟道注入法。在沟道注入法中，沿SiC单晶的原子排列呈稀疏的方向(＝结晶轴方向)将5价元素注入至第二SiC外延层14内。SiC单晶的结晶轴具体地为SiC单晶的c轴(<0001>轴)。在该方法中，5价元素与SiC单晶的构成原子碰撞的概率得到降低，因此5价元素会注入至第二SiC外延层14的较深区域。在该工序中，相对于第二SiC外延层14的中间部，向第二SiC外延层14的主面(结晶成长面)侧的区域和SiC晶圆10侧的区域注入5价元素。
在该工序中，会注入由与第二SiC外延层14所含的第一杂质(＝氮)不同的5价元素构成的第二杂质。第二杂质在该方式中为砷和锑中的至少一种。由此，形成具有起因于第一杂质的基础浓度CA(＝第二浓度C2)和起因于第二杂质的附加浓度CB的漂移区域8。基础浓度CA具有在厚度方向上大致恒定的浓度分布。附加浓度CB具有朝向第一主面3上升的浓度分布。
第二杂质对于第二SiC外延层14的注入深度可通过调整第二杂质的注入能量、第二杂质的注入温度、第二杂质的注入角度等来精确地调整。第二杂质的注入能量可以在10keV以上1000keV以下(优选为100keV以上)的范围内调整。第二杂质的注入温度可以在300℃以上1000℃以下的范围内调整。
第二杂质的注入角度以SiC单晶的结晶轴(＝c轴)作为基准(＝0°)被设定在±5°的范围内。第二杂质的注入角度优选被设定在±2°的范围内。在该方式中，第二SiC外延层14(SiC晶圆10)具有在预定的偏离方向D上倾斜的偏离角θ。因此，根据偏离方向D和偏离角θ来调整第二杂质对于第二SiC外延层14的注入角度、或者第二SiC外延层14相对于第二杂质的注入方向的倾斜角度。
当然，第二杂质也可以是作为5价元素的磷或氮。但是，磷或氮具有难以通过沟道注入法来注入至第二SiC外延层14的较深区域的性质。因此，第二杂质优选为砷和锑中的至少一种。
在注入第二杂质后，通过退火法将第二杂质电活化，同时修复第二SiC外延层14中产生的晶格缺陷等。第二SiC外延层14的退火温度可以为500℃以上2000℃以下。由此，形成漂移区域8。之后，在第二SiC外延层14的主面(结晶成长面)侧利用漂移区域8的一部分形成功能器件9。经由包括以上的工序，制造SiC半导体装置1A。
也可考虑从最开始就通过外延生长法形成具有漂移区域8的目标浓度的第二SiC外延层14。但是，在该方法中难以正确控制5价元素的导入量，因此会形成相对于目标浓度具有较大的浓度偏差的漂移区域8。这样的问题随着第二SiC外延层14变厚而变得更加明显。另外，这样的问题随着第二SiC外延层14的杂质浓度变高而变得更加明显。
相比之下，在SiC半导体装置1A的制造方法中，实施准备n型第二SiC外延层14的第一工序以及形成n型漂移区域8的第二工序。在第一工序中，准备低浓度的n型第二SiC外延层14。第二SiC外延层14的杂质浓度具体而言小于漂移区域8的目标浓度。在第二工序中，通过离子注入法向第二SiC外延层14注入5价元素(n型杂质)，形成具有目标浓度的n型漂移区域8。
根据该制造方法，第二SiC外延层14的杂质浓度通过由于离子注入法而增加的杂质浓度来补充。利用离子注入法，与伴随杂质导入的外延生长法相比，能够合适地调节杂质的导入量。由此，能够降低漂移区域8相对于目标浓度的浓度偏差。因此，能够制造并提供可提高电特性的SiC半导体装置1A。
在SiC半导体装置1A的制造方法中，也可以准备具有被第一杂质调整了的杂质浓度的第二SiC外延层14。该情况下，漂移区域8可以通过向第二SiC外延层14注入与第一杂质不同的第二杂质来形成。第一杂质优选为磷以外的5价元素。第一杂质优选为氮。第二杂质优选为磷以外的5价元素。第二杂质优选为砷和锑中的至少一种。
离子注入法优选为沿第二SiC外延层14的结晶轴注入第二杂质的沟道注入法。第二杂质优选以SiC单晶的结晶轴作为基准以±5°以下的注入角度向第二SiC外延层14注入。SiC单晶的结晶轴优选为c轴。第二SiC外延层14优选在与SiC单晶的c面之间具有10°以下的偏离角θ。偏离角θ优选具有沿SiC单晶的a轴方向的偏离方向D。
图6对应于图2，是示出第2实施方式的SiC半导体装置1B的截面图。图7是示出图6所示的SiC芯片2内的杂质浓度的图表。图7中，纵轴表示杂质浓度，横轴表示深度。以下，对于与在第1实施方式中描述的结构相对应的结构赋予相同的附图标记，并省略那些说明。
参照图6和图7，SiC半导体装置1B与SiC半导体装置1A同样地包含SiC芯片2、n型基极区域6、n型缓冲区域7、n型漂移区域8以及功能器件9。漂移区域8在该方式中包含从底部朝向第一主面3依次形成的第一区域8a和第二区域8b。
第一区域8a为具有被1种5价元素调整了的杂质浓度的区域，以与第一主面3隔开的方式形成于第一主面3的表层部。第一区域8a具体而言形成为在缓冲区域7上沿第一主面3延伸的层状，从第一～第四侧面5A～5D露出。第一区域8a相对于中间部MID形成于第二主面4侧(缓冲区域7侧)的区域。第一区域8a优选从中间部MID到第二主面4侧留有间隔地形成。
第一区域8a包含第一杂质，具有起因于第一杂质的基础浓度CA。第一杂质与第1实施方式的情况同样。也就是说，第一杂质可以为磷、氮、砷和锑中的任一种。第一杂质优选为磷以外的5价元素。第一杂质在该方式中为氮。基础浓度CA与缓冲区域7的浓度下限值(＝第二浓度C2)大致相等(CA≒C2)。第一区域8a具有在厚度方向上大致恒定的浓度分布。当然，第一区域8a可以具有以缓冲区域7(第二浓度C2)为起点朝向第一主面3上升的浓度梯度(浓度分布)。
第二区域8b为具有被至少两种5价元素调整了的杂质浓度的区域。第二区域8b在第一主面3和第一区域8a之间的区域中形成为沿第一主面3延伸的层状，从第一主面3和第一～第四侧面5A～5D露出。第二区域8b相对于中间部MID形成于第一主面3侧的区域。第二区域8b优选跨越中间部MID也形成于第二主面4侧的区域。
第二区域8b具有从第一区域8a的基础浓度CA(≒第二浓度C2)上升至第三浓度C3(具体地为逐渐增大)的浓度梯度(浓度分布)。第二区域8b在该方式中具有起因于第一杂质的基础浓度CA以及起因于由第一杂质以外的5价元素构成的第二杂质的附加浓度CB。第二杂质与第1实施方式的情况同样。也就是说，第二杂质优选包含砷和锑中的至少一种。
第二区域8b的基础浓度CA与第1实施方式的情况同样地具有在厚度方向上大致恒定的浓度分布。当然，第二区域8b的基础浓度CA也可以具有朝向第一主面3上升的浓度梯度(浓度分布)。第二区域8b的附加浓度CB与第1实施方式的情况同样地具有朝向第一主面3上升的浓度梯度(浓度分布)。第二区域8b具有比第一区域8a的电阻值小的电阻值。也就是说，第一区域8a为高电阻区域，第二区域8b为低电阻区域。
以上，通过SiC半导体装置1B，也可起到与针对SiC半导体装置1A描述的效果同样的效果。
图8A和图8B是示出图6所示的SiC半导体装置1B的制造方法的截面图。参照图8A，经由与图4A～图4C同样的工序，在SiC晶圆10上形成第一SiC外延层13和第二SiC外延层14。
参照图8B，与图4D的工序同样，通过离子注入法(在该方式中为沟道注入法)将5价元素(n型杂质)注入至第二SiC外延层14的厚度方向途中部，形成具有目标浓度的n型漂移区域8。漂移区域8在该方式中包含由第二SiC外延层14的一部分构成的第一区域8a以及向第二SiC外延层14进一步注入5价元素而成的第二区域8b。第二区域8b的杂质浓度被调整为朝向第二SiC外延层14的结晶成长方向上升。
在该工序中，由与第二SiC外延层14所含的第一杂质(＝氮)不同的5价元素构成的第二杂质(＝砷和锑中的至少一种)被注入至第二SiC外延层14的厚度方向途中部。由此，形成具有起因于第一杂质的基础浓度CA(＝第二浓度C2)的第一区域8a。另外，形成具有起因于第一杂质的基础浓度CA和起因于第二杂质的附加浓度CB的第二区域8b。
以上，通过SiC半导体装置1B的制造方法，也可起到与针对SiC半导体装置1A的制造方法描述的效果同样的效果。
图9对应于图2，是示出第3实施方式的SiC半导体装置1C的截面图。图10是示出图9所示的SiC芯片2内的杂质浓度的图表。图10中，纵轴表示杂质浓度，横轴表示深度。以下，对于与在第1～第2实施方式中描述的结构相对应的结构赋予相同的附图标记，并省略那些说明。
参照图9和图10，SiC半导体装置1C具有将SiC半导体装置1A中“n型区域”替换为“p型区域”而得的结构。SiC半导体装置1C具体而言包含p型基极区域16、p型缓冲区域17和p型漂移区域18来代替n型基极区域6、n型缓冲区域7和n型漂移区域8。
p型基极区域16具有被由3价元素构成的第一杂质(＝p型杂质)调整了的杂质浓度。第一杂质优选由1种3价元素构成。第一杂质可以为硼(B)、铝(Al)、镓(Ga)和铟(In)中的任一种。第一杂质优选为硼以外的3价元素。第一杂质在该方式中为铝。
基极区域16具有在厚度方向上大致恒定的第一浓度C1。第一浓度C1可以为1×1018cm-3以上1×1021cm-3以下。基极区域16可以具有5μm以上300μm以下的厚度。基极区域16的厚度优选为50μm以上250μm以下。基极区域16在该方式中形成于SiC基板。
p型缓冲区域17包含3价元素，具有以朝向第一主面3杂质浓度下降(具体地为逐渐减小)的方式调整了的杂质浓度。缓冲区域17优选包含硼、铝、镓和铟中的任一种。缓冲区域17优选包含硼以外的3价元素。缓冲区域17在该方式中被第一杂质(＝铝)进行了浓度调整。
缓冲区域17具有从基极区域16朝向第一主面3由第一浓度C1下降至小于该第一浓度C1的第二浓度C2(C2<C1)(具体地为逐渐减小)的浓度梯度(浓度分布)。第二浓度C2可以为1×1014cm-3以上1×1016cm-3以下。缓冲区域17可以具有0.1μm以上5μm以下的厚度。缓冲区域17的厚度优选为1μm以上3μm以下。缓冲区域17在该方式中形成于SiC外延层。
p型漂移区域18包含硼以外的3价元素，具有被硼以外的3价元素调整了的杂质浓度。漂移区域18优选包含铝、镓和铟中的至少一种。漂移区域18具有以朝向第一主面3上升的方式调整了的杂质浓度。漂移区域18具体而言具有从缓冲区域17朝向第一主面3由第二浓度C2上升至大于该第二浓度C2的第三浓度C3(C2<C3)(具体地为逐渐增大)的浓度梯度(浓度分布)。
第三浓度C3为漂移区域18的峰值浓度。第三浓度C3只要位于第一主面3的附近(表层部)即可，没有必要一定与第一主面3一致。第三浓度C3为第一浓度C1以下(C3≤C1)。第三浓度C3优选为第二浓度C2的10倍以上。第三浓度C3优选小于第一浓度C1(C2<C3<C1)。第三浓度C3可以为1×1015cm-3以上1×1017cm-3以下。
漂移区域18具有基础浓度CA和附加浓度CB。附加浓度CB对基础浓度CA进行补充。漂移区域18的杂质浓度(第三浓度C3)由基础浓度CA和附加浓度CB的合计值构成。基础浓度CA起因于作为3价元素的第一杂质。附加浓度CB起因于作为与第一杂质同种的3价元素、或者与第一杂质不同种的3价元素的第二杂质。第二杂质可以为铝、镓和铟中的至少一种。第二杂质在该方式中为铝。
漂移区域18相对于中间部MID在第一主面3侧的区域和第二主面4侧(缓冲区域17侧)的区域中具有基础浓度CA(第一杂质)和附加浓度CB(第二杂质)。漂移区域18在该方式中在厚度方向的整个区域具有基础浓度CA(第一杂质)和附加浓度CB(第二杂质)。
基础浓度CA具有在厚度方向上大致恒定的浓度分布。基础浓度CA在该方式中与作为缓冲区域17的浓度下限值的第二浓度C2大致相等(CA≒C2)。当然，基础浓度CA也可以具有从缓冲区域17朝向第一主面3上升(具体地为逐渐增大)的浓度梯度(浓度分布)。附加浓度CB具有朝向第一主面3上升的浓度分布。附加浓度CB大于基础浓度CA(CA<CB)。附加浓度CB优选为基础浓度CA的10倍以上。附加浓度CB优选小于第一浓度C1(CA<CB<C1)。
漂移区域18优选具有比缓冲区域17的厚度大的厚度。漂移区域18可以具有1μm以上25μm以下的厚度。漂移区域18可以具有属于1μm以上5μm以下、5μm以上10μm以下、10μm以上15μm以下、15μm以上20μm以下、以及20μm以上25μm以下的任一个范围的厚度。漂移区域18特别优选具有1μm以上10μm以下的厚度。漂移区域18在该方式中形成于SiC外延层。
以上，通过SiC半导体装置1C，也可起到与针对SiC半导体装置1A描述的效果同样的效果。SiC半导体装置1C通过在SiC半导体装置1A的制造方法(图4A～图4D)中将5价元素替换为预定的3价元素来制造。因此，通过SiC半导体装置1C的制造方法，也可起到与针对SiC半导体装置1A的制造方法描述的效果同样的效果。
图11对应于图9，是示出第4实施方式的SiC半导体装置1D的截面图。图12是示出图11所示的SiC芯片2内的杂质浓度的图表。图12中，纵轴表示杂质浓度，横轴表示深度。以下，对于与在第1～第3实施方式中描述的结构相对应的结构赋予相同的附图标记，并省略那些说明。
参照图11和图12，SiC半导体装置1D与SiC半导体装置1C同样地包含SiC芯片2、p型基极区域16、p型缓冲区域17、p型漂移区域18以及功能器件9。漂移区域18与第3实施方式的情况同样地具有被硼以外的3价元素调整了的杂质浓度。漂移区域18在该方式中包含从底部朝向第一主面3依次形成的第一区域18a和第二区域18b。
第一区域18a为具有被1种3价元素调整了的杂质浓度的区域，以与第一主面3隔开的方式形成于第一主面3的表层部。第一区域18a具体而言形成为在缓冲区域17上沿第一主面3延伸的层状，从第一～第四侧面5A～5D露出。
第一区域18a相对于中间部MID形成于第二主面4侧(缓冲区域17侧)的区域。
第一区域18a优选从中间部MID到第二主面4侧留有间隔地形成。
第一区域18a在该方式中包含作为3价元素的第一杂质，具有起因于第一杂质的基础浓度CA。第一杂质可以为铝、镓和铟中的任一种。第一杂质在该方式中为铝。基础浓度CA与作为缓冲区域17的浓度下限值的第二浓度C2大致相等(CA≒C2)。第一区域18a具有在厚度方向上大致恒定的浓度分布。当然，第一区域18a可以具有以缓冲区域17(第二浓度C2)作为起点朝向第一主面3上升的浓度梯度(浓度分布)。
第二区域18b形成于第一主面3和第一区域18a之间的区域。第二区域18b形成为沿第一主面3延伸的层状，从第一主面3和第一～第四侧面5A～5D露出。第二区域18b相对于中间部MID形成于第一主面3侧的区域。第二区域18b优选跨越中间部MID也形成于第二主面4侧的区域。
第二区域18b为具有被第一杂质、以及作为与第一杂质同种的3价元素或者与第一杂质不同种的3价元素的第二杂质调整了的杂质浓度的区域。第二杂质可以为铝、镓和铟中的任一种。第二杂质在该方式中为铝。第二区域18b具有从第一区域18a的基础浓度CA(＝第二浓度C2)上升至第三浓度C3(具体地为逐渐增大)的浓度梯度(浓度分布)。第二区域18b在该方式中具有起因于第一杂质的基础浓度CA以及起因于第二杂质的附加浓度CB。
第二区域18b的基础浓度CA与第3实施方式的情况同样地具有在厚度方向上大致恒定的浓度分布。当然，第二区域18b的基础浓度CA可以具有朝向第一主面3上升的浓度梯度(浓度分布)。附加浓度CB与第3实施方式的情况同样地具有朝向第一主面3上升的浓度梯度(浓度分布)。第二区域18b具有比第一区域18a的电阻值小的电阻值。也就是说，第一区域18a为高电阻区域，第二区域18b为低电阻区域。
以上，通过SiC半导体装置1D，也可起到与针对SiC半导体装置1A描述的效果同样的效果。SiC半导体装置1D通过在第2实施方式的SiC半导体装置1B的制造方法(图8A～图8B)中将5价元素替换为预定的3价元素来制造。因此，通过SiC半导体装置1D的制造方法，也可起到与针对SiC半导体装置1A的制造方法描述的效果同样的效果。
图13对应于图2，是示出第5实施方式的SiC半导体装置1E的截面图。以下，对于与在第1～第4实施方式中描述的结构相对应的结构赋予相同的附图标记，并省略那些说明。
参照图13，SiC半导体装置1E具有将第1实施方式的n型基极区域6变更为第3实施方式的p型基极区域16而得的结构。该情况下，n型缓冲区域17可以在与p型基极区域6的边界部具有起因于基极区域6的3价元素的p型杂质浓度被起因于5价元素的n型杂质浓度的抵消的抵消区域。
以上，通过SiC半导体装置1E，也可起到与针对SiC半导体装置1A描述的效果同样的效果。SiC半导体装置1E通过在SiC半导体装置1A的制造方法(图4A～图4D)中准备具有被预定的3价元素调整了的杂质浓度的p型SiC晶圆10来制造。因此，通过SiC半导体装置1E的制造方法，也可起到与针对第1实施方式的SiC半导体装置1A的制造方法描述的效果同样的效果。
图14对应于图6，是示出第6实施方式的SiC半导体装置1F的截面图。以下，对于与在第1～第5实施方式中描述的结构相对应的结构赋予相同的附图标记，并省略那些说明。
参照图14，SiC半导体装置1F具有将第2实施方式的n型基极区域6变更为第3实施方式的p型基极区域16而得的结构。该情况下，n型缓冲区域17可以在与p型基极区域6的边界部具有起因于基极区域6的3价元素的p型杂质浓度被起因于5价元素的n型杂质浓度抵消的抵消区域。
以上，通过SiC半导体装置1F，也可起到与针对SiC半导体装置1A描述的效果同样的效果。SiC半导体装置1F通过在SiC半导体装置1A的制造方法(图4A～图4D和图8A～图8B)中准备具有被预定的3价元素调整了的杂质浓度的p型SiC晶圆10来制造。因此，通过SiC半导体装置1F的制造方法，也可起到与针对SiC半导体装置1A的制造方法描述的效果同样的效果。
图15对应于图2，是示出第7实施方式的SiC半导体装置1G的截面图。以下，对于与在第1～第6实施方式中描述的结构相对应的结构赋予相同的附图标记，并省略那些说明。
参照图15，SiC半导体装置1G具有将第3实施方式的p型基极区域16变更为第1实施方式的n型基极区域6而得的结构。该情况下，p型缓冲区域17可以在与n型基极区域6的边界部具有起因于基极区域6的5价元素的n型杂质浓度被起因于3价元素的p型杂质浓度抵消的抵消区域。
以上，通过SiC半导体装置1G，也可起到与针对SiC半导体装置1A描述的效果同样的效果。SiC半导体装置1G通过在第3实施方式的SiC半导体装置1C的制造方法中准备具有被预定的5价元素调整了的杂质浓度的n型SiC晶圆10来制造。因此，通过SiC半导体装置1G的制造方法，也可起到与针对第1实施方式的SiC半导体装置1A的制造方法描述的效果同样的效果。
图16对应于图6，是示出第8实施方式的SiC半导体装置1H的截面图。以下，对于与在第1～第7实施方式中描述的结构相对应的结构赋予相同的附图标记，并省略那些说明。
参照图16，SiC半导体装置1H具有将第4实施方式的p型基极区域16变更为第1实施方式的n型基极区域6而得的结构。该情况下，p型缓冲区域17可以在与n型基极区域6的边界部具有起因于基极区域6的5价元素的n型杂质浓度被起因于3价元素的p型杂质浓度抵消的抵消区域。
以上，通过SiC半导体装置1H，也可起到与针对SiC半导体装置1A描述的效果同样的效果。SiC半导体装置1H通过在第4实施方式的SiC半导体装置1D的制造方法中准备具有被预定的5价元素调整了的杂质浓度的n型SiC晶圆10来制造。因此，通过SiC半导体装置1H的制造方法，也可起到与针对第1实施方式的SiC半导体装置1A的制造方法描述的效果同样的效果。
图17是示出第9实施方式的SiC半导体装置1I的俯视图。图18是沿图17所示的XVIII-XVIII线的截面图。以下，对于与在第1～第8实施方式中描述的结构相对应的结构赋予相同的附图标记，并省略那些说明。
参照图17和图18，SiC半导体装置1I与第1实施方式的SiC半导体装置1A同样地包含SiC芯片2、n型基极区域6、n型缓冲区域7、n型漂移区域8以及功能器件9。SiC芯片2与第1实施方式的情况同样地具有偏离角θ和偏离方向D。SiC半导体装置1I在该方式中包含形成于漂移区域8内的p型的多个柱状区域19(a plurality of column regions)。柱状区域19可以被称为“杂质区域”。
多个柱状区域19(the column regions)利用SiC芯片2的一部分来形成。多个柱状区域19在俯视时从SiC芯片2的周缘到内侧留有间隔地形成于漂移区域8内。多个柱状区域19在该方式中在俯视时分别形成为在第一方向X(a轴方向)上延伸的带状，且在第二方向Y(m轴方向)上留有间隔地排列。也就是说，多个柱状区域19在俯视时形成为在偏离方向D(＝第一方向X)上延伸的长条状。
当然，多个柱状区域19在俯视时也可以在第一方向X(a轴方向)上留有间隔地排列，且分别形成为在第二方向Y(m轴方向)上延伸的带状。也就是说，多个柱状区域19在俯视时可以形成为在与偏离方向D正交的方向(＝第二方向Y)上延伸的长条状。另外，多个柱状区域19在俯视时可以形成为在第一方向和第二方向Y上交叉的格子状。另外，多个柱状区域19可以在第一方向X和第二方向Y上留有间隔地排列成点状。
多个柱状区域19可以留有0.5μm以上10μm以下的间隔(柱间距)进行排列。多个柱状区域19优选以大致相等的间隔进行排列。多个柱状区域19可以分别具有0.5μm以上10μm以下的宽度(柱宽)。多个柱状区域19优选分别具有大致相等的宽度。
多个柱状区域19分别与漂移区域8形成pn结。具体而言，多个柱状区域19在剖视时形成为在漂移区域8的厚度方向上延伸的柱状，且分别与漂移区域8形成沿厚度方向的pn结部。多个柱状区域19优选分别以从第一主面3跨越中间部MID的方式延伸。多个柱状区域19分别从漂移区域8的底部(即缓冲区域7)到第一主面3侧留有间隔地形成。多个柱状区域19隔着漂移区域8的较低浓度的底部侧的区域而与缓冲区域7对置。
多个柱状区域19分别与漂移区域8形成超结结构。也就是说，多个柱状区域19分别以在漂移区域8的宽度方向上扩展耗尽层的方式形成了在漂移区域8的厚度方向上延伸的pn结部。多个柱状区域19优选以从一个柱状区域19扩展的耗尽层与从临近的另一个柱状区域19扩展的耗尽层连接的方式留有间隔地排列。
多个柱状区域19以漂移区域8的n型杂质浓度被3价元素替换为p型杂质浓度的方式形成。也就是说，多个柱状区域19除了构成漂移区域8(基础浓度CA和附加浓度CB)的5价元素以外还分别具有以大于漂移区域8的n型杂质浓度的p型杂质浓度导入的3价元素。
多个柱状区域19包含硼以外的3价元素，具有被硼以外的3价元素调整了的杂质浓度。多个柱状区域19优选包含铝、镓和铟中的至少一种。多个柱状区域19具有以朝向第一主面3上升(具体地为逐渐增大)的方式调整了的杂质浓度。
多个柱状区域19优选具有与漂移区域8的浓度梯度成比例的p型杂质的浓度梯度。多个柱状区域19优选具有以与漂移区域8保持电荷平衡的方式调整了的杂质浓度。“保持电荷平衡”的含义是，从多个柱状区域19扩展的耗尽层在临近的多对柱状区域19之间的区域分别连接。
例如，在柱宽为柱间距的x(0<x)倍的情况下，多个柱状区域19在多个柱的杂质浓度为漂移区域8的杂质浓度的1/x倍时保持电荷平衡。在柱宽等于柱间距的情况下，多个柱状区域19优选对应于具有从第二浓度C2上升至第三浓度C3的浓度梯度的漂移区域8而具有从第二浓度C2上升至第三浓度C3的p型杂质的浓度梯度。
功能器件9在该方式中利用漂移区域8和多个柱状区域19形成。也就是说，SiC半导体装置1I包含超结型的功能器件9。
以上，SiC半导体装置1I包含SiC芯片2、n型漂移区域8以及p型柱状区域19(杂质区域)。SiC芯片2具有第一主面3。漂移区域8形成于第一主面3的表层部，具有被至少两种5价元素调整了的杂质浓度。柱状区域19以与漂移区域8形成pn结部的方式形成于漂移区域8内。根据该结构，可起到与针对SiC半导体装置1A描述的效果同样的效果。另外，根据该结构，能够在漂移区域8和柱状区域19之间合适地形成pn结部。由此，能够提供可提高电特性(例如起因于柱状区域19的耐压)的SiC半导体装置1I。
在另一观点中，SiC半导体装置1I包含SiC芯片2、n型漂移区域8以及p型柱状区域19(杂质区域)。SiC芯片2具有第一主面3。漂移区域8形成于第一主面3的表层部。柱状区域19以与漂移区域8形成pn结部的方式形成于漂移区域8内，具有被硼以外的3价元素调整了的杂质浓度。
硼具有难以导入至SiC芯片2的较深区域的性质。因此，通过利用硼以外的3价元素来调整柱状区域19的杂质浓度，能够形成具有减小了相对于目标浓度的偏差的杂质浓度的柱状区域19。由此，能够在漂移区域8和柱状区域19之间合适地形成pn结部。因此，能够提供可提高电特性(例如起因于柱状区域19的耐压)的SiC半导体装置1I。
漂移区域8优选具有朝向第一主面3上升的浓度分布。柱状区域19优选具有朝向第一主面3上升的浓度分布。漂移区域8优选包含氮、砷和锑中的至少一种3价元素。柱状区域19优选包含铝、镓和铟中的至少一种3价元素。
柱状区域19优选以与漂移区域8通过pn结部而形成超结结构的方式在漂移区域8内在厚度方向上延伸。柱状区域19优选跨越中间部MID。柱状区域19优选从漂移区域8的底部到第一主面3侧留有间隔地形成。
图19A和图19B是示出图17所示的SiC半导体装置1I的制造方法的截面图。参照图19A，经由与图4A～图4D同样的工序，在第二SiC外延层14形成漂移区域8。
参照图19B，将具有预定图案的抗蚀剂掩模RM形成于第二SiC外延层14上。抗蚀剂掩模RM使应当在漂移区域8中形成多个柱状区域19的区域露出，被覆除此以外的区域。接着，通过隔着抗蚀剂掩模RM的离子注入法向漂移区域8注入3价元素(p型杂质)，形成具有目标浓度的p型的多个柱状区域19。
在该工序中，以杂质浓度朝向结晶成长方向上升(具体地为逐渐增大)的方式向漂移区域8注入3价元素。离子注入法在该工序中为沟道注入法。在沟道注入法中，相对于第二SiC外延层14的中间部，向第二SiC外延层14的主面(结晶成长面)侧的区域和SiC晶圆10侧的区域注入3价元素。
3价元素对于漂移区域8的注入深度可通过调整3价元素的注入能量、第二杂质的注入温度、第二杂质的注入角度等来精确地调整。3价元素的注入能量可以在10keV以上1000keV以下(优选为100keV以上)的范围内调整。3价元素的注入温度可以在300℃以上1000℃以下的范围内调整。
3价元素的注入角度以SiC单晶的结晶轴(c轴)作为基准(＝0°)被设定在±5°的范围内。3价元素的注入角度优选被设定在±2°的范围。在该方式中，第二SiC外延层14(SiC晶圆10)具有在预定的偏离方向D上倾斜的偏离角θ。因此，在沟道注入法中，根据偏离方向D和偏离角θ来调整3价元素向第二SiC外延层14的注入角度、或者第二SiC外延层14相对于3价元素的注入方向的倾斜角度。
在该方式中，形成在偏离方向D(＝第一方向X)上延伸的多个柱状区域19。根据该结构，3价元素的注入角度成为相对于偏离方向D的倾斜角度，因此向第二SiC外延层14注入的3价元素的矢量成分沿偏离方向D。因此，3价元素在俯视时沿着在偏离方向D延伸的线注入，在与偏离方向D正交的方向的剖视中与SiC单晶的c面大致垂直地注入。
沟道注入法中使用的3价元素可以为硼、铝、镓和铟中的至少一种。但是，硼具有难以通过沟道注入法来注入至第二SiC外延层14的较深区域的性质。因此，沟道注入法中使用的3价元素优选为硼以外的3价元素。
在注入3价元素后，通过退火法将3价元素电活化，同时修复第二SiC外延层14中产生的晶格缺陷等。第二SiC外延层14的退火温度可以为500℃以上2000℃以下。3价元素的活化可以与漂移区域8的5价元素的活化同时实施。由此，形成3价元素。之后，在第二SiC外延层14的主面(结晶成长面)侧形成利用了漂移区域8和多个柱状区域19的功能器件9。经由包括以上的工序，制造SiC半导体装置1I。
以上，SiC半导体装置1I的制造方法包括：准备第二SiC外延层14的第一工序；形成n型漂移区域8的第二工序；以及形成p型柱状区域19的第三工序。第一工序中，准备低浓度的n型第二SiC外延层14。第二SiC外延层14的杂质浓度具体而言小于漂移区域8的目标浓度。第二工序中，通过离子注入法向第二SiC外延层14注入5价元素(n型杂质)，形成具有目标浓度的n型漂移区域8。第三工序中，通过离子注入法向第二SiC外延层14注入3价元素(p型杂质)，形成与漂移区域8形成pn结部的p型柱状区域19。
根据该制造方法，起到与针对SiC半导体装置1A的制造方法描述的效果同样的效果。另外，根据SiC半导体装置1I的制造方法，能够在漂移区域8和柱状区域19之间合适地形成pn结部。由此，能够制造并提供可提高电特性(例如起因于柱状区域19的耐压)的SiC半导体装置1I。
在另一观点中，SiC半导体装置1I的制造方法包括：准备形成有n型漂移区域8的第二SiC外延层14的第一工序；以及形成p型柱状区域19的第二工序。第二工序中，通过离子注入法来向第二SiC外延层14注入硼以外的3价元素(p型杂质)，形成与漂移区域8形成pn结部的p型柱状区域19。
硼具有难以导入至第二SiC外延层14的较深区域的性质。因此，通过利用硼以外的3价元素来调整柱状区域19的杂质浓度，能够抑制柱状区域19的杂质浓度相对于目标浓度的偏差。由此，能够在漂移区域8和柱状区域19之间合适地形成pn结部。因此，能够制造并提供可提高电特性(例如起因于柱状区域19的耐压)的SiC半导体装置1I。
SiC半导体装置1I的制造方法中，可以准备具有被第一杂质调整了的杂质浓度的第二SiC外延层14。该情况下，漂移区域8可以通过将不同于第一杂质的第二杂质注入至第二SiC外延层14来形成。第一杂质优选为磷以外的5价元素。第一杂质优选为氮。第二杂质优选为磷以外的5价元素。第二杂质优选为砷和锑中的至少一种。
柱状区域19的形成工序中，可以实施沿第二SiC外延层14的结晶轴注入3价元素的沟道注入法。沟道注入法中使用的3价元素优选为硼以外的3价元素。沟道注入法中使用的3价元素可以为铝、镓和铟中的至少一种。
3价元素优选以SiC单晶的结晶轴作为基准以±5°以下的注入角度向第二SiC外延层14注入。SiC单晶的结晶轴优选为c轴。第二SiC外延层14优选在与SiC单晶的c面之间具有10°以下的偏离角θ。偏离角θ优选具有沿SiC单晶的a轴方向的偏离方向D。
沟道注入法中，优选形成沿偏离方向D延伸的柱状区域19。根据该工序，所注入的3价元素的矢量成分沿偏离方向D。由此，3价元素在沿偏离方向D延伸的线上相对于SiC单晶的c面大致垂直地注入，因此能够合适地形成柱状区域19。
图20对应于图18，是示出第10实施方式的SiC半导体装置1J的俯视图。以下，对于与在第1～第9实施方式中描述的结构相对应的结构赋予相同的附图标记，并省略那些说明。
参照图20，SiC半导体装置1J与第2实施方式的SiC半导体装置1B同样地包含SiC芯片2、n型基极区域6、n型缓冲区域7、n型漂移区域8以及功能器件9。漂移区域8包含第一区域8a和第二区域8b。SiC半导体装置1J在该方式中包含形成于漂移区域8内的p型的多个柱状区域19。
多个柱状区域19以在俯视时与第9实施方式的柱状区域19同样的方式形成。多个柱状区域19在该方式中分别以与漂移区域8的第二区域8b形成pn结的方式形成于第二区域8b内。具体而言，多个柱状区域19在剖视时形成为在第二区域8b的厚度方向上延伸的柱状，分别与第二区域8b形成沿厚度方向的pn结部。
多个柱状区域19优选分别以从第一主面3跨越中间部MID的方式延伸。多个柱状区域19优选分别从第一区域8a到第一主面3侧留有间隔地形成，且隔着第一区域8a和第二区域8b的一部分分别与缓冲区域7对置。多个柱状区域19的下端部优选位于中间部MID和第一区域8a之间的区域。
多个柱状区域19分别与第二区域8b形成超结结构。也就是说，多个柱状区域19分别以在第二区域8b的宽度方向上扩展耗尽层的方式形成了在第二区域8b的厚度方向上延伸的pn结部。多个柱状区域19优选以从一个柱状区域19扩展的耗尽层与从临近的另一个柱状区域19扩展的耗尽层连接的方式留有间隔地排列。
多个柱状区域19在该方式中以第二区域8b的n型杂质浓度被3价元素替换(抵消)为p型杂质浓度的方式形成。也就是说，多个柱状区域19中，除了构成第二区域8b(基础浓度CA和附加浓度CB)的5价元素以外还分别具有以大于第二区域8b的n型杂质浓度的p型杂质浓度导入的3价元素。多个柱状区域19优选具有与第二区域8b的浓度梯度成比例的p型杂质的浓度梯度。多个柱状区域19优选具有以与第二区域8b保持电荷平衡的方式调整了的杂质浓度。
功能器件9在该方式中利用漂移区域8和多个柱状区域19来形成。也就是说，SiC半导体装置1J包含超结型的功能器件9。
以上，通过SiC半导体装置1J，也可起到与针对第9实施方式的SiC半导体装置1I描述的效果同样的效果。
图21A和图21B是示出图20所示的SiC半导体装置1J的制造方法的截面图。参照图21A，经由与图4A～图4C和图8A～图8B同样的工序，在第二SiC外延层14形成漂移区域8。漂移区域8包含第一区域8a和第二区域8b。
参照图21B，将具有预定图案的抗蚀剂掩模RM形成于第二SiC外延层14上。抗蚀剂掩模RM使应当在漂移区域8中形成多个柱状区域19的区域露出，被覆那些以外的区域。接着，通过隔着抗蚀剂掩模RM的离子注入法(在该方式中为沟道注入法)向漂移区域8注入3价元素(p型杂质)，形成具有目标浓度的p型的多个柱状区域19。
在该工序中，将硼以外的3价元素注入至第二区域8b的厚度方向途中部。具体而言，从第一区域8a到第一主面3侧留有间隔地将3价元素注入至第二区域8b内。硼以外的3价元素在该方式中为铝、镓和铟中的至少一种。
以上，通过SiC半导体装置1J的制造方法，也可起到与针对第9实施方式的SiC半导体装置1I的制造方法描述的效果同样的效果。
图22对应于图18，是示出第11实施方式的SiC半导体装置1K的截面图。以下，对于与在第1～第10实施方式中描述的结构相对应的结构赋予相同的附图标记，并省略那些说明。
参照图22，SiC半导体装置1K与第3实施方式的SiC半导体装置1C同样地包含SiC芯片2、p型基极区域16、p型缓冲区域17、p型漂移区域18以及功能器件9。SiC半导体装置1K在该方式中包含形成于漂移区域18内的n型的多个柱状区域20(a plurality of columnregions)。柱状区域20可以被称为“杂质区域”。
多个柱状区域20(the column regions)利用SiC芯片2的一部分来形成。多个柱状区域20按照与第9实施方式的柱状区域19同样的方式形成，除了包含5价元素来代替3价元素。多个柱状区域20在该方式中以漂移区域18的p型杂质浓度被5价元素替换为n型杂质浓度的方式形成。也就是说，多个柱状区域20除了构成漂移区域18(基础浓度CA和附加浓度CB)的3价元素之外还分别具有以比漂移区域18的p型杂质浓度大的n型杂质浓度导入的5价元素。
多个柱状区域20包含磷和氮以外的5价元素，具有被磷和氮以外的5价元素调整了的杂质浓度。多个柱状区域20优选包含砷和锑中的至少一种。多个柱状区域20具有以朝向第一主面3上升(具体地为逐渐增大)的方式调整了的杂质浓度。多个柱状区域20优选具有与漂移区域18的浓度梯度成比例的n型杂质的浓度梯度。多个柱状区域20优选具有以与漂移区域18保持电荷平衡的方式调整了的杂质浓度。
功能器件9在该方式中利用漂移区域18和多个柱状区域20来形成。也就是说，SiC半导体装置1K包含超结型的功能器件9。
以上，通过SiC半导体装置1K，也可起到与针对第9实施方式的SiC半导体装置1I描述的效果同样的效果。SiC半导体装置1K通过在第9实施方式的SiC半导体装置1I的制造方法(图4A～图4D和图19A～图19B)中将5价元素替换为预定的3价元素来制造。因此，通过SiC半导体装置1K的制造方法，也可以起到与针对第9实施方式的SiC半导体装置1I的制造方法描述的效果同样的效果。
图23对应于图18，是示出第12实施方式的SiC半导体装置1L的俯视图。以下，对于与在第1～第11实施方式中描述的结构相对应的结构赋予相同的附图标记，并省略那些说明。
参照图20，SiC半导体装置1L与第4实施方式的SiC半导体装置1D同样地包含SiC芯片2、p型基极区域16、p型缓冲区域17、p型漂移区域18以及功能器件9。漂移区域18包含第一区域18a和第二区域18b。SiC半导体装置1L在该方式中包含形成于漂移区域18内的n型的多个柱状区域20。
多个柱状区域20按照与第10实施方式(第9实施方式)的柱状区域19同样的方式形成，除了包含5价元素来代替3价元素。另外，多个柱状区域20按照与第11实施方式同样的方式形成。多个柱状区域20在该方式中分别以与第二区域18b形成pn结的方式形成于第二区域18b内。具体而言，多个柱状区域20在剖视时形成为在第二区域18b的厚度方向上延伸的柱状，分别形成沿第二区域18b的厚度方向的pn结部。
多个柱状区域20优选分别以从第一主面3跨越中间部MID的方式延伸。多个柱状区域20优选分别从第一区域18a到第一主面3侧留有间隔地形成，且隔着第一区域18a和第二区域18b的一部分与缓冲区域17对置。多个柱状区域20的下端部优选位于中间部MID和第一区域18a之间的区域。
多个柱状区域20在该方式中以第二区域18b的p型杂质浓度被5价元素替换(抵消)为n型杂质浓度的方式形成。也就是说，多个柱状区域20除了构成第二区域18b(基础浓度CA和附加浓度CB)的3价元素之外还分别具有以比第二区域18b的p型杂质浓度大的n型杂质浓度导入的5价元素。
多个柱状区域20分别与第二区域18b形成超结结构。也就是说，多个柱状区域20分别以在第二区域18b的宽度方向上扩展耗尽层的方式形成了在第二区域18b的厚度方向上延伸的pn结部。多个柱状区域20优选以从一个柱状区域20扩展的耗尽层与从临近的另一个柱状区域20扩展的耗尽层连接的方式留有间隔地排列。多个柱状区域20优选具有至少与第二区域18b的浓度梯度成比例的n型杂质的浓度梯度。多个柱状区域20优选具有以与第二区域18b保持电荷平衡的方式调整了的杂质浓度。
功能器件9在该方式中利用漂移区域18和多个柱状区域20来形成。也就是说，SiC半导体装置1L包含超结型的功能器件9。
以上，通过SiC半导体装置1L，也可起到与针对第10实施方式的SiC半导体装置1J描述的效果同样的效果。SiC半导体装置1L通过在第10实施方式的SiC半导体装置1J的制造方法(图4A～图4D和图21A～图21B)中将5价元素替换为预定的3价元素来制造。因此，通过SiC半导体装置1L的制造方法，也可以起到与针对第10实施方式的SiC半导体装置1J的制造方法描述的效果同样的效果。
以下，说明可应用于第1～第12实施方式的功能器件9的方式例。以下，使用第1～第12实施方式的SiC半导体装置1A～1L中的任一者来说明功能器件9的具体的方式例。
图24是示出在第1实施方式的SiC半导体装置1A中应用了第1方式例的功能器件9的结构的俯视图。图25是沿图24所示的XXV-XXV线的截面图。图26是图25所示的SiC芯片2的俯视图。以下，对于与在第1实施方式中描述的结构相对应的结构赋予相同的附图标记，并省略那些说明。
参照图24～图26，SiC半导体装置1A包含SiC芯片2、n型基极区域6、n型缓冲区域7、n型漂移区域8以及功能器件9。功能器件9在该方式中为SiC-SBD。基极区域6在该方式中作为SiC-SBD的阴极区域来形成。SiC半导体装置1A包含p型保护区域21、绝缘膜22、第一主面电极23以及第二主面电极24。
保护区域21从第一主面3的周缘(第一～第四侧面5A～5D)到内侧留有间隔地形成于漂移区域8的表层部。保护区域21在俯视时沿第一主面3的周缘以带状延伸。保护区域21在该方式中在俯视时形成为环绕第一主面3的内侧部的环状。由此，保护区域21以保护环区域的方式形成。保护区域21具有第一主面3的内侧部侧的内缘部以及第一主面3的周缘侧的外缘部。保护区域21的p型杂质可以经活化，也可以未经活化。
绝缘膜22被覆第一主面3。绝缘膜22具体而言以被覆保护区域21的外缘部的方式被覆第一主面3的周缘和保护区域21之间的区域。绝缘膜22具有使第一主面3的内侧部和保护区域21的内缘部露出的开口25。
第一主面电极23被覆第一主面3。第一主面电极23具体而言从绝缘膜22上进入至开口25内且在开口25内被覆第一主面3。第一主面电极23在开口25内与漂移区域8和保护区域21电连接。第一主面电极23在该方式中与漂移区域8形成肖特基结。第二主面电极24被覆第二主面4。第二主面电极24具体而言被覆第二主面4的大致整个区域。第二主面电极24与基极区域6形成欧姆接触。
以上，根据该结构，能够提供具有因漂移区域8而电特性得到提高的SiC-SBD的SiC半导体装置1A。当然，第1方式例的功能器件9(SiC-SBD)的结构也可以适用于第1实施方式以外的第1～第12实施方式中的任一者。
图27是示出在第10实施方式的SiC半导体装置1J中应用了第2方式例的功能器件9的结构的俯视图。图28是沿图27所示的XXVIII-XXVIII线的截面图。图29为图28所示的SiC芯片2的俯视图。以下，对于与在第10实施方式中描述的结构相对应的结构赋予相同的附图标记，并省略那些说明。
参照图27～图29，SiC半导体装置1J包含SiC芯片2、n型基极区域6、n型缓冲区域7、n型漂移区域8、p型柱状区域19以及功能器件9。漂移区域8包含第一区域8a和第二区域8b。功能器件9在该方式中为超结型的SiC-SBD。基极区域6在该方式中作为SiC-SBD的阴极区域来形成。
SiC半导体装置1J与第1方式例的功能器件9(参照图24～图26)同样地包含p型保护区域21、绝缘膜22、第一主面电极23以及第二主面电极24。以下，说明与第1方式例的功能器件9(参照图24～图26)的不同之处。
保护区域21在该方式中形成得比多个柱状区域19浅，相对于多个柱的底部，在第一主面3侧的深度位置形成。保护区域21优选形成于比多个柱状区域19的中间部更靠近第一主面3侧的区域。保护区域21可以与多个柱状区域19的长边方向两端部连接。绝缘膜22在该方式中具有在第一主面3的内侧部使多个柱状区域19和保护区域21的内缘部露出的开口25。第一主面电极23在开口25内与漂移区域8、多个柱状区域19以及保护区域21电连接。
以上，根据该结构，能够提供具有因漂移区域8和柱状区域19而电特性得到提高的超结型的SiC-SBD的SiC半导体装置1J。当然，第2方式例的功能器件9(超结型的SiC-SBD)的结构也可以适用于第10实施方式以外的第9～第12实施方式中的任一者。
图30是示出在第1实施方式的SiC半导体装置1A中应用了第3方式例的功能器件9的结构的俯视图。图31是沿图30所示的XXXI-XXXI线的截面图。图32是图30所示的区域XXXII的放大图。图33是沿图32所示的XXXIII-XXXIII线的截面图。图34是图31所示的区域XXXIV的放大图。以下，对于与在第1实施方式中描述的结构相对应的结构赋予相同的附图标记，并省略那些说明。
参照图30～图34，SiC半导体装置1A包含SiC芯片2、n型基极区域6、n型缓冲区域7、n型漂移区域8以及功能器件9。功能器件9在该方式中为沟槽栅型的SiC-MISFET。基极区域6在该方式中作为SiC-MISFET的漏极区域来形成。
SiC半导体装置1A具有形成于第一主面3的有源面31(active surface)、外侧面32(outside surface)以及第一～第四连接面33A～33D(connecting surface)。有源面31、外侧面32以及第一～第四连接面33A～33D在第一主面3划分出有源台面34(active mesa)。可以将有源面31称为“第一面”，将外侧面32称为“第二面”或“周缘面(peripheralsurface)”，将有源台面34称为“台面”。
有源面31从第一主面3的周缘(第一～第四侧面5A～5D)到内侧留有间隔地形成。有源面31具有在第一方向X和第二方向Y上延伸的平坦面。有源面31具有前述的偏离角θ和偏离方向D。有源面31在该方式中在俯视时形成为具有与第一～第四侧面5A～5D平行的4边的四边形状。
外侧面32位于有源面31外，从有源面31向SiC芯片2的厚度方向(第二主面4侧)凹陷。外侧面32具体而言以使漂移区域8露出的方式以比漂移区域8的厚度小的深度凹陷。外侧面32在俯视时形成为沿有源面31延伸的带状。外侧面32在该方式中在俯视时形成为环绕有源面31的环状(具体地为方环状)。外侧面32具有在第一方向X和第二方向Y上延伸的平坦面，相对于有源面31大致平行地形成。外侧面32与有源面31同样具有偏离角θ和偏离方向D。外侧面32与第一～第四侧面5A～5D连通。
第一～第四连接面33A～33D在法线方向Z上延伸，将有源面31和外侧面32连接。第一连接面33A位于第一侧面5A侧，第二连接面33B位于第二侧面5B侧，第三连接面33C位于第三侧面5C侧，第四连接面33D位于第四侧面5D侧。第一连接面33A和第二连接面33B在第一方向X上延伸，在第二方向Y上对置。第三连接面33C和第四连接面33D在第二方向Y上延伸，在第一方向X上对置。第一～第四连接面33A～33D使漂移区域8露出。
第一～第四连接面33A～33D可以以划分四棱柱状的有源台面34的方式在有源面31和外侧面32之间大致垂直地延伸。第一～第四连接面33A～33D可以以划分四棱锥台状的有源台面34的方式从有源面31朝向外侧面32斜向下倾斜。如此，SiC半导体装置1A包含在第一主面3形成于漂移区域8的有源台面34。有源台面34仅形成于漂移区域8，而不形成于基极区域6和缓冲区域7。
SiC半导体装置1A包含形成于有源面31的SiC-MISFET。以下，具体说明SiC-MISFET的结构。SiC半导体装置1A包含形成于有源面31的表层部的p型体区域35。体区域35形成SiC-MISFET的体二极管的一部分。体区域35可以在有源面31的表层部的整个区域形成。
SiC半导体装置1A包含形成于体区域35的表层部的n型源极区域36。源极区域36形成SiC-MISFET的源极。源极区域36可以在体区域35的表层部的整个区域形成。源极区域36具有比漂移区域8的n型杂质浓度大的n型杂质浓度。源极区域36在体区域35内与漂移区域8形成SiC-MISFET的沟道CH。
SiC半导体装置1A包含形成于有源面31的多个沟槽栅极结构37。多个沟槽栅极结构37形成SiC-MISFET的栅极，控制沟道CH的反转(ON)和非反转(OFF)。多个沟槽栅极结构37以跨越体区域35和源极区域36而到达漂移区域8的方式形成。
多个沟槽栅极结构37在俯视时在第一方向X上留有间隔地形成，分别形成为在第二方向Y上延伸的带状。各沟槽栅极结构37从漂移区域8的底部到有源面31侧留有间隔地形成，隔着漂移区域8的一部分与缓冲区域7对置。
各沟槽栅极结构37包含栅极沟槽38、栅极绝缘膜39和栅电极40。栅极沟槽38形成于有源面31。栅极绝缘膜39在栅极沟槽38的内壁形成为膜状。栅电极40隔着栅极绝缘膜39埋设于栅极沟槽38。栅电极40隔着栅极绝缘膜39而与漂移区域8、体区域35和源极区域36对置。栅电极40施加有栅极电位。
SiC半导体装置1A包含形成于有源面31的多个沟槽源极结构41。多个沟槽源极结构41在有源面31分别形成于临近的2个沟槽栅极结构37之间的区域。多个沟槽源极结构41在俯视时分别形成为在第二方向Y上延伸的带状。多个沟槽源极结构41以跨越体区域35和源极区域36而到达漂移区域8的方式形成。多个沟槽源极结构41从漂移区域8的底部到有源面31侧留有间隔地形成，隔着漂移区域8的一部分与缓冲区域7对置。
各沟槽源极结构41具有比沟槽栅极结构37的深度大的深度。各沟槽源极结构41的底壁相对于各沟槽栅极结构37的底壁位于漂移区域8的底部侧。各沟槽源极结构41的底壁在该方式中位于与外侧面32大致同一平面上。当然，各沟槽源极结构41可以具有与沟槽栅极结构37的深度大致相等的深度。
各沟槽源极结构41包含源极沟槽42、源极绝缘膜43和源电极44。源极沟槽42形成于有源面31。源极绝缘膜43在源极沟槽42的内壁形成为膜状。源电极44隔着源极绝缘膜43埋设于源极沟槽42。源电极44施加有源极电位。
SiC半导体装置1A包含分别在漂移区域8中在沿着多个沟槽源极结构41的区域形成的多个p型接触区域45。多个接触区域45的p型杂质浓度大于体区域35的p型杂质浓度。多个接触区域45分别在第二方向Y上留有间隔地以一对多的对应关系被覆所对应的沟槽源极结构41。多个接触区域45也可以分别以一对一的对应关系被覆所对应的沟槽源极结构41。各接触区域45被覆各沟槽源极结构41的侧壁和底壁，与体区域35电连接。
SiC半导体装置1A包含分别在有源面31的表层部在沿着多个沟槽源极结构41的区域形成的多个p型阱区域46。多个阱区域46的p型杂质浓度优选大于体区域35的p型杂质浓度且小于接触区域45的p型杂质浓度。多个阱区域46分别隔着多个接触区域45而被覆所对应的沟槽源极结构41。各阱区域46可以形成为沿所对应的沟槽源极结构41延伸的带状。各阱区域46被覆各沟槽源极结构41的侧壁和底壁，与体区域35电连接。
参照图34，SiC半导体装置1A包含在外侧面32在漂移区域8的表层部形成的p型外侧接触区域48。外侧接触区域48优选具有比体区域35的p型杂质浓度大的p型杂质浓度。外侧接触区域48在俯视时与有源面31的周缘和外侧面32的周缘留有间隔地形成。外侧接触区域48在俯视时形成为沿有源面31延伸的带状。外侧接触区域48在该方式中在俯视时形成为环绕有源面31的环状(具体地为方环状)。
外侧接触区域48从漂移区域8的底部到外侧面32留有间隔地形成。外侧接触区域48的整体相对于多个沟槽栅极结构37的底壁位于漂移区域8的底部侧。外侧接触区域48与漂移区域8之间形成pn结部。由此，形成将外侧接触区域48作为阳极、将漂移区域8作为阴极的pn结二极管。
SiC半导体装置1A包含形成于外侧面32的表层部的p型外侧阱区域49。外侧阱区域49具有比外侧接触区域48的p型杂质浓度小的p型杂质浓度。外侧阱区域49的p型杂质浓度优选与阱区域46的p型杂质浓度大致相等。外侧阱区域49在俯视时形成于有源面31的周缘和外侧接触区域48之间的区域。
外侧阱区域49在俯视时形成为沿有源面31延伸的带状。外侧阱区域49在该方式中在俯视时形成为环绕有源面31的环状(具体地为方环状)。外侧阱区域49与外侧接触区域48电连接。外侧阱区域49在该方式中从外侧面32朝向第一～第四连接面33A～33D延伸，在SiC芯片2内被覆第一～第四连接面33A～33D。外侧阱区域49在有源面31的表层部与体区域35电连接。
外侧阱区域49形成得比外侧接触区域48深。外侧阱区域49从漂移区域8的底部到外侧面32留有间隔地形成。外侧阱区域49相对于多个沟槽栅极结构37的底壁位于漂移区域8的底部侧。外侧阱区域49与漂移区域8之间形成pn结部。
SiC半导体装置1A包含在外侧面32的表层部形成于外侧接触区域48和外侧面32的周缘之间的区域的至少一个(优选为2个以上20个以下)p型场区域50。多个场区域50在外侧面32中缓和SiC芯片2内的电场。场区域50的个数、宽度、深度、p型杂质浓度等是任意的，可根据要缓和的电场取各种值。SiC半导体装置1A在该方式中包含5个场区域50。
多个场区域50从外侧接触区域48到外侧面32的周缘留有间隔地形成。多个场区域50在俯视时形成为沿有源面31延伸的带状。多个场区域50在该方式中在俯视时形成为环绕有源面31的环状(具体地为方环状)。由此，多个场区域50分别作为场限制环(FieldLimiting Ring，FLR)区域来形成。
多个场区域50从漂移区域8的底部到外侧面32留有间隔地形成。多个场区域50相对于多个沟槽栅极结构37的底壁位于漂移区域8的底部侧。多个场区域50形成得比外侧接触区域48深。最内的场区域50可以与外侧接触区域48连接。最内的场区域50以外的场区域50可以形成为电浮置状态。
SiC半导体装置1A包含被覆第一主面3(有源面31、外侧面32以及第一～第四连接面33A～33D)的主面绝缘膜51。主面绝缘膜51与栅极绝缘膜39和源极绝缘膜43相连，使栅电极40和源电极44露出。
SiC半导体装置1A包含以被覆第一～第四连接面33A～33D中的至少一个的方式形成于外侧面32上方(above)的侧墙结构52。侧墙结构52具体而言形成于主面绝缘膜51上(on)。侧墙结构52可以包含无机绝缘体或多晶硅。
SiC半导体装置1A包含形成于主面绝缘膜51上的层间绝缘膜53。层间绝缘膜53被覆有源面31、外侧面32以及第一～第四连接面33A～33D。层间绝缘膜53隔着侧墙结构52被覆主面绝缘膜51。
SiC半导体装置1A包含形成于第一主面3上(层间绝缘膜53上)的栅极主面电极54(第一主面电极)。栅极主面电极54将从外部输入的栅极电位传递至多个沟槽栅极结构37(栅电极40)。栅极主面电极54在该方式中配置于有源面31上而不配置于外侧面32上。栅极主面电极54包含栅极焊盘电极55和栅极配线电极56。栅极焊盘电极55在该方式中在有源面31的周缘部中配置于与第一连接面33A的中央部临近的区域。
栅极配线电极56从栅极主面电极54向层间绝缘膜53上引出。栅极配线电极56在俯视时以与多个沟槽栅极结构37的端部交叉(具体地为正交)的方式形成为沿有源面31的周缘延伸的带状。栅极配线电极56贯通层间绝缘膜53，与多个沟槽栅极结构37(栅电极40)电连接。栅极配线电极56将施加于栅极主面电极54的栅极电位传递至多个沟槽栅极结构37。
SiC半导体装置1A包含形成于第一主面3上(层间绝缘膜53上)的源极主面电极57(第二主面电极)。源极主面电极57将从外部输入的源极电位传递至多个沟槽源极结构41(源电极44)。源极主面电极57在该方式中配置于有源面31和外侧面32上。源极主面电极57包含源极焊盘电极58和源极配线电极59。源极焊盘电极58以与栅极主面电极54留有间隔的方式配置于有源面31上。
源极焊盘电极58在该方式中在俯视时以沿着栅极主面电极54的边与栅极主面电极54一致的方式形成为具有朝向有源面31的内侧凹陷的凹部的多边形状。源极焊盘电极58贯通层间绝缘膜53，与多个沟槽源极结构41、源极区域36以及多个阱区域46电连接。源极焊盘电极58将从外部输入的源极电位传递至多个沟槽源极结构41、源极区域36以及多个阱区域46。
源极配线电极59从源极焊盘电极58向层间绝缘膜53上引出，形成为沿有源面31的周缘(第一～第四连接面33A～33D)延伸的带状。源极配线电极59在该方式中在俯视时形成为将栅极主面电极54、源极焊盘电极58和栅极配线电极56一并环绕的环状(具体地为方环状)。
源极配线电极59隔着层间绝缘膜53被覆侧墙结构52，从有源面31侧向外侧面32侧引出。源极配线电极59在外侧面32侧贯通层间绝缘膜53，与外侧接触区域48电连接。源极配线电极59优选遍及整周地被覆侧墙结构52的整个区域和外侧接触区域48的整个区域。源极配线电极59将施加于源极焊盘电极58的源极电位传递至多个外侧接触区域48。
SiC半导体装置1A包含形成于第二主面4上的漏电极60(第三主面电极)。漏电极60被覆第二主面4的整个区域，与第二主面4的周缘(第一～第四侧面5A～5D)相连。漏电极60与基极区域6(第二主面4)形成欧姆接触。漏电极60向基极区域6传递漏极电位。
以上，根据该结构，能够提供具有因漂移区域8而电特性得到提高的沟槽栅型的SiC-MISFET的SiC半导体装置1A。当然，第3方式例的功能器件9(SiC-MISFET)的结构也可以适用于第1实施方式以外的第1～第12实施方式中的任一者。
例如，在将第3方式例的功能器件9的结构应用于具有第一区域8a和第二区域8b的漂移区域8的情况下，有源台面34仅形成于漂移区域8的第二区域8b，功能器件9形成于第二区域8b。另外，在将第3方式例的功能器件9的结构形成于p型漂移区域18的情况下，成为将“n型区域”替换为“p型区域”、将“p型区域”替换为“n型区域”而成的结构。
图35是示出在第10实施方式的SiC半导体装置1J中应用了第4方式例的功能器件9的结构的俯视图。图36为图35所示的区域XXXVI的放大图。图37为沿图36所示的XXXVII-XXXVII线的截面图。以下，对于与在第10实施方式中描述的结构相对应的结构赋予相同的附图标记，并省略那些说明。
参照图35～图37，SiC半导体装置1J包含SiC芯片2、n型基极区域6、n型缓冲区域7、n型漂移区域8、p型柱状区域19以及功能器件9。漂移区域8与第10实施方式的情况同样地包含第一区域8a和第二区域8b。柱状区域19与第10实施方式的情况同样地形成于第二区域8b。图35～图37中示出了柱状区域19形成为在俯视时在第一方向X(a轴方向)上留有间隔地排列、且在第二方向Y(m轴方向)上延伸的带状的例子。功能器件9在该方式中为沟槽栅-超结型的SiC-MISFET。以下，具体说明SiC-MISFET的结构。
SiC半导体装置1J包含形成于第一主面3的表层部的p型体区域61。体区域61形成SiC-MISFET的体二极管的一部分。具体而言，体区域61以与多个柱状区域19连接的方式从多个柱状区域19的下端部到第一主面3侧留有间隔地形成。体区域61优选从多个柱状区域19的中间部到第一主面3侧留有间隔地形成。
SiC半导体装置1J包含形成于体区域61的表层部的n型源极区域62。源极区域62形成SiC-MISFET的源极。源极区域62具有比漂移区域8的n型杂质浓度大的n型杂质浓度。源极区域62在体区域61内与漂移区域8形成SiC-MISFET的沟道CH。
SiC半导体装置1J包含形成于第一主面3的多个沟槽栅极结构63。多个沟槽栅极结构63形成SiC-MISFET的栅极，控制沟道CH的反转(ON)和非反转(OFF)。多个沟槽栅极结构63以跨越体区域61和源极区域62而到达漂移区域8的方式形成。
多个沟槽栅极结构63具体而言在俯视时分别形成于临近的2个柱状区域19之间的区域。多个沟槽栅极结构63在俯视时分别形成为在多个柱状区域19延伸的方向上延伸的带状。也就是说，多个沟槽栅极结构63排列成相对于多个柱状区域19平行地延伸的长条状。当然，多个沟槽栅极结构63在俯视时分别形成为在与多个柱状区域19交叉(正交)的方向上延伸的带状。
各沟槽栅极结构63从漂移区域8的底部到第一主面3侧留有间隔地形成，隔着漂移区域8的一部分与缓冲区域7对置。具体而言，各沟槽栅极结构63从第一区域8a到第一主面3侧留有间隔地形成于第二区域8b内，隔着第二区域8b的一部分和第一区域8a而与缓冲区域7对置。
各沟槽栅极结构63包含栅极沟槽64、栅极绝缘膜65以及栅电极66。栅极沟槽64形成于第一主面3。栅极绝缘膜65在栅极沟槽64的内壁形成为膜状。栅电极66隔着栅极绝缘膜65埋设于栅极沟槽64。栅电极66隔着栅极绝缘膜65与漂移区域8(第二区域8b)、体区域61和源极区域62对置。栅电极66施加有栅极电位。
SiC半导体装置1J包含在体区域61的表层部形成的多个p型的接触区域67。多个接触区域67的p型杂质浓度大于体区域61的p型杂质浓度。多个接触区域67在俯视时分别形成于临近的2个栅极沟槽64之间的区域。多个接触区域67在俯视时分别以一对一的对应关系与多个柱状区域19对置。多个接触区域67在俯视时分别形成为在第二方向Y上延伸的带状。多个接触区域67分别与临近的2个栅极沟槽64在第一方向X上留有间隔地形成。
SiC半导体装置1J包含被覆第一主面3的主面绝缘膜68。主面绝缘膜68与栅极绝缘膜65相连，使栅电极66露出。SiC半导体装置1J包含形成于主面绝缘膜68上的层间绝缘膜69。层间绝缘膜69隔着主面绝缘膜68被覆第一主面3。
SiC半导体装置1J包含形成于第一主面3上(层间绝缘膜69上)的栅极主面电极70(第一主面3电极)。栅极主面电极70将从外部输入的栅极电位传递至多个沟槽栅极结构63(栅电极66)。栅极主面电极70包含栅极焊盘电极71和栅极配线电极72。栅极焊盘电极71在该方式中配置于第一主面3的周缘部中临近第一侧面5A的中央部的区域。
栅极配线电极72从栅极主面电极70向层间绝缘膜69上引出。栅极配线电极72在俯视时形成为以与多个沟槽栅极结构63的端部交叉(具体地为正交)的方式沿第一主面3的周缘延伸的带状。栅极配线电极72贯通层间绝缘膜69，与多个沟槽栅极结构63(栅电极66)电连接。栅极配线电极72将施加于栅极主面电极70的栅极电位传递至多个沟槽栅极结构63。
SiC半导体装置1J包含形成于第一主面3上(层间绝缘膜69上)的源极主面电极73(第二主面电极)。源极主面电极73将从外部输入的源极电位传递至源极区域62和多个接触区域67。源极主面电极73包含源极焊盘电极74。源极焊盘电极74以与栅极主面电极70留有间隔的方式配置于第一主面3上。
源极焊盘电极74在该方式中形成为在俯视时以沿着栅极主面电极70的边与栅极主面电极70一致的方式具有朝向第一主面3的内侧凹陷的凹部的多边形状。源极焊盘电极74贯通层间绝缘膜69，与源极区域62和多个接触区域45电连接。源极焊盘电极74将从外部输入的源极电位传递至源极区域62和多个接触区域45。
SiC半导体装置1J包含形成于第二主面4上的漏电极75(第三主面电极)。漏电极75被覆第二主面4的整个区域，与第二主面4的周缘(第一～第四侧面5A～5D)相连。漏电极75与基极区域6(第二主面4)形成欧姆接触。
以上，根据该结构，能够提供具有因漂移区域8和多个柱状区域19而电特性得到提高的沟槽栅-超结型的SiC-MISFET的SiC半导体装置1J。当然，第4方式例的功能器件9(SiC-MISFET)的结构也可以适用于第10实施方式以外的第9～第12实施方式中的任一者。例如，在将第4方式例的功能器件9的结构形成于p型漂移区域18的情况下，成为将“n型区域”替换为“p型区域”、将“p型区域”替换为“n型区域”而成的结构。
图38是示出在第10实施方式的SiC半导体装置1J中应用了第5方式例的功能器件9的结构的截面图。以下，对于与在第10实施方式中描述的结构相对应的结构赋予相同的附图标记，并省略那些说明。
参照图38，SiC半导体装置1J包含SiC芯片2、n型基极区域6、n型缓冲区域7、n型漂移区域8、p型柱状区域19以及功能器件9。漂移区域8与第10实施方式的情况同样地包含第一区域8a和第二区域8b。柱状区域19与第10实施方式的情况同样地形成于第二区域8b。图38中示出了，柱状区域19形成为在俯视时在第一方向X(a轴方向)上留有间隔地排列且在第二方向Y(m轴方向)上延伸的带状的例子。功能器件9在该方式中为平面栅-超结型的SiC-MISFET。以下，具体说明SiC-MISFET的结构。
SiC半导体装置1J包含形成于第一主面3的表层部的p型的多个体区域81。多个体区域81形成SiC-MISFET的体二极管的一部分。具体而言，多个体区域81以按照一对一的对应关系与多个柱状区域19连接的方式从多个柱状区域19的下端部到第一主面3侧留有间隔地形成。体区域81优选在厚度方向上从多个柱状区域19的中间部到第一主面3侧留有间隔地形成。多个体区域81在俯视时可以分别形成为沿多个柱状区域19延伸的带状。
SiC半导体装置1J包含分别形成于多个体区域81的表层部的n型的多个源极区域82。形成SiC-MISFET的源极。源极区域82具有比漂移区域8的n型杂质浓度大的n型杂质浓度。多个源极区域82在俯视时分别与所对应的体区域81的周缘留有间隔地形成于所对应的体区域81的内侧部。多个源极区域82在俯视时可以分别形成为沿多个柱状区域19延伸的带状。源极区域82在体区域81内与漂移区域8形成SiC-MISFET的沟道CH。
SiC半导体装置1J包含分别在多个体区域81的表层部形成的多个p型的接触区域83。多个接触区域83的p型杂质浓度大于体区域81的p型杂质浓度。多个接触区域83分别以贯通所对应的源极区域82的方式形成于所对应的体区域81的表层部。多个接触区域83在俯视时可以分别形成为沿多个柱状区域19延伸的带状。
SiC半导体装置1J包含形成于第一主面3上的多个平面栅极结构84。多个平面栅极结构84形成SiC-MISFET的栅极，控制沟道CH的反转(ON)和非反转(OFF)。多个平面栅极结构84分别被覆漂移区域8、体区域81和源极区域82。
多个平面栅极结构84具体而言在俯视时分别形成于临近的2个体区域81之间的区域。多个平面栅极结构84在俯视时分别形成为在多个柱状区域19延伸的方向上延伸的带状。也就是说，多个平面栅极结构84排列成相对于多个柱状区域19平行地延伸的长条状。当然，多个平面栅极结构84在俯视时分别形成为在与多个柱状区域19交叉(正交)的方向上延伸的带状。
各平面栅极结构84包含栅极绝缘膜85和栅电极86。栅极绝缘膜85在第一主面3上被覆沟道CH。栅极绝缘膜85具体而言被覆漂移区域8(第二区域8b)、体区域81和源极区域82。栅电极86隔着栅极绝缘膜85与沟道CH对置。栅电极86具体而言隔着栅极绝缘膜85而与漂移区域8(第二区域8b)、体区域81和源极区域82对置。栅电极86施加有栅极电位。
SiC半导体装置1J包含形成于第一主面3上的层间绝缘膜87。层间绝缘膜87被覆多个平面栅极结构84。SiC半导体装置1J与第3方式例的功能器件9同样地包含栅极主面电极70(第一主面电极)、源极主面电极73(第二主面电极)和漏电极75。栅极主面电极70包含栅极焊盘电极71和栅极配线电极72。栅极配线电极72贯通层间绝缘膜87，与多个平面栅极结构84(栅电极86)电连接。源极主面电极73包含源极焊盘电极74。源极焊盘电极74贯通层间绝缘膜87，与多个源极区域82和多个接触区域45电连接。
以上，根据该结构，能够提供具有因漂移区域8和多个柱状区域19而电特性得到提高的平面栅-超结型的SiC-MISFET的SiC半导体装置1J。当然，第5方式例的功能器件9(SiC-MISFET)的结构也可以适用于第10实施方式以外的第9～第12实施方式中的任一者。例如，在将第5方式例的功能器件9的结构形成于p型漂移区域18的情况下，成为将“n型区域”替换为“p型区域”、将“p型区域”替换为“n型区域”而成的结构。
前述的各实施方式可以进一步以其他方式来实施。前述的各实施方式中，对于第一方向X为SiC单晶的a轴方向([11-20]方向)、第二方向Y为SiC单晶的m轴方向([1-100]方向)的结构进行了说明。但是，在前述的各实施方式中，也可以采用第一方向X为SiC单晶的m轴方向([1-100]方向)、第二方向Y为SiC单晶的a轴方向([11-20]方向)的结构。此时的具体结构可通过变更前述的各实施方式中“a轴方向”和“m轴方向”来获得。
前述的各实施方式中，对于采用SiC芯片2的例子进行了说明。但是，也可以代替SiC芯片2，而采用由SiC以外的宽带隙(Wide Band Gap，WBG)半导体构成的WBG半导体芯片。WBG半导体是具有比Si(硅)的带隙大的带隙的半导体。此时的具体结构可通过在前述的各实施方式的说明中将“SiC”替换为“WBG半导体”来获得。WBG半导体芯片也可以由包含例如C单晶(金刚石)的金刚石芯片构成。也就是说，WBG半导体芯片可以由包含C(碳)的WBG半导体单晶构成。
前述的第9～第10实施方式中，对于漂移区域8具有被至少两种5价元素调整了的杂质浓度、多个柱状区域19具有被硼以外的3价元素调整了的杂质浓度的例子进行了说明。但是，在前述的第9～第10实施方式中，也可以是漂移区域8具有被至少两种5价元素调整了的杂质浓度、多个柱状区域19具有被任意的3价元素调整了的杂质浓度的情况。另外，在前述的第9～第10实施方式中，还可以是漂移区域8具有被任意的5价元素调整了的杂质浓度、多个柱状区域19具有被硼以外的3价元素调整了的杂质浓度的情况。
前述的第11～第12实施方式中，对于漂移区域18具有被硼以外的3价元素调整了的杂质浓度、多个柱状区域20具有被磷和氮以外的5价元素调整了的杂质浓度的例子进行了说明。但是，在前述的第11～第12实施方式中，也可以是漂移区域18具有被硼以外的3价元素调整了的杂质浓度、多个柱状区域20具有被任意的5价元素调整了的杂质浓度的情况。另外，在前述的第11～第12实施方式中，还可以是漂移区域18具有被任意的5价元素调整了的杂质浓度、多个柱状区域20具有被磷和氮以外的5价元素调整了的杂质浓度的情况。
以下，示出从本说明书和附图提取的特征的例子。以下的[A1]～[A29]、[B1]～[B22]、[C1]～[C33]以及[D1]～[D24]提供能够提高电特性的半导体装置。以下的[E1]～[E22]提供能够提高电特性的半导体装置的制造方法。以下，括号内的字母数字表示前述实施方式中的对应构成要素等，但并非旨在将各项目的范围限定于实施方式。
[A1]一种半导体装置(1A～1L)，其包含具有主面(3)的宽带隙(Wide Band Gap，WBG)半导体芯片(2)、以及形成于上述主面(3)的表层部且具有被至少两种5价元素调整了的杂质浓度的n型漂移区域(8、18)。
[A2]如A1所述的半导体装置(1A～1L)，上述漂移区域(8、18)具有以朝向上述主面(3)上升的方式调整了的杂质浓度。
[A3]如A1和A2所述的半导体装置(1A～1L)，上述漂移区域(8、18)具有被磷以外的5价元素调整了的杂质浓度。
[A4]如A1～A3中任一项所述的半导体装置(1A～1L)，上述漂移区域(8、18)包含作为5价元素的氮以及氮以外的5价元素。
[A5]如A1～A4中任一项所述的半导体装置(1A～1L)，上述漂移区域(8、18)具有起因于作为5价元素的第一杂质的基础浓度(CA)以及起因于作为上述第一杂质以外的5价元素的第二杂质的附加浓度(CB)。
[A6]如A5所述的半导体装置(1A～1L)，上述第一杂质为磷以外的5价元素，上述第二杂质为磷以外的5价元素。
[A7]如A6所述的半导体装置(1A～1L)，上述第一杂质为氮，上述第二杂质为砷和锑中的至少一种。
[A8]如A5～A7中任一项所述的半导体装置(1A～1L)，上述附加浓度(CB)具有朝向上述主面(3)上升的浓度分布。
[A9]如A5～A8中任一项所述的半导体装置(1A～1L)，上述基础浓度(CA)具有在厚度方向上大致恒定的浓度分布。
[A10]一种半导体装置(1A～1L)，其包含具有主面(3)的宽带隙(Wide Band Gap，WBG)半导体芯片(2)、以及形成于上述主面(3)的表层部且具有被硼以外的3价元素调整了的杂质浓度的p型漂移区域(8、18)。
[A11]如A10所述的半导体装置(1A～1L)，上述漂移区域(8、18)具有以朝向上述主面(3)上升的方式调整了的杂质浓度。
[A12]如A10或A11所述的半导体装置(1A～1L)，上述漂移区域(8、18)包含铝、镓和铟中的至少一种3价元素。
[A13]如A10～A12中任一项所述的半导体装置(1A～1L)，上述漂移区域(8、18)具有起因于作为3价元素的第一杂质的基础浓度(CA)以及起因于作为与上述第一杂质相同或不同的3价元素的第二杂质的附加浓度(CB)。
[A14]如A13所述的半导体装置(1A～1L)，上述第一杂质为铝，上述第二杂质为铝、镓和铟中的至少一种。
[A15]如A13或A14所述的半导体装置(1A～1L)，上述附加浓度(CB)具有朝向上述主面(3)上升的浓度分布。
[A16]如A13～A15中任一项所述的半导体装置(1A～1L)，上述基础浓度(CA)具有在厚度方向上大致恒定的浓度分布。
[A17]如A1～A16中任一项所述的半导体装置(1A～1L)，上述漂移区域(8、18)具有属于1μm以上5μm以下、5μm以上10μm以下、10μm以上15μm以下、15μm以上20μm以下以及20μm以上25μm以下的任一个范围的厚度。
[A18]如A1～A17中任一项所述的半导体装置(1A～1L)，上述WBG半导体芯片(2)包含C(碳)。
[A19]如A1～A18中任一项所述的半导体装置(1A～1L)，上述WBG半导体芯片(2)由SiC芯片(2)构成。
[A20]如A19所述的半导体装置(1A～1L)，上述SiC芯片(2)由六方晶的SiC单晶构成，上述主面(3)面向上述SiC单晶的c面，与上述c面之间具有10°以下的偏离角(θ)。
[A21]如A20所述的半导体装置(1A～1L)，上述偏离角(θ)具有沿上述SiC单晶的a轴方向的偏离方向(D)。
[A22]如A1～A21中任一项所述的半导体装置(1A～1L)，上述漂移区域(8、18)形成于WBG半导体外延层。
[A23]如A1～A22中任一项所述的半导体装置(1A～1L)，其进一步包含形成于上述主面(3)的功能器件(9)。
[A24]如A23所述的半导体装置(1A～1L)，上述功能器件(9)包含二极管。
[A25]如A24所述的半导体装置(1A～1L)，其进一步包含：以使上述主面(3)部分露出的方式被覆上述主面(3)的绝缘膜(22)、与上述主面(3)电连接的第一主面电极(23)、以及形成于与上述主面(3)相反一侧的面(4)上的第二主面电极(24)。
[A26]如A25所述的半导体装置(1A～1L)，上述绝缘膜(22)使上述漂移区域(8、18)露出，上述第一主面电极(23)与上述漂移区域(8、18)形成肖特基结。
[A27]如A23所述的半导体装置(1A～1L)，上述功能器件(9)进一步包含晶体管。
[A28]如A27所述的半导体装置(1A～1L)，其进一步包含：形成于上述漂移区域(8、18)的表层部的沟道(CH)、以及形成于上述主面(3)上且控制上述沟道(CH)的反转和非反转的栅极结构(37、63、84)。
[A29]如A28所述的半导体装置(1A～1L)，其进一步包含：配置于上述主面(3)上且与上述栅极结构(37、63、84)电连接的第一主面电极(54、70)、配置于上述主面(3)上且与上述沟道(CH)电连接的第二主面电极(57、73)、形成于与上述主面(3)相反一侧的面(4)上的第三主面电极(60、75)。
[B1]一种半导体装置(1A～1L)，其包含：具有一侧的第一主面(3)和另一侧的第二主面(4)的宽带隙(Wide Band Gap，WBG)半导体芯片(2)；在上述WBG半导体芯片(2)内形成于上述第二主面(4)侧的区域、包含第一导电型的第一杂质且具有第一浓度(C1)的第一导电型的基极区域(6、16)；在上述WBG半导体芯片(2)内相对于上述基极区域(6、16)形成于上述第一主面(3)侧的区域、包含上述第一杂质且具有以上述基极区域(6、16)为起点从上述第一浓度(C1)下降至第二浓度(C2)的浓度分布的第一导电型的缓冲区域(7、17)；以及在上述WBG半导体芯片(2)内形成于上述第一主面(3)和上述缓冲区域(7、17)之间的区域、包含上述第一杂质和不同于上述第一杂质的第一导电型的第二杂质且具有以上述缓冲区域(7、17)为起点从上述第二浓度(C2)上升至第三浓度(C3)的浓度分布的第一导电型的漂移区域(8、18)。
[B2]如B1所述的半导体装置(1A～1L)，上述漂移区域(8、18)相对于上述第一主面(3)和上述缓冲区域(7、17)之间的中间部(MID)在表层部侧的区域以及底部侧的区域包含上述第一杂质和上述第二杂质。
[B3]如B1或B2所述的半导体装置(1A～1L)，上述第三浓度(C3)小于上述第一浓度(C1)。
[B4]如B1～B3中任一项所述的半导体装置(1A～1L)，上述第三浓度(C3)为上述第二浓度(C2)的10倍以上。
[B5]如B1～B4中任一项所述的半导体装置(1A～1L)，上述漂移区域(8、18)包含起因于上述第一杂质的基础浓度(CA)以及起因于上述第二杂质的附加浓度(CB)。
[B6]如B5所述的半导体装置(1A～1L)，上述附加浓度(CB)具有朝向上述第一主面(3)上升的浓度分布。
[B7]如B5或B6所述的半导体装置(1A～1L)，上述基础浓度(CA)具有在厚度方向上大致恒定的浓度分布。
[B8]如B1～B7中任一项所述的半导体装置(1A～1L)，上述第一导电型为n型。
[B9]如B8所述的半导体装置(1A～1L)，上述第一杂质为磷以外的5价元素。
[B10]如B8或B9所述的半导体装置(1A～1L)，上述第一杂质为氮。
[B11]如B8～B10中任一项所述的半导体装置(1A～1L)，上述第二杂质为磷以外的5价元素。
[B12]如B8～B11中任一项所述的半导体装置(1A～1L)，上述第二杂质为砷和锑中的至少一种。
[B13]如B1～B12中任一项所述的半导体装置(1A～1L)，上述基极区域(6、16)具有第一厚度，上述缓冲区域(7、17)具有比上述第一厚度小的第二厚度，上述漂移区域(8、18)具有上述第二厚度以上的第三厚度。
[B14]如B13所述的半导体装置(1A～1L)，上述第三厚度小于上述第一厚度。
[B15]如B13或B14所述的半导体装置(1A～1L)，上述第三厚度属于1μm以上5μm以下、5μm以上10μm以下、10μm以上15μm以下、15μm以上20μm以下以及20μm以上25μm以下的任一个范围。
[B16]如B1～B15中任一项所述的半导体装置(1A～1L)，上述WBG半导体芯片(2)包含C(碳)。
[B17]如B1～B16中任一项所述的半导体装置(1A～1L)，上述WBG半导体芯片(2)由SiC芯片(2)构成。
[B18]如B17所述的半导体装置(1A～1L)，上述SiC芯片(2)由六方晶的SiC单晶构成，上述第一主面(3)面向上述SiC单晶的c面，与上述c面之间具有10°以下的偏离角(θ)。
[B19]如B18所述的半导体装置(1A～1L)，上述偏离角(θ)具有沿上述SiC单晶的a轴方向的偏离方向(D)。
[B20]如B1～B19中任一项所述的半导体装置(1A～1L)，上述基极区域(6、16)形成于半导体基板，上述缓冲区域(7、17)形成于外延层，上述漂移区域(8、18)形成于外延层。
[B21]如B1～B20中任一项所述的半导体装置(1A～1L)，其进一步包含形成于上述第一主面(3)的功能器件(9)。
[B22]如B21所述的半导体装置(1A～1L)，上述功能器件(9)包含二极管和晶体管中的至少一者。
[C1]一种半导体装置(1A～1L)，其包含：具有主面(3)的宽带隙(Wide Band Gap，WBG)半导体芯片(2)；形成于上述主面(3)的表层部且具有被至少两种5价元素调整了的杂质浓度的n型漂移区域(8、18)；以及以与上述漂移区域(8、18)形成pn结部的方式形成于上述漂移区域(8、18)内的p型杂质区域(19、20)。
[C2]一种半导体装置(1A～1L)，其包含：具有主面(3)的WBG半导体芯片(2)；形成于上述主面(3)的表层部的n型漂移区域(8、18)；以与上述漂移区域(8、18)形成pn结部的方式形成于上述漂移区域(8、18)内且具有被硼以外的3价元素调整了的杂质浓度的p型杂质区域(19、20)。
[C3]如C2所述的半导体装置(1A～1L)，上述漂移区域(8、18)具有被至少两种5价元素调整了的杂质浓度。
[C4]如C1～C3中任一项所述的半导体装置(1A～1L)，上述漂移区域(8、18)具有朝向上述主面(3)上升的浓度分布，上述杂质区域(19、20)具有朝向上述主面(3)上升的浓度分布。
[C5]如C1～C4中任一项所述的半导体装置(1A～1L)，上述漂移区域(8、18)包含磷以外的5价元素。
[C6]如C1～C5中任一项所述的半导体装置(1A～1L)，上述杂质区域(19、20)包含铝、镓和铟中的至少一种3价元素。
[C7]如C1～C6中任一项所述的半导体装置(1A～1L)，上述杂质区域(19、20)以与上述漂移区域(8、18)通过上述pn结部而形成超结结构的方式在上述漂移区域(8、18)内在厚度方向上延伸。
[C8]如C1～C7中任一项所述的半导体装置(1A～1L)，上述杂质区域(19、20)在上述漂移区域(8、18)的厚度方向上跨越上述漂移区域(8、18)的中间部(MID)。
[C9]如C1～C8中任一项所述的半导体装置(1A～1L)，上述杂质区域(19、20)从上述漂移区域(8、18)的底部到上述主面(3)侧留有间隔地形成。
[C10]如C1～C9中任一项所述的半导体装置(1A～1L)，上述漂移区域(8、18)包含起因于作为5价元素的第一杂质的基础浓度(CA)以及起因于作为上述第一杂质以外的5价元素的第二杂质的附加浓度(CB)。
[C11]如C10所述的半导体装置(1A～1L)，上述漂移区域(8、18)包含以与上述主面(3)隔开的方式形成于上述主面(3)的表层部且由上述基础浓度(CA)构成的第一区域(8a、18a)、以及形成于上述主面(3)和上述第一区域(8a、18a)之间的区域且由上述基础浓度(CA)和上述附加浓度(CB)构成的第二区域(8b、18b)，上述杂质区域(19、20)以与上述第二区域(8b、18b)形成上述pn结部的方式形成于上述第二区域(8b、18b)内。
[C12]如C11所述的半导体装置(1A～1L)，上述杂质区域(19、20)从上述第一区域(8a、18a)到上述主面(3)侧留有间隔地形成于上述第二区域(8b、18b)内。
[C13]如C10～C12中任一项所述的半导体装置(1A～1L)，上述附加浓度(CB)具有朝向上述主面(3)上升的浓度分布。
[C14]如C10～C13中任一项所述的半导体装置(1A～1L)，上述基础浓度(CA)具有在厚度方向上大致恒定的浓度分布。
[C15]如C10～C14中任一项所述的半导体装置(1A～1L)，上述第一杂质为磷以外的5价元素。
[C16]如C10～C15中任一项所述的半导体装置(1A～1L)，上述第一杂质为氮，上述第二杂质为砷和锑中的至少一种。
[C17]一种半导体装置(1A～1L)，其包含：具有主面(3)的WBG半导体芯片(2)；形成于上述主面(3)的表层部且具有被硼以外的3价元素调整了的杂质浓度的p型漂移区域(8、18)；以及以与上述漂移区域(8、18)形成pn结部的方式形成于上述漂移区域(8、18)内且具有被磷和氮以外的5价元素调整了的杂质浓度的n型杂质区域(19、20)。
[C18]如C17所述的半导体装置(1A～1L)，上述漂移区域(8、18)具有朝向上述主面(3)上升的浓度分布，上述杂质区域(19、20)具有朝向上述主面(3)上升的浓度分布。
[C19]如C17或C18所述的半导体装置(1A～1L)，上述杂质区域(19、20)以与上述漂移区域(8、18)通过上述pn结部而形成超结结构的方式在上述漂移区域(8、18)内在厚度方向上延伸。
[C20]如C17～C19中任一项所述的半导体装置(1A～1L)，上述漂移区域(8、18)包含铝、镓和铟中的至少一种3价元素，上述杂质区域(19、20)包含砷和锑中的至少一种。
[C21]如C1～C20中任一项所述的半导体装置(1A～1L)，上述漂移区域(8、18)具有属于1μm以上5μm以下、5μm以上10μm以下、10μm以上15μm以下、15μm以上20μm以下以及20μm以上25μm以下的任一个范围的厚度。
[C22]如C1～C21中任一项所述的半导体装置(1A～1L)，上述WBG半导体芯片(2)包含C(碳)。
[C23]如C1～C22中任一项所述的半导体装置(1A～1L)，上述WBG半导体芯片(2)由SiC芯片(2)构成。
[C24]如C23所述的半导体装置(1A～1L)，上述SiC芯片(2)由六方晶的SiC单晶构成，上述主面(3)面向上述SiC单晶的c面，与上述c面之间具有10°以下的偏离角(θ)。
[C25]如C24所述的半导体装置(1A～1L)，上述偏离角(θ)具有沿上述SiC单晶的a轴方向的偏离方向(D)，上述杂质区域(19、20)在俯视时形成为沿上述a轴方向延伸的带状。
[C26]如C1～C25中任一项所述的半导体装置(1A～1L)，上述漂移区域(8、18)形成于外延层。
[C27]如C1～C26中任一项所述的半导体装置(1A～1L)，其进一步包含形成于上述主面(3)的功能器件(9)。
[C28]如C27所述的半导体装置(1A～1L)，上述功能器件(9)包含二极管。
[C29]如C28所述的半导体装置(1A～1L)，其进一步包含：以使上述主面(3)部分露出的方式被覆上述主面(3)的绝缘膜(22)；与上述主面(3)电连接的第一主面电极(23)；以及形成于与上述主面(3)相反一侧的面(4)上的第二主面电极(24)。
[C30]如C29所述的半导体装置(1A～1L)，上述绝缘膜(22)使上述漂移区域(8、18)露出，上述第一主面电极(23)与上述漂移区域(8、18)形成肖特基结。
[C31]如C27所述的半导体装置(1A～1L)，上述功能器件(9)进一步包含晶体管。
[C32]如C31所述的半导体装置(1A～1L)，其进一步包含形成于上述漂移区域(8、18)的表层部的沟道(CH)、以及形成于上述主面(3)上且控制上述沟道(CH)的反转和非反转的栅极结构(37、63、84)。
[C33]如C32所述的半导体装置(1A～1L)，其进一步包含：配置于上述主面(3)上且与上述栅极结构(37、63、84)电连接的第一主面电极(54、70)；配置于上述主面(3)上且与上述沟道(CH)电连接的第二主面电极(57、73)；以及形成于与上述主面(3)相反一侧的面(4)上的第三主面电极(60、75)。
[D1]一种半导体装置(1A～1L)，其包含：具有一侧的第一主面(3)和另一侧的第二主面(4)的宽带隙(Wide Band Gap，WBG)半导体芯片(2)；在上述WBG半导体芯片(2)内形成于上述第二主面(4)侧的区域、包含第一导电型的第一杂质且具有第一浓度(C1)的第一导电型的基极区域(6、16)；在上述WBG半导体芯片(2)内相对于上述基极区域(6、16)形成于上述第一主面(3)侧的区域、包含上述第一杂质且具有以上述基极区域(6、16)为起点从上述第一浓度(C1)下降至第二浓度(C2)的浓度分布的第一导电型的缓冲区域(7、17)；在上述WBG半导体芯片(2)内形成于上述第一主面(3)和上述缓冲区域(7、17)之间的区域、包含上述第一杂质和不同于上述第一杂质的第一导电型的第二杂质且具有以上述缓冲区域(7、17)为起点从上述第二浓度(C2)上升至第三浓度(C3)的浓度分布的第一导电型的漂移区域(8、18)；以及以与上述漂移区域(8、18)形成超结结构的方式形成于上述漂移区域(8、18)内的多个第二导电型的柱状区域(19、20)。
[D2]如D1所述的半导体装置(1A～1L)，上述柱状区域(19、20)以跨越上述漂移区域(8、18)的中间部(MID)方式朝向厚度方向延伸。
[D3]如D1或D2所述的半导体装置(1A～1L)，上述柱状区域(19、20)从上述漂移区域(8、18)的底部到上述第一主面(3)侧留有间隔地形成。
[D4]如D1～D3中任一项所述的半导体装置(1A～1L)，上述柱状区域(19、20)具有朝向上述第一主面(3)上升的浓度分布。
[D5]如D1～D4中任一项所述的半导体装置(1A～1L)，上述漂移区域(8、18)包含起因于上述第一杂质的基础浓度(CA)以及起因于上述第二杂质的附加浓度(CB)。
[D6]如D5所述的半导体装置(1A～1L)，上述漂移区域(8、18)包含以与上述第一主面(3)隔开的方式形成于上述第一主面(3)的表层部且由上述基础浓度(CA)构成的第一区域(8a、18a)、以及形成于上述第一主面(3)和上述第一区域(8a、18a)之间的区域且由上述基础浓度(CA)和上述附加浓度(CB)构成的第二区域(8b、18b)，上述柱状区域(19、20)以与上述第二区域(8b、18b)形成上述超结结构的方式形成于上述第二区域(8b、18b)内。
[D7]如D6所述的半导体装置(1A～1L)，上述柱状区域(19、20)从上述第一区域(8a、18a)到上述第一主面(3)侧留有间隔地形成于上述第二区域(8b、18b)内。
[D8]如D5～D7中任一项所述的半导体装置(1A～1L)，上述附加浓度(CB)具有朝向上述第一主面(3)上升的浓度分布。
[D9]如D5～D8中任一项所述的半导体装置(1A～1L)，上述基础浓度(CA)具有在厚度方向上大致恒定的浓度分布。
[D10]如D1～D9中任一项所述的半导体装置(1A～1L)，上述第一导电型为n型，上述第二导电型为p型。
[D11]如D10所述的半导体装置(1A～1L)，上述柱状区域(19、20)包含硼以外的3价元素。
[D12]如D10或D11所述的半导体装置(1A～1L)，上述柱状区域(19、20)包含铝、镓和铟中的至少一种3价元素。
[D13]如D10～D12中任一项所述的半导体装置(1A～1L)，上述第一杂质为磷以外的5价元素，上述第二杂质为磷以外的5价元素。
[D14]如D10～D13中任一项所述的半导体装置(1A～1L)，上述第一杂质为氮，上述第二杂质为砷和锑中的至少一种。
[D15]如D1～D14中任一项所述的半导体装置(1A～1L)，上述基极区域(6、16)具有第一厚度，上述缓冲区域(7、17)具有比上述第一厚度小的第二厚度，上述漂移区域(8、18)具有上述第二厚度以上的第三厚度。
[D16]如D15所述的半导体装置(1A～1L)，上述第三厚度小于上述第一厚度。
[D17]如D15或D16所述的半导体装置(1A～1L)，上述第三厚度属于1μm以上5μm以下、5μm以上10μm以下、10μm以上15μm以下、15μm以上20μm以下以及20μm以上25μm以下的任一个范围。
[D18]如D1～D17中任一项所述的半导体装置(1A～1L)，上述WBG半导体芯片(2)包含C(碳)。
[D19]如D1～D18中任一项所述的半导体装置(1A～1L)，上述WBG半导体芯片(2)由SiC芯片(2)构成。
[D20]如D19所述的半导体装置(1A～1L)，上述SiC芯片(2)由六方晶的SiC单晶构成，上述第一主面(3)面向上述SiC单晶的c面，与上述c面之间具有10°以下的偏离角(θ)。
[D21]如D20所述的半导体装置(1A～1L)，上述偏离角(θ)具有沿上述SiC单晶的a轴方向的偏离方向(D)，上述柱状区域(19、20)在俯视时形成为沿上述a轴方向延伸的带状。
[D22]如D1～D21中任一项所述的半导体装置(1A～1L)，上述基极区域(6、16)形成于半导体基板，上述缓冲区域(7、17)形成于外延层，上述漂移区域(8、18)形成于外延层。
[D23]如D1～D22中任一项所述的半导体装置(1A～1L)，其进一步包含形成于上述第一主面(3)的功能器件(9)。
[D24]如D23所述的半导体装置(1A～1L)，上述功能器件(9)包含二极管和晶体管中的至少一者。
[E1]一种半导体装置(1A～1L)的制造方法，其包括：准备由宽带隙(Wide BandGap，WBG)半导体单晶构成且被调整为了低浓度的第一导电型的外延层(14)的工序；以及通过离子注入法向上述外延层(14)注入第一导电型的杂质，由此形成具有目标浓度的第一导电型的漂移区域(8、18)的工序。
[E2]如E1所述的半导体装置(1A～1L)的制造方法，其通过准备被第一杂质调整为了低浓度的上述外延层(14)、将不同于上述第一杂质的第一导电型的第二杂质注入至上述外延层(14)来形成上述漂移区域(8、18)。
[E3]如E2所述的半导体装置(1A～1L)的制造方法，上述离子注入法为沿上述WBG半导体单晶的结晶轴(c轴)注入上述第二杂质的沟道注入法。
[E4]如E3所述的半导体装置(1A～1L)的制造方法，上述第二杂质是以上述WBG半导体单晶的结晶轴(c轴)作为基准以±5°以下的角度注入至上述外延层(14)。
[E5]如E1～E4中任一项所述的半导体装置(1A～1L)的制造方法，其进一步包括：在上述漂移区域(8、18)的形成工序后，通过离子注入法向上述外延层(14)注入第二导电型的杂质，由此形成与上述漂移区域(8、18)形成pn结部的第二导电型的杂质区域(19、20)的工序。
[E6]如E5所述的半导体装置(1A～1L)的制造方法，上述离子注入法为沿上述WBG半导体单晶的结晶轴(c轴)注入上述第二导电型的杂质的沟道注入法。
[E7]如E6所述的半导体装置(1A～1L)的制造方法，上述第二导电型的杂质是以上述WBG半导体单晶的结晶轴(c轴)作为基准以±5°以下的角度注入至上述外延层(14)。
[E8]一种半导体装置(1A～1L)的制造方法，其包括：准备由宽带隙(Wide BandGap，WBG)半导体单晶构成且被作为5价元素的氮调整为了低浓度的n型外延层(14)的工序；以及通过离子注入法向上述外延层(14)注入氮以外的5价元素，由此形成具有目标浓度的n型漂移区域(8、18)的工序。
[E9]如E8所述的半导体装置(1A～1L)的制造方法，上述离子注入法为沿上述WBG半导体单晶的结晶轴(c轴)注入上述5价元素的沟道注入法。
[E10]如E8或E9所述的半导体装置(1A～1L)的制造方法，其通过注入磷以外的上述5价元素来形成上述漂移区域(8、18)。
[E11]如E8～E10中任一项所述的半导体装置(1A～1L)的制造方法，其通过注入砷和锑中的至少一种上述5价元素来形成上述漂移区域(8、18)。
[E12]如E8～E11中任一项所述的半导体装置(1A～1L)的制造方法，其进一步包括在上述漂移区域(8、18)的形成工序后，通过离子注入法向上述外延层(14)注入3价元素，由此形成与上述漂移区域(8、18)形成pn结部的p型柱状区域(19、20)的工序。
[E13]如E12所述的半导体装置(1A～1L)的制造方法，上述离子注入法为沿上述WBG半导体单晶的结晶轴(c轴)注入上述3价元素的沟道注入法。
[E14]一种半导体装置(1A～1L)的制造方法，其包括：准备由宽带隙(Wide BandGap，WBG)半导体单晶构成且包含n型漂移区域(8、18)的外延层(14)的工序；以及通过离子注入法向上述外延层(14)注入硼以外的3价元素，由此形成与上述漂移区域(8、18)形成pn结部的p型杂质区域(19、20)的工序。
[E15]如E14所述的半导体装置(1A～1L)的制造方法，其形成与上述漂移区域(8、18)形成超结结构的上述杂质区域(19、20)。
[E16]如E14或E15所述的半导体装置(1A～1L)的制造方法，其形成多个上述杂质区域(19、20)。
[E17]如E14～E16中任一项所述的半导体装置(1A～1L)的制造方法，上述离子注入法为沿上述WBG半导体单晶的结晶轴(c轴)注入上述3价元素的沟道注入法。
[E18]如E14～E17中任一项所述的半导体装置(1A～1L)的制造方法，其通过注入铝、镓和铟中的至少一种上述3价元素来形成上述杂质区域(19、20)。
[E19]如E1～E18中任一项所述的半导体装置(1A～1L)的制造方法，上述WBG半导体单晶包含C(碳)。
[E20]如E1～E19中任一项所述的半导体装置(1A～1L)的制造方法，上述WBG半导体单晶由SiC单晶构成。
[E21]如E20所述的半导体装置(1A～1L)的制造方法，其准备与上述SiC单晶的c面之间具有10°以下的偏离角(θ)的上述外延层(14)。
[E22]如E21所述的半导体装置(1A～1L)的制造方法，上述偏离角(θ)具有沿SiC单晶的a轴方向的偏离方向(D)。
虽然已经对实施方式进行了详细说明，但这些只不过是用于阐明技术内容的具体例，本发明不应被限定为这些具体例来进行解释，本发明的范围由随附的权利要求书的范围来限定。
符号说明
1A-SiC半导体装置；1B-SiC半导体装置；1C-SiC半导体装置；1D-SiC半导体装置；1E-SiC半导体装置；1F-SiC半导体装置；1G-SiC半导体装置；1H-SiC半导体装置；1I-SiC半导体装置；1J-SiC半导体装置；1K-SiC半导体装置；1L-SiC半导体装置；2-SiC芯片；3-第一主面；4-第二主面；6-n型基极区域；7-n型缓冲区域；8-n型漂移区域；8a-第一区域；8b-第二区域；9-功能器件；14-第二SiC外延层；16-p型基极区域；17-p型缓冲区域；18-p型漂移区域；18a-第一区域；18b-第二区域；19-柱状区域(杂质区域)；20-柱状区域(杂质区域)；22-绝缘膜；23-第一主面电极；24-第二主面电极；37-沟槽栅极结构(栅极结构)；54-栅极主面电极(第一主面电极)；57-源极主面电极(第二主面电极)；60-漏电极(第三主面电极)；63-沟槽栅极结构(栅极结构)；70-栅极主面电极(第一主面电极)；73-源极主面电极(第二主面电极)；75-漏电极(第三主面电极)；84-平面栅极结构(栅极结构)；C1-第一浓度；C2-第二浓度；C3-第三浓度；CA-基础浓度；CB-附加浓度；D-偏离方向；θ-偏离角；MID-漂移区域的中间部。

Claims (20)

1.一种SiC半导体装置，其包含：
具有主面的SiC芯片；
形成于所述主面的表层部且具有被至少两种5价元素调整了的杂质浓度的n型漂移区域；以及
以与所述漂移区域形成pn结部的方式形成于所述漂移区域内的p型杂质区域。
2.一种SiC半导体装置，其包含：
具有主面的SiC芯片；
形成于所述主面的表层部的n型漂移区域；以及
以与所述漂移区域形成pn结部的方式形成于所述漂移区域内且具有被硼以外的3价元素调整了的杂质浓度的p型杂质区域。
3.根据权利要求2所述的SiC半导体装置，所述漂移区域具有被至少两种5价元素调整了的杂质浓度。
4.根据权利要求1～3中任一项所述的SiC半导体装置，
所述漂移区域具有朝向所述主面上升的浓度分布，
所述杂质区域具有朝向所述主面上升的浓度分布。
5.根据权利要求1～4中任一项所述的SiC半导体装置，所述漂移区域包含磷以外的5价元素。
6.根据权利要求1～5中任一项所述的SiC半导体装置，所述杂质区域包含铝、镓和铟中的至少一种3价元素。
7.根据权利要求1～6中任一项所述的SiC半导体装置，所述杂质区域以与所述漂移区域通过所述pn结部而形成超结结构的方式在所述漂移区域内在厚度方向上延伸。
8.根据权利要求1～7中任一项所述的SiC半导体装置，所述杂质区域在所述漂移区域的厚度方向上跨越所述漂移区域的中间部。
9.根据权利要求1～8中任一项所述的SiC半导体装置，所述杂质区域从所述漂移区域的底部到所述主面侧留有间隔地形成。
10.根据权利要求1～9中任一项所述的SiC半导体装置，所述漂移区域包含起因于作为5价元素的第一杂质的基础浓度以及起因于作为所述第一杂质以外的5价元素的第二杂质的附加浓度。
11.根据权利要求10所述的SiC半导体装置，所述漂移区域包含以与所述主面隔开的方式形成于所述主面的表层部且由所述基础浓度构成的第一区域、以及形成于所述主面和所述第一区域之间的区域且由所述基础浓度和所述附加浓度构成的第二区域，
所述杂质区域以与所述第二区域形成所述pn结部的方式形成于所述第二区域内。
12.根据权利要求11所述的SiC半导体装置，所述杂质区域从所述第一区域到所述主面侧留有间隔地形成于所述第二区域内。
13.根据权利要求10～12中任一项所述的SiC半导体装置，所述附加浓度具有朝向所述主面上升的浓度分布。
14.根据权利要求10～13中任一项所述的SiC半导体装置，所述基础浓度具有在厚度方向上大致恒定的浓度分布。
15.根据权利要求10～14中任一项所述的SiC半导体装置，所述第一杂质为磷以外的5价元素。
16.根据权利要求10～15中任一项所述的SiC半导体装置，
所述第一杂质为氮，
所述第二杂质为砷和锑中的至少一种。
17.一种SiC半导体装置，其包含：
具有主面的SiC芯片；
形成于所述主面的表层部且具有被硼以外的3价元素调整了的杂质浓度的p型漂移区域；以及
以与所述漂移区域形成pn结部的方式形成于所述漂移区域内且具有被磷和氮以外的5价元素调整了的杂质浓度的n型杂质区域。
18.根据权利要求17所述的SiC半导体装置，
所述漂移区域具有朝向所述主面上升的浓度分布，
所述杂质区域具有朝向所述主面上升的浓度分布。
19.根据权利要求17或18所述的SiC半导体装置，所述杂质区域以与所述漂移区域通过所述pn结部而形成超结结构的方式在所述漂移区域内在厚度方向上延伸。
20.根据权利要求17～19中任一项所述的SiC半导体装置，
所述漂移区域包含铝、镓和铟中的至少一种3价元素，
所述杂质区域包含砷和锑中的至少一种。
CN202180092481.1A 2021-02-01 2021-11-18 SiC半导体装置 Pending CN116848643A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-014603 2021-02-01
JP2021014603 2021-02-01
PCT/JP2021/042491 WO2022163082A1 (ja) 2021-02-01 2021-11-18 ＳｉＣ半導体装置

Publications (1)

Publication Number Publication Date
CN116848643A true CN116848643A (zh) 2023-10-03

Family

ID=82653134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180092481.1A Pending CN116848643A (zh) 2021-02-01 2021-11-18 SiC半导体装置

Country Status (5)

Country Link
US (1) US20240072108A1 (zh)
JP (1) JPWO2022163082A1 (zh)
CN (1) CN116848643A (zh)
DE (1) DE112021006727T5 (zh)
WO (1) WO2022163082A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101506989B (zh) 2006-07-31 2014-02-19 威世-硅尼克斯 用于SiC肖特基二极管的钼势垒金属及制造工艺
JP2012033618A (ja) * 2010-07-29 2012-02-16 Kansai Electric Power Co Inc:The バイポーラ半導体素子
JP5745997B2 (ja) * 2011-10-31 2015-07-08 トヨタ自動車株式会社 スイッチング素子とその製造方法
US9978840B2 (en) * 2014-06-30 2018-05-22 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing the same
DE112017002912T5 (de) 2016-06-10 2019-02-21 Mitsubishi Electric Corporation Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit.
CN113574655B (zh) * 2019-05-22 2024-01-02 罗姆股份有限公司 SiC半导体装置
JP7186141B2 (ja) 2019-07-10 2022-12-08 Ｊｘ金属株式会社 フレキシブルプリント基板用銅箔
DE112019007551T5 (de) * 2019-07-16 2022-03-31 Mitsubishi Electric Corporation Halbleitereinheit, leistungswandlereinheit und verfahren zum herstellen einer halbleitereinheit

Also Published As

Publication number Publication date
JPWO2022163082A1 (zh) 2022-08-04
WO2022163082A1 (ja) 2022-08-04
US20240072108A1 (en) 2024-02-29
DE112021006727T5 (de) 2023-10-12

Similar Documents

Publication Publication Date Title
US10403749B2 (en) Method of manufacturing semiconductor device
KR102204272B1 (ko) 게이트 트렌치들 및 매립된 종단 구조체들을 갖는 전력 반도체 디바이스들 및 관련 방법들
US7462909B2 (en) Semiconductor device and method of fabricating the same
KR20190068627A (ko) 주입된 측벽들을 가진 게이트 트렌치들을 갖는 전력 반도체 디바이스들 및 관련 방법들
US11462611B2 (en) SiC device with channel regions extending along at least one of the (1-100) plane and the (-1100) plane and methods of manufacturing thereof
US11469318B2 (en) Superjunction semiconductor device having parallel PN structure with column structure and method of manufacturing the same
EP2889915A1 (en) Power semiconductor device
US11515387B2 (en) Method of manufacturing silicon carbide semiconductor device, method of manufacturing silicon carbide substrate, and silicon carbide substrate
US20230100453A1 (en) Silicon carbide semiconductor device
US11158705B2 (en) Method for forming a superjunction transistor device
KR102100863B1 (ko) SiC MOSFET 전력 반도체 소자
US10418478B2 (en) Semiconductor device
US20230207680A1 (en) Silicon carbide semiconductor device
US20230050319A1 (en) Silicon carbide semiconductor device
JP5996611B2 (ja) 横チャネル領域を有する接合型電界効果トランジスタセル
WO2022163081A1 (ja) ＳｉＣ半導体装置
WO2022163082A1 (ja) ＳｉＣ半導体装置
WO2019053199A1 (en) CONCEPT FOR SILICON CARBIDE POWER DEVICES
US20220173227A1 (en) Finfet power semiconductor devices
CN110176497B (zh) 碳化硅半导体器件和用于制造碳化硅半导体器件的方法
US20230187489A1 (en) Silicon carbide semiconductor device
US20230387193A1 (en) Silicon carbide semiconductor device
US11424357B2 (en) Semiconductor device
US20230030549A1 (en) Multi-Layer Hybrid Edge Termination for III-N Power Devices
WO2023189055A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination