DE112019007551T5 - Halbleitereinheit, leistungswandlereinheit und verfahren zum herstellen einer halbleitereinheit - Google Patents

Halbleitereinheit, leistungswandlereinheit und verfahren zum herstellen einer halbleitereinheit Download PDF

Info

Publication number
DE112019007551T5
DE112019007551T5 DE112019007551.9T DE112019007551T DE112019007551T5 DE 112019007551 T5 DE112019007551 T5 DE 112019007551T5 DE 112019007551 T DE112019007551 T DE 112019007551T DE 112019007551 T5 DE112019007551 T5 DE 112019007551T5
Authority
DE
Germany
Prior art keywords
layer
withstand voltage
semiconductor
gap
voltage holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019007551.9T
Other languages
English (en)
Inventor
Masanao Ito
Kohei Ebihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112019007551T5 publication Critical patent/DE112019007551T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleitereinheit weist eine Halbleiterschicht auf, die eine Super-Junction-Schicht (15), in der eine Stützschicht (13) vom n-Typ und eine Stützschicht (14) vom p-Typ abwechselnd angeordnet sind, und eine Stehspannungs-Haltestruktur (56) vom p-Typ aufweist, die auf einem oberen Schichtbereich der Halbleiterschicht so ausgebildet ist, dass sie einen aktiven Bereich (1) umgibt. Zumindest eine Stehspannungs-Haltestruktur (56) überlappt in einer Draufsicht mit der Super-Junction-Schicht (15). Zumindest eine Stehspannungs-Haltestruktur (56), die in einer Draufsicht mit der Super-Junction-Struktur (15) überlappt, weist einen Spalt (57) auf, bei dem es sich um einen intermittierenden Bereich der Stehspannungs-Haltestruktur handelt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitereinheit, eine Leistungswandlereinheit sowie ein Verfahren zum Herstellen einer solchen Halbleitereinheit und insbesondere auf eine Halbleitereinheit, die eine Super-Junction-Struktur aufweist.
  • STAND DER TECHNIK
  • Ein Schaltelement, wie beispielsweise ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) oder ein Bipolartransistor mit isoliertem Gate (IGBT), und ein gleichrichtendes Element, wie beispielsweise eine Schottky-Barrieren-Diode (SBD), werden als eine Halbleitereinheit zum Treiben einer Last eines elektrischen Motors verwendet, wie beispielsweise eines Motors auf dem Gebiet der Leistungselektronik. In dem Schaltelement werden ein EIN-Zustand (ein leitender Zustand) mit einem geringen Widerstand und ein AUS-Zustand (ein Unterbrechungszustand) mit einem hohen Widerstand unter Verwendung eines Steuersignals geschaltet, das in einen Steueranschluss des Schaltelements eingegeben wird. In dem gleichrichtenden Element werden ein EIN-Zustand und ein AUS-Zustand zum Beispiel in Abhängigkeit von einem Zustand eines Schaltelements geschaltet, das mit dem gleichrichtenden Element verbunden ist.
  • Bei der Verwendung von Leistungselektronik wird eine hohe Spannung eingegeben; somit ist es von Bedeutung, dass die Halbleitereinheit, wie beispielsweise das Schaltelement und das gleichrichtende Element, im AUS-Zustand eine hohe Spannungsfestigkeit aufweisen. Bei dem Schaltelement und dem gleichrichtenden Element im AUS-Zustand dehnt sich im Allgemeinen eine Verarmungsschicht in einer Drift-Schicht aus, so dass dadurch die Spannung aufrechterhalten wird. Somit weisen diese Elemente eine höhere Spannungsfestigkeit auf, wenn die Dicke der Drift-Schicht zunimmt, und weisen eine höhere Spannungsfestigkeit auf, wenn die Störstellenkonzentration der Drift-Schicht aufgrund dessen abnimmt, dass sich die Verarmungsschicht leicht ausdehnt.
  • Indessen muss die Halbleitereinheit im EIN-Zustand einen geringen Widerstand (EIN-Widerstand) aufweisen, um Leitungsverluste zu reduzieren. Bei dem Widerstand der Drift-Schicht handelt es sich um eine der Komponenten des EIN-Widerstands, und er wird bevorzugt so stark wie möglich reduziert. Der Widerstand der Drift-Schicht kann reduziert werden, indem die Dicke der Drift-Schicht reduziert wird oder die Störstellenkonzentration der Drift-Schicht erhöht wird. Wenn die Dicke der Drift-Schicht jedoch reduziert wird oder die Störstellenkonzentration der Drift-Schicht erhöht wird, wie vorstehend beschrieben, wird die Spannungsfestigkeit reduziert. Wie bereits angegeben, stehen die Spannungsfestigkeit und der EIN-Widerstand der Halbleitereinheit in einer Kompromiss-beziehung.
  • Eine Super-Junction-Struktur ist als eine Struktur für eine Halbleitereinheit bekannt, die in der Lage ist, den Kompromiss zu verbessern (siehe zum Beispiel das nachstehend beschriebene Patentdokument 1). Das heißt, im Vergleich zu einer Halbleitereinheit, welche eine Super-Junction-Struktur nicht aufweist, kann bei einer Halbleitereinheit, welche eine Super-Junction-Struktur aufweist, der EIN-Widerstand reduziert werden, während die Spannungsfestigkeit aufrechterhalten wird, oder es kann die Spannungsfestigkeit erhöht werden, während der EIN-Widerstand aufrechterhalten wird.
  • Bei der Super-Junction-Struktur sind eine Stützschicht vom p-Typ und eine Stützschicht vom n-Typ abwechselnd auf einer Oberfläche vertikal zu einer Richtung angeordnet, in der ein Strom in der Halbleitereinheit fließt, und es wird ein Ladungsausgleich oder Ladungsgleichgewicht erreicht, so dass die Anzahl von effektiven Störstellen in der Stützschicht vom p-Typ und die Anzahl von effektiven Störstellen in der Stützschicht vom n-Typ ausgeglichen werden.
  • Hier bezeichnet die Anzahl von effektiven Störstellen eine Anzahl von Störstellen, die effektiv als Akzeptoren in einem Halbleiter vom p-Typ wirken, und die Anzahl von Störstellen, die effektiv als Donatoren in einem Halbleiter vom n-Typ wirken. Auf eine Schicht, die aus der Stützschicht vom p-Typ und der Stützschicht vom n-Typ besteht, die abwechselnd in einer Halbleiterschicht angeordnet sind, in der die Super-Junction-Struktur ausgebildet ist, wird im Folgenden als „die Super-Junction-Schicht“ Bezug genommen.
  • Die Gestalt der Stützschicht vom p-Typ und der Stützschicht vom n-Typ weist zum Beispiel eine blattförmige oder reedförmige Gestalt und eine säulenförmige Gestalt auf. Wenn jede von der Stützschicht vom p-Typ und der Stützschicht vom n-Typ zum Beispiel die blattförmige oder reedförmige Gestalt aufweist, sind die Stützschicht vom p-Typ und die Stützschicht vom n-Typ in einer Draufsicht in Form von Streifen angeordnet. Wenn die Stützschicht vom p-Typ oder die Stützschicht vom n-Typ die säulenförmige Gestalt aufweist, ist die eine Stützschicht in einer Draufsicht in einer Punktform in der anderen Stützschicht angeordnet.
  • Insbesondere ist eine Super-Junction-Schicht, welche die Form von Streifen aufweist, kompatibel mit einer Halbleitereinheit vom Typ mit Graben-Gate und ist zur Reduzierung des Widerstands geeignet. Es besteht ein Vorteil dahingehend, dass die Super-Junction-Schicht, welche die Form von Streifen aufweist, eine einfache Struktur im Vergleich zu der Super-Junction-Schicht aufweist, welche die Punktform aufweist, und eine Auslegung und ein Prozess vergleichsweise einfach sind.
  • Verfahren zum Herstellen einer Super-Junction-Struktur umfassen hauptsächlich zwei Verfahren, bei denen es sich um ein multi-epitaxiales Verfahren und ein Graben-Füll-Verfahren handelt. Ein multi-epitaxiales Verfahren ist ein Verfahren, bei dem ein epitaxiales Aufwachsen einer Halbleiterschicht mit einem ersten Leitfähigkeitstyp und eine Ionenimplantation mit Störstellen eines zweiten Leitfähigkeitstyps wiederholt durchgeführt werden, und die Anzahl von Wiederholungen des Prozesses ist durch eine notwendige Dicke einer Super-Junction-Schicht und eine implantierbare Tiefe der Ionenimplantation bestimmt.
  • Die Dicke der Super-Junction-Schicht ist im Allgemeinen mit einigen µm vorgegeben, sie ist jedoch in einigen Fällen in einer Einheit, die eine hohe Spannungsfestigkeit aufweist, mit einigen zehn µm oder größer als einigen zehn µm vorgegeben. Für eine Herstellung einer derart dicken Super-Junction-Schicht mittels eines multi-epitaxialen Verfahrens wird die Anzahl von Wiederholungen des epitaxialen Aufwachsens und der Ionenimplantation größer.
  • Bei einem Graben-Füll-Verfahren handelt es sich indessen um ein Verfahren, bei dem eine Halbleiterschicht mit einem ersten Leitfähigkeitstyp epitaxial so aufgewachsen wird, dass sie eine Dicke aufweist, die für eine Super-Junction-Schicht notwendig ist, bei dem durch anisotropes Ätzen ein Graben in der Halbleiterschicht gebildet wird und bei dem danach eine Halbleiterschicht mit einem zweiten Leitfähigkeitstyp epitaxial so aufgewachsen wird, dass diese den Graben füllt. Das Graben-Füll-Verfahren weist eine geringere Anzahl von Prozessen auf und ist in Bezug auf die Massenproduktivität im Vergleich zu dem multi-epitaxialen Verfahren hervorragend.
  • Ein Stufen-Fließ-Wachstum, bei dem Siliciumcarbid (SiC) epitaxial auf einer speziellen Kristallebene aufgewachsen wird, ist zum Beispiel üblich für ein epitaxiales Aufwachsen von Siliciumcarbid. In einem üblichen Siliciumcarbid-Substrat ist ein Versatzwinkel vorgesehen, um das Stufen-Fließ-Wachstum zu erzielen. Bei dem epitaxialen Aufwachsen von Siliciumcarbid ist es schwierig, das epitaxiale Aufwachsen auf einer anderen Kristallebene als der vorstehend beschriebenen speziellen Kristallebene durchzuführen.
  • Wenn somit die Super-Junction-Struktur mittels des Graben-Füll-Verfahrens auf dem aus Siliciumcarbid hergestellten Halbleitersubstrat gebildet wird, ist es erforderlich, dass die longitudinale Richtung der Stützschicht mit dem zweiten Leitfähigkeitstyp mit einer Richtung des Stufen-Fließ-Wachstums (der Stufen-Fließ-Richtung) übereinstimmt. Somit ist eine Struktur, bei der die Stützschicht vom p-Typ und die Stützschicht vom n-Typ, die sich in der Stufen-Fließ-Richtung erstrecken, abwechselnd angeordnet sind, üblich als Struktur der Super-Junction-Schicht, welche die Form von Streifen aufweist.
  • Wie vorstehend beschrieben, weist die Super-Junction-Struktur, welche die Form von Streifen aufweist, einen Vorteil in Bezug auf eine Reduktion des Widerstands und eine Leichtigkeit hinsichtlich der Auslegung und der Herstellung einer Halbleitereinheit auf. Insbesondere wird bei einer Siliciumcarbid-Halbleitereinheit aufgrund von Prozessen größtenteils eine Super-Junction-Schicht verwendet, welche die Form von Streifen aufweist.
  • STAND DER TECHNIK
  • Patentdokument
  • Patentdokument 1: Internationale Veröffentlichung WO 2017/183 375 A1
  • KURZBESCHREIBUNG
  • Mit der Erfindung zu lösende Probleme
  • Das Patentdokument 1 offenbart eine Anschlussstruktur, die eine Mehrzahl von rahmenartigen Stehspannungs-Haltestrukturen aufweist, die einen aktiven Bereich umgeben und eine Leitfähigkeit aufweisen, die entgegengesetzt zu jener einer Drift-Schicht ist, als eine Anschlussstruktur einer Halbleitereinheit, die eine Super-Junction-Struktur aufweist. Eine Mehrzahl von Stützschichten vom p-Typ ist in Form von Streifen in dem aktiven Bereich angeordnet, und jede von der Mehrzahl von Stehspannungs-Haltestrukturen weist in einer Draufsicht eine Seite, die sich parallel zu der Stützschicht vom p-Typ erstreckt, und eine Seite senkrecht zu der Stützschicht vom p-Typ auf.
  • Wenn die Anschlussstruktur, welche eine Mehrzahl von rahmenartigen Stehspannungs-Haltestrukturen aufweist, wie bei dem Patentdokument 1 verwendet wird, ist eine Potentialverteilung in einer umlaufenden Richtung des aktiven Bereichs geringer als in einem Fall einer üblichen Anschlussstruktur, die nur eine rahmenartige Stehspannungs-Haltestruktur aufweist (wie zum Beispiel eine Junction Termination Extension (JTE) oder ein reduziertes Oberflächenfeld (RESURF)), und es ist eine Konzentration des elektrischen Felds reduziert, so dass die Spannungsfestigkeit erhöht wird.
  • Es wird jedoch in Betracht gezogen, dass in der umlaufenden Richtung des aktiven Bereichs um einen Eckenbereich der rahmenartigen Stehspannungs-Haltestruktur herum eine große Potentialdifferenz vorliegt, die gleich einigen zehn Prozent der an der Halbleitereinheit anliegenden Spannung ist. Die rahmenartige Stehspannungs-Haltestruktur ist über die gesamte äußere Peripherie des aktiven Bereichs hinweg elektrisch leitend, so dass sie die Potentialdifferenz in der umlaufenden Richtung des aktiven Bereichs nicht halten kann.
  • Dementsprechend wird die Potentialdifferenz zwischen einer bestimmten Stehspannungs-Halte-struktur und einer weiteren Stehspannungs-Haltestruktur benachbart zu einer inneren Seite oder einer äußeren Seite der bestimmten Stehspannungs-Halte-struktur gehalten, und in diesem Bereich tritt eine Konzentration des elektrischen Felds auf.
  • Die vorliegende Erfindung wurde daher konzipiert, um Probleme zu lösen, wie sie vorstehend beschrieben sind, und ihre Aufgabe besteht darin, eine Konzentration des elektrischen Felds in einem Anschlussbereich in einer Halbleitereinheit zu reduzieren, die eine Super-Junction-Struktur aufweist.
  • Mittel zum Lösen der Probleme
  • Eine Halbleitereinheit gemäß der vorliegenden Erfindung weist Folgendes auf: ein Halbleitersubstrat; eine Halbleiterschicht, die auf dem Halbleitersubstrat ausgebildet ist und eine Super-Junction-Schicht aufweist, in der eine erste Stützschicht mit einem ersten Leitfähigkeitstyp und eine zweite Stützschicht mit einem zweiten Leitfähigkeitstyp abwechselnd angeordnet sind; sowie eine Mehrzahl von Stehspannungs-Haltestrukturen mit einem zweiten Leitfähigkeitstyp, die auf einem oberen Schichtbereich der Halbleiterschicht so ausgebildet sind, dass sie einen aktiven Bereich umgeben, wobei zumindest eine der Stehspannungs-Haltestrukturen in einer Draufsicht mit der Super-Junction-Schicht überlappt und wobei zumindest eine der Stehspannungs-Haltestrukturen, die in einer Draufsicht mit der Super-Junction-Schicht überlappt, zumindest einen Spalt aufweist, bei dem es sich um einen intermittierenden Bereich von zumindest einer der Stehspannungs-Haltestrukturen handelt.
  • Effekte der Erfindung
  • Gemäß der vorliegenden Erfindung weist die Stehspannungs-Haltestruktur einen Spalt auf, so dass die Stehspannungs-Haltestruktur eine Potentialdifferenz in einer umlaufenden Richtung des aktiven Bereichs halten kann. Dementsprechend wird eine Konzentration eines elektrischen Felds in einem Anschlussbereich reduziert, und die Spannungsfestigkeit der Halbleitereinheit kann erhöht werden.
  • Diese und weitere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen noch deutlicher ersichtlich.
  • Figurenliste
  • In den Figuren zeigen:
    • 1 eine schematische Draufsicht auf eine Halbleitereinheit, die als vorausgesetzte Technik eine Super-Junction-Struktur aufweist;
    • 2 eine schematische Querschnittsansicht, die einen Querschnitt vertikal zu einer longitudinalen Richtung einer Stützschicht vom p-Typ der Halbleitereinheit als vorausgesetzte Technik darstellt;
    • 3 eine schematische Querschnittsansicht, die einen Querschnitt parallel zu der longitudinalen Richtung der Stützschicht vom p-Typ der Halbleitereinheit als vorausgesetzte Technik darstellt;
    • 4 eine graphische Darstellung, die ein Simulationsergebnis einer Potentialverteilung in einer Oberfläche eines Halbleitersubstrats der Halbleitereinheit als vorausgesetzte Technik darstellt;
    • 5 eine schematische Draufsicht um einen Eckenbereich einer Anschlussstruktur herum in einer Halbleitereinheit gemäß einer Ausführungsform 1;
    • 6 eine schematische Querschnittsansicht, die einen Querschnitt vertikal zu einer longitudinalen Richtung einer Stützschicht vom p-Typ der Halbleitereinheit gemäß Ausführungsform 1 darstellt;
    • 7 eine schematische Querschnittsansicht, die einen Querschnitt parallel zu der longitudinalen Richtung der Stützschicht vom p-Typ der Halbleitereinheit gemäß Ausführungsform 1 darstellt;
    • 8 eine Zeichnung, die ein Modifikationsbeispiel der Halbleitereinheit gemäß Ausführungsform 1 darstellt;
    • 9 eine Zeichnung zur Erläuterung eines Verfahrens zum Herstellen der Halbleitereinheit gemäß Ausführungsform 1;
    • 10 eine Zeichnung zur Erläuterung eines Verfahrens zum Herstellen der Halbleitereinheit gemäß Ausführungsform 1;
    • 11 eine Zeichnung zur Erläuterung eines Verfahrens zum Herstellen der Halbleitereinheit gemäß Ausführungsform 1;
    • 12 eine Zeichnung zur Erläuterung eines Verfahrens zum Herstellen der Halbleitereinheit gemäß Ausführungsform 1;
    • 13 eine Zeichnung zur Erläuterung eines Verfahrens zum Herstellen der Halbleitereinheit gemäß Ausführungsform 1;
    • 14 eine Zeichnung zur Erläuterung eines Verfahrens zum Herstellen der Halbleitereinheit gemäß Ausführungsform 1;
    • 15 eine Zeichnung zur Erläuterung eines Verfahrens zum Herstellen der Halbleitereinheit gemäß Ausführungsform 1;
    • 16 eine Zeichnung zur Erläuterung eines Verfahrens zum Herstellen der Halbleitereinheit gemäß Ausführungsform 1;
    • 17 eine Zeichnung zur Erläuterung eines Verfahrens zum Herstellen der Halbleitereinheit gemäß Ausführungsform 1;
    • 18 eine Zeichnung zur Erläuterung eines Verfahrens zum Herstellen der Halbleitereinheit gemäß Ausführungsform 1;
    • 19 eine Zeichnung zur Erläuterung von Spaltgrenzen-Endbereichen A und B;
    • 20 eine schematische Draufsicht um einen Eckenbereich einer Anschlussstruktur herum in einer Halbleitereinheit gemäß Ausführungsform 2;
    • 21 eine schematische Draufsicht um einen Eckenbereich einer Anschlussstruktur herum in einer Halbleitereinheit gemäß Ausführungsform 3;
    • 22 eine schematische Draufsicht um einen Eckenbereich einer Anschlussstruktur herum in einer Halbleitereinheit gemäß Ausführungsform 4;
    • 23 eine schematische Draufsicht um einen Eckenbereich einer Anschlussstruktur herum in einer Halbleitereinheit gemäß Ausführungsform 5;
    • 24 eine schematische Draufsicht um einen Eckenbereich einer Anschlussstruktur herum in einer Halbleitereinheit gemäß Ausführungsform 6;
    • 25 eine schematische Draufsicht um einen Eckenbereich einer Anschlussstruktur herum in einer Halbleitereinheit gemäß Ausführungsform 7;
    • 26 eine schematische Draufsicht um einen Eckenbereich einer Anschlussstruktur herum in einer Halbleitereinheit gemäß Ausführungsform 8;
    • 27 ein Blockschaltbild einer Leistungswandlereinheit gemäß Ausführungsform 9.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • In der vorliegenden Beschreibung wird eine Siliciumcarbid-SBD als ein Beispiel für eine Halbleitereinheit beschrieben. In der folgenden Beschreibung handelt es sich bei einem ersten Leitfähigkeitstyp um einen n-Typ, und bei einem zweiten Leitfähigkeitstyp handelt es sich um einen p-Typ. Im Folgenden sind die Zeichnungen schematisch beschrieben, so dass der Maßstab jeder Komponente oder jedes Bestandteils nicht zwangsläufig gleichbleibend ist. Somit unterscheiden sich Abmessungen und positionelle Beziehungen der Komponenten oder Bestandteile, die in den Zeichnungen dargestellt sind, in einigen Fällen von der Realität. Die Beschreibung von Komponenten oder Bestandteilen, die für die Erläuterung nicht notwendig sind, ist der Einfachheit der Zeichnungsfiguren halber in sämtlichen Zeichnungen weggelassen.
  • Vorausgesetzte Technik
  • Vor einer Beschreibung von Ausführungsformen der vorliegenden Erfindung wird eine Halbleitereinheit, die eine Super-Junction-Struktur aufweist, als vorausgesetzte Technik beschrieben. 1 ist eine schematische Draufsicht auf eine Halbleitereinheit als vorausgesetzte Technik. Diese Halbleitereinheit entspricht jener, die in dem Patentdokument 1 offenbart ist. 2 ist eine Querschnittsansicht entlang einer Linie A1-A2 in 1, und 3 ist eine Querschnittsansicht entlang einer Linie C1-C2 in 1.
  • Die Halbleitereinheit weist ein Halbleitersubstrat 11 vom n+-Typ und eine epitaxiale Kristallschicht 12 auf, bei der es sich um eine Halbleiterschicht vom n-Typ handelt, die auf einer ersten Hauptoberfläche (einer Oberfläche auf einer oberen Seite der Papierbögen gemäß 2 und 3) des Halbleitersubstrats 11 ausgebildet ist. Die erste Hauptoberfläche des Halbleitersubstrats 11 weist einen Versatzwinkel in Bezug auf eine spezielle Kristallebene auf. Der n+-Typ zeigt an, dass es sich um eine höhere Störstellenkonzentration als bei einem n-Typ handelt.
  • Auf einem oberen Schichtbereich der epitaxialen Kristallschicht 12 ist eine Super-Junction-Schicht 15 in Form von Streifen ausgebildet, in der in einer Draufsicht abwechselnd eine Stützschicht 13 vom n-Typ (eine erste Stützschicht) und eine Stützschicht 14 vom p-Typ (eine zweite Stützschicht) angeordnet sind, die jeweils eine blattförmige oder reedförmige Gestalt mit einer longitudinalen Richtung als einer Stufen-Fließ-Richtung aufweisen. Hier ist ein Bereich auf einer äußeren Seite der Super-Junction-Schicht 15 als eine „Stützenumgebungsschicht vom n-Typ 16“ definiert.
  • Eine Schottky-Kontaktelektrode 87 ist auf der Super-Junction-Schicht 15 mit Ausnahme eines äußeren peripheren Bereichs der Super-Junction-Schicht 15 ausgebildet, und eine Anoden-Elektrode 88 ist auf dieser ausgebildet. In 1 sind Darstellungen der Schottky-Kontaktelektrode 87 und der Anoden-Elektrode 88 weggelassen.
  • Auf einem oberen Schichtbereich der Super-Junction-Schicht 15 ist eine Mehrzahl von Stehspannungs-Haltestrukturen 56, bei denen es sich jeweils um einen Halbleiterbereich vom p-Typ handelt, konzentrisch so ausgebildet, dass sie die Schottky-Kontaktelektrode 87 in einer Draufsicht umgeben. Bei einem Bereich auf einer innersten Seite, der von der Stehspannungs-Haltestruktur 56 umgeben ist, handelt es sich um einen aktiven Bereich 1, und bei einem Bereich auf einer äußeren Seite eines inneren Endes der Stehspannungs-Haltestruktur 56 auf der innersten Seite handelt es sich um einen Anschlussbereich 2.
  • Jede von der Mehrzahl von Stehspannungs-Haltestrukturen 56 weist in einer Draufsicht einen geradlinigen Bereich parallel zu einer longitudinalen Richtung der Stützschicht 14 vom p-Typ und einen geradlinigen Bereich senkrecht zu der longitudinalen Richtung der Stützschicht 14 vom p-Typ auf. An einem Eckenbereich von jeder der Mehrzahl von Stehspannungs-Haltestrukturen 56 ist ein gekrümmter Bereich angeordnet, der den geradlinigen Bereich, der sich parallel zu der longitudinalen Richtung der Stützschicht 14 vom p-Typ erstreckt, und den geradlinigen Bereich senkrecht zu der longitudinalen Richtung der Stützschicht 14 vom p-Typ gleichmäßig verbindet.
  • Auf einer zweiten Hauptoberfläche (einer Oberfläche auf einer unteren Seite der Papierbögen gemäß 2 und 3) des Halbleitersubstrats 11 ist über eine ohmsche Elektrode 91 auf der rückwärtigen Oberfläche eine Kathoden-Elektrode 93 ausgebildet.
  • 4 ist eine graphische Darstellung, die eine Potentialverteilung an der Halbleitereinheit in 1 darstellt, die unter Verwendung einer Technologie für eine computergestützte Auslegung (TCAD) berechnet wird, und sie ist ein Simulationsergebnis für ein Potentialprofil entlang der Oberfläche des Halbleitersubstrats 11 in einem Fall, in dem eine Sperrvorspannung der Spannung VR an der Halbleitereinheit anliegt. In 4 zeigt die Kurve mit einer gestrichelten Linie, einer punktierten Linie und einer durchgezogenen Linie jeweils ein Potentialprofil entlang einer Line A1-A2, einer Linie B1-B2 beziehungsweise einer Linie C1-C2 in 1 an. In 4 gibt die horizontale Achse eine Position in einer Richtung entlang der Linie A1-A2, der Linie B1-B2 oder der Linie C1-C2 wieder, und die vertikale Achse gibt das Potential wieder.
  • Bei einer Simulation, die das Potentialprofil in 4 berechnet, stimmt ein Parameter für die Breite der Stützschicht 13 vom n-Typ, die Breite der Stützschicht 14 vom p-Typ, die Anzahl von Wiederholungen der Stützschicht 13 vom n-Typ und der Stützschicht 14 vom p-Typ, die Anzahl von Stehspannungs-Haltestrukturen und die Breite jeder Stehspannungs-Haltestruktur zum Beispiel nicht genau mit jenen in 1 überein.
  • Bei dem Potentialprofil gemäß 4 handelt es sich nicht um ein Ergebnis, das auf einer Annahme einer dreidimensionalen Struktur der Halbleitereinheit berechnet worden ist, sondern um ein Ergebnis, das auf einer Annahme berechnet worden ist, dass die Querschnitte entlang der Linie A1-A2, der Linie B1-B2 und der Linie C1-C2 in 1 jeweils unabhängig voneinander sind. Das heißt, die Kontinuität des Potentials und des elektrischen Felds in der umlaufenden Richtung des aktiven Bereichs 1 wird nicht betrachtet.
  • Wenn Punkte, die in 4 die gleichen Koordinaten auf der horizontalen Achse aufweisen (die einem Abstand von einem Endbereich des aktiven Bereichs 1 entspricht), verglichen werden, ist zu erkennen, dass eine große Potentialdifferenz vorliegt, die gleich einigen zehn Prozent der an der Halbleitereinheit anliegenden Spannung VR ist.
  • Wie vorstehend beschrieben, handelt es sich bei dem in 4 dargestellten Potentialprofil um ein Ergebnis, das auf der Annahme berechnet worden ist, dass die Querschnitte entlang der Linie A1-A2, der Linie B1-B2 und der Linie C1-C2 in 1 jeweils unabhängig voneinander sind, in Wirklichkeit ist die Stehspannungs-Haltestruktur 56 jedoch über die gesamte äußere Peripherie des aktiven Bereichs 1 hinweg elektrisch leitend, so dass sie die vorstehend beschriebene Potentialdifferenz nicht halten kann.
  • Dementsprechend wird die Potentialdifferenz zwischen einer bestimmten Stehspannungs-Haltestruktur 56 und einer weiteren Stehspannungs-Haltestruktur 56 benachbart zu einer inneren Seite oder einer äußeren Seite der bestimmten Stehspannungs-Haltestruktur 56 gehalten, und in diesem Bereich tritt eine Konzentration des elektrischen Felds auf.
  • Ausführungsform 1
  • 5 ist eine Zeichnung, die eine Struktur einer Halbleitereinheit gemäß Ausführungsform 1 der vorliegenden Erfindung darstellt, und sie ist eine schematische Draufsicht um den Eckenbereich der Anschlussstruktur herum in der Halbleitereinheit. 6 ist eine Querschnittsansicht entlang einer Linie D1-D2 in 5, und 7 ist eine Querschnittsansicht entlang einer Linie E1-E2 in 5. In diesen Zeichnungen sind Elementen, die jeweils Funktionen ähnlich jenen in 1 bis 3 aufweisen, die gleichen Bezugszeichen zugewiesen.
  • Ein in 5 dargestellter Bereich entspricht einem oberen rechten Bereich der in 1 dargestellten Struktur. Wenngleich die Darstellung weggelassen ist, weist die Halbleitereinheit gemäß Ausführungsform 1 in jedem Eckenbereich die in 5 dargestellte Struktur auf. Eine Struktur mit Ausnahme des Eckenbereichs kann im Wesentlichen ähnlich wie jene der Halbleitereinheit der vorausgesetzten Technik sein.
  • Die Halbleitereinheit gemäß Ausführungsform 1 weist das Halbleitersubstrat 11 vom n+-Typ, das einen geringen Widerstand aufweist, sowie die epitaxiale Kristallschicht 12 auf, bei der es sich um die Halbleiterschicht vom n-Typ handelt, die auf der ersten Hauptoberfläche (der Oberfläche auf einer oberen Seite der Papierbögen gemäß 6 und 7) des Halbleitersubstrats 11 ausgebildet ist. Bei der vorliegenden Ausführungsform wird ein Siliciumcarbid-Substrat als Halbleitersubstrat 11 verwendet.
  • Siliciumcarbid wird als ein Halbleitermaterial verwendet, so dass eine Reduktion von Verlusten und eine Erhöhung der Betriebstemperatur der Halbleitereinheit erzielt werden können. Als Halbleitersubstrat 11 wird hier ein Siliciumcarbid-Substrat mit einem Polytyp 4H verwendet, das eine erste Hauptoberfläche mit einem Versatzwinkel aufweist, der mit einem Winkel von 4 Grad in einer Richtung [11-20] in Bezug auf eine (0001)-Ebene geneigt ist. Als Störstellen vom n-Typ wird zum Beispiel Stickstoff (N) verwendet.
  • Die Störstellenkonzentration der epitaxialen Kristallschicht 12 ist zum Beispiel gleich oder höher als 1 × 1013 cm-3 und gleich oder geringer als 1 × 1018 cm-3, muss jedoch räumlich nicht konstant sein, so dass sie eine Konzentrationsverteilung in einer vertikalen Richtung aufweisen kann. Die Dicke der epitaxialen Kristallschicht 12 ist gleich oder größer als 0,1 µm und gleich oder geringer als 100 µm.
  • Auf dem oberen Schichtbereich der epitaxialen Kristallschicht 12 ist die Super-Junction-Schicht 15 ausgebildet, in der die Stützschicht 13 vom n-Typ und die Stützschicht 14 vom p-Typ, die jeweils eine blattförmige oder reedförmige Gestalt aufweisen, in einer Draufsicht abwechselnd angeordnet sind. Die Störstellenkonzentration der Stützschicht 13 vom n-Typ und die Störstellenkonzentration der Stützschicht 14 vom p-Typ sind zum Beispiel gleich oder höher als 1 × 1013 cm-3 und gleich oder geringer als 1 × 1018 cm-3, müssen jedoch nicht zwangsläufig räumlich konstant sein, so dass sie in jedem Bereich eine Konzentrationsverteilung aufweisen können.
  • Die Breite der Stützschicht 13 vom n-Typ und die Breite der Stützschicht 14 vom p-Typ sind zum Beispiel gleich oder größer als 1 µm und gleich oder geringer als 50 µm. Eine Grenzlinie zwischen der Stützschicht 13 vom n-Typ und der Stützschicht 14 vom p-Typ muss nicht zwangsläufig vertikal zu der ersten Hauptoberfläche des Halbleitersubstrats 11 sein. Für die Störstellen vom p-Typ wird zum Beispiel Aluminium (Al) verwendet.
  • Die Anzahl von effektiven Störstellen des n-Typs, die in einer Stützschicht 13 vom n-Typ enthalten ist, und die Anzahl von effektiven Störstellen des p-Typs, die in einer Stützschicht 14 vom p-Typ enthalten ist, sind gleich vorgegeben, so dass ein Ladungsausgleich oder Ladungsgleichgewicht erzielt wird. Die Dicke der Super-Junction-Schicht 15 ist zum Beispiel gleich oder größer als 1 µm und gleich oder geringer als 150 µm. Die Stützschicht 13 vom n-Typ und die Stützschicht 14 vom p-Typ sind in einer Draufsicht in Form von Streifen angeordnet und weisen die longitudinale Richtung als Stufen-Fließ-Richtung auf.
  • Bei einem Bereich auf einer äußeren Seite der Super-Junction-Schicht 15 handelt es sich um eine Stützenumgebungsschicht 16 vom n-Typ. Die Störstellenkonzentration der Stützenumgebungsschicht 16 vom n-Typ ist zum Beispiel gleich oder höher als 1 × 1013 cm-3 und gleich oder geringer als 1 × 1018 cm-3, und die Dicke der Stützenumgebungsschicht 16 vom n-Typ ist zum Beispiel gleich oder größer als 1 µm und gleicher oder geringer als 150 µm.
  • Wie im Folgenden beschrieben, wird die Super-Junction-Schicht 15 bei der vorliegenden Ausführungsform durch ein Graben-Füll-Verfahren gebildet, bei dem ein Graben in einer epitaxialen Kristallschicht vom n-Typ (einer ersten Halbleiterschicht) so gebildet wird, dass er eine konstante Dicke aufweist, und eine epitaxiale Kristallschicht vom p-Typ (eine zweite Halbleiterschicht) in dem Graben eingebettet wird, so dass dadurch die Stützschicht 13 vom n-Typ und die Stützschicht 14 vom p-Typ gebildet werden.
  • Das heißt, bei der Stützschicht 13 vom n-Typ und der Stützenumgebungsschicht 16 vom n-Typ handelt es sich um Bereiche der epitaxialen Kristallschicht vom n-Typ, in denen die Stützschicht 14 vom p-Typ nicht ausgebildet ist und die epitaxiale Kristallschicht vom n-Typ verbleibt, und insbesondere handelt es sich bei einem Bereich, der sandwichartig zwischen den Stützschichten 14 vom p-Typ angeordnet ist, um die Stützschicht 13 vom n-Typ, und bei einem Bereich auf einer äußeren Seite eines Bereichs, in dem die Stützschicht 14 vom p-Typ ausgebildet ist, handelt es sich um die Stützenumgebungsschicht 16 vom n-Typ.
  • Die Schottky-Kontaktelektrode 87 wird auf der Super-Junction-Schicht 15 mit Ausnahme des äußeren peripheren Bereichs der Super-Junction-Schicht 15 gebildet, und die Anodenelektrode 88 wird auf dieser gebildet (in 5 sind Darstellungen der Schottky-Kontaktelektrode 87 und der Anodenelektrode 88 weggelassen). Zum Beispiel kann Titan (Ti), Molybdän (Mo), Wolfram (W), Aluminium (Al), ein anderes Metall, eine Legierung oder ein aus diesen Materialien hergestellter Laminierungskörper als Material für die Schottky-Kontaktelektrode 87 und die Anodenelektrode 88 verwendet werden.
  • Auf dem oberen Schichtbereich der Super-Junction-Schicht 15 und der Stützenumgebungsschicht 16 vom n-Typ wird eine Mehrzahl von Stehspannungs-Haltestrukturen 56, die jeweils aus einem Halbleiter vom p-Typ hergestellt werden, konzentrisch so gebildet, dass sie die Schottky-Kontaktelektrode 87 in einer Draufsicht umgeben. Die Störstellenkonzentration der Stehspannungs-Haltestruktur 56 ist höher als jene der Stützschicht 13 vom n-Typ und der Stützenumgebungsschicht 16 vom n-Typ und ist zum Beispiel geringer als 1 × 1018 cm-3. Bei einem von der Stehspannungs-Haltestruktur 56 umgebenen Bereich auf der innersten Seite handelt es sich um den aktiven Bereich 1, und bei einem Bereich auf der äußeren Seite des inneren Endes der Stehspannungs-Haltestruktur 56 auf der innersten Seite handelt es sich um einen Anschlussbereich 2.
  • Wie in 5 dargestellt, weist jede der Stehspannungs-Haltestrukturen 56 in einer Draufsicht den geradlinigen Bereich parallel zu der longitudinalen Richtung der Stützschicht 14 vom p-Typ und den geradlinigen Bereich senkrecht zu der longitudinalen Richtung der Stützschicht 14 vom p-Typ auf. Bei der Gestalt eines Chips der Halbleitereinheit der vorliegenden Ausführungsform handelt es sich um eine rechteckige Gestalt, die eine Seite parallel zu der Stufen-Fließ-Richtung und eine Seite vertikal zu der Stufenfließrichtung aufweist. Somit erstreckt sich jede Stehspannungs-Haltestruktur 56 parallel zu der Stützschicht 14 vom p-Typ in der Nähe der Seite der Halbleitereinheit parallel zu der Stufen-Fließ-Richtung, und jede Stehspannungs-Haltestruktur 56 erstreckt sich in der Richtung senkrecht zu der Stützschicht 14 vom p-Typ in der Nähe der Seite derselben vertikal zu der Stufen-Fließ-Richtung.
  • An dem Eckenbereich von jeder der Mehrzahl von Stehspannungs-Haltestrukturen 56 ist ein gekrümmter Bereich angeordnet, der den geradlinigen Bereich, der sich parallel zu der longitudinalen Richtung der Stützschicht 14 vom p-Typ erstreckt, und den geradlinigen Bereich senkrecht zu der longitudinalen Richtung der Stützschicht 14 vom p-Typ gleichmäßig verbindet.
  • Bei der vorliegenden Ausführungsform ist zumindest eine von der Mehrzahl von Stehspannungs-Haltestrukturen 56 so ausgebildet, dass sie in einer Draufsicht mit einem Bereich der Schottky-Kontaktelektrode 87 überlappt. Wie in 6 und 7 dargestellt, ist insbesondere ein Bereich der Stehspannungs-Haltestruktur 56 auf der innersten Seite so ausgebildet, dass er mit dem Endbereich der Schottky-Kontaktelektrode 87 überlappt. Die Stehspannungs-Haltestruktur 56 ist so ausgebildet, dass sie sich im Inneren der Super-Junction-Schicht 15 bis zu der Stützenumgebungsschicht 16 vom n-Typ auf der äußeren Seite der Super-Junction-Schicht 15 erstreckt.
  • Die Kathodenelektrode 93 ist über die ohmsche Elektrode 91 auf der rückwärtigen Oberfläche auf der zweiten Hauptoberfläche (der Oberfläche auf der unteren Seite der Papierbögen gemäß 2 und 3) des Halbleitersubstrats 11 angeordnet. Nickel (Ni), Gold (Au), ein anderes Metall, eine Legierung oder ein Laminierungskörper, der aus diesen Materialien hergestellt ist, können als Material für die ohmsche Elektrode 91 auf der rückwärtigen Oberfläche und die Kathodenelektrode 93 verwendet werden.
  • Wie in 8 dargestellt, kann eine Feldisolierschicht 32 in einem Bereich des Anschlussbereichs 2 auf der Super-Junction-Schicht 15 und der Stützenumgebungsschicht 16 vom n-Typ ausgebildet sein. In diesem Fall sind die Schottky-Kontaktelektrode 87 und die Anodenelektrode 88 so ausgebildet, dass sie sich teilweise auf einem oberen Bereich der Feldisolierschicht 32 befinden.
  • Wie in 5 dargestellt, weist hier bei der vorliegenden Ausführungsform zumindest eine der Stehspannungs-Haltestrukturen 56, die in einer Draufsicht mit der Super-Junction-Schicht 15 überlappt, einen Spalt 57 auf. Das heißt, die Stehspannungs-Haltestruktur 56, die den Spalt 57 aufweist, weist keine vollständig durchgehende rahmenartige Form auf, sondern ist intermittierend ausgebildet, und ein intermittierender Bereich bildet den Spalt 57. Mit anderen Worten, es durchquert der Spalt 57 die Stehspannungs-Haltestruktur 56, zu welcher der Spalt 57 gehört, und verbindet einen inneren Bereich und einen äußeren Bereich der Stehspannungs-Haltestruktur 56.
  • Bei dem Bereich, der dem Spalt 57 entspricht, kann es sich um einen Halbleitebereich von n-Typ oder um einen Halbleiterbereich vom p-Typ handeln, der eine geringere Störstellenkonzentration als die Stehspannungs-Haltestruktur 56 aufweist. Bei dem Beispiel in 5 handelt es sich bei einem Bereich des Spalts 57, der mit der Stützschicht 13 vom n-Typ überlappt, um einen Halbleiterbereich vom n-Typ, und bei einem Bereich des Spalts 57, der mit der Stützschicht 14 vom p-Typ überlappt, handelt es sich um einen Halbleiterbereich vom p-Typ.
  • Wenn es sich bei einem Bereich des Spalts 57 um einen Halbleiterbereich vom n-Typ handelt, kann die Störstellenkonzentration desselben die gleiche sein wie jene der Stützschicht 13 vom n-Typ oder kann sich von jener unterscheiden. Wenn es sich bei einem Bereich des Spalts 57 um einen Halbleiterbereich vom p-Typ handelt, reicht es aus, dass er eine geringere Störstellenkonzentration als die Stehspannungs-Haltestruktur 56 aufweist und eine Störstellenkonzentration derart aufweist, dass er zum Zeitpunkt des Anlegens einer Sperrspannung verarmt wird. Alternativ kann ein Bereich des Spalts 57 aus irgendeinem Material gebildet sein, das einen intrinsischen Halbleiter aufweist, solange er zum Zeitpunkt des Anlegens einer Sperrvorspannung mit der Stehspannungs-Haltestruktur 56 nicht elektrisch leitend ist.
  • Wie in 5 dargestellt, sind die Spalte 57 bei der Ausführungsform 1 in den gekrümmten Bereichen sämtlicher der Stehspannungs-Haltestrukturen 56 angeordnet, die in einer Draufsicht mit der Super-Junction-Schicht 15 überlappen.
  • Der Spalt 57 ist indessen in der Stehspannungs-Haltestruktur 56 (der Stehspannungs-Haltestruktur 56 auf der äußersten Seite) nicht angeordnet, die in einer Draufsicht nicht mit der Super-Junction-Schicht 15 überlappt. In dem geradlinigen Bereich der Stehspannungs-Haltestruktur 56 ist der Spalt 57 nicht angeordnet.
  • Darüber hinaus sind die Spalte 57 der benachbarten Stehspannungs-Haltestrukturen 56 so angeordnet, dass sie versetzt zueinander sind, so dass sie in einer Draufsicht in einer radialen Richtung der Stehspannungs-Haltestruktur 56 (das heißt, in einer Richtung, die von einer inneren Seite zu einer äußeren Seite eines Rahmens der Stehspannungs-Haltestruktur 56 ausgerichtet ist) nicht benachbart zueinander sind.
  • Als Nächstes wird ein Verfahren zum Herstellen der Halbleitereinheit gemäß Ausführungsform 1 beschrieben. 9 bis 18 sind Prozesserläuterungszeichnungen zur Erläuterung des Herstellungsverfahrens. Diese Prozesserläuterungszeichnungen entsprechen einem Querschnitt, der in 6 dargestellt ist, das heißt, einem Querschnitt entlang einer Linie D1-D2 in 5.
  • Wie vorstehend beschrieben, umfassen Verfahren zum Herstellen der Super-Junction-Struktur im Wesentlichen zwei Verfahren, ein multi-epitaxiales Verfahren und ein Graben-Füll-Verfahren. Bei einem multi-epitaxialen Verfahren handelt es sich um ein Verfahren, bei dem das epitaxiale Aufwachsen der Halbleiterschicht vom n-Typ und die Ionenimplantation von Störstellen des p-Typs wiederholt werden. In der Super-Junction-Struktur ist es effektiv, die Tiefe der Stützschicht 14 vom p-Typ zu vergrößern, um die Spannungsfestigkeit zu verbessern.
  • Bei einem multi-epitaxialen Verfahren ist die Anzahl von Wiederholungen des Prozesses durch die notwendige Dicke der Super-Junction-Schicht 15 und die implantierbare Tiefe der Ionenimplantation bestimmt. Wenn die Störstellen vom p-Typ durch die Ionenimplantation zum Beispiel bis in eine Tiefe von 1 µm implantiert werden können, muss die Wiederholung des epitaxialen Aufwachsens und der Ionenimplantation mindestens zehn Mal durchgeführt werden, um die Super-Junction-Schicht 15 mit einer Dicke von 10 µm zu bilden.
  • Bei einem Graben-Füll-Verfahren handelt es sich indessen um ein Verfahren, bei dem die erste Halbleiterschicht vom n-Typ zunächst epitaxial so aufgewachsen wird, dass sie eine Dicke aufweist, die für die Super-Junction-Schicht 15 notwendig ist, bei dem der Graben in der Halbleiterschicht durch anisotropes Ätzen gebildet wird und die zweite Halbleiterschicht vom p-Typ dann epitaxial so aufgewachsen wird, dass sie den Graben füllt.
  • Unter der Annahme, dass die Super-Junction-Schicht 15 so gebildet wird, dass sie eine geeignete Dicke aufweist, weist das Graben-Füll-Verfahren eine geringe Anzahl von Prozessen auf und ist in Bezug auf die Massenproduktivität im Vergleich zu dem multi-epitaxialen Verfahren hervorragend. Somit wird bei der vorliegenden Ausführungsform das Graben-Füll-Verfahren verwendet.
  • Zunächst wird das Halbleitersubstrat 11 vom n+-Typ hergestellt, wie in 9 dargestellt. Wie in 10 dargestellt, wird als Nächstes eine epitaxiale Kristallschicht 41 (eine erste Halbleiterschicht), die aus Siliciumcarbid vom n-Typ besteht, mittels eines chemischen Gasphasenabscheidungs(CVD)-Verfahrens epitaxial auf dem Halbleitersubstrat 11 aufgewachsen. Die epitaxiale Kristallschicht 41 wird in einem nachfolgenden Prozess zu der epitaxialen Kristallschicht 12, der Stützschicht 13 vom n-Typ und der Stützenumgebungsschicht 16 vom n-Typ. Die Dicke der epitaxialen Kristallschicht 41 kann in einer geeigneten Weise in Abhängigkeit von der Dicke der Super-Junction-Schicht 15 vorgegebenen werden, die zu bilden ist.
  • Als Nächstes wird eine Siliciumoxid-Schicht 42 auf einer Oberfläche der epitaxialen Kristallschicht 41 abgeschieden, und die Siliciumoxid-Schicht 42 wird durch selektives Ätzen unter Verwendung einer Photolithographie-Technik strukturiert, so dass eine aus der Siliciumoxid-Schicht 42 bestehende Maskenstruktur gebildet wird, wie in 11 dargestellt. Diese Maskenstruktur wird zum Zeitpunkt eines Ätzvorgangs zur Bildung des Grabens, in dem die Stützschicht 14 vom p-Typ eingebettet wird, als eine Maske verwendet.
  • Bei der vorliegenden Ausführungsform wird die Stützschicht 14 vom p-Typ in Form von Streifen angeordnet, so dass in der Maskenstruktur eine Öffnung angeordnet ist, welche die Form von Streifen aufweist. Die Dicke der Siliciumxoid-Schicht 42 kann in einer geeigneten Weise in Abhängigkeit von einer Tiefe des zu bildenden Grabens (einer Dicke der Stützschicht 14 vom p-Typ) vorgegeben werden.
  • Anschließend wird der Graben 43 zum Einbetten der Stützschicht 14 vom p-Typ (im Folgenden „Stützenbildungsgraben 43“) in der epitaxialen Kristallschicht 41 gebildet, wie in 12 dargestellt, indem unter Verwendung der aus der Siliciumoxid-Schicht 42 bestehenden Maskenstruktur als eine Maske ein Ätzprozess durchgeführt wird. Die Siliciumoxid-Schicht 42 als Maskenstruktur wird in Abständen auf der Oberfläche der epitaxialen Kristallschicht 41 gebildet, so dass die Mehrzahl von Stützenbildungsgräben 43 in Abständen gebildet wird. Die Gestalt der Stützschicht 14 vom p-Typ wird durch die Gestalt des Stützenbildungsgrabens 43 gesteuert, so dass dieser Ätzprozess bevorzugt mittels eines Trockenätzprozesses durchgeführt wird, bei dem die Gestalt des Grabens leicht gesteuert werden kann.
  • Darüber hinaus wird eine aus Siliciumcarbid vom p-Typ bestehende epitaxiale Kristallschicht 44 (eine zweite Halbleiterschicht) durch epitaxiales Aufwachsen so aufgewachsen, dass sie in dem Stützenbildungsgraben 43 eingebettet wird, wie in 13 dargestellt. Die epitaxiale Kristallschicht 44 wird in einem nachfolgenden Prozess zu der Stützschicht 14 vom p-Typ. Somit wird zum Zeitpunkt der Bildung der epitaxialen Kristallschicht 44 die Störstellenkonzentration der epitaxialen Kristallschicht 44 vom p-Typ so vorgegeben, dass sie gleich der Menge der effektiven Störstellen der Stützschicht 13 vom n-Typ ist, um einen Ladungsausgleich oder ein Ladungsgleichgewicht zu erzielen.
  • Als Nächstes wird ein ebnender Prozess durchgeführt, bei dem nicht notwendige Bereiche der epitaxialen Kristallschicht 41 vom n-Typ und der epitaxialen Kristallschicht 44 vom p-Typ durch chemisch-mechanisches Polieren (CMP) entfernt werden, um die epitaxiale Kristallschicht 41 vom n-Typ auf einer oberen Oberflächenseite des Halbleitersubstrats 11 freizulegen, wie in 14 dargestellt. Die epitaxiale Kristallschicht 44 vom p-Typ, die nach dem ebnenden Prozess verbleibt, wird zu der Stützschicht 14 vom p-Typ.
  • Nach dem ebnenden Prozess wird die epitaxiale Kristallschicht 41 vom n-Typ in drei Bereiche unterteilt: die epitaxiale Kristallschicht 12, die Stützschicht 13 vom n-Typ und die Stützenumgebungsschicht 16 vom n-Typ, die in 6 dargestellt sind. Zunächst wird ein Bereich, der sandwichartig zwischen den Stützschichten 14 vom p-Typ in der epitaxialen Kristallschicht 41 vom n-Typ angeordnet ist, zu der Stützschicht 13 vom n-Typ.
  • Ein Bereich, der sich in einer Querschnittsansicht auf der gleichen Höhe wie die Stützschicht 13 vom n-Typ befindet, jedoch nicht sandwichartig zwischen den Stützschichten 14 vom p-Typ angeordnet ist (ein Bereich auf einer äußeren Seite eines Bereichs zur Bildung der Stützschicht 14 vom p-Typ) wird zu der Stützenumgebungsschicht 16 vom n-Typ in der epitaxialen Kristallschicht 41 vom n-Typ. Darüber hinaus wird ein Bereich zwischen einer Unterseite der Super-Junction-Schicht 15, die aus der Stützschicht 13 vom n-Typ und der Stützschicht 14 vom p-Typ besteht, und dem Halbleitersubstrat 11 zu der epitaxialen Kristallschicht 12 in der epitaxialen Kristallschicht 41 vom n-Typ.
  • Als Nächstes wird eine Implantationsmaske, in der ein Bereich zur Bildung der Stehspannungs-Haltestruktur 56 mit Ausnahme eines Bereichs für den Spalt 57 geöffnet ist, zum Beispiel unter Verwendung eines Photoresists auf der Super-Junction-Schicht 15 und der Stützenumgebungsschicht 16 vom n-Typ gebildet. Das heißt, der Bereich zur Bildung des Spalts 57 ist mit der Implantationsmaske bedeckt. Dann werden Störstellen vom p-Typ, wie zum Beispiel Al-Ionen, von der Implantationsmaske aus durch Ionenimplantation in den oberen Schichtbereich der Halbleiterschicht eingebracht, welche die Super-Junction-Schicht 15 und die Stützenumgebungsschicht 16 vom n-Typ aufweist, so dass die Mehrzahl von Stehspannungs-Haltestrukturen 56 gebildet wird, wie in 15 dargestellt.
  • Dabei wird der Spalt 57 in zumindest einer der Stehspannungs-Haltestrukturen 56 angeordnet, die in einer Draufsicht mit der Super-Junction-Schicht 15 überlappt (der Spalt 57 befindet sich in einer Tiefenrichtung eines Papierbogens gemäß 15, so dass er in dieser nicht gezeigt ist). Nach der Bildung der Stehspannungs-Haltestruktur 56 wird die Implantationsmaske entfernt.
  • Bei dem von der Stehspannungs-Haltestruktur 56 umgebenen Bereich auf der innersten Seite handelt es sich um den aktiven Bereich 1, und bei dem Bereich auf der äußeren Seite des inneren Endes der Stehspannungs-Haltestruktur 56 auf der innersten Seite handelt es sich um den Anschlussbereich 2.
  • Als Nächstes wird ein Temper-Prozessablauf zum Beispiel über dreißig Sekunden bis eine Stunde hinweg bei einer Temperatur von 1500 °C bis 2100 °C in einer inaktiven Gas-Atmosphäre durchgeführt, wie beispielsweise in Argon(Ar)-Gas oder Vakuum. Durch den Temper-Prozessablauf werden die implantierten Ionen elektrisch aktiviert.
  • Wenn der Anschlussbereich 2 zum Teil die Feldisolierschicht 32 aufweist, wie in 8 dargestellt, wird hier eine Siliciumoxid-Schicht zum Beispiel mittels eines CVD-Verfahrens auf der gesamten Oberfläche der Halbleiterschicht einschließlich der Super-Junction-Schicht 15 und der Stützenumgebungsschicht 16 vom n-Typ gebildet. Danach wird die Siliciumoxid-Schicht durch selektives Ätzen unter Verwendung einer Photolithographie-Technik strukturiert, um so die Feldisolierschicht 43 zu bilden.
  • Als Nächstes werden eine Schichtherstellungstechnik, wie z.B. ein Sputter-Verfahren oder ein Vakuumabscheidungsverfahren, und ein Photolithographie-Verfahren kombiniert, um die Schottky-Kontaktelektrode 87 auf der Super-Junction-Schicht 15 zu bilden, wie in 16 dargestellt. Die Schottky-Kontaktelektrode 87 wird in einem Bereich gebildet, der in einer Draufsicht den gesamten aktiven Bereich 1 aufweist.
  • Darüber hinaus werden eine Schichtherstellungstechnik, wie beispielsweise ein Sputter-Verfahren oder ein Vakuumabscheidungsverfahren, und eine Strukturierungstechnik kombiniert, wie beispielsweise ein Photolithographie-Verfahren, um die Anodenelektrode 88 auf der Schottky-Kontaktelektrode 87 zu bilden, wie in 17 dargestellt. Die Anodenelektrode 88 wird in einem Bereich gebildet, der in einer Draufsicht zumindest einen Bereich der Schottky-Kontaktelektrode 87 aufweist.
  • Anschließend werden die ohmsche Elektrode 91 auf der rückwärtigen Oberfläche und die Kathodenelektrode 93 zum Beispiel mittels eines Sputter-Verfahrens oder eines Vakuumabscheidungsverfahrens auf der zweiten Hauptoberfläche des Halbleitersubstrats 11 gebildet, wie in 18 dargestellt. Dementsprechend wird die Halbleitereinheit fertiggestellt, welche die in 5 bis 7 (oder 8) dargestellte Struktur aufweist.
  • Als Nächstes wird ein Betrieb der Halbleitereinheit gemäß Ausführungsform 1 in einem EIN-Zustand und einem AUS-Zustand beschrieben. Bei dem EIN-Zustand handelt es sich um einen Zustand, in dem basierend auf einem Potential der Kathodenelektrode 93 eine positive Spannung, die gleich einem vorgegebenen Schwellenwert oder höher als dieser ist, an der Anodenelektrode 88 anliegt und ein Strom von der Anodenelektrode 88 zu der Kathodenelektrode 93 fließt.
  • Bei dem AUS-Zustand handelt es sich um einen Zustand, in dem basierend auf einem Potential der Kathodenelektrode 93 eine negative Spannung an der Anodenelektrode 8 anliegt, ein Strom nicht fließt und ein Isolationsdurchbruch nicht auftritt. Insbesondere wird hier auf einen Zustand, in dem eine negative hohe Spannung an der Anodenelektrode 88 anliegt und sich eine Verarmungsschicht bis zu der gesamten Super-Junction-Schicht 15 ausdehnt, als AUS-Zustand Bezug genommen.
  • Im AUS-Zustand befinden sich elektrische Kraftlinien in einer horizontalen Richtung zwischen der Stützschicht 13 vom n-Typ und der Stützschicht 14 vom p-Typ, so dass die Super-Junction-Schicht 15 verarmt ist und eine Spannung in der Halbleitereinheit in einer vertikalen Richtung durch die verarmte Super-Junction-Schicht 15 gehalten wird.
  • In einer Halbleitereinheit, welche die Super-Junction-Struktur nicht aufweist, dehnt sich hier die Verarmungsschicht kaum aus, und die Spannungsfestigkeit nimmt ab, wenn die Störstellenkonzentration eines leitfähigen Bereichs vom n-Typ erhöht wird, so dass die Spannungsfestigkeit und der EIN-Widerstand eine Kompromiss-Beziehung aufweisen. Im Gegensatz dazu kann die Schwierigkeit einer Ausdehnung der Verarmungsschicht, die auftritt, wenn die Störstellenkonzentration des leitfähigen Bereichs vom n-Typ erhöht wird, bei der Halbleitereinheit mit der Super-Junction-Struktur kompensiert werden, indem ein Abstand der Wiederholung der Stützschicht 14 vom p-Typ und der Stützschicht 13 vom n-Typ reduziert wird, so dass der Kompromiss zwischen der Spannungsfestigkeit und dem EIN-Widerstand verbessert werden kann.
  • In der tatsächlichen Halbleitereinheit weist der Endbereich der Chip-Oberfläche im AUS-Zustand das gleiche Potential wie die Kathodenelektrode 93 auf, somit ist auch bei der Halbleitereinheit gemäß Ausführungsform 1 die Potentialdifferenz zwischen der Anodenelektrode 88 und dem Endbereich der Chip-Oberfläche erhöht. Somit muss eine Konzentration des elektrischen Felds in der horizontalen Richtung der Halbleitereinheit reduziert werden, indem die Stehspannungs-Haltestruktur 56 verwendet wird.
  • Das Beispiel für die Potentialverteilung in der horizontalen Richtung des Chips in der Halbleitereinheit als vorausgesetzte Technik, bei der die Stehspannungs-Haltestruktur 56 den Spalt 57 nicht aufweist, ist in 4 dargestellt. Wenn die Stehspannungs-Haltestruktur 56 den Spalt 57 nicht aufweist, weist jede Stehspannungs-Haltestruktur 56 über die gesamte äußere Peripherie des aktiven Bereichs 1 hinweg das gleiche Potential auf.
  • Dadurch wird angezeigt, dass eine Äquipotentiallinie die Stehspannungs-Haltestruktur 56 nicht durchqueren kann. Somit wird die ursprünglich auftretende Potentialdifferenz bei der Halbleitereinheit als der vorausgesetzten Technik in dem Bereich zwischen einer bestimmten Stehspannungs-Haltestruktur 56 und einer weiteren Stehspannungs-Haltestruktur 56 benachbart zu der inneren Seite oder der äußeren Seite der bestimmten Stehspannungs-Haltestruktur 56 gehalten, und in diesem Bereich tritt eine Konzentration des elektrischen Felds auf.
  • Bei der Halbleitereinheit gemäß Ausführungsform 1 ist der Spalt 57 zur Lösung dieses Problems in der Stehspannungs-Haltestruktur 56 angeordnet, die in einer Draufsicht mit der Super-Junction-Schicht 15 überlappt. Wenn die Stehspannungs-Haltestruktur 56 den Spalt 57 aufweist, können Äquipotentiallinien die Stehspannungs-Haltestruktur 56 durch den Spalt 57 durchqueren. Dementsprechend besteht keine Beschränkung dahingehend, dass die Stehspannungs-Haltestruktur 56 das gleiche Potential über die gesamte äußere Peripherie des aktiven Bereichs 1 hinweg aufweist, so dass ein Freiheitsgrad bei der Potentialverteilung erhöht wird und die Konzentration des elektrischen Felds reduziert wird.
  • Insbesondere dann, wenn der Spalt 57 so ausgebildet ist, dass ein Mäandern von Äquipotentiallinien so gut wie möglich unterbunden wird, kann eine Konzentration von Äquipotentiallinien (das heißt, eine Konzentration eines elektrischen Felds) weiter unterbunden werden, so dass eine derartige Konfiguration effektiv ist.
  • Es wird eine Anordnung des Spalts 57 beschrieben, mit der das Mäandern von Äquipotentiallinien unterbunden wird. Jeder Spalt 57 weist zwei Grenzlinien in Bezug auf die Stehspannungs-Haltestruktur 56 auf, zu welcher der Spalt 57 gehört, und wie in 19 dargestellt, ist hier ein Endbereich auf einer Seite weiter entfernt von der Mitte des aktiven Bereichs 1 der Grenzlinie näher bei einer Mittellinie des aktiven Bereichs 1 parallel zu der longitudinalen Richtung der Stützschicht 14 vom p-Typ (auf die im Folgenden einfach als „Mittellinie des aktiven Bereichs 1“ Bezug genommen wird) von den zwei Grenzlinien als „Spaltgrenzen-Endbereich A“ definiert. Ein Endbereich auf einer Seite näher bei der Mitte des aktiven Bereichs 1 der Grenzlinie auf einer Seite weiter entfernt von der Mittellinie des aktiven Bereichs 1 von den zwei Grenzlinien ist als „Spaltgrenzen-Endbereich B“ definiert.
  • Wenn sich in jedem Spalt 57 der Spaltgrenzen-Endbereich A auf einer Seite näher bei der Mittellinie des aktiven Bereichs 1 befindet als der Spaltgrenzen-Endbereich B, wird ein Mäandern von Äquipotentiallinien in diesem Fall unterbunden. Das heißt, es ist bevorzugt, dass sich der Spaltgrenzen-Endbereich A in jedem Spalt 57 auf einer Seite näher bei der Mittellinie des aktiven Bereichs 1 befindet als eine gerade Linie parallel zu der longitudinalen Richtung der Stützschicht 14 vom p-Typ, die durch den Spaltgrenzen-Endbereich B hindurch geht.
  • In 19 befindet sich der Spaltgrenzen-Endbereich A bevorzugt näher bei einer linken Seite als der Spaltgrenzen-Endbereich B (19 ist eine Zeichnung zur Erläuterung des Spaltgrenzen-Endbereichs A und des Spaltgrenzen-Endbereichs B, so dass sie eine bevorzugte positionelle Beziehung zwischen dem Spaltgrenzen-Endbereich A und dem Spaltgrenzen-Endbereich B nicht darstellt).
  • Die in 4 dargestellte Potentialverteilung ist unter der Annahme berechnet, dass die Super-Junction-Schicht 15 die Form von Streifen aufweist, wie in 1 dargestellt. In 4 unterscheiden sich die Potentialprofile entlang der Linie A1-A2, der Linie B1-B2 und der Linie C1-C2 in 1 aufgrund dessen voneinander, dass die Stützschicht 14 vom p-Typ in einer Draufsicht nicht rotationssymmetrisch in Bezug auf die Mitte des aktiven Bereichs 1 ist, das heißt, die Super-Junction-Schicht 15 ist in einer Draufsicht nicht rotationssymmetrisch in Bezug auf die Mitte des aktiven Bereichs 1.
  • Somit handelt es sich bei dem vorstehend beschriebenen Problem der Konzentration des elektrischen Felds bei der vorausgesetzten Technik (dem Problem der Konzentration des elektrischen Felds, das auftritt, wenn die Potentialdifferenz in dem Bereich zwischen der bestimmten Stehspannungs-Haltestruktur 56 und einer weiteren Stehspannungs-Haltestruktur 56 benachbart zu der inneren Seite oder der äußeren Seite der bestimmten Stehspannungs-Haltestruktur 56 gehalten wird) nicht um ein Problem, das nur in dem Fall auftritt, in dem die Super-Junction-Schicht 15 die Form von Streifen aufweist, sondern es handelt sich um ein Problem, das häufig in dem Fall auftritt, in dem die Super-Junction-Schicht 15 nicht rotationssymmetrisch in Bezug auf die Mitte des aktiven Bereichs 1 ist.
  • Dementsprechend weist die vorliegende Ausführungsform häufig einen Effekt nicht nur in dem Fall, in dem die Super-Junction-Schicht 15 die Form von Streifen aufweist, sondern auch in dem Fall auf, in dem die Super-Junction-Schicht 15 in einer Draufsicht nicht rotationssymmetrisch in Bezug auf die Mitte des aktiven Bereichs 1 ist.
  • Bei der Halbleitereinheit gemäß Ausführungsform 1 ist der Spalt 57 in dem gekrümmten Bereich der Stehspannungs-Haltestruktur 56 angeordnet. Die in 4 gezeigte graphische Darstellung zeigt, dass sich die Potentialverteilung um die Linie B1-B2 herum von einer Position der Linie A1-A2 in Richtung zu der Position der Linie C1-C2 über die Position der Linie B1-B2 in 1, das heißt, in dem gekrümmten Bereich der Stehspannungs-Haltestruktur 56, signifikant ändert und eine Konzentration des elektrischen Felds auftritt. Der Spalt 57 ist in dem gekrümmten Bereich der Stehspannungs-Haltestruktur 56 angeordnet, somit kann der Effekt einer Reduzierung des elektrischen Felds verstärkt werden, und die Spannungsfestigkeit der Halbleitereinheit kann erhöht werden.
  • Bei der Halbleitereinheit gemäß Ausführungsform 1, ist der Spalt 57 nicht in dem geradlinigen Bereich der Stehspannungs-Haltestruktur 56 angeordnet. Dies ist darin begründet, dass die Potentialverteilung in dem geradlinigen Bereich des Stehspannungs-Haltebereichs 56 gering ist, die zu reduzierende Konzentration des elektrischen Felds gering ist, und, wenn der Spalt 57 in dem geradlinigen Bereich der Stehspannungs-Haltestruktur 56 angeordnet ist, die Wahrscheinlichkeit besteht, dass die Verarmung des Halbleiterbereichs vom n-Typ um den Spalt 57 herum unterbunden wird und das elektrische Feld kaum gehalten wird. Mit anderen Worten, es ist der Spalt 57 in dem geradlinigen Bereich der Stehspannungs-Haltestruktur 56 nicht angeordnet, somit liegt ein konstanter Effekt einer Erhöhung der Spannungsfestigkeit der Halbleitereinheit vor.
  • Bei der Halbleitereinheit gemäß Ausführungsform 1 sind die Spalte 57 der benachbarten Stehspannungs-Haltestrukturen 56 derart angeordnet, dass sie so zueinander versetzt sind, dass sie in einer Draufsicht in der radialen Richtung der Stehspannungs-Haltestruktur 56 (das heißt, in der Richtung, die von der inneren Seite zu der äußeren Seite des Rahmens der Stehspannungs-Haltestruktur 56 ausgerichtet ist) nicht zueinander benachbart sind. Es besteht die Wahrscheinlichkeit, dass die Verarmung des Halbleiterbereichs vom n-Typ um den Spalt 57 herum unterbunden wird und das elektrische Feld kaum gehalten wird; somit sind die Spalte 57 so zueinander versetzt, dass verhindert wird, dass der Bereich, der das elektrische Feld kaum hält, durchgängig angeordnet ist.
  • Mit anderen Worten, es sind die Spalte 57 zwischen den benachbarten Stehspannungs-Haltestrukturen 56 in der radialen Richtung der Stehspannungs-Haltestruktur 56 nicht benachbart zueinander angeordnet, so dass ein konstanter Effekt einer Erhöhung der Spannungsfestigkeit der Halbleitereinheit erzielt werden kann.
  • Bei der Halbleitereinheit gemäß Ausführungsform 1 wird das aus Siliciumcarbid bestehende Halbleitersubstrat 11 verwendet, und die Super-Junction-Schicht 15 und die epitaxiale Kristallschicht, in denen die Stehspannungs-Haltestruktur 56 ausgebildet ist, bestehen ebenfalls aus Siliciumcarbid. Im Allgemeinen werden in die Halbleiterschicht implantierte Ionen zum Zeitpunkt eines thermischen Prozessablaufs diffundiert, so dass es schwierig ist, einen Ionenimplantationsbereich mit einer sehr kleinen Struktur zu bilden.
  • Die Diffusion tritt jedoch in Siliciumcarbid kaum auf, so dass die Gestalt, wenn Siliciumcarbid verwendet wird, beim Bilden einer sehr kleinen Struktur, wie beispielsweise des Spalts 57, leicht gesteuert werden kann und der Effekt einer Erhöhung der Spannungsfestigkeit leichter als im Fall der Verwendung von Silicium erzielt werden kann.
  • Darüber hinaus ist in der Halbleitereinheit gemäß Ausführungsform 1 die Konzentration von Störstellen des p-Typs der Stehspannungs-Haltestruktur 56 pro Einheitsfläche so vorgegeben, dass sie gleich oder höher als 1 × 1013 cm-2 ist. Dies zeigt, dass die Dosismenge gleich oder höher als 1 × 1013 cm-2 ist, wenn die Stehspannungs-Haltestruktur 56 mittels Ionenimplantation gebildet wird. Wenn die Konzentration von Störstellen des p-Typs der Stehspannungs-Haltestruktur 56 geringer als ein konstanter Wert ist, wird die Verarmung des Halbleiterbereichs vom n-Typ um die Stehspannungs-Haltestruktur 56 nicht ausreichend ausgeführt und verursacht eine Reduktion der Spannungsfestigkeit.
  • Die Konzentration von Störstellen des p-Typs der Stehspannungs-Haltestruktur 56 pro Einheitsfläche ist so vorgegeben, dass sie gleich oder höher als 1 × 1013 cm-2 ist, so dass der Halbleiterbereich vom n-Typ um die Stehspannungs-Haltestruktur 56 herum zuverlässig verarmt werden kann. Mit anderen Worten, es ist die Konzentration von Störstellen des p-Typs der Stehspannungs-Haltestruktur 56 pro Einheitsfläche so vorgegeben, dass sie gleich oder höher als 1 x 1013 cm-2 ist, so dass ein konstanter Effekt in Bezug auf eine Erhöhung der Spannungsfestigkeit der Halbleitereinheit erzielt werden kann.
  • Ausführungsform 2
  • 20 ist eine Draufsicht, die eine Konfiguration der Halbleitereinheit gemäß Ausführungsform 2 der vorliegenden Erfindung darstellt. Die Beschreibung von Komponenten oder Bestandteilen, die für die Erläuterung nicht notwendig sind (zum Beispiel der Schottky-Kontaktelektrode 87 und der Anodenelektrode 88) ist der Einfachheit halber in den Zeichnungsfiguren weggelassen. Komponenten oder Bestandteile der Halbleitereinheit gemäß Ausführungsform 2 sind hauptsächlich ähnlich wie jene bei der Ausführungsform 1, somit wird die Beschreibung der Komponenten oder Bestandteile weggelassen, die ähnlich wie jene bei der Ausführungsform 1 sind, und es wird eine für die Ausführungsform 2 spezifische Konfiguration beschrieben.
  • Bei der Halbleitereinheit gemäß Ausführungsform 1 ist der Spalt 57 in der Stehspannungs-Haltestruktur 56 nicht angeordnet, die mit der Super-Junction-Schicht 15 in einer Draufsicht nicht überlappt, bei der Halbleitereinheit gemäß Ausführungsform 2 ist der Spalt 57 jedoch, wie in 20 dargestellt, auch in der Stehspannungs-Haltestruktur 56 (der Stehspannungs-Haltestruktur 56 auf der äußersten Seite) angeordnet, die mit der Super-Junction-Schicht 15 in einer Draufsicht nicht überlappt. Das heißt, der Spalt 57 ist auch in der Stehspannungs-Haltestruktur 56 angeordnet, die sich in der Stützenumgebungsschicht 16 vom n-Typ befindet.
  • Wenn die Super-Junction-Schicht 15 in Bezug auf die Mitte des aktiven Bereichs nicht rotationssymmetrisch ist, ist die Potentialverteilung der Super-Junction-Schicht 15 rotationsmäßig asymmetrisch, und die Potentialverteilung der Stützenumgebungsschicht 16 vom n-Typ ist ebenfalls rotationsmäßig asymmetrisch. Somit weist die Konfiguration, bei welcher der Spalt 57 auch in der Stehspannungs-Haltestruktur 56 angeordnet ist, die sich an einer Position befindet, die mit der Stützenumgebungsschicht 16 vom n-Typ überlappt, einen konstanten Effekt in Bezug auf eine Reduzierung der Konzentration des elektrischen Felds auf.
  • Die Halbleitereinheit gemäß der vorliegenden Ausführungsform kann mittels eines Herstellungsverfahrens hergestellt werden, das ähnlich wie jenes für die Halbleitereinheit gemäß Ausführungsform 1 ist, indem die Maskenstruktur, die bei dem Prozess zum Herstellen der Stehspannungs-Haltestruktur 56 und des Spalts 57 verwendet wird (15), in einer geeigneten Weise abgeändert wird.
  • Ausführungsform 3
  • 21 ist eine Draufsicht, die eine Konfiguration einer Halbleitereinheit gemäß einer Ausführungsform 3 der vorliegenden Erfindung darstellt. Die Beschreibung von Komponenten oder Bestandteilen, die für die Erläuterung (zum Beispiel der Schottky-Kontaktelektrode 87 und der Anodenelektrode 88) nicht notwendig sind, ist der Einfachheit halber in den Zeichnungsfiguren weggelassen. Komponenten oder Bestandteile der Halbleitereinheit gemäß Ausführungsform 3 sind hauptsächlich ähnlich wie jene bei der Ausführungsform 2, somit wird die Beschreibung der Komponenten oder Bestandteile weggelassen, die ähnlich wie jene bei der Ausführungsform 2 sind, und es wird eine für die Ausführungsform 3 spezifische Konfiguration beschrieben.
  • Bei der Halbleitereinheit (20) gemäß Ausführungsform 2 überlappt die Stehspannungs-Haltestruktur 56 auf der äußersten Seite in der Mehrzahl von Stehspannungs-Haltestrukturen 56 nicht mit der Stützenumgebungsstruktur 16 vom n-Typ; bei der Halbleitereinheit gemäß Ausführungsform 3 sind jedoch sämtliche der Stehspannungs-Haltestrukturen 56 so angeordnet, dass sie mit der Super-Junction-Schicht 15 überlappen, wie in 21 dargestellt. Gemäß dieser Konfiguration wird die Konzentration des elektrischen Felds in dem Bereich in der Nähe der äußeren Peripherie des Chips weiter reduziert, so dass die Spannungsfestigkeit der Halbleitereinheit erhöht werden kann.
  • Die Halbleitereinheit gemäß der vorliegenden Ausführungsform kann mittels eines Herstellungsverfahrens hergestellt werden, das ähnlich wie jenes für die Halbleitereinheit gemäß Ausführungsform 1 ist, indem die Maskenstruktur, die bei dem Prozess zum Herstellen des Stützenbildungsgrabens 43 verwendet wird, in dem die Stützschicht 14 vom p-Typ eingebettet wird (11 und 12), und die Maskenstruktur, die bei dem Prozess zum Herstellen der Stehspannungs-Haltestruktur 56 und des Spalts 57 (15) verwendet wird, in einer geeigneten Weise abgeändert werden.
  • Ausführungsform 4
  • 22 ist eine Draufsicht, die eine Konfiguration einer Halbleitereinheit gemäß einer Ausführungsform 4 der vorliegenden Erfindung darstellt. Die Beschreibung von Komponenten oder Bestandteilen, die für die Erläuterung nicht notwendig ist (zum Beispiel der Schottky-Kontaktelektrode 87 und der Anodenelektrode 88) wird der Einfachheit halber in den Zeichnungsfiguren weggelassen. Komponenten oder Bestandteile der Halbleitereinheit gemäß Ausführungsform 4 sind im Wesentlichen ähnlich wie jene bei der Ausführungsform 3, somit wird die Beschreibung der Komponenten oder Bestandteile weggelassen, die ähnlich wie jene bei der Ausführungsform 3 sind, und es wird eine für die Ausführungsform 4 spezifische Konfiguration beschrieben.
  • Bei der Halbleitereinheit gemäß Ausführungsform 3 (21) stimmen die Position der äußeren Peripherie der Super-Junction-Schicht 15 und die Position der äußeren Peripherie der Stehspannungs-Haltestruktur 56 auf der äußersten Seite miteinander überein, bei der Halbleitereinheit gemäß Ausführungsform 4, wie in 22 beschrieben, befindet sich die äußere Peripherie der Super-Junction-Schicht 15 jedoch auf einer äußeren Seite der äußeren Peripherie der Stehspannungs-Haltestruktur 56 auf der äußersten Seite in dem Eckenbereich (dem gekrümmten Bereich) der Stehspannungs-Haltestruktur 56.
  • Das heißt, die Stützschicht 13 vom n-Typ und die Stützschicht 14 vom p-Typ erstrecken sich bis zu einer äußeren Seite der äußeren Peripherie der Stehspannungs-Haltestruktur 56 auf der äußersten Seite in dem Eckenbereich der Stehspannungs-Haltestruktur 56. Gemäß dieser Konfiguration wird die Konzentration des elektrischen Felds in dem gekrümmten Bereich der Stehspannungs-Haltestruktur 56 weiter reduziert, so dass die Spannungsfestigkeit der Halbleitereinheit erhöht werden kann.
  • Die Halbleitereinheit gemäß der vorliegenden Ausführungsform kann mittels eines Herstellungsverfahrens hergestellt werden, das ähnlich wie jenes für die Halbleitereinheit gemäß Ausführungsform 1 ist, indem die Maskenstruktur, die bei dem Prozess zum Herstellen des Stützenbildungsgrabens 43 verwendet wird, in dem die Stützschicht 14 vom p-Typ eingebettet wird (11 und 12), und die Maskenstruktur, die bei dem Prozess zum Herstellen der Stehspannungs-Haltestruktur 56 und des Spalts 57 verwendet wird (15), in einer geeigneten Weise abgeändert werden.
  • Ausführungsform 5
  • 23 ist eine Draufsicht, die eine Konfiguration einer Halbleitereinheit gemäß Ausführungsform 5 der vorliegenden Erfindung darstellt. Die Beschreibung von Komponenten oder Bestandteilen, die für die Erläuterung nicht notwendig sind (zum Beispiel der Schottky-Kontaktelektrode 87 und der Anodenelektrode 88), ist der Einfachheit halber bei den Zeichnungen weggelassen. Komponenten oder Bestandteile der Halbleitereinheit gemäß Ausführungsform 5 sind hauptsächlich ähnlich wie jene bei der Ausführungsform 4, somit wird die Beschreibung der Komponenten oder Bestandteile weggelassen, die ähnlich wie jene bei der Ausführungsform 4 sind, und es wird eine für die Ausführungsform 5 spezifische Konfiguration beschrieben.
  • Bei der Halbleitereinheit gemäß Ausführungsform 4 (22) befindet sich die äußere Peripherie der Super-Junction-Schicht 15 auf der äußeren Seite der äußeren Peripherie der Stehspannungs-Haltestruktur 56 auf der äußersten Seite nur in dem Eckenbereich (dem gekrümmten Bereich) der Stehspannungs-Haltestruktur 56, bei der Halbleitereinheit gemäß Ausführungsform 5 befindet sich die äußere Peripherie der Super-Junction-Schicht 15 jedoch, wie in 23 dargestellt, auf der äußeren Seite der äußeren Peripherie der Stehspannungs-Haltestruktur 56 auf der äußersten Seite in dem gesamten Bereich (dem gekrümmten Bereich und dem geradlinigen Bereich) der Stehspannungs-Haltestruktur 56.
  • Das heißt, sämtliche von der Mehrzahl von Stehspannungs-Haltestrukturen 56 sind durch die Super-Junction-Schicht 15 eingeschlossen. Gemäß dieser Konfiguration wird die Konzentration des elektrischen Felds auf der äußeren Seite der Stehspannungs-Haltestruktur 56 weiter reduziert, so dass die Spannungsfestigkeit der Halbleitereinheit erhöht werden kann.
  • Die Halbleitereinheit gemäß der vorliegenden Ausführungsform kann mittels eines Herstellungsverfahrens hergestellt werden, das ähnlich wie jenes für die Halbleitereinheit gemäß Ausführungsform 1 ist, indem die Maskenstruktur, die bei dem Prozess zum Herstellen des Stützenbildungsgrabens 43 verwendet wird, in dem die Stützschicht 14 vom p-Typ eingebettet wird (11 und 12), und die Maskenstruktur, die bei dem Prozess zum Herstellen der Stehspannungs-Haltestruktur 56 und des Spalts 57 (15) verwendet wird, in einer geeigneten Weise abgeändert werden.
  • Ausführungsform 6
  • 24 ist eine Draufsicht, die eine Konfiguration einer Halbleitereinheit gemäß Ausführungsform 6 der vorliegenden Erfindung darstellt. Die Beschreibung von Komponenten oder Bestandteilen, die für die Erläuterung nicht notwendig sind (zum Beispiel der Schottky-Kontaktelektrode 87 und der Anodenelektrode 88) wird der Einfachheit halber bei den Zeichnungsfiguren weggelassen.
  • Komponenten oder Bestandteile der Halbleitereinheit gemäß Ausführungsform 6 sind hauptsächlich ähnlich wie jene bei der Ausführungsform 5, somit wird die Beschreibung der Komponenten oder Bestandteile weggelassen, die ähnlich wie jene bei der Ausführungsform 5 sind, und es wird eine für die Ausführungsform 6 spezifische Konfiguration beschrieben.
  • Wie in 24 dargestellt, ist der Spalt 57 der Stehspannungs-Haltestruktur 56 bei der Halbleitereinheit gemäß Ausführungsform 6 so ausgebildet, dass er sich über die Stützschicht 13 vom n-Typ und die Stützschicht 14 vom p-Typ hinweg erstreckt. In einer Draufsicht befindet sich die Grenze zwischen dem Spalt 57 und der Stehspannungs-Haltestruktur 56, zu welcher der Spalt 57 gehört, nicht in Kontakt (weist keinen Schnittpunkt und Kontaktpunkt auf) mit der Grenze zwischen der Stützschicht 13 vom n-Typ und der Stützschicht 14 vom p-Typ.
  • Darüber hinaus ist die Grenzlinie auf der Seite näher bei der Mittellinie des aktiven Bereichs 1 parallel zu der longitudinalen Richtung der Stützschicht 14 vom p-Typ (auf die im Folgenden einfach als „Mittellinie des aktiven Bereichs 1“ Bezug genommen wird) von den zwei Grenzlinien zwischen dem Spalt 57 und der Stehspannungs-Haltestruktur 56, zu welcher der Spalt 57 gehört, in einer Draufsicht durch die Stützschicht 14 vom p-Typ eingeschlossen. Die Grenzlinie auf der Seite weiter entfernt von der Mittellinie des aktiven Bereichs 1 von den zwei Grenzlinien ist in einer Draufsicht in der Stützschicht 13 vom n-Typ eingeschlossen.
  • Aus der graphischen Darstellung in 4 ist ersichtlich, dass dann, wenn die Stützschicht 14 vom p-Typ in Form von Streifen ausgebildet ist, der Abstand von dem Endbereich des aktiven Bereichs 1 zu einer Position, an der das Potential einen speziellen Wert erreicht (zum Beispiel VR/2 oder VR), im Fall einer Richtung vertikal zu der longitudinalen Richtung der Stützschicht 14 vom p-Typ (einer Richtung der Linie A1-A2 in 1) größer als im Fall einer Richtung parallel zu der longitudinalen Richtung der Stützschicht 14 vom p-Typ ist (einer Richtung der Linie C1-C2 in 1).
  • Dies zeigt, dass dann, wenn eine Äquipotentiallinie in einer Draufsicht dargestellt ist, diese als eine konzentrische Figur dargestellt ist, deren longitudinale Richtung gleich der longitudinalen Richtung der Stützschicht 14 vom p-Typ ist (zum Beispiel eine Figur ähnlich wie eine ovale Form oder eine rechteckige Form, deren Ecken abgerundet sind).
  • Somit tritt eine Äquipotentiallinie, die von einer äußeren Seite zu einer inneren Seite der Stehspannungs-Haltestruktur 56 durch den Spalt 57 hindurchgeht, in eine innere Seite eines Bereichs der Stehspannungs-Haltestruktur 56, welcher die Grenzlinie auf einer Seite weiter entfernt von der Mittellinie des aktiven Bereichs 1 aufweist, durch eine äußere Seite eines Bereichs der Stehspannungs-Haltestruktur 56 ein, der die Grenzlinie auf einer Seite näher bei der Mittellinie des aktiven Bereichs 1 von den zwei Grenzlinien zwischen dem Spalt 57 und der Stehspannungs-Haltestruktur 56 aufweist, zu welcher der Spalt 57 gehört.
  • Dementsprechend tritt die Konzentration des elektrischen Felds in dem Spalt 57 in dem Endbereich auf der Seite weiter entfernt von der Mitte des aktiven Bereichs 1 der Grenzlinie auf der Seite näher bei der Mittellinie des aktiven Bereichs 1 (dem Spaltgrenzen-Endbereich A in 19) von den zwei Grenzlinien zwischen dem Spalt 57 und der Stehspannungs-Haltestruktur 56, zu welcher der Spalt 57 gehört, und dem Endbereich auf der Seite näher bei der Mitte des aktiven Bereichs 1 der Grenzlinie auf der Seite weiter entfernt von der Mittelline des aktiven Bereichs 1 (dem Spaltgrenzen-Endbereich B in 19) von den zwei Grenzlinien auf.
  • Indessen ist empirisch bekannt, dass dann, wenn sowohl der Halbleiterbereich vom n-Typ als auch der Halbleiterbereich vom p-Typ in einer nicht eindimensionalen Form in Bezug auf die Richtung des elektrischen Felds angeordnet sind, die Äquipotentiallinien so verteilt sind, dass sie in dem Halbleiterbereich vom n-Typ in Richtung zu der Seite eines niedrigen Potentials eine Ausbauchung zeigen, und so verteilt sind, dass sie in dem Halbleiterbereich vom p-Typ eine Ausbauchung in Richtung zu der Seite eines hohen Potentials zeigen.
  • Wenn der Spalt 57 so angeordnet ist, wie in 24 dargestellt, ist der Spaltgrenzen-Endbereich A, der sich in dem äußeren peripheren Bereich der Stehspannungs-Haltestruktur 56 befindet, auf der Stützschicht 14 vom p-Typ angeordnet, und ist der Spaltgrenzen-Endbereich B, der sich in dem inneren peripheren Bereich der Stehspannungs-Haltestruktur 56 befindet, auf der Stützschicht 13 vom n-Typ angeordnet, so dass die Konzentration des elektrischen Felds in beiden Spaltgrenzen-Endbereichen A und B reduziert wird und die Spannungsfestigkeit der Halbleitereinheit erhöht werden kann.
  • Das heißt, der Spaltgrenzen-Endbereich A, der sich auf einer Seite befindet, auf der das Potential niedrig ist, ist auf der Stützschicht 14 vom p-Typ angeordnet, so dass eine Äquipotentiallinie von dem Spaltgrenzen-Endbereich A in Richtung zu der Seite mit hohem Potential eine Ausbauchung zeigt und das elektrische Feld des Spaltgrenzen-Endbereichs A reduziert wird.
  • Der Spaltgrenzen-Endbereich B, der sich auf einer Seite befindet, auf der das Potential hoch ist, ist auf der Stützschicht 13 vom n-Typ angeordnet, so dass Äquipotentiallinien von dem Spaltgrenzen-Endbereich B in Richtung zu der Seite mit niedrigem Potential eine Ausbauchung zeigen und das elektrische Feld des Spaltgrenzen-Endbereichs B reduziert wird.
  • Die Halbleitereinheit gemäß der vorliegenden Ausführungsform kann mittels eines Herstellungsverfahrens hergestellt werden, das ähnlich wie jenes für die Halbleitereinheit gemäß Ausführungsform 1 ist, indem die Maskenstruktur, die bei dem Prozess zum Herstellen des Stützenbildungsgrabens 43, in dem die Stützschicht 14 vom p-Typ eingebettet wird (11 und 12), und die Maskenstruktur, die bei dem Prozess zum Herstellen der Stehspannungs-haltestruktur 56 und des Spalts 57 (15) verwendet wird, in einer geeigneten Weise abgeändert werden.
  • Ausführungsform 7
  • 25 ist eine Draufsicht, die eine Konfiguration einer Halbleitereinheit gemäß Ausführungsform 7 der vorliegenden Erfindung darstellt. Die Beschreibung von Komponenten oder Bestandteilen, die für die Erläuterung nicht notwendig sind (zum Beispiel der Schottky-Kontaktelektrode 87 und der Anodenelektrode 88), wird der Einfachheit halber bei den Zeichnungsfiguren weggelassen.
  • Komponenten oder Bestandteile der Halbleitereinheit gemäß Ausführungsform 7 sind hauptsächlich ähnlich wie jene bei der Ausführungsform 6, so dass die Beschreibung der Komponenten oder Bestandteile weggelassen wird, die ähnlich wie jene bei der Ausführungsform 6 sind, und es wird eine für die Ausführungsform 7 spezifische Konfiguration beschrieben.
  • Bei der Halbleitereinheit gemäß Ausführungsform 7 sind, wie in 25 dargestellt, die Stützschicht 14 vom p-Typ, welche die Grenzlinie auf der Seite näher bei der Mittellinie des aktiven Bereichs 1 parallel zu der longitudinalen Richtung der Stützschicht 14 vom p-Typ von den zwei Grenzlinien zwischen dem Spalt 57 und der Stehspannungs-Haltestruktur 56 aufweist, zu welcher der Spalt 57 gehört, und die Stützschicht 13 vom n-Typ benachbart zueinander, welche die Grenzlinie auf der Seite weiter entfernt von der Mittellinie des aktiven Bereichs 1 aufweist, so dass sich die Halbleitereinheit gemäß Ausführungsform 7 von jener gemäß Ausführungsform 6 (24) in diesem Punkt unterscheidet. Das heißt, bei der vorliegenden Ausführungsform befinden sich die Stützschicht 14 vom p-Typ, in der sich der Spaltgrenzen-Endbereich A befindet, und die Stützschicht 13 vom n-Typ, in der sich der Spaltgrenzen-Endbereich B befindet, in einer Draufsicht benachbart zueinander.
  • Gemäß dieser Konfiguration wird der Bereich reduziert, der die Stehspannungs-Haltestruktur 56 nicht aufweist, so dass unterbunden wird, dass sich die Verarmungsschicht kaum ausdehnt. Das heißt, es wird aufrechterhalten, dass sich die Verarmungsschicht leicht ausdehnt, so dass eine Reduktion der Spannungsfestigkeit der Halbleitereinheit verhindert werden kann.
  • Die Halbleitereinheit gemäß der vorliegenden Ausführungsform kann mittels eines Herstellungsverfahrens hergestellt werden, das ähnlich wie jenes für die Halbleitereinheit gemäß Ausführungsform 1 ist, indem die Maskenstruktur, die bei dem Prozess zum Herstellen des Stützenbildungsgrabens 43 verwendet wird, in dem die Stützschicht 14 vom p-Typ eingebettet wird (11 und 12), und die Maskenstruktur, die bei dem Prozess zum Herstellen der Stehspannungs-Haltestruktur 56 und des Spalts 57 (15) verwendet wird, in einer geeigneten Weise abgeändert werden.
  • Ausführungsform 8
  • 26 ist eine Draufsicht, die eine Konfiguration einer Halbleitereinheit gemäß Ausführungsform 8 der vorliegenden Erfindung darstellt. Die Beschreibung von Komponenten oder Bestandteilen, die für die Erläuterung nicht notwendig sind (zum Beispiel der Schottky-Kontaktelektrode 87 und der Anodenelektrode 88) wird der Einfachheit halber bei den Zeichnungsfiguren weggelassen.
  • Komponenten oder Bestandteile der Halbleitereinheit gemäß Ausführungsform 8 sind hauptsächlich ähnlich wie jene bei der Ausführungsform 7, somit wird die Beschreibung der Komponenten oder Bestandteile weggelassen, die ähnlich wie jene bei der Ausführungsform 7 sind, und es wird eine für die Ausführungsform 8 spezifische Konfiguration beschrieben.
  • Bei der Halbleitereinheit gemäß Ausführungsform 7 (25) weist die Grenzlinie zwischen dem Spalt 57 und der Stehspannungs-Haltestruktur 56, zu welcher der Spalt 57 gehört, eine geradlinige Form auf, bei der Halbleitereinheit gemäß Ausführungsform 8 weist die Grenzlinie zwischen dem Spalt 57 und der Stehspannungs-Haltestruktur 56, zu welcher der Spalt 57 gehört, jedoch eine gekrümmte Form auf, wie in 26 dargestellt. Somit weist jeder der Bereiche der Stehspannungs-Haltestruktur 56, die durch die zwei Spalte 57 unterteilt ist, eine ovale Gestalt oder eine bandartige Gestalt auf, deren Ecken abgerundet sind.
  • Bei dieser Konfiguration wird die Konzentration des elektrischen Felds in dem Endbereich der Grenzlinie zwischen dem Spalt 57 und der Stehspannungs-Haltestruktur 56, zu welcher der Spalt 57 gehört, weiter reduziert, und die Spannungsfestigkeit der Halbleitereinheit kann erhöht werden. 26 stellt ein Beispiel dahingehend dar, dass die Grenzlinie zwischen dem Spalt 57 und der Stehspannungs-Haltestruktur 56, zu welcher der Spalt 57 gehört, bei der Konfiguration gemäß Ausführungsform 7 gekrümmt ist.
  • Die Ausführungsform 8 kann jedoch nicht nur bei der Ausführungsform 7, sondern auch bei irgendeiner der anderen Ausführungsformen 1 bis 6 eingesetzt werden. Das heißt, die Grenzlinie zwischen dem Spalt 57 und der Stehspannungs-Haltestruktur 56, zu welcher der Spalt 57 gehört, ist auch bei jeder Konfiguration gemäß den Ausführungsformen 1 bis 6 gekrümmt, so dass der Effekt einer Erhöhung der Spannungsfestigkeit erzielt werden kann.
  • Die Halbleitereinheit gemäß der vorliegenden Ausführungsform kann mittels eines Herstellungsverfahrens hergestellt werden, das ähnlich wie jenes für die Halbleitereinheit gemäß Ausführungsform 1 ist, indem die Maskenstruktur, die bei dem Prozess zum Herstellen des Stützenbildungsgrabens 43 verwendet wird, in dem die Stützschicht 14 vom p-Typ eingebettet wird (11 und 12), und die Maskenstruktur, die bei dem Prozess zum Herstellen der Stehspannungs-Haltestruktur 56 und des Spalts 57 (15) verwendet wird, in einer geeigneten Weise abgeändert werden.
  • Ausführungsform 9
  • Bei der Ausführungsform 9 wird die Halbleitereinheit gemäß den Ausführungsformen 1 bis 8 bei einer Leistungswandlereinheit eingesetzt. Insbesondere ist hier ein Fall beschrieben, in dem ein Schaltelement (zum Beispiel ein MOSFET), das die Super-Junction-Schicht 15 und die Stehspannungs-Haltestruktur 56 entsprechend den Ausführungsformen 1 bis 8 aufweist, sowie ein gleichrichtendes Element (zum Beispiel eine SBD) bei einem Dreiphasen-Wechselrichter eingesetzt werden.
  • 27 ist ein Blockschaltbild, das eine Konfiguration eines Leistungswandlungssystems darstellt, bei dem eine Leistungswandlereinheit gemäß der Ausführungsform 9 eingesetzt wird. Das in 27 dargestellte Leistungswandlungssystem besteht aus einer Leistungswandlereinheit 301, einer Stromquelle 321 sowie einer Last 331.
  • Bei der Stromquelle 321 handelt es sich um eine Stromquelle, bei der ein Strom einer kommerziellen Wechselstromquelle mittels eines AC/DC-Wandlers in einen Gleichstrom umgewandelt wird und der Gleichstrom der Leistungswandlereinheit 301 zugeführt wird.
  • Bei der Leistungswandlereinheit 301 handelt es sich um einen Dreiphasen-Wechselrichter, der zwischen die Stromquelle 321 und die Last 331 geschaltet ist, der den von der Stromquelle 321 zugeführten Gleichstrom in einen Wechselstrom umwandelt und den Wechselstrom der Last 331 zuführt. Wie in 27 dargestellt, weist die Leistungswandlereinheit 301 eine Hauptwandlerschaltung 311, die einen Gleichstrom in einen Wechselstrom umwandelt und den Wechselstrom abgibt, eine Treiberschaltung 312, die ein Treibersignal ausgibt, das ein Schaltelement treibt, das die Hauptwandlerschaltung 311 bildet, sowie eine Steuerschaltung 313 auf, die ein Steuersignal, das die Treiberschaltung 312 steuert, an die Treiberschaltung 312 ausgibt.
  • Bei der Last 331 handelt es sich um einen Dreiphasen-Elektromotor, der durch den von der Leistungswandlereinheit 301 zugeführten Wechselstrom angetrieben wird.
  • Die Hauptwandlerschaltung 311 weist ein Schaltelement und ein gleichrichtendes Element auf, und wenn das Schaltelement geschaltet wird, wandelt die Hauptwandlerschaltung 11 den von der Stromquelle 321 zugeführten Gleichstrom in einen Wechselstrom um und führt den Wechselstrom der Last 331 zu. Für die Hauptwandlerschaltung können verschiedene spezielle Schaltungskonfigurationen eingesetzt werden, bei der vorliegenden Ausführungsform handelt es sich bei der Hauptwandlerschaltung 311 jedoch um eine Dreiphasen-Vollbrückenschaltung mit zwei Stufen.
  • Die Dreiphasen-Vollbrückenschaltung kann aus sechs Schaltelementen und sechs gleichrichtenden Elementen bestehen, die jeweils antiparallel mit den Schaltelementen geschaltet sind. Die sechs Schaltelemente sind paarweise in Reihe geschaltet und bilden obere und untere Zweige, und jedes Paar aus einem oberen und einem unteren Zweig bildet eine U-Phase, eine V-Phase und eine W-Phase einer Vollbrückenschaltung. Ausgangsanschlüsse des Paars aus dem oberen und dem unteren Zweig, das heißt, drei Ausgangsanschlüsse der Hauptwandlerschaltung 311, sind mit der Last 331 verbunden.
  • Bei jedem Schaltelement und jedem gleichrichtenden Element, welche die Hauptwandlerschaltung 311 bilden, handelt es sich um eine Halbleitereinheit 314 gemäß irgendeiner der Ausführungsformen 1 bis 8.
  • Die Treiberschaltung 312 erzeugt das Treibersignal, welches das Schaltelement der Hauptwandlerschaltung 311 treibt, und gibt das erzeugte Treibersignal an eine Steuerelektrode des Schaltelements der Hauptwandlerschaltung 311 aus. Insbesondere liefert die Treiberschaltung 312 ein Treibersignal, um zu bewirken, dass das Schaltelement in einen EIN-Zustand gelangt, und ein Treibersignal, um zu bewirken, dass das Schaltelement in einen AUS-Zustand gelangt, gemäß einem von der Steuerschaltung 313 ausgegebenen Steuersignal an eine Steuerelektrode jedes Schaltelements.
  • Die Steuerschaltung 313 steuert das Schaltelement der Hauptwandlerschaltung 311 so, dass der Last 331 ein gewünschter elektrischer Strom zugeführt wird. Wenn die Hauptwandlerschaltung zum Beispiel mittels einer Pulsbreitenmodulations-Steuerung (PWM-Steuerung) betrieben wird, so wird ein Schaltplan des Schaltelements, basierend auf einem der Last 331 zuzuführenden elektrischen Strom berechnet, und das Steuersignal für das Erzielen dieses Schaltplans wird an die Treiberschaltung 312 ausgegeben. Die Treiberschaltung 312 gibt das EIN-Signal oder das AUS-Signal als Treibersignal in Abhängigkeit von dem Steuersignal an die Steuerelektrode jedes Schaltelements aus.
  • Die Leistungswandlereinheit gemäß der vorliegenden Ausführungsform weist die Halbleitereinheit gemäß irgendeiner der Ausführungsformen 1 bis 8 als Halbleitereinheit 314 auf, welche die Hauptwandlerschaltung 311 bildet, so dass eine Leistungswandlereinheit erzielt werden kann, die eine hohe Spannungsfestigkeit aufweist.
  • Modifikationsbeispiel
  • Bei den Ausführungsformen 1 bis 8 ist eine SBD als Halbleitereinheit beschrieben, die Halbleitereinheit ist jedoch nicht auf eine SBD beschränkt, sondern es kann zum Beispiel auch eine Junction-Barrier-Diode (JBS), eine Diode mit pn-Übergang, ein MOSFET, ein Sperrschicht-Feldeffekttransistor (JFET) oder ein IGBT eingesetzt werden.
  • Das Material für das Halbleitersubstrat 11 ist nicht auf Siliciumcarbid beschränkt, sondern es kann sich zum Beispiel auch um einen anderen Halbleiter mit großer Bandlücke handeln, wie beispielsweise Silicium, GaN, Diamant, um einen Verbindungshalbleiter und einen Oxid-Halbleiter. Wenn das Halbleitersubstrat 11 einen Versatzwinkel aufweist und die Oberfläche, auf der das gleichmäßige epitaxiale Aufwachsen durchgeführt werden kann, auf die spezielle Kristallebene beschränkt ist, so ist es erforderlich, dass die Super-Junction-Schicht 15 ungeachtet des Halbleitermaterials in einer Draufsicht die Form von Streifen aufweist. Wenn somit das Halbleitersubstrat 11 einen Versatzwinkel aufweist, können die Ausführungsformen 1 bis 8 ungeachtet des Halbleitermaterials eingesetzt werden.
  • Bei den Ausführungsformen 1 bis 8 ist die erste Hauptoberfläche des Halbleitersubstrats 11 unter einem Winkel von 4 Grad in der Richtung [11-20] in Bezug auf die (0001)-Ebene geneigt; es kann jedoch auch eine andere Kristallebene verwendet werden, wie beispielsweise die (000-1)-Ebene, und bei dem Neigungswinkel kann es sich auch um einen anderen Winkel innerhalb eines Bereichs von 0 Grad bis 8 Grad handeln. Ein Polytyp von Siliciumcarbid ist jedoch nicht auf 4H beschränkt, es kann auch ein anderer Polytyp eingesetzt werden, wie beispielsweise 3C und 6H.
  • Bei den Ausführungsformen 1 bis 8 handelt es sich bei dem ersten Leitfähigkeitstyp um den n-Typ, und bei dem zweiten Leitfähigkeitstyp handelt es sich um den p-Typ, es ist jedoch ebenfalls geeignet, dass es sich bei dem ersten Leitfähigkeitstyp um den p-Typ handelt und es sich bei dem zweiten Leitfähigkeitstyp um den n-Typ handelt.
  • Bei den Ausführungsformen 1 bis 8 wird A1 für die Störstellen des p-Typs verwendet, es kann jedoch zum Beispiel auch ein anderes Element der Gruppe III verwendet werden, wie beispielsweise Bor (B) oder Gallium (Ga). In einer ähnlichen Weise wird bei den Ausführungsformen 1 bis 8 das Material N für die Störstellen des n-Typs verwendet, es kann jedoch zum Beispiel auch ein anderes Element der Gruppe V verwendet werden, wie beispielsweise Phosphor (P) oder Arsen (As).
  • Bei den Ausführungsformen 1 bis 5 handelt es sich bei der Grenzlinie zwischen der Stehspannungs-Haltestruktur 56 und dem Spalt 57 um eine gerade Linie, die sich in der radialen Richtung der Stehspannungs-Haltestruktur 56 erstreckt, die Richtung der Grenzlinie ist jedoch nicht auf diese beschränkt. Die Form der Grenzlinie ist jedoch nicht auf eine gerade Linie beschränkt, es kann auch eine beliebige Form eingesetzt werden.
  • Bei den Ausführungsformen 6 bis 7 handelt es sich bei der Grenzlinie zwischen der Stehspannungs-Haltestruktur 56 und dem Spalt 57 um eine gerade Linie, die sich in der radialen Richtung der Stehspannungs-Haltestruktur 14 erstreckt, die Richtung der Grenzlinie ist jedoch nicht auf diese beschränkt. Die Form der Grenzlinie ist nicht auf eine gerade Linie beschränkt, es kann auch eine beliebige Form eingesetzt werden.
  • Die optimale Anzahl, die optimale Breite und die optimale Anordnung des Spalts 57, der in der Stehspannungs-Haltestruktur 56 angeordnet ist, unterscheiden sich zum Beispiel in Abhängigkeit von der gesamten Auslegung der Stehspannungs-Haltestruktur 56, so dass sie bei den Ausführungsformen 1 bis 8 nicht im Detail geregelt sind. Die optimale Anzahl, die optimale Breite und die optimale Anordnung des Spalts 57 können jedoch unter Verwendung von TCAD erhalten werden, wenn eine Auslegung des Anschlussbereichs bestimmt wird. Somit können eine optimale Anzahl, eine optimale Breite und eine optimale Anordnung des Spalts 57 optimiert werden, ohne von dem Umfang der Ausführungsformen 1 bis 8 abzuweichen.
  • Der Effekt, der durch die Halbleitereinheit erzielt wird, welche die bei den Ausführungsformen 1 bis 8 beschriebene Struktur aufweist, ist nicht von dem Verfahren zum Herstellen der Halbleitereinheit abhängig. Das heißt, auch wenn die Halbleitereinheit, welche die bei den Ausführungsformen 1 bis 8 beschriebene Struktur aufweist, unter Verwendung eines anderen Herstellungsverfahrens als jenes vorstehend beschriebene hergestellt wird, kann ein Effekt ähnlich wie jener erzielt werden, der bei den Ausführungsformen 1 bis 8 beschrieben ist.
  • Der Spalt ist in den 5, 19, 20, 21, 22, 23, 24, 25 und 26, die bei den Ausführungsformen 1 bis 8 beschrieben sind, nicht in der Stehspannungs-Haltestruktur 56 in der innersten Peripherie angeordnet. In diesem Fall kann das Potential des Endbereichs der Schottky-Kontaktelektrode 87, die sich mit der Stehspannungs-Haltestruktur 56 in der innersten Peripherie in Kontakt befindet, konstant sein, so dass ein Brechen der Halbleitereinheit verhindert werden kann, das durch eine lokale Konzentration des Stroms verursacht wird. Der Spalt kann jedoch auch in der Stehspannungs-Haltestruktur 56 in der innersten Peripherie angeordnet sein, und wenn der Spalt ausgebildet ist, kann der Effekt einer Reduzierung des elektrischen Felds in dem gekrümmten Bereich der Stehspannungs-Haltestruktur 56 erzielt werden.
  • Bei der Ausführungsform 9 handelt es sich bei der Stromquelle 321 um die Stromquelle, bei der ein Strom der kommerziellen Wechselstromquelle mittels des AC/DC-Wandlers in einen Gleichstrom umgewandelt wird, es kann jedoch auch eine andere Art einer Stromquelle eingesetzt werden. Bei der Stromquelle 321 kann es sich zum Beispiel um eine Gleichrichterschaltung, die mit einer kommerziellen Gleichstromquelle verbunden ist, eine Solarbatterie, eine Speicherbatterie oder eine Wechselstromquelle, eine Ausgabe eines AC/DC-Wandlers oder eine Ausgabe eines DC/DC-Wandlers handeln.
  • Die Ausführungsform 9 gibt beispielhaft einen Dreiphasen-Wechselrichter mit zwei Stufen als Leistungswandlereinheit an, der Einsatzbereich der Ausführungsformen 1 bis 8 ist jedoch nicht auf eine spezielle Leistungswandlereinheit beschränkt. Bei der Leistungswandlereinheit kann es sich zum Beispiel um einen Wechselrichter mit drei Stufen oder mit mehreren Stufen handeln, oder es kann sich um einen einphasigen Wechselrichter handeln. Die Ausführungsformen 1 bis 8 können auch bei einem DC/DC-Wandler und einem AC/DC-Wandler eingesetzt werden.
  • Bei der Ausführungsform 9 handelt es sich bei der Last 331 um einen Dreiphasen-Elektromotor, die Art der Last 331 ist jedoch nicht auf diesen beschränkt. Als Last 331 kann zum Beispiel auch eine elektrische Entladungsvorrichtung, eine Laserstrahlvorrichtung, ein Induktionskochfeld, eine Stromquelleneinheit eines kontaktlosen Stromversorgungssystems oder eine Energieaufbereitungsanlage eingesetzt werden, die in einem Solarstromerzeugungssystem oder einem Stromspeichersystem verwendet wird.
  • Gemäß der vorliegenden Erfindung kann jede Ausführungsform beliebig kombiniert werden, oder jede Ausführungsform kann innerhalb des Umfangs der Erfindung in einer geeigneten Weise variiert oder dabei Merkmale weggelassen werden.
  • Wenngleich die vorliegende Erfindung im Detail beschrieben ist, so ist die vorstehende Beschreibung in sämtlichen Aspekten lediglich illustrativ und schränkt die Erfindung nicht ein. Daher versteht es sich, dass zahlreiche Modifikationen und Variationen konzipiert werden können, ohne von dem Umfang der Erfindung abzuweichen.
  • Bezugszeichenliste
    • 1
    aktiver Bereich
    2
    Anschlussbereich
    11
    Halbleitersubstrat
    12
    epitaxiale Kristallschicht
    13
    Stützschicht vom n-Typ
    14
    Stützschicht vom p-Typ
    15
    Super-Junction-Schicht
    16
    Stützenumgebungsschicht vom n-Typ
    32
    Feldisolierschicht
    41
    epitaxiale Kristallschicht
    42
    Siliciumoxid-Schicht
    43
    Stützenbildungsgraben
    44
    epitaxiale Kristallschicht
    56
    Stehspannungs-Haltestruktur
    57
    Spalt
    87
    Schottky-Kontaktelektrode
    88
    Anodenelektrode
    91
    ohmsche Elektrode an der rückwärtigen Oberfläche
    93
    Kathodenelektrode
    301
    Leistungswandlereinheit
    311
    Hauptwandlerschaltung
    312
    Treiberschaltung
    313
    Steuerschaltung
    314
    Halbleitereinheit
    321
    Stromquelle
    331
    Last
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2017/183375 A1 [0016]

Claims (17)

  1. Halbleitereinheit, die Folgendes aufweist: - ein Halbleitersubstrat; - eine Halbleiterschicht, die auf dem Halbleitersubstrat ausgebildet ist und eine Super-Junction-Schicht aufweist, in der eine erste Stützschicht mit einem ersten Leitfähigkeitstyp und eine zweite Stützschicht mit einem zweiten Leitfähigkeitstyp abwechselnd angeordnet sind; und - eine Mehrzahl von Stehspannungs-Haltestrukturen mit einem zweiten Leitfähigkeitstyp, die auf einem oberen Schichtbereich der Halbleiterschicht so ausgebildet sind, dass sie einen aktiven Bereich umgeben, - wobei zumindest eine der Stehspannungs-Haltestrukturen in einer Draufsicht mit der Super-Junction-Schicht überlappt und - wobei zumindest eine der Stehspannungs-Haltestrukturen, die in einer Draufsicht mit der Super-Junction-Schicht überlappt, zumindest einen Spalt aufweist, bei dem es sich um einen intermittierenden Bereich von zumindest einer der Stehspannungs-Haltestrukturen handelt.
  2. Halbleitereinheit nach Anspruch 1, wobei eine Anordnung der ersten Stützschicht und der zweiten Stützschicht in der Super-Junction-Schicht in einer Draufsicht rotationsmäßig asymmetrisch ist.
  3. Halbleitereinheit nach Anspruch 1 oder 2, wobei sämtliche der Stehspannungs-Haltestrukturen einen Spalt aufweisen.
  4. Halbleitereinheit nach Anspruch 1 oder 2, - wobei eine der Stehspannungs-Haltestrukturen in einer innersten Peripherie einen Spalt nicht aufweist und - wobei sämtliche der Stehspannungs-Haltestrukturen mit Ausnahme der einen der Stehspannungs-Haltestrukturen in der innersten Peripherie einen Spalt aufweisen.
  5. Halbleitereinheit nach Anspruch 1 oder 2, wobei sämtliche der Stehspannungs-Haltestrukturen in einer Draufsicht mit der Super-Junction-Schicht überlappen und einen Spalt aufweisen.
  6. Halbleitereinheit nach Anspruch 1 oder 2, - wobei sämtliche der Stehspannungs-Haltestrukturen in einer Draufsicht mit der Super-Junction-Schicht überlappen, - wobei eine der Stehspannungs-Haltestrukturen in einer innersten Peripherie einen Spalt nicht aufweist und - wobei sämtliche der Stehspannungs-Haltestrukturen mit Ausnahme der einen der Stehspannungs-Haltestrukturen in der innersten Peripherie einen Spalt aufweisen.
  7. Halbleitereinheit nach einem der Ansprüche 1 bis 6, wobei die erste Stützschicht und die zweite Stützschicht in Form von Streifen in der Super-Junction-Schicht angeordnet sind.
  8. Halbleitereinheit nach einem der Ansprüche 1 bis 7, wobei ein Spalt in einem gekrümmten Bereich von jeder der Stehspannungs-Haltestrukturen ausgebildet ist.
  9. Halbleitereinheit nach Anspruch 8, wobei ein Spalt in einem geradlinigen Bereich von jeder der Stehspannungs-Haltestrukturen nicht ausgebildet ist.
  10. Halbleitereinheit nach einem der Ansprüche 1 bis 9, - wobei ein Spalt über die erste Stützschicht und die zweite Stützschicht hinweg ausgebildet ist, - wobei sich zwei Grenzlinien zwischen dem Spalt und jeder der Stehspannungs-Haltestrukturen, zu welcher der Spalt gehört, nicht in Kontakt mit einer Grenzlinie zwischen der ersten Stützschicht und der zweiten Stützschicht befinden und - wobei eine Grenzlinie auf einer Seite näher bei einer Mittellinie des aktiven Bereichs parallel zu einer longitudinalen Richtung der zweiten Stützschicht von den zwei Grenzlinien zwischen dem Spalt und jeder der Stehspannungs-Haltestrukturen, zu welcher der Spalt gehört, in einer Draufsicht in der zweiten Stützschicht eingeschlossen ist und eine Grenzlinie auf der Seite weiter entfernt von der Mittellinie des aktiven Bereichs in einer Draufsicht in der ersten Stützschicht eingeschlossen ist.
  11. Halbleitereinheit nach Anspruch 10, wobei die zweite Stützschicht, welche die Grenzlinie auf der Seite näher bei der Mittellinie des aktiven Bereichs von den zwei Grenzlinien zwischen dem Spalt und der Stehspannungs-Haltestruktur aufweist, zu welcher der Spalt gehört, und die erste Stützschicht, welche die Grenzlinie auf der Seite weiter entfernt von der Mittellinie des aktiven Bereichs aufweist, benachbart zueinander sind.
  12. Halbleitereinheit nach einem der Ansprüche 1 bis 11, wobei die Spalte der zueinander benachbarten Stehspannungs-Haltestrukturen so angeordnet sind, dass sie zueinander versetzt sind, so dass sie in einer Draufsicht in einer radialen Richtung der Stehspannungs-Haltestrukturen nicht benachbart zueinander sind.
  13. Halbleitereinheit nach einem der Ansprüche 1 bis 12, wobei das Halbleitersubstrat einen Versatzwinkel aufweist.
  14. Halbleitereinheit nach einem der Ansprüche 1 bis 13, wobei es sich bei dem Halbleitersubstrat um ein Siliciumcarbid-Substrat handelt.
  15. Halbleitereinheit nach Anspruch 14, wobei die Konzentration von Störstellen mit einem zweiten Leitfähigkeitstyp von jeder der Stehspannungs-Haltestrukturen gleich oder höher als 1 × 1013 cm-3 ist.
  16. Leistungswandlereinheit, die Folgendes aufweist: - eine Hauptwandlerschaltung, welche eine Halbleitereinheit nach einem der Ansprüche 1 bis 15 aufweist, die einen elektrischen Strom umwandelt, der eingegeben wird, und den elektrischen Strom abgibt; - eine Treiberschaltung, die ein Treibersignal zum Treiben der Halbleitereinheit an die Halbleitereinheit ausgibt; und - eine Steuerschaltung, die ein Steuersignal zum Steuern der Treiberschaltung an die Treiberschaltung ausgibt.
  17. Verfahren zum Herstellen einer Halbleitereinheit, das folgende Schritte aufweist: - Bilden einer ersten Halbleiterschicht mit einem ersten Leitfähigkeitstyp auf einem Halbleitersubstrat; - Bilden eines Grabens in Form von Streifen auf der ersten Halbleiterschicht und Einbetten einer zweiten Halbleiterschicht mit einem zweiten Leitfähigkeitstyp in dem Graben, so dass dadurch eine Super-Junction-Schicht gebildet wird, in der eine aus der ersten Halbleiterschicht bestehende erste Stützschicht und eine aus der zweiten Halbleiterschicht bestehende zwei Stützschicht abwechselnd angeordnet sind; und - Bilden einer Mehrzahl von Stehspannungs-Haltestrukturen mit einem zweiten Leitfähigkeitstyp auf einem oberen Schichtbereich der ersten Halbleiterschicht und der zweiten Halbleiterschicht, welche die Super-Junction-Schicht aufweisen, derart, dass diese einen aktiven Bereich umgeben, mittels Ionenimplantation unter Verwendung einer Implantationsmaske, - wobei zumindest eine der Stehspannungs-Haltestrukturen in einer Draufsicht mit der Super-Junction-Schicht überlappt und - wobei zumindest eine der Stehspannungs-Haltestrukturen, die in einer Draufsicht mit der Super-Junction-Schicht überlappt, zumindest einen Spalt aufweist, bei dem es sich um einen intermittierenden Bereich von zumindest einer der Stehspannungs-Haltestrukturen handelt.
DE112019007551.9T 2019-07-16 2019-07-16 Halbleitereinheit, leistungswandlereinheit und verfahren zum herstellen einer halbleitereinheit Pending DE112019007551T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/027855 WO2021009828A1 (ja) 2019-07-16 2019-07-16 半導体装置、電力変換装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112019007551T5 true DE112019007551T5 (de) 2022-03-31

Family

ID=74209727

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019007551.9T Pending DE112019007551T5 (de) 2019-07-16 2019-07-16 Halbleitereinheit, leistungswandlereinheit und verfahren zum herstellen einer halbleitereinheit

Country Status (5)

Country Link
US (1) US20220231160A1 (de)
JP (1) JP7254180B2 (de)
CN (1) CN114072927A (de)
DE (1) DE112019007551T5 (de)
WO (1) WO2021009828A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022163081A1 (ja) * 2021-02-01 2022-08-04 ローム株式会社 ＳｉＣ半導体装置
US20240072108A1 (en) * 2021-02-01 2024-02-29 Rohm Co., Ltd. Sic semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017183375A1 (ja) 2016-04-21 2017-10-26 三菱電機株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227620A (ja) * 2006-02-23 2007-09-06 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP5224289B2 (ja) * 2009-05-12 2013-07-03 三菱電機株式会社 半導体装置
CN202839620U (zh) * 2012-02-29 2013-03-27 比亚迪股份有限公司 一种超级结mosfet元器件
JP6064547B2 (ja) * 2012-11-28 2017-01-25 サンケン電気株式会社 半導体装置
DE112014002993T5 (de) * 2013-06-27 2016-03-03 Mitsubishi Electric Corp. Halbleitervorrichtung und Verfahren zum Herstellen derselben
JP6265274B2 (ja) * 2014-09-17 2018-01-24 富士電機株式会社 半導体装置
CN108886055B (zh) * 2016-03-30 2021-06-04 三菱电机株式会社 半导体装置及其制造方法、电力变换装置
JPWO2017187856A1 (ja) * 2016-04-27 2018-05-10 三菱電機株式会社 半導体装置
US10002920B1 (en) * 2016-12-14 2018-06-19 General Electric Company System and method for edge termination of super-junction (SJ) devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017183375A1 (ja) 2016-04-21 2017-10-26 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN114072927A (zh) 2022-02-18
US20220231160A1 (en) 2022-07-21
JPWO2021009828A1 (ja) 2021-11-25
JP7254180B2 (ja) 2023-04-07
WO2021009828A1 (ja) 2021-01-21

Similar Documents

Publication Publication Date Title
DE102018104581B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE112017002221T5 (de) Halbleiterbauelement und Leistungswandlervorrichtung
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
US6551909B1 (en) Semiconductor device with alternating conductivity type layer and method of manufacturing the same
US6936892B2 (en) Semiconductor device with alternating conductivity type layer and method of manufacturing the same
DE112018001179T5 (de) Siliciumcarbid-halbleitereinheit, leistungswandler, verfahren zur herstellung einer siliciumcarbid-halbleitereinheit und verfahren zur herstellung eines leistungswandlers
DE112017005529B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
DE202012013723U1 (de) Halbleiterbauteil
DE112013001487T5 (de) Halbleitervorrichtung
DE112013002178T5 (de) Vertikale Hochspannungshalbleitervorrichtung und Herstellungsverfahren davon
DE112018006456T5 (de) Siliciumcarbid-Halbleitereinheit und Leistungswandler
DE112017002912T5 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit.
DE212018000097U1 (de) Halbleitervorrichtung
DE112017003957T5 (de) Halbleiterelement
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE212019000022U1 (de) Halbleiterbauteil und Leistungsmodul
DE102019108062A1 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE112017007186T5 (de) Halbleitereinheit und leistungswandler
DE112018008105T5 (de) Halbleitereinheit, leistungswandler und verfahren zur herstellung einer halbleitereinheit
DE112019007551T5 (de) Halbleitereinheit, leistungswandlereinheit und verfahren zum herstellen einer halbleitereinheit
DE112018007915T5 (de) Halbleitereinheit und leistungswandler
DE112019006587T5 (de) Halbleitereinheit und leistungswandlereinheit
DE102018133433B4 (de) Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren
DE112019007043T5 (de) Siliciumcarbid-halbleitereinheit, leistungswandlereinheit und herstellungsverfahren für eine siliciumcarbid-halbleitereinheit
DE102021127759A1 (de) Halbleitervorrichtung und Halbleitereinrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication