JP2007227620A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2007227620A JP2007227620A JP2006046640A JP2006046640A JP2007227620A JP 2007227620 A JP2007227620 A JP 2007227620A JP 2006046640 A JP2006046640 A JP 2006046640A JP 2006046640 A JP2006046640 A JP 2006046640A JP 2007227620 A JP2007227620 A JP 2007227620A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- diffusion
- semiconductor
- diffusion regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 306
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000009792 diffusion process Methods 0.000 claims abstract description 256
- 239000012535 impurity Substances 0.000 claims abstract description 46
- 239000004020 conductor Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 27
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 230000005684 electric field Effects 0.000 description 39
- 230000002093 peripheral effect Effects 0.000 description 36
- 230000004048 modification Effects 0.000 description 24
- 238000012986 modification Methods 0.000 description 24
- 230000015572 biosynthetic process Effects 0.000 description 14
- 239000000758 substrate Substances 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 10
- 239000012141 concentrate Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000001771 vacuum deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 耐圧性能に優れる半導体装置を提供すること。
【解決手段】 本発明の半導体装置１０は、第１導電型の不純物を有する第１半導体領域と、第１半導体領域の表面側の中央領域に形成されているとともに第２導電型の不純物を含む第２半導体領域と、第１半導体領域の表面側の第２半導体領域の外側を一巡する領域内に形成されているとともに第２導電型の不純物を含む複数の拡散領域３０、３２を備えている。本半導体装置１０は、第２半導体領域の外側を一巡する領域の少なくとも一部において、島状の拡散領域３０、３２が連なった状態で形成されていることを特徴とする。
【選択図】 図１
【解決手段】 本発明の半導体装置１０は、第１導電型の不純物を有する第１半導体領域と、第１半導体領域の表面側の中央領域に形成されているとともに第２導電型の不純物を含む第２半導体領域と、第１半導体領域の表面側の第２半導体領域の外側を一巡する領域内に形成されているとともに第２導電型の不純物を含む複数の拡散領域３０、３２を備えている。本半導体装置１０は、第２半導体領域の外側を一巡する領域の少なくとも一部において、島状の拡散領域３０、３２が連なった状態で形成されていることを特徴とする。
【選択図】 図１
Description
本発明は、半導体装置とその製造方法に関する。
パワーデバイスとして用いられる半導体装置は、それが組み込まれるシステムの電圧の増加に伴って、高電圧に耐えられる構造が求められている。半導体装置の耐圧性能を向上させるために、半導体装置の周辺領域を工夫する技術が開発されている。たとえば、特許文献１には、周辺領域に複数のガードリングを形成する技術が記載されている。
特許文献１の技術で耐圧性能を向上させるためには、周辺領域に幾重ものガードリングを形成しなければならない。そのために、半導体装置の周辺領域を広く確保しなければならず、半導体装置が大面積化してしまう問題がある。
また周辺領域で保持しなければならない電圧は、周辺領域内の場所によって相違する。特許文献１の技術では、周辺領域で保持する必要がある電圧が、場所によって異なることを考慮していない。不必要に多数本のガードリングが形成されている場所が存在することを認識していない。
また周辺領域で保持しなければならない電圧は、周辺領域内の場所によって相違する。特許文献１の技術では、周辺領域で保持する必要がある電圧が、場所によって異なることを考慮していない。不必要に多数本のガードリングが形成されている場所が存在することを認識していない。
本発明者らは、半導体装置の耐圧性能を向上させるガードリングの作用について研究を進めた。例えば、ｎ型の周辺領域にｐ型のガードリングを形成すると、ｎ型の周辺領域とｐ型のガードリングの境界であるｐｎ接合界面から空乏層が伸び、その空乏層によって電界集中が緩和される。電界集中が緩和されると、半導体装置の耐圧が向上する。ガードリングを連続した線状につくるよりも、複数の島状のｐ型範囲が断続的に並ぶように形成したほうが、空乏層が伸び始めるｐｎ接合界面を広く確保することができる。研究を進めた結果、その効果が重要であり、耐圧性能を向上させるのに有効であることが判明した。
また前記したように、周辺領域に加わる電界は、場所によって異なる。連続した線状に伸びるガードリングを形成する場合、高電界が加わる領域でも低電界しか加わらない領域でも、同程度に電界集中を緩和する。低電界しか加わらない領域では、不必要に多数本のガードリングを形成し、不必要なまで電界集中を緩和する。複数の島状のｐ型範囲が断続的に並ぶ方式であれば、高電界が加わる領域では島の数を増やすことによって必要なだけ電界集中を緩和することができ、低電界しか加わらない領域では島の数を減らすことによって不必要な領域を節約することができる。
本発明では、半導体装置の周辺領域において、複数の島状の電界集中緩和領域が断続的に連なるように形成することによって、半導体装置を大型化することなく耐圧性能を効率的に向上させる。
また前記したように、周辺領域に加わる電界は、場所によって異なる。連続した線状に伸びるガードリングを形成する場合、高電界が加わる領域でも低電界しか加わらない領域でも、同程度に電界集中を緩和する。低電界しか加わらない領域では、不必要に多数本のガードリングを形成し、不必要なまで電界集中を緩和する。複数の島状のｐ型範囲が断続的に並ぶ方式であれば、高電界が加わる領域では島の数を増やすことによって必要なだけ電界集中を緩和することができ、低電界しか加わらない領域では島の数を減らすことによって不必要な領域を節約することができる。
本発明では、半導体装置の周辺領域において、複数の島状の電界集中緩和領域が断続的に連なるように形成することによって、半導体装置を大型化することなく耐圧性能を効率的に向上させる。
本発明の半導体装置は、第１導電型の不純物を有する第１半導体領域と、第１半導体領域の表面側の中央領域に形成されているとともに第２導電型の不純物を含む第２半導体領域と、第１半導体領域の表面側の第２半導体領域の外側を一巡する領域内に形成されているとともに第２導電型の不純物を含む複数の拡散領域を備えている。本半導体装置では、第２半導体領域の外側を一巡する領域の少なくとも一部において、島状の拡散領域が連なった状態で形成されている。
本明細書において「第１導電型」と「第２導電型」は、一方がｐ型であれば他方がｎ型であることを示す。したがって、「第１導電型」がｎ型であれば「第２導電型」はｐ型であり、「第１導電型」がｐ型であれば「第２導電型」はｎ型である。
本半導体装置の半導体材料は特に限定されない。たとえばSiやSiCからなる半導体であってもよく、GaNなどの窒化物半導体であってもよい。
個々の拡散領域はドッド状に独立しており、所定の間隔をあけて断続的に形成されていてもよい。あるいは、個々の拡散領域はドッド状であっても独立しておらず、隣合う拡散領域同士が連続しているものであってよい。いずれであっても、複数の島状の拡散領域が連なった状態で形成されているということがいえる。
複数の島状の拡散領域が第２半導体領域の外側を一巡するように形成されていてもよいが、第２半導体領域の外側を一巡する領域の中でも高電界が加わりやすい領域内だけに、複数の島状の拡散領域が連なった状態で形成されていてもよい。
本半導体装置の半導体材料は特に限定されない。たとえばSiやSiCからなる半導体であってもよく、GaNなどの窒化物半導体であってもよい。
個々の拡散領域はドッド状に独立しており、所定の間隔をあけて断続的に形成されていてもよい。あるいは、個々の拡散領域はドッド状であっても独立しておらず、隣合う拡散領域同士が連続しているものであってよい。いずれであっても、複数の島状の拡散領域が連なった状態で形成されているということがいえる。
複数の島状の拡散領域が第２半導体領域の外側を一巡するように形成されていてもよいが、第２半導体領域の外側を一巡する領域の中でも高電界が加わりやすい領域内だけに、複数の島状の拡散領域が連なった状態で形成されていてもよい。
上記の構成によると、第１導電型の第１半導体領域と第２導電型の拡散領域の境界に形成されるｐｎ接合界面を広く確保することができる。半導体装置は、周辺領域の広い範囲に空乏層を伸ばすことができる。その結果、電界集中はよく緩和され、半導体装置の耐圧性能は向上する。
本発明の半導体装置では、隣合う拡散領域の間を接続する導体を有すると好ましい。
隣合う拡散領域の間を導体で電気的に接続すると、各拡散領域の周囲に集中しようとする電界が緩和される。上記の構造を有すると、特定の拡散領域の周囲に電界集中が生じることを抑制することができる。結果、半導体装置の耐圧性能が一層に向上する。
隣合う拡散領域の間を導体で電気的に接続すると、各拡散領域の周囲に集中しようとする電界が緩和される。上記の構造を有すると、特定の拡散領域の周囲に電界集中が生じることを抑制することができる。結果、半導体装置の耐圧性能が一層に向上する。
半導体装置がコーナー部を有する場合、そのコーナー部において、島状の拡散領域が連なった状態で形成されていることが好ましい。
コーナー部を有する半導体装置では、コーナー部において電界集中が生じやすい。コーナー部において、拡散領域を複数の島状に形成すると、コーナー部において空乏層が広く形成される。従って、半導体装置のコーナー部における耐圧能力が向上する。
コーナー部を有する半導体装置では、コーナー部において電界集中が生じやすい。コーナー部において、拡散領域を複数の島状に形成すると、コーナー部において空乏層が広く形成される。従って、半導体装置のコーナー部における耐圧能力が向上する。
第１半導体領域の厚み内の第２半導体領域の外側を一巡する領域内に、第２導電型の不純物を含む内部拡散領域が形成されているとよい。
第１半導体領域の厚み内に内部拡散領域が形成されると、拡散領域と内部拡散領域の双方によって電界集中を緩和することができる。内部拡散領域を形成すると、島状に形成する拡散領域を広く確保しなくても、ｐｎ接合界面が広くなり、空乏層を広く確保することができる。本構成によれば、耐圧性能のよい半導体装置を大面積化することなく得ることができるという効果を有する。
なお、内部拡散領域の形状は特に限定されない。たとえば、拡散領域に対応する領域の深部に内部拡散領域を形成してもよい。拡散領域と内部拡散領域は、連続していてもよいし、間隔をあけた状態で形成されていてもよい。また、内部拡散領域は、高電界が加わり易い領域内だけに形成してもよい。
第１半導体領域の厚み内に内部拡散領域が形成されると、拡散領域と内部拡散領域の双方によって電界集中を緩和することができる。内部拡散領域を形成すると、島状に形成する拡散領域を広く確保しなくても、ｐｎ接合界面が広くなり、空乏層を広く確保することができる。本構成によれば、耐圧性能のよい半導体装置を大面積化することなく得ることができるという効果を有する。
なお、内部拡散領域の形状は特に限定されない。たとえば、拡散領域に対応する領域の深部に内部拡散領域を形成してもよい。拡散領域と内部拡散領域は、連続していてもよいし、間隔をあけた状態で形成されていてもよい。また、内部拡散領域は、高電界が加わり易い領域内だけに形成してもよい。
本発明は、上記の半導体装置を製造する方法をも提供する。
本発明の製造方法は、第１導電型の不純物を含む第１半導体領域の表面側の中央領域に第２導電型の不純物を含む第２半導体領域を形成する工程と、第１半導体領域の表面側の第２半導体領域の外側を一巡する領域内に、第２導電型の不純物を含む複数の拡散領域を形成する工程を備えている。本製造方法では、拡散領域形成工程では、第２半導体領域の外側を一巡する領域の少なくとも一部において、島状の拡散領域が連なるように形成する。
本発明の製造方法は、第１導電型の不純物を含む第１半導体領域の表面側の中央領域に第２導電型の不純物を含む第２半導体領域を形成する工程と、第１半導体領域の表面側の第２半導体領域の外側を一巡する領域内に、第２導電型の不純物を含む複数の拡散領域を形成する工程を備えている。本製造方法では、拡散領域形成工程では、第２半導体領域の外側を一巡する領域の少なくとも一部において、島状の拡散領域が連なるように形成する。
本発明の製造方法では、隣合う拡散領域の間を接続する導体を形成する工程をさらに備えるとよい。導体の形成方法は特に限定しない。導体を形成する方法としては、たとえばスパッタリング法などの真空蒸着技術を用いてする方法が挙げられる。また、金属やカーボン等の導体ペースト塗布することで導体を形成してもよい。
コーナー部を有する半導体装置を製造する場合、拡散領域形成工程では、コーナー部において連なった複数の拡散領域を島状に形成するとよい。特に、島状の拡散領域が連なった状態に形成することがよい。
コーナー部を有する半導体装置の場合、コーナー部には電界が集中しやすい。島状の拡散領域が連なるように形成することで、耐圧性能に優れる半導体装置が製造される。
本製造方法では、第１半導体領域の厚み内の第２半導体領域の外側を一巡する領域内に、第２導電型の不純物を含む内部拡散領域を形成する工程をさらに備えるとよい。
内部拡散領域を形成することで、電界集中が効率的に緩和される半導体装置を製造することができる。
コーナー部を有する半導体装置を製造する場合、拡散領域形成工程では、コーナー部において連なった複数の拡散領域を島状に形成するとよい。特に、島状の拡散領域が連なった状態に形成することがよい。
コーナー部を有する半導体装置の場合、コーナー部には電界が集中しやすい。島状の拡散領域が連なるように形成することで、耐圧性能に優れる半導体装置が製造される。
本製造方法では、第１半導体領域の厚み内の第２半導体領域の外側を一巡する領域内に、第２導電型の不純物を含む内部拡散領域を形成する工程をさらに備えるとよい。
内部拡散領域を形成することで、電界集中が効率的に緩和される半導体装置を製造することができる。
以下に示す実施例の特徴を最初に列記する。
（特徴１）半導体装置は、半導体層を挟む第１電極と第２電極を有する。縦型の半導体装置である。
（特徴２）半導体装置の第１電極の表面には、センサやダイオード等の各種機器が配置される。
（特徴３）半導体装置の第１電極側から平面視した形状は略四角形であり、４つのコーナー部を有する。
（特徴４）第１半導体層は、ｎ型不純物を含むｎ型半導体層である。
（特徴５）ｎ型半導体層は２層構造を有しており、第２電極に接続される層のｎ型不純物濃度が濃く、第１電極寄りのｎ型不純物濃度が薄い。
（特徴６）内部拡散領域は、ｎ型不純物濃度が薄い層に形成される。
（特徴７）半導体装置の第１電極接続領域のｐ型不純物濃度は、拡散領域のｐ型不純物濃度よりも低濃度である。
（特徴８）ｎ型半導体層の上面のうち、第１電極が接続される領域に連続した領域であって第１電極に直接的には接触しない領域は、第１電極に接続される領域の不純物濃度よりも高濃度のｐ型不純物を含む。
（特徴１）半導体装置は、半導体層を挟む第１電極と第２電極を有する。縦型の半導体装置である。
（特徴２）半導体装置の第１電極の表面には、センサやダイオード等の各種機器が配置される。
（特徴３）半導体装置の第１電極側から平面視した形状は略四角形であり、４つのコーナー部を有する。
（特徴４）第１半導体層は、ｎ型不純物を含むｎ型半導体層である。
（特徴５）ｎ型半導体層は２層構造を有しており、第２電極に接続される層のｎ型不純物濃度が濃く、第１電極寄りのｎ型不純物濃度が薄い。
（特徴６）内部拡散領域は、ｎ型不純物濃度が薄い層に形成される。
（特徴７）半導体装置の第１電極接続領域のｐ型不純物濃度は、拡散領域のｐ型不純物濃度よりも低濃度である。
（特徴８）ｎ型半導体層の上面のうち、第１電極が接続される領域に連続した領域であって第１電極に直接的には接触しない領域は、第１電極に接続される領域の不純物濃度よりも高濃度のｐ型不純物を含む。
＜第１実施例＞
図１、図２を用いて、本実施例の半導体装置１０について説明する。図１は、半導体装置１０の平面図である。図２は、図１のII―II線断面であり、半導体装置１０の右側断面を示す部分断面図である。
図１に示すように、半導体装置１０は上面が略四角形である。なお、本実施例において上面とは、第１電極（エミッタ電極）１６を有する面をいう。以下、他の実施例と変形例についても上面は同様の面を示す。
半導体装置１０は、ｎ型半導体基板２０と、第１電極１６と、ＳｉＯからなる絶縁層１８と、第２電極（コレクタ電極）１４等から構成されている。
図１、図２を用いて、本実施例の半導体装置１０について説明する。図１は、半導体装置１０の平面図である。図２は、図１のII―II線断面であり、半導体装置１０の右側断面を示す部分断面図である。
図１に示すように、半導体装置１０は上面が略四角形である。なお、本実施例において上面とは、第１電極（エミッタ電極）１６を有する面をいう。以下、他の実施例と変形例についても上面は同様の面を示す。
半導体装置１０は、ｎ型半導体基板２０と、第１電極１６と、ＳｉＯからなる絶縁層１８と、第２電極（コレクタ電極）１４等から構成されている。
図２の部分断面図に示すように、ｎ型半導体基板２０には、第２電極１４に接続されているｐ＋型半導体領域２６と、ｎ＋型半導体領域２４と、ｎ−型半導体領域２２と、ｎ−型半導体領域２２の表面側の領域に形成されているｐ−型半導体領域２８と、ｐ−型半導体領域２８の周囲を一巡する状態で形成されているｐ＋型半導体領域２５と拡散領域３０、３２で構成されている。ｐ−型半導体領域２８内には、図示しないｎ＋型エミッタ領域とｐ＋型ボディコンタクト領域と、ｎ＋エミッタ領域とｐ−型半導体領域２８を貫通してｎ−型半導体領域２２に達するトレンチゲートが形成されている。半導体装置１０は、ＩＧＢＴであり、ｎ−型半導体領域２２内にスイッチング構造が作りこまれている。ｎ＋型エミッタ領域とｐ＋型ボディコンタクト領域は、第１電極１６に接している。
ｐ＋型半導体領域２５、２６と拡散領域群３０、３２とｐ−型半導体領域２８がｐ型不純物を含むｐ型半導体領域である。ｐ＋型半導体領域２５、２６と拡散領域群３０、３２のｐ型不純物濃度は、ｐ−型半導体領域２８よりもｐ型不純物濃度が濃い。ｐ＋型半導体領域２５は、ガードリングであり、アクティブ領域から広がる電界が周辺領域で集中するのを緩和し、半導体装置１０の耐圧を向上させる。
ｎ−型半導体領域２２とｎ＋型半導体領域２４は、ｎ型不純物を含むｎ型半導体領域である。ｎ＋型半導体領域２４のｎ型不純物濃度は、ｎ−型半導体領域２２のｎ型不純物濃度よりも濃い。
ｐ＋型半導体領域２５、２６と拡散領域群３０、３２とｐ−型半導体領域２８がｐ型不純物を含むｐ型半導体領域である。ｐ＋型半導体領域２５、２６と拡散領域群３０、３２のｐ型不純物濃度は、ｐ−型半導体領域２８よりもｐ型不純物濃度が濃い。ｐ＋型半導体領域２５は、ガードリングであり、アクティブ領域から広がる電界が周辺領域で集中するのを緩和し、半導体装置１０の耐圧を向上させる。
ｎ−型半導体領域２２とｎ＋型半導体領域２４は、ｎ型不純物を含むｎ型半導体領域である。ｎ＋型半導体領域２４のｎ型不純物濃度は、ｎ−型半導体領域２２のｎ型不純物濃度よりも濃い。
図１、図２に示すように、拡散領域群３０、３２は、第１電極１６と第２電極１４が重なり合わない周辺領域に形成されている。拡散領域群３０、３２は、ｐ−型半導体領域２８ないしは第１電極１６の周囲を所定の間隔を隔てた状態で点在して一巡している。拡散領域群３０、３２を点在した状態で形成することで、ｐ型拡散領域３０、３２とｎ−型半導体領域２２の境界にｐｎ接合界面を広く形成することができる。結果、拡散領域群３０、３２とｎ−型半導体領域２２の境界から広がる空乏層を確保することができる。
図１に示すように、拡散領域群３０、３２は、半導体装置１０のコーナー部に形成される拡散領域３２と、コーナー部以外に形成されている拡散領域３０に分けることができる。拡散領域３２は、拡散領域３０よりも広い。拡散領域３２を広くすると、ｐ型拡散領域３２とｎ型半導体領域−２２の間に形成されるｐｎ接合界面が広くなる。半導体装置１０のコーナー部では、電界集中が生じやすい。拡散領域３２を広くすることで、半導体装置１０のコーナー部に広くひろがる空乏層を確保することができる。空乏層が広く形成されることで、半導体装置１０のコーナー部の電界集中は好適に緩和される。
図１に示すように、拡散領域群３０、３２は、半導体装置１０のコーナー部に形成される拡散領域３２と、コーナー部以外に形成されている拡散領域３０に分けることができる。拡散領域３２は、拡散領域３０よりも広い。拡散領域３２を広くすると、ｐ型拡散領域３２とｎ型半導体領域−２２の間に形成されるｐｎ接合界面が広くなる。半導体装置１０のコーナー部では、電界集中が生じやすい。拡散領域３２を広くすることで、半導体装置１０のコーナー部に広くひろがる空乏層を確保することができる。空乏層が広く形成されることで、半導体装置１０のコーナー部の電界集中は好適に緩和される。
図１に示すように、拡散領域群３０、３２は、隣合う拡散領域３０と３２の間あるいは拡散領域３０と３０の間を接続する導体１２を備えている。隣合う拡散領域３０、３２を導体１２で接続すると、個々の拡散領域３０、３２の周辺に集中しようとする電界が導体１２を通じて分散される。結果、特定の拡散領域３０、３２の周囲に電界が集中することが抑制される。なお、本実施例では、すべての拡散領域３０、３２を導体１２で接続しているが、高電界が加わり易いコーナー部の拡散領域３０とその周辺の拡散領域３２のみを導体１２でつないでもよい。また、第１電極１６の表面には、図示しないダイオードやセンサが配置している。ダイオードやセンサが配置されると、周辺領域に形成される電界は一様でなくなる。コーナー部に限らず、第１電極１６の表面のダイオードやセンサの設置状態に合わせて導体１２の配置を工夫してもよい。
本実施例の半導体装置１０では、半導体装置１０の終端領域に略四角形の島状の拡散領域３０、３２が連なった状態で形成されている。個々の拡散領域３０、３２が島状であると、半導体装置１０には、ｎ型半導体領域−２２とｐ型拡散領域３０、３２の境界のｐｎ接合界面から空乏層が広く形成される。結果、半導体装置１０の耐圧性能は向上する。個々の拡散領域３０、３２を島状に有する半導体装置１０は、周辺領域が狭くても高い耐圧性能を維持することができる。この半導体装置１０の構成によれば、小型で高い耐圧性能を有する半導体装置を実現することができる。
次に半導体装置１０の製造方法について、図１と図２を参照して説明する。
まず、ｎ型半導体基板２０の表面側の中央領域に高濃度のｐ型不純物をイオン注入する。高濃度のｐ型不純物は、角に丸みを帯びた略四角形を描く線状にイオン注入される（熱拡散処理後にｐ＋型半導体領域２５が形成される領域）。
次いで、ｎ−型半導体領域２２の表面の中央部にｐ型不純物をイオン注入する（熱拡散処理後にｐ−型半導体領域２８が形成される領域）。
次に、ｎ半導体基板２０の外周部分であり、熱拡散処理後にｐ−型半導体領域２８となる部分を一巡する領域の一部に、高濃度のｐ型不純物をイオン注入する。イオン注入は、図１に示す拡散領域３０、３２の中央に相当する部分にドッド状に注入する。半導体装置１０のコーナー部では、イオン注入する他の領域よりも多くのイオンを注入する。
そして、上記のすべてのイオン注入部分を熱拡散処理し、ｐ−型半導体領域２８、ｐ＋型半導体領域２５、拡散領域群３０、３２を形成する。なお、熱拡散処理は、領域毎に別々に行ってもよい。
まず、ｎ型半導体基板２０の表面側の中央領域に高濃度のｐ型不純物をイオン注入する。高濃度のｐ型不純物は、角に丸みを帯びた略四角形を描く線状にイオン注入される（熱拡散処理後にｐ＋型半導体領域２５が形成される領域）。
次いで、ｎ−型半導体領域２２の表面の中央部にｐ型不純物をイオン注入する（熱拡散処理後にｐ−型半導体領域２８が形成される領域）。
次に、ｎ半導体基板２０の外周部分であり、熱拡散処理後にｐ−型半導体領域２８となる部分を一巡する領域の一部に、高濃度のｐ型不純物をイオン注入する。イオン注入は、図１に示す拡散領域３０、３２の中央に相当する部分にドッド状に注入する。半導体装置１０のコーナー部では、イオン注入する他の領域よりも多くのイオンを注入する。
そして、上記のすべてのイオン注入部分を熱拡散処理し、ｐ−型半導体領域２８、ｐ＋型半導体領域２５、拡散領域群３０、３２を形成する。なお、熱拡散処理は、領域毎に別々に行ってもよい。
次に、ｎ半導体基板２０の下面側の全面に高濃度のｎ型不純物をイオン注入する。イオン注入は、熱拡散処理後にｎ＋半導体領域２４が形成される深さに目標を定めて行う。そして、イオン注入部分を熱拡散処理し、ｎ＋型半導体領域２４を形成する。
ｎ半導体基板２０の下面側の全面に高濃度のｐ型不純物をイオン注入する。そしてイオン注入部分を熱拡散処理し、ｐ＋型半導体領域２６を形成する。
ｎ半導体基板２０の下面側の全面に高濃度のｐ型不純物をイオン注入する。そしてイオン注入部分を熱拡散処理し、ｐ＋型半導体領域２６を形成する。
ついで、図１に示すように、隣接する拡散領域３０、３０及び隣接する拡散領域３０、３２を接続する導体１２を形成する。導体１２は、導体１２の形状に合わせた孔部を有する加工マスクを形成し、その孔部に金属層を成長することで形成される。導体１２は、スパッタリング法などの真空蒸着技術を用いて製造するとよい。
次に、ｐ＋型半導体領域２６の下部に第２電極１４を形成する。第２電極１４は、ｐ＋型半導体領域２６の下面の表面をすべて覆うように形成する。ついで、ｐ−型半導体領域２８の上面に第１電極１６を形成する。第１電極１６は、ｐ−型半導体領域２８よりも少し狭く形成される。第１電極１６を形成するときには、加工マスクなどを用いる。なお、第１電極１６と第２電極１４の形成方法は、従来からの真空蒸着法などの手法に基づいて製造すればよいので詳細な説明は省略する。
ついで、第１電極１６の周囲に絶縁層１８を形成する。絶縁層１８は、ｐ−型半導体領域２８とｐ＋型半導体領域２５にまたがるように形成する。
以上のような手順により、図１及び図２に示す本実施例の半導体装置１０を製造することができる。
ついで、第１電極１６の周囲に絶縁層１８を形成する。絶縁層１８は、ｐ−型半導体領域２８とｐ＋型半導体領域２５にまたがるように形成する。
以上のような手順により、図１及び図２に示す本実施例の半導体装置１０を製造することができる。
＜第２実施例＞
図３、図４を用いて、本実施例の半導体装置１１０について説明する。なお、上記第１実施例と重複する説明は省略する。図３は、半導体装置１１０の平面図である。図４は、図３のIV―IV線断面図であり、半導体装置１１０の右側断面を示す部分断面図である。
図３に示すように、半導体装置１１０は第１実施例の半導体装置１０と同様に上面が略四角形である。半導体装置１１０はコーナー部を有する。
半導体装置１１０は、ｎ型半導体基板１２０と、第１電極（エミッタ電極）１１６と、ＳｉＯからなる絶縁層１１８と、第２電極（コレクタ電極）１１４から構成されている。
図３、図４を用いて、本実施例の半導体装置１１０について説明する。なお、上記第１実施例と重複する説明は省略する。図３は、半導体装置１１０の平面図である。図４は、図３のIV―IV線断面図であり、半導体装置１１０の右側断面を示す部分断面図である。
図３に示すように、半導体装置１１０は第１実施例の半導体装置１０と同様に上面が略四角形である。半導体装置１１０はコーナー部を有する。
半導体装置１１０は、ｎ型半導体基板１２０と、第１電極（エミッタ電極）１１６と、ＳｉＯからなる絶縁層１１８と、第２電極（コレクタ電極）１１４から構成されている。
図４の部分断面図に示すように、ｎ型半導体基板１２０は、第２電極１１４に接続されているｐ＋型半導体領域１２６と、ｎ＋型半導体領域１２４と、ｎ−型半導体領域１２２と、ｎ−型半導体領域１２２の表面側の領域に形成されているｐ−型半導体領域１２８と、ｐ−型半導体領域１２８の周囲を一巡する状態で形成されているｐ＋型半導体領域１２５と拡散領域群１３０、１３２で構成されている。第１実施例の半導体装置１０と同様に、ｐ−型半導体領域１２８内には、図示しないｎ＋型エミッタ領域とｐ＋型ボディコンタクト領域と、ｎ＋エミッタ領域とｐ−型半導体領域１２８を貫通してｎ−型半導体領域１２２に達するトレンチゲートが形成されている。半導体装置１１０は、ＩＧＢＴであり、ｎ−型半導体領域１２２内にスイッチング構造が作りこまれている。ｎ＋型エミッタ領域とｐ＋型ボディコンタクト領域は、第１電極１１６に接している。
図３、図４に示すように、拡散領域群１３０、１３２は、第１電極１１６と第２電極１１４が重なり合わない周辺領域に形成されている。拡散領域群１３０、１３２は、第１電極１１６の周囲を所定の間隔を隔てた状態で点在して一巡している。拡散領域群１３０、１３２を点在した状態で形成することで、ｐ型拡散領域１３０、１３２とｎ−型半導体領域１２２の境界にｐｎ接合界面を広く形成することができる。結果、拡散領域群１３０、１３２とｎ−型半導体領域１２２の境界からひろがる空乏層を確保することができる。
図３、図４に示すように、拡散領域群１３０、１３２は、第１電極１１６と第２電極１１４が重なり合わない周辺領域に形成されている。拡散領域群１３０、１３２は、第１電極１１６の周囲を所定の間隔を隔てた状態で点在して一巡している。拡散領域群１３０、１３２を点在した状態で形成することで、ｐ型拡散領域１３０、１３２とｎ−型半導体領域１２２の境界にｐｎ接合界面を広く形成することができる。結果、拡散領域群１３０、１３２とｎ−型半導体領域１２２の境界からひろがる空乏層を確保することができる。
第１実施例の半導体装置１０と同様に拡散領域群１３０、１３２は、半導体装置１１０のコーナー部に形成される拡散領域１３２と、コーナー部以外に形成されている拡散領域１３０に分けることができる。拡散領域１３２は、拡散領域１３０よりも広い。
図４の断面図に示すように、個々の拡散領域１３０外周側には、４段のひだ部１３６ａ、１３６ｂ、１３６ｃ、１３６ｄを有している。コーナー部の拡散領域１３２も、外周側に４段のひだ部を有する断面形状である。拡散領域１３０、１３２にひだ部１３６ａ、１３６ｂ、１３６ｃ、１３６ｄが形成されていると、空乏層がｎ−型半導体領域１２２と拡散領域１３０、１３２の境界からより広くひろがる。結果、半導体装置１１０の耐圧性能がさらに向上する。なお、ひだ部の形成は、電界が集中するコーナー部の拡散領域１３２にのみ形成しても有効である。また、第１電極１１６の表面のセンサやダイオード等のデバイスの位置と対応した拡散領域１３０、１３２にのみ、ひだ部を形成してもよい。
図３に示すように、拡散領域１３０、１３２は、隣合う拡散領域１３０と１３２の間あるいは拡散領域１３０、１３０の間を接続する導体１１２を備えている。隣合う拡散領域１３０と１３２の間あるいは拡散領域１３０と１３０の間を導体１１２で接続すると、個々の拡散領域１３０、１３２の周辺に集中しようとする電界が導体１２を通じて分散される。
図４の断面図に示すように、個々の拡散領域１３０外周側には、４段のひだ部１３６ａ、１３６ｂ、１３６ｃ、１３６ｄを有している。コーナー部の拡散領域１３２も、外周側に４段のひだ部を有する断面形状である。拡散領域１３０、１３２にひだ部１３６ａ、１３６ｂ、１３６ｃ、１３６ｄが形成されていると、空乏層がｎ−型半導体領域１２２と拡散領域１３０、１３２の境界からより広くひろがる。結果、半導体装置１１０の耐圧性能がさらに向上する。なお、ひだ部の形成は、電界が集中するコーナー部の拡散領域１３２にのみ形成しても有効である。また、第１電極１１６の表面のセンサやダイオード等のデバイスの位置と対応した拡散領域１３０、１３２にのみ、ひだ部を形成してもよい。
図３に示すように、拡散領域１３０、１３２は、隣合う拡散領域１３０と１３２の間あるいは拡散領域１３０、１３０の間を接続する導体１１２を備えている。隣合う拡散領域１３０と１３２の間あるいは拡散領域１３０と１３０の間を導体１１２で接続すると、個々の拡散領域１３０、１３２の周辺に集中しようとする電界が導体１２を通じて分散される。
次に半導体装置１１０の製造方法について、図３と図４を参照して説明する。なお、半導体装置１１０の製造方法において、ｐ＋型半導体領域１２６、ｎ＋型半導体領域１２４、第１電極１１６及び第２電極１１４の製造過程は、第１実施例の半導体装置１０のｐ＋型半導体領域２６、ｎ＋型半導体領域２４、第１電極１６及び第２電極１４の製造過程と同様であるので、説明は省略する。
図３示すｐ＋型半導体領域１２５、ｐ型半導体領域１２８及び拡散領域１３０、１３２は、次の手順で形成する。
まず、ｎ型半導体基板１２０の表面側の中央領域に高濃度のｐ型不純物をイオン注入する。高濃度のｐ型不純物は、角に丸みを帯びた略四角形を描く線状にイオン注入される（熱拡散処理後にｐ＋型半導体領域１２５が形成される領域）。
次いで、ｎ−型半導体領域１２２の表面の中央部にｐ型不純物をイオン注入する（熱拡散処理後にｐ−型半導体領域１２８が形成される領域）。
そして、上記のイオン注入部分を熱拡散処理し、ｐ−型半導体領域１２８とｐ＋型半導体領域１２５を形成する。
まず、ｎ型半導体基板１２０の表面側の中央領域に高濃度のｐ型不純物をイオン注入する。高濃度のｐ型不純物は、角に丸みを帯びた略四角形を描く線状にイオン注入される（熱拡散処理後にｐ＋型半導体領域１２５が形成される領域）。
次いで、ｎ−型半導体領域１２２の表面の中央部にｐ型不純物をイオン注入する（熱拡散処理後にｐ−型半導体領域１２８が形成される領域）。
そして、上記のイオン注入部分を熱拡散処理し、ｐ−型半導体領域１２８とｐ＋型半導体領域１２５を形成する。
次に、ｎ半導体基板１２０の外周部分であり、熱拡散処理後にｐ−型半導体領域１２８となる部分を一巡する領域の一部に、高濃度のｐ型不純物をイオン注入する。イオン注入は、目標深度を４箇所定め、４段階に分けて注入する。半導体装置１１０のコーナー部では、イオン注入する他の領域よりも多くのイオンを注入する。これにより、コーナー部に形成される拡散領域１３２は、他の拡散領域１３０よりも広く形成される。
上記のイオン注入部分を熱拡散処理し、拡散領域群１３０、１３２を形成する。拡散領域群１３０、１３２を形成する熱拡散処理は、注入されたイオンが外周方向に向けて拡散するように実施する。拡散領域群１３０、１３２を形成する過程で、イオン注入は目標深度を４段階に分けている。注入されたイオンが外周方向に向けて拡散するように熱拡散処理を行うと、拡散領域群１３０、１３２には、外周方向に向けて４段のひだ部１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ（図４参照）が形成される。
上記のイオン注入部分を熱拡散処理し、拡散領域群１３０、１３２を形成する。拡散領域群１３０、１３２を形成する熱拡散処理は、注入されたイオンが外周方向に向けて拡散するように実施する。拡散領域群１３０、１３２を形成する過程で、イオン注入は目標深度を４段階に分けている。注入されたイオンが外周方向に向けて拡散するように熱拡散処理を行うと、拡散領域群１３０、１３２には、外周方向に向けて４段のひだ部１３６ａ、１３６ｂ、１３６ｃ、１３６ｄ（図４参照）が形成される。
ついで、図３に示すように、隣接する拡散領域１３０、１３０及び隣接する拡散領域１３０、１３２を接続する導体１１２を形成する。導体１１２は、第１実施例と同様に加工マスクを用いた方法で作製することができる
次に、半導体層１２０の下面側に第２電極１１４を形成し、上面側に第１電極１１６を形成する。第１電極１１６は、ｐ−型半導体領域１２８よりも少し狭く形成する。
ついで、半導体層１２０の上面であり、第１電極１１６と導体１２以外の領域に絶縁層１１８を形成する。
以上のような手順により、図３及び図４に示す本実施例の半導体装置１１０を製造することができる。
次に、半導体層１２０の下面側に第２電極１１４を形成し、上面側に第１電極１１６を形成する。第１電極１１６は、ｐ−型半導体領域１２８よりも少し狭く形成する。
ついで、半導体層１２０の上面であり、第１電極１１６と導体１２以外の領域に絶縁層１１８を形成する。
以上のような手順により、図３及び図４に示す本実施例の半導体装置１１０を製造することができる。
＜第３実施例＞
図５、図６を用いて、本実施例の半導体装置２１０について説明する。なお、上記第１実施例と重複する説明は省略する。図５は、半導体装置２１０の平面図である。図６は、図５のVI―VI線断面図であり、半導体装置２１０の右側断面を示す部分断面図である。
図５に示すように、半導体装置２１０は第１実施例の半導体装置１０と同様に上面が略四角形である。半導体装置２１０はコーナー部を有する。
半導体装置２１０は、ｎ型半導体基板２２０と、第１電極（エミッタ電極）２１６と、ＳｉＯからなる絶縁層２１８と、第２電極（コレクタ電極）２１４から構成されている。
図５、図６を用いて、本実施例の半導体装置２１０について説明する。なお、上記第１実施例と重複する説明は省略する。図５は、半導体装置２１０の平面図である。図６は、図５のVI―VI線断面図であり、半導体装置２１０の右側断面を示す部分断面図である。
図５に示すように、半導体装置２１０は第１実施例の半導体装置１０と同様に上面が略四角形である。半導体装置２１０はコーナー部を有する。
半導体装置２１０は、ｎ型半導体基板２２０と、第１電極（エミッタ電極）２１６と、ＳｉＯからなる絶縁層２１８と、第２電極（コレクタ電極）２１４から構成されている。
図６の部分断面図に示すように、ｎ型半導体基板２２０は、第２電極２１４に接続されているｐ＋型半導体領域２２６と、ｎ＋型半導体領域２２４と、ｎ−型半導体領域２２２と、ｎ−型半導体領域２２２の表面側の領域に形成されているｐ−型半導体領域２２８と、ｐ−型半導体領域２２８の周囲を一巡する状態で形成されているｐ＋型半導体領域２２５と拡散領域群２３０、２３２で構成されている。第１実施例の半導体装置１０と同様に、ｐ−型半導体領域２２８内には、図示しないｎ＋型エミッタ領域とｐ＋型ボディコンタクト領域と、ｎ＋エミッタ領域とｐ−型半導体領域２２８を貫通してｎ−型半導体領域２２２に達するトレンチゲートが形成されている。半導体装置２１０は、ＩＧＢＴであり、ｎ−型半導体領域２２２内にスイッチング構造が作りこまれている。ｎ＋型エミッタ領域とｐ＋型ボディコンタクト領域は、第１電極２１６に接している。
図５、図６に示すように、拡散領域群２３０、２３２は、第１電極２１６と第２電極２１４が重なり合わない周辺領域に形成されている。拡散領域群２３０、２３２は、第１電極２１６の周囲を所定の間隔を隔てた状態で点在して一巡している。拡散領域群２３０、２３２を点在した状態で形成することで、ｐ型拡散領域２３０、２３２とｎ−型半導体領域２２２の境界にｐｎ接合界面を広く形成することができる。結果、拡散領域２３０、２３２とｎ−型半導体領域２２２の境界からひろがる空乏層を確保することができる。
第１実施例の半導体装置１０と同様に拡散領域群２３０、２３２は、半導体装置２１０のコーナー部に形成される拡散領域２３２と、コーナー部以外に形成されている拡散領域２３０に分けることができる。拡散領域２３２は、拡散領域２３０よりも広い。
図５で拡散領域２３０、２３２に重なる破線領域は、内部拡散領域２３４、２３６を示している。図６の断面に示すように、半導体装置２１０は、ｎ−型半導体領域２２２の厚み内であり拡散領域２３０の深部に内部拡散領域２３４が形成されている。半導体装置２１０のコーナー部においても拡散領域２３２の深部に内部拡散領域２３６が形成されている。拡散領域群２３０、２３２の深部に内部拡散領域群２３４、２３６が形成されていると、ｎ−型半導体領域２２２と拡散領域群２３０、２３２の境界からひろがる空乏層の他に、ｎ−型半導体領域２２２と内部拡散領域２３４、２３６の境界からひろがる空乏層も形成される。半導体装置２１０の周辺領域には、空乏層が広く確保される。結果、半導体装置２１０の耐圧性能はさらに向上する。なお、内部拡散領域２３４、２３６の形成は、電界が集中するコーナー部の拡散領域２３２の深部にのみ形成しても有効である。また、第１電極２１６の表面のセンサやダイオード等のデバイスの位置と対応した拡散領域２３０、２３２の深部にのみ内部拡散領域２３４、２３６を形成してもよい。
図５で拡散領域２３０、２３２に重なる破線領域は、内部拡散領域２３４、２３６を示している。図６の断面に示すように、半導体装置２１０は、ｎ−型半導体領域２２２の厚み内であり拡散領域２３０の深部に内部拡散領域２３４が形成されている。半導体装置２１０のコーナー部においても拡散領域２３２の深部に内部拡散領域２３６が形成されている。拡散領域群２３０、２３２の深部に内部拡散領域群２３４、２３６が形成されていると、ｎ−型半導体領域２２２と拡散領域群２３０、２３２の境界からひろがる空乏層の他に、ｎ−型半導体領域２２２と内部拡散領域２３４、２３６の境界からひろがる空乏層も形成される。半導体装置２１０の周辺領域には、空乏層が広く確保される。結果、半導体装置２１０の耐圧性能はさらに向上する。なお、内部拡散領域２３４、２３６の形成は、電界が集中するコーナー部の拡散領域２３２の深部にのみ形成しても有効である。また、第１電極２１６の表面のセンサやダイオード等のデバイスの位置と対応した拡散領域２３０、２３２の深部にのみ内部拡散領域２３４、２３６を形成してもよい。
図５に示すように、拡散領域２３０、２３２は、隣合う拡散領域２３０と２３２あるいは拡散領域２３０と２３０の間を接続する導体２１２を備えている。隣合う拡散領域２３０と２３２の間あるいは拡散領域２３０と２３０の間を導体２１２で接続すると、特定の拡散領域２３０、２３２の周辺に集中しようとする電界が導体２１２を通じて分散される。
次に半導体装置２１０の製造方法について、図５と図６を参照して説明する。なお、半導体装置２１０の製造方法において、ｐ＋型半導体領域２２６、ｎ＋型半導体領域２２４、第１電極２１６及び第２電極２１４の製造過程は、第１実施例の半導体装置１０のｐ＋型半導体領域２６、ｎ＋型半導体領域２４、第１電極１６及び第２電極１４の製造過程と同様であるので、説明は省略する。
図５、６に示す、ｐ＋型半導体領域２２５、ｐ型半導体領域２２８、拡散領域２３０、２３２及び内部拡散領域２３４、２３６は、次の手順で形成する。
まず、ｎ型半導体基板２２０の表面側の中央領域に高濃度のｐ型不純物をイオン注入する。高濃度のｐ型不純物は、角に丸みを帯びた略四角形を描く線状にイオン注入される（熱拡散処理後にｐ＋型半導体領域２２５が形成される領域）。
次いで、ｎ−型半導体領域２２２の表面の中央部にｐ型不純物をイオン注入する（熱拡散処理後にｐ−型半導体領域２２８が形成される領域）。
次に、内部拡散領域２３４、２３６を形成するためにｎ−半導体領域２２２の厚み内にｐ型不純物をイオン注入する。イオン注入の目標深度は、図６の断面図に示す内部拡散領域２３４の中心付近の深さとする。半導体装置２１０のコーナー部では、イオン注入する他の領域よりも多くのイオンを注入する。これにより、コーナー部に形成される内部拡散領域２３６が、他の拡散領域２３４よりも広く形成される。
まず、ｎ型半導体基板２２０の表面側の中央領域に高濃度のｐ型不純物をイオン注入する。高濃度のｐ型不純物は、角に丸みを帯びた略四角形を描く線状にイオン注入される（熱拡散処理後にｐ＋型半導体領域２２５が形成される領域）。
次いで、ｎ−型半導体領域２２２の表面の中央部にｐ型不純物をイオン注入する（熱拡散処理後にｐ−型半導体領域２２８が形成される領域）。
次に、内部拡散領域２３４、２３６を形成するためにｎ−半導体領域２２２の厚み内にｐ型不純物をイオン注入する。イオン注入の目標深度は、図６の断面図に示す内部拡散領域２３４の中心付近の深さとする。半導体装置２１０のコーナー部では、イオン注入する他の領域よりも多くのイオンを注入する。これにより、コーナー部に形成される内部拡散領域２３６が、他の拡散領域２３４よりも広く形成される。
次に、拡散領域２３０、２３２を形成する。拡散領域２３０、２３２の形成方法は、上記第１実施例に係る拡散領域３０、３２の形成方法と同様でよい。まず、ｎ−型半導体領域２２２の外周部分である領域に、高濃度のｐ型不純物をイオン注入する。イオン注入は、図５に示す拡散領域２３０、２３２の中央に相当する部分にドッド状に注入する。半導体装置２１０のコーナー部では、イオン注入する他の領域よりも多くのイオンを注入する。これにより、コーナー部に形成される拡散領域２３２は、他の拡散領域２３０よりも広く形成される。
そして、上記のすべてのイオン注入部分を熱拡散処理し、ｐ−型半導体領域２２８、ｐ＋型半導体領域２２５、拡散領域群２３０、２３２及び内部拡散領域群２３４、２３６を形成する。
そして、上記のすべてのイオン注入部分を熱拡散処理し、ｐ−型半導体領域２２８、ｐ＋型半導体領域２２５、拡散領域群２３０、２３２及び内部拡散領域群２３４、２３６を形成する。
ついで、図５に示すように、隣接する拡散領域２３０、２３０及び隣接する拡散領域２３０、２３２を接続する導体２１２を形成する。導体２１２は、第１実施例と同様に加工マスクを用いた方法で作製することができる。
次に、半導体層２２０の下面側に第２電極１４を形成し、上面側に第１電極２１６を形成する。第１電極２１６は、ｐ−型半導体領域２２８よりも少し狭く形成する。
ついで、半導体層２２０の上面であり、第１電極２１６と導体１２以外の領域に絶縁層２１８を形成する。
以上のような手順により、図５及び図６に示す本実施例の半導体装置２１０を製造することができる。
次に、半導体層２２０の下面側に第２電極１４を形成し、上面側に第１電極２１６を形成する。第１電極２１６は、ｐ−型半導体領域２２８よりも少し狭く形成する。
ついで、半導体層２２０の上面であり、第１電極２１６と導体１２以外の領域に絶縁層２１８を形成する。
以上のような手順により、図５及び図６に示す本実施例の半導体装置２１０を製造することができる。
半導体装置に形成する拡散領域の形成パターンについて、いくつかの変形例を示す。下記に示す変形例では、拡散領域の形成パターンを平面的に示している。従って、上記実施例に示した拡散領域の断面形状は、示していない。以下の変形例に示す拡散領域は、上記第１実施例の拡散領域３０、３２の断面形状や、上記第２実施例の拡散領域１３０、１３２のようにひだ部を有した断面形状であってもよい。もちろん、上記第３実施例のように、拡散領域の他に内部拡散領域を有していてもよい。
また、変形例の半導体装置は、各拡散領域を接続する導体を備えてもよい。
また、変形例の半導体装置は、各拡散領域を接続する導体を備えてもよい。
＜変形例１＞
図７は、変形例１の半導体装置３１０の上面を４分割した平面の様子を示している。図７では、半導体装置３１０のコーナー部に形成された拡散領域３３２とそれ以外の拡散領域３３０及び第１電極３１６を明示している。
図７に示すように、拡散領域３３０、３３２は、第１電極３１６の周囲である周辺領域に形成されている。拡散領域３３０、３３２から第１電極３１６までの距離は、拡散領域３３０、３３２ごとに異ならず、ほぼ等しくなるように形成されている。拡散領域３３０、３３２は、第１電極３１６の周囲を所定の間隔を隔てた状態で点在して一巡している。
拡散領域３３０は、図７に示すように第１電極３１６から外周方向に向く辺が長い略長方形の上面を有している。隣合う拡散領域３３０、３３０の間及び隣合う拡散領域３３０、３３２の間には、ほぼ等しい間隔が形成されている。
図７は、変形例１の半導体装置３１０の上面を４分割した平面の様子を示している。図７では、半導体装置３１０のコーナー部に形成された拡散領域３３２とそれ以外の拡散領域３３０及び第１電極３１６を明示している。
図７に示すように、拡散領域３３０、３３２は、第１電極３１６の周囲である周辺領域に形成されている。拡散領域３３０、３３２から第１電極３１６までの距離は、拡散領域３３０、３３２ごとに異ならず、ほぼ等しくなるように形成されている。拡散領域３３０、３３２は、第１電極３１６の周囲を所定の間隔を隔てた状態で点在して一巡している。
拡散領域３３０は、図７に示すように第１電極３１６から外周方向に向く辺が長い略長方形の上面を有している。隣合う拡散領域３３０、３３０の間及び隣合う拡散領域３３０、３３２の間には、ほぼ等しい間隔が形成されている。
コーナー部の拡散領域３３２は、他の拡散領域３３０よりも広い。拡散領域３３２とｎ型半導体領域の間に形成される空乏層はひろくなる。拡散領域３３２は、コーナーに沿ったアーチ形状に形成されている。拡散領域３３２がアーチ型に形成されると、アクティブ領域からコーナー部に向けて集中する電界が効率よく緩和される。
拡散領域３３０、３３２を本変形例のパターンで形成すると、耐圧性能の高い半導体装置を得ることができる。
拡散領域３３０、３３２を本変形例のパターンで形成すると、耐圧性能の高い半導体装置を得ることができる。
＜変形例２＞
図８は、変形例２の半導体装置４１０の上面を４分割した平面の様子を示している。図８では、半導体装置４１０のコーナー部に形成された拡散領域４３２ａ、４３２ｂ、４３２ｃとそれ以外の拡散領域４３０及び第１電極４１６を明示している。
図８に示すように、拡散領域４３０、４３２ａ、４３２ｂ、４３２ｃは、第１電極４１６の周囲である周辺領域に形成されている。拡散領域４３０、４３２ａ、４３２ｂ、４３２ｃから第１電極４１６までの距離は、拡散領域４３０、４３２ａ、４３２ｂ、４３２ｃごとに異ならず、ほぼ等しくなるように形成されている。
拡散領域４３０、４３２ａ、４３２ｂ、４３２ｃは、第１電極４１６の周囲を間隔を隔てた状態で点在して一巡している。
図８は、変形例２の半導体装置４１０の上面を４分割した平面の様子を示している。図８では、半導体装置４１０のコーナー部に形成された拡散領域４３２ａ、４３２ｂ、４３２ｃとそれ以外の拡散領域４３０及び第１電極４１６を明示している。
図８に示すように、拡散領域４３０、４３２ａ、４３２ｂ、４３２ｃは、第１電極４１６の周囲である周辺領域に形成されている。拡散領域４３０、４３２ａ、４３２ｂ、４３２ｃから第１電極４１６までの距離は、拡散領域４３０、４３２ａ、４３２ｂ、４３２ｃごとに異ならず、ほぼ等しくなるように形成されている。
拡散領域４３０、４３２ａ、４３２ｂ、４３２ｃは、第１電極４１６の周囲を間隔を隔てた状態で点在して一巡している。
コーナー部以外の拡散領域４３０は、上記変形例１と同様に第１電極４１６から外周方向に向く辺が長い略長方形の上面を有している。隣合う拡散領域４３０、４３０、隣合う拡散領域４３０、４３２ａの間及び隣合う拡散領域４３０、４３２ｃの間には、ほぼ等しい間隔が形成されている。
コーナー部には、３つの拡散領域４３２ａ、４３２ｂ、４３２ｃが３つ並んで形成されている。コーナー部に３つの拡散領域４３２ａ、４３２ｂ、４３２ｃを形成すると、拡散領域４３２ａと拡散領域４３２ｂの間、及び、拡散領域４３２ｂと拡散領域４３２ｃの間にも空乏層が形成される。半導体装置４１０は、電界が集中しやすいコーナー部の空乏層を広く確保することができる。コーナー部の拡散領域が拡散領域４３２ａ、４３２ｂ、４３２ｃのように分割して形成されると、コーナー部の電界集中が効率よく緩和される。
本変形例のような拡散領域４３０、４３２ａ、４３２ｂ、４３２ｃの形成パターンを有する半導体装置４１０も、耐圧性能に優れる。
コーナー部には、３つの拡散領域４３２ａ、４３２ｂ、４３２ｃが３つ並んで形成されている。コーナー部に３つの拡散領域４３２ａ、４３２ｂ、４３２ｃを形成すると、拡散領域４３２ａと拡散領域４３２ｂの間、及び、拡散領域４３２ｂと拡散領域４３２ｃの間にも空乏層が形成される。半導体装置４１０は、電界が集中しやすいコーナー部の空乏層を広く確保することができる。コーナー部の拡散領域が拡散領域４３２ａ、４３２ｂ、４３２ｃのように分割して形成されると、コーナー部の電界集中が効率よく緩和される。
本変形例のような拡散領域４３０、４３２ａ、４３２ｂ、４３２ｃの形成パターンを有する半導体装置４１０も、耐圧性能に優れる。
＜変形例３＞
図９は、変形例３の半導体装置５１０の上面を４分割した平面の様子を示している。図９では、半導体装置５１０のコーナー部に形成された拡散領域５３２ａ、５３２ｂ、５３２ｃ、５３２ｄ、５３２ｅとそれ以外の拡散領域５３０及び第１電極５１６を明示している。
図９に示すように、拡散領域５３０、５３２ａ、５３２ｂ、５３２ｃ、５３２ｄ、５３２ｅは、第１電極５１６の周囲である周辺領域に形成されている。拡散領域５３０、５３２ｂ、５３２ｅから第１電極５１６までの距離は、ほぼ等しくなるように形成されている。
拡散領域５３０、５３２ａ、５３２ｂ、５３２ｃ、５３２ｄ、５３２ｅは、第１電極５１６の周囲を間隔を隔てた状態で点在して一巡している。コーナー部以外に形成された拡散領域５３０は、変形例１と変形例２と同様に、第１電極５１６から外周方向に向く辺が長い略長方形の上面を有している。
図９は、変形例３の半導体装置５１０の上面を４分割した平面の様子を示している。図９では、半導体装置５１０のコーナー部に形成された拡散領域５３２ａ、５３２ｂ、５３２ｃ、５３２ｄ、５３２ｅとそれ以外の拡散領域５３０及び第１電極５１６を明示している。
図９に示すように、拡散領域５３０、５３２ａ、５３２ｂ、５３２ｃ、５３２ｄ、５３２ｅは、第１電極５１６の周囲である周辺領域に形成されている。拡散領域５３０、５３２ｂ、５３２ｅから第１電極５１６までの距離は、ほぼ等しくなるように形成されている。
拡散領域５３０、５３２ａ、５３２ｂ、５３２ｃ、５３２ｄ、５３２ｅは、第１電極５１６の周囲を間隔を隔てた状態で点在して一巡している。コーナー部以外に形成された拡散領域５３０は、変形例１と変形例２と同様に、第１電極５１６から外周方向に向く辺が長い略長方形の上面を有している。
図９に示すように、コーナー部の拡散領域５３２ａ、５３２ｂ、５３２ｃ、５３２ｄ、５３２ｅは、内周側に位置する２つの拡散領域５３２ａ、５３２ｅと外周側に位置する３つの拡散領域５３２ｂ、５３２ｃ、５３２ｄに分けることができる。
コーナー部の５つの拡散領域５３２ａ、５３２ｂ、５３２ｃ、５３２ｄ、５３２ｅは、それぞれの領域の間に空乏層が形成される。半導体装置５１０は、電界が集中しやすいコーナー部の空乏層が特に広く確保される。結果、半導体装置５１０は、コーナー部の電界集中が効率よく緩和される。
本変形例のような拡散領域５３０、５３２ａ、５３２ｂ、５３２ｃ、５３２ｄ、５３２ｅの形成パターンを有する半導体装置５１０も、耐圧性能に優れる。
コーナー部の５つの拡散領域５３２ａ、５３２ｂ、５３２ｃ、５３２ｄ、５３２ｅは、それぞれの領域の間に空乏層が形成される。半導体装置５１０は、電界が集中しやすいコーナー部の空乏層が特に広く確保される。結果、半導体装置５１０は、コーナー部の電界集中が効率よく緩和される。
本変形例のような拡散領域５３０、５３２ａ、５３２ｂ、５３２ｃ、５３２ｄ、５３２ｅの形成パターンを有する半導体装置５１０も、耐圧性能に優れる。
＜変形例４＞
図１０は、変形例４の半導体装置６１０の上面を４分割した平面の様子を示している。図１０では、半導体装置６１０のコーナー部に形成された拡散領域６３２ａ、６３２ｂ、６３２ｃ、６４２ａ、６４２ｂとそれ以外の拡散領域６３０、６４０と第１電極６１６を明示している。半導体装置６１０は、拡散領域６３０、６３２ａ、６３２ｂ、６３２ｃ、６４０、６４２ａ、６４２ｂが、第１電極６１６の周囲を所定の間隔を隔てた状態で２列に整列した状態で一巡している。前記２列のうち、第１電極６１６側には、拡散領域６４０、６４２ａ、６４２ｂが並んだ状態で一巡している。また外周側には、拡散領域６３０、６３２ａ、６３２ｂ、６３２ｃが並んだ状態で一巡している。
図１０は、変形例４の半導体装置６１０の上面を４分割した平面の様子を示している。図１０では、半導体装置６１０のコーナー部に形成された拡散領域６３２ａ、６３２ｂ、６３２ｃ、６４２ａ、６４２ｂとそれ以外の拡散領域６３０、６４０と第１電極６１６を明示している。半導体装置６１０は、拡散領域６３０、６３２ａ、６３２ｂ、６３２ｃ、６４０、６４２ａ、６４２ｂが、第１電極６１６の周囲を所定の間隔を隔てた状態で２列に整列した状態で一巡している。前記２列のうち、第１電極６１６側には、拡散領域６４０、６４２ａ、６４２ｂが並んだ状態で一巡している。また外周側には、拡散領域６３０、６３２ａ、６３２ｂ、６３２ｃが並んだ状態で一巡している。
コーナー部以外に形成された拡散領域６３０、６４０は、第１電極６１６から外周方向に向く辺が短い略長方形の上面を有している。本変形例では、コーナー部以外の領域も拡散領域２重に形成されている。島状の拡散領域６３０、６４０が２列で並ぶことで、内周列と外周列の間にも空乏層が形成される。半導体装置６１０は、コーナー部以外の領域においても効率よく空乏層が形成されるため、耐圧性能に特に優れる。
図１０に示すように、コーナー部の拡散領域６３２ａ、６３２ｂ、６３２ｃ、６４２ａ、６４２ｂは、内周側に位置する２つの拡散領域６４２ａ、６４２ｂと外周側に位置する３つの拡散領域６３２ａ、６３２ｂ、６３２ｃに分けることができる。
コーナー部の５つの拡散領域６３２ａ、６３２ｂ、６３２ｃ、６４２ａ、６４２ｂは、それぞれの領域の間に空乏層が形成される。半導体装置６１０は、電界が集中しやすいが加わり易いコーナー部の空乏層が特に広く確保される。結果、半導体装置６１０は、コーナー部の電界集中が効率よく緩和される。
本変形例のような拡散領域６３０、６４０、６３２ａ、６３２ｂ、６３２ｃ、６４２ａ、６４２ｂの形成パターンを有する半導体装置６１０も、耐圧性能に優れる。
図１０に示すように、コーナー部の拡散領域６３２ａ、６３２ｂ、６３２ｃ、６４２ａ、６４２ｂは、内周側に位置する２つの拡散領域６４２ａ、６４２ｂと外周側に位置する３つの拡散領域６３２ａ、６３２ｂ、６３２ｃに分けることができる。
コーナー部の５つの拡散領域６３２ａ、６３２ｂ、６３２ｃ、６４２ａ、６４２ｂは、それぞれの領域の間に空乏層が形成される。半導体装置６１０は、電界が集中しやすいが加わり易いコーナー部の空乏層が特に広く確保される。結果、半導体装置６１０は、コーナー部の電界集中が効率よく緩和される。
本変形例のような拡散領域６３０、６４０、６３２ａ、６３２ｂ、６３２ｃ、６４２ａ、６４２ｂの形成パターンを有する半導体装置６１０も、耐圧性能に優れる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性をもつものである。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性をもつものである。
１０、１１０、２１０、３１０、４１０、５１０、６１０：半導体装置
１２、１１２、２１２：導体
１４、１１４、２１４：第２電極
１６、１１６、２１６、３１６、４１６、５１６、６１６：第１電極
１８、１１８、２１８：絶縁層
２０、１２０、２２０：半導体層
２２、１２２、２２２：ｎ−型半導体領域
２４、１２４、２２４：ｎ＋型半導体領域
２５、２６、１２５、１２６、２２５、２２６：ｐ＋型半導体領域
２８、１２８、２２８：ｐ−型半導体領域
３０、３２、１３０、１３２、２３０、２３２：拡散領域
１３０ａ、１３０ｂ、１３０ｃ、１３０ｄ：ひだ部
２３４、２３６：内部拡散領域
１２、１１２、２１２：導体
１４、１１４、２１４：第２電極
１６、１１６、２１６、３１６、４１６、５１６、６１６：第１電極
１８、１１８、２１８：絶縁層
２０、１２０、２２０：半導体層
２２、１２２、２２２：ｎ−型半導体領域
２４、１２４、２２４：ｎ＋型半導体領域
２５、２６、１２５、１２６、２２５、２２６：ｐ＋型半導体領域
２８、１２８、２２８：ｐ−型半導体領域
３０、３２、１３０、１３２、２３０、２３２：拡散領域
１３０ａ、１３０ｂ、１３０ｃ、１３０ｄ：ひだ部
２３４、２３６：内部拡散領域
Claims (8)
- 第１導電型の不純物を含む第１半導体領域と、
第１半導体領域の表面側の中央領域に形成されており、第２導電型の不純物を含む第２半導体領域と、
第１半導体領域の表面側の第２半導体領域の外側を一巡する領域内に形成されており、第２導電型の不純物を含む複数の拡散領域を備えており、
第２半導体領域の外側を一巡する領域の少なくとも一部において、島状の拡散領域が連なった状態で形成されていることを特徴とする半導体装置。 - 隣合う拡散領域の間を接続する導体を有することを特徴とする請求項１の半導体装置。
- 前記半導体装置はコーナー部を有しており、
そのコーナー部において、島状の拡散領域が連なった状態で形成されていることを特徴とする請求項１又は２の半導体装置。 - 第１半導体領域の厚み内の第２半導体領域の外側を一巡する領域内に形成されており、第２導電型の不純物を含む内部拡散領域を有することを特徴とする請求項１から３のいずれかの半導体装置。
- 半導体装置の製造方法であり、
第１導電型の不純物を含む第１半導体領域の表面側の中央領域に、第２導電型の不純物を含む第２半導体領域を形成する工程と、
第１半導体領域の表面側の第２半導体領域の外側を一巡する領域内に、第２導電型の不純物を含む複数の拡散領域を形成する工程を備えており、
拡散領域形成工程では、第２半導体領域の外側を一巡する領域の少なくとも一部において、島状の拡散領域が連なるように形成することを特徴とする製造方法。 - 隣合う拡散領域の間を接続する導体を形成する工程を備える請求項５の製造方法。
- 前記半導体装置はコーナー部を有しており、
拡散領域形成工程では、コーナー部において、島状の拡散領域が連なった状態に形成することを特徴とする請求項５又は６の製造方法。 - 第１半導体領域の厚み内の第２半導体領域の外側を一巡する領域内に、第２導電型の不純物を含む内部拡散領域を形成する工程を備える請求項５から７のいずれかの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006046640A JP2007227620A (ja) | 2006-02-23 | 2006-02-23 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006046640A JP2007227620A (ja) | 2006-02-23 | 2006-02-23 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007227620A true JP2007227620A (ja) | 2007-09-06 |
Family
ID=38549136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006046640A Pending JP2007227620A (ja) | 2006-02-23 | 2006-02-23 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007227620A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088360A (ja) * | 2007-10-01 | 2009-04-23 | Sanken Electric Co Ltd | 半導体装置 |
| JP2010267655A (ja) * | 2009-05-12 | 2010-11-25 | Mitsubishi Electric Corp | 半導体装置 |
| JP2012079928A (ja) * | 2010-10-01 | 2012-04-19 | Mitsubishi Electric Corp | 半導体装置 |
| WO2014208201A1 (ja) * | 2013-06-27 | 2014-12-31 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2015008281A (ja) * | 2013-05-29 | 2015-01-15 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| WO2018008528A1 (ja) * | 2016-07-05 | 2018-01-11 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| WO2021009828A1 (ja) * | 2019-07-16 | 2021-01-21 | 三菱電機株式会社 | 半導体装置、電力変換装置および半導体装置の製造方法 |
| EP3796396A1 (en) * | 2019-09-20 | 2021-03-24 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
2006
- 2006-02-23 JP JP2006046640A patent/JP2007227620A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088360A (ja) * | 2007-10-01 | 2009-04-23 | Sanken Electric Co Ltd | 半導体装置 |
| JP2010267655A (ja) * | 2009-05-12 | 2010-11-25 | Mitsubishi Electric Corp | 半導体装置 |
| US8809969B2 (en) | 2009-05-12 | 2014-08-19 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2012079928A (ja) * | 2010-10-01 | 2012-04-19 | Mitsubishi Electric Corp | 半導体装置 |
| JP2015008281A (ja) * | 2013-05-29 | 2015-01-15 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| WO2014208201A1 (ja) * | 2013-06-27 | 2014-12-31 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPWO2014208201A1 (ja) * | 2013-06-27 | 2017-02-23 | 三菱電機株式会社 | 半導体装置 |
| US9704947B2 (en) | 2013-06-27 | 2017-07-11 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing same |
| WO2018008528A1 (ja) * | 2016-07-05 | 2018-01-11 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| JP2018006629A (ja) * | 2016-07-05 | 2018-01-11 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| WO2021009828A1 (ja) * | 2019-07-16 | 2021-01-21 | 三菱電機株式会社 | 半導体装置、電力変換装置および半導体装置の製造方法 |
| JPWO2021009828A1 (ja) * | 2019-07-16 | 2021-11-25 | 三菱電機株式会社 | 半導体装置、電力変換装置および半導体装置の製造方法 |
| CN114072927A (zh) * | 2019-07-16 | 2022-02-18 | 三菱电机株式会社 | 半导体装置、电力变换装置以及半导体装置的制造方法 |
| JP7254180B2 (ja) | 2019-07-16 | 2023-04-07 | 三菱電機株式会社 | 半導体装置、電力変換装置および半導体装置の製造方法 |
| EP3796396A1 (en) * | 2019-09-20 | 2021-03-24 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US11094786B2 (en) | 2019-09-20 | 2021-08-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US11728386B2 (en) | 2019-09-20 | 2023-08-15 | Kabushiki Kaisha Toshiba | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240170558A1 (en) | Semiconductor device having a protrusion projection formed under a gate electrode and between body regions | |
| US7863682B2 (en) | SIC semiconductor having junction barrier Schottky diode | |
| US11973114B2 (en) | MOS-based power semiconductor device having increased current carrying area and method of fabricating same | |
| JP6022774B2 (ja) | 半導体装置 | |
| JP2007227620A (ja) | 半導体装置とその製造方法 | |
| JP5939127B2 (ja) | 炭化珪素半導体装置 | |
| WO2014091961A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6312933B2 (ja) | 電力用半導体装置 | |
| JP6561611B2 (ja) | 半導体装置 | |
| JP6065198B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN116013974A (zh) | 半导体装置 | |
| JP2014060276A (ja) | 炭化珪素半導体装置 | |
| US8455958B2 (en) | Insulated gate semiconductor device with well region edge positioned within ring-shaped buffer trench | |
| JP2005322700A (ja) | 半導体装置及びその製造方法 | |
| CN118099190A (zh) | 半导体装置 | |
| JP2010232335A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JP2024003235A (ja) | 半導体装置 | |
| JP2018133493A (ja) | 半導体装置 | |
| US20230111246A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR20150067509A (ko) | 반도체 전력 소자 및 그 제조 방법 | |
| JP2007235064A (ja) | ショットキーバリア半導体装置及びその製造方法 | |
| JP6045971B2 (ja) | 半導体装置 | |
| JP6012172B2 (ja) | 半導体装置 | |
| JP7378947B2 (ja) | 半導体装置 | |
| JP2024025440A (ja) | 炭化珪素半導体装置 |