JP6065198B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6065198B2 JP6065198B2 JP2012181895A JP2012181895A JP6065198B2 JP 6065198 B2 JP6065198 B2 JP 6065198B2 JP 2012181895 A JP2012181895 A JP 2012181895A JP 2012181895 A JP2012181895 A JP 2012181895A JP 6065198 B2 JP6065198 B2 JP 6065198B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- trench
- backside
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 133
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims description 120
- 229910052751 metal Inorganic materials 0.000 claims description 87
- 239000002184 metal Substances 0.000 claims description 87
- 230000002093 peripheral effect Effects 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 19
- 239000007769 metal material Substances 0.000 claims description 15
- 230000015556 catabolic process Effects 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 238000009713 electroplating Methods 0.000 claims description 7
- 238000007772 electroless plating Methods 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 4
- 229910003460 diamond Inorganic materials 0.000 claims description 4
- 239000010432 diamond Substances 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 4
- 238000005422 blasting Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 131
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 28
- 108091006146 Channels Proteins 0.000 description 19
- 238000010586 diagram Methods 0.000 description 11
- 229910052759 nickel Inorganic materials 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 125000004432 carbon atom Chemical group C* 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000010248 power generation Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
この発明は、ワイドバンドギャップ半導体が用いられた半導体装置およびその製造方法に関する。
従来、モータ制御システム、電力変換システム等、各種パワーエレクトロニクス分野におけるシステムに主として使用される半導体装置（半導体パワーデバイス）が注目されている。
たとえば、特許文献１は、ドレイン電極側（裏面）からｎ型ＳｉＣ半導体基板を貫通してｐ＋型ＳｉＣ層に達する裏面トレンチを有する、ｐチャネルＭＯＳＦＥＴを開示している。
たとえば、特許文献１は、ドレイン電極側（裏面）からｎ型ＳｉＣ半導体基板を貫通してｐ＋型ＳｉＣ層に達する裏面トレンチを有する、ｐチャネルＭＯＳＦＥＴを開示している。
この発明の目的は、低抵抗化を達成することができ、かつ基板の強度を十分に確保することができる半導体装置およびその製造方法を提供することである。
この発明の半導体装置は、第１導電型のワイドバンドギャップ半導体からなる基板と、前記基板の表面上に形成された第１導電型のワイドバンドギャップ半導体からなり、半導体素子構造が形成されたドリフト層と、前記基板の裏面から前記表面へ向かう方向に前記ドリフト層に達しない深さに形成された裏面トレンチと、前記裏面トレンチの内面に倣うように形成され、前記基板との間にオーミックコンタクトを形成するコンタクト層と、前記裏面トレンチにおいて前記コンタクト層の内側に埋め込まれたメタル埋込み層とを含む。
この構成によれば、基板内に、基板よりも低抵抗なメタル埋込み層が設けられているため、ドリフト層と基板との界面（基板の表面）から基板の裏面までの抵抗率を低減することができる。そのため、半導体装置の低抵抗化を達成することができる。また、低抵抗化の達成に際して、基板を薄くしたり、基板の不純物濃度を低くしたりするわけではないので、基板の強度を十分に確保することができる。したがって、半導体装置の製造中に基板が割れたり変形したりするリスクを低減することができる。
また、前記裏面トレンチは、前記基板の前記裏面から前記表面へ向かうにしたがって径が狭まるテーパトレンチを含む。テーパトレンチは、その底面に加えて側面の全部または一部がトレンチの開放端に対して対向することとなる。そのため、たとえば、裏面トレンチの開口端からメタル材料を供給したときに、供給されたメタル材料を側面に対して良好に被着させることができる。なお、テーパトレンチとは、側面の全部が底面に対して９０°を超える角度で傾斜しているトレンチ、側面の一部（たとえば、裏面トレンチの下部を形成する部分）のみが底面に対して９０°を超える角度で傾斜しているトレンチのいずれをも含む概念である。
また、前記裏面トレンチは、前記基板の外周端面に対して間隔を隔てた内側に配置されていることが好ましい。つまり、半導体ウエハにおいてダイシングラインが、裏面トレンチの形成部分を避けて設定されるので、半導体ウエハから個々の半導体装置に切り分ける際に、ダイシングを安定して行うことができる。
また、前記裏面トレンチの最深部は、前記基板と前記ドリフト層との界面に対して間隔を隔てた前記基板側に配置されている。これにより、半導体装置の耐圧を保持するドリフト層が薄くならないので、設計通りの耐圧値を半導体装置に付与することができる。
また、前記裏面トレンチの最深部は、前記基板と前記ドリフト層との界面に対して間隔を隔てた前記基板側に配置されている。これにより、半導体装置の耐圧を保持するドリフト層が薄くならないので、設計通りの耐圧値を半導体装置に付与することができる。
また、前記メタル埋込み層は、前記裏面トレンチの開口端から前記裏面に沿って引き出され、前記基板の前記裏面全体を覆う引出し部を含むことが好ましい。その場合、前記半導体装置は、前記メタル埋込み層の前記引出し部の裏面に形成された裏面電極を含むことが好ましい。これにより、裏面電極全体がメタル埋込み層（引出し部）に一様に接合されるので、裏面電極とその接合対象物（この構成では、メタル埋込み層）の熱膨張差を一定にすることができる。そのため、裏面電極が複数の接合対象物（たとえば、メタル埋込み層および基板）に接合している場合に比べて、熱膨張による歪みを低減することができる。
また、前記半導体装置は、前記メタル埋込み層と前記コンタクト層との間に形成されたバリアメタル層を含むことが好ましい。
また、前記裏面トレンチは、前記基板を前記裏面側から見たときの形状が、多角形状の裏面トレンチを含む。また、前記裏面トレンチは、直線状の裏面トレンチ、円形状の裏面トレンチを含んでいてもよい。多角形状の裏面トレンチにおいては、前記基板を前記裏面側から見たときに、互いに隣り合う辺で挟まれた角部が丸みを帯びるように形成されている。角部が丸みを帯びていれば、裏面トレンチの角部への応力の集中を防止することができるので、基板の反りの発生を抑制することができる。
また、前記裏面トレンチは、前記基板を前記裏面側から見たときの形状が、多角形状の裏面トレンチを含む。また、前記裏面トレンチは、直線状の裏面トレンチ、円形状の裏面トレンチを含んでいてもよい。多角形状の裏面トレンチにおいては、前記基板を前記裏面側から見たときに、互いに隣り合う辺で挟まれた角部が丸みを帯びるように形成されている。角部が丸みを帯びていれば、裏面トレンチの角部への応力の集中を防止することができるので、基板の反りの発生を抑制することができる。
また、前記多角形状の裏面トレンチの各辺は、ａ軸に対して−１０°〜＋１０°の範囲で傾斜している。この場合、前記ａ軸は、ａ１軸［２−１−１０］、ａ２軸［−１２−１０］およびａ３軸［−１−１２０］を含んでいてもよい。
これにより、裏面トレンチをエッチングで形成する際、エッチングの面方位依存性をほぼ統一することができる。そのため、裏面トレンチの形状を精度よく制御することができ、裏面トレンチを設計通りに形成することができる。
これにより、裏面トレンチをエッチングで形成する際、エッチングの面方位依存性をほぼ統一することができる。そのため、裏面トレンチの形状を精度よく制御することができ、裏面トレンチを設計通りに形成することができる。
また、前記裏面トレンチは、互いに所定の間隔を空けて複数形成されていることが好ましい。裏面トレンチが複数形成されていれば、基板におけるメタル埋込み層の占有率を増やすことができるので、半導体装置の低抵抗化を一層促進させることができる。
また、複数の前記裏面トレンチは、行列状に配列されていてもよいし、隣り合う前記裏面トレンチを互い違いにずらした千鳥状に配列されていてもよい。
また、複数の前記裏面トレンチは、行列状に配列されていてもよいし、隣り合う前記裏面トレンチを互い違いにずらした千鳥状に配列されていてもよい。
また、前記半導体素子構造は、前記ドリフト層と、前記ドリフト層上に形成され、前記ドリフト層との間にショットキー障壁を形成する表面電極とを有するショットキーバリアダイオード構造を含んでいてもよいし、前記ドリフト層と、前記ドリフト層に選択的に形成された第２導電型のチャネル領域と、前記チャネル領域に接するように形成された第１導電型のソース領域と、前記チャネル領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記チャネル領域に対向するゲート電極とを有するＭＩＳトランジスタ構造を含んでいてもよい。
なお、この発明の半導体装置においてショットキー障壁を形成する表面電極とは、ドリフト層との間にショットキー障壁を形成する金属電極、ドリフト層のバンドギャップとは異なるバンドギャップを有する半導体からなり、ドリフト層に対してヘテロ接合（バンドギャップ差を利用してドリフト層との間に電位障壁を形成する接合）する半導体電極のいずれをも含む概念である。
また、前記ワイドバンドギャップ半導体（バンドギャップが２ｅＶ以上）は、たとえば絶縁破壊電界が１ＭＶ／ｃｍよりも大きい半導体であって、具体的には、ＳｉＣ（たとえば、４Ｈ−ＳｉＣ 絶縁破壊電界が約２．８ＭＶ／ｃｍであり、バンドギャップの幅が約３．２６ｅＶ）、ＧａＮ（絶縁破壊電界が約３ＭＶ／ｃｍであり、バンドギャップの幅が約３．４２ｅＶ）、ダイヤモンド（絶縁破壊電界が約８ＭＶ／ｃｍであり、バンドギャップの幅が約５．４７ｅＶ）等であってもよい。
また、前記基板は、（０００１）面または（０００−１）面を主面としたものであってもよい。この場合、前記基板の前記表面は、（０００１）面または（０００−１）面に対して０〜１０°のオフ角θ１で傾斜した面であってもよい。
この発明の半導体装置の製造方法は、第１導電型のワイドバンドギャップ半導体からなる基板と、前記基板の表面上に形成された第１導電型のワイドバンドギャップ半導体からなるドリフト層とを含み、素子領域が選択的に設定された半導体ウエハの前記素子領域において、前記基板の裏面から前記表面へ向かって掘り下げることによって前記ドリフト層に達しない深さの裏面トレンチを形成する工程と、前記裏面トレンチの内面に倣うように、前記基板との間にオーミックコンタクトを形成するコンタクト層を形成する工程と、前記裏面トレンチにおいて前記コンタクト層の内側にメタル材料を埋め込むことによってメタル埋込み層を形成する工程とを含み、前記裏面トレンチを形成する工程は、前記基板を前記裏面側から見たときの形状が多角形状であって、互いに隣り合う辺で挟まれた角部が丸みを帯びており、その各辺がａ軸に対して−１０°〜＋１０°の範囲で傾斜している多角形状のトレンチを、前記基板の前記裏面から前記表面へ向かうにしたがって径が狭まるテーパトレンチとして形成する工程を含む。
この発明の半導体装置の製造方法は、第１導電型のワイドバンドギャップ半導体からなる基板と、前記基板の表面上に形成された第１導電型のワイドバンドギャップ半導体からなるドリフト層とを含み、素子領域が選択的に設定された半導体ウエハの前記素子領域において、前記基板の裏面から前記表面へ向かって掘り下げることによって前記ドリフト層に達しない深さの裏面トレンチを形成する工程と、前記裏面トレンチの内面に倣うように、前記基板との間にオーミックコンタクトを形成するコンタクト層を形成する工程と、前記裏面トレンチにおいて前記コンタクト層の内側にメタル材料を埋め込むことによってメタル埋込み層を形成する工程とを含み、前記裏面トレンチを形成する工程は、前記基板を前記裏面側から見たときの形状が多角形状であって、互いに隣り合う辺で挟まれた角部が丸みを帯びており、その各辺がａ軸に対して−１０°〜＋１０°の範囲で傾斜している多角形状のトレンチを、前記基板の前記裏面から前記表面へ向かうにしたがって径が狭まるテーパトレンチとして形成する工程を含む。
この方法によれば、基板よりも低抵抗なメタル埋込み層を形成するため、半導体装置の低減化を達成するために基板を薄くしたり、基板の不純物濃度を低くしたりする必要がない。そのため、基板の強度を十分に確保することができる。したがって、製造中に基板が割れたり変形したりするリスクを低減することができる。そして、この方法によって製造された半導体装置では、基板内に、基板よりも低抵抗なメタル埋込み層が設けられているため、ドリフト層と基板との界面（基板の表面）から基板の裏面までの抵抗率を低減することができる。
また、前記半導体ウエハは、前記素子領域を取り囲む環状の外周部をさらに含み、前記裏面トレンチを形成する工程では、前記素子領域のみに前記裏面トレンチを形成することが好ましい。外周部に裏面トレンチが形成されないので、真空チャックによって半導体ウエハを固定する際に、半導体ウエハの外側から外周部を通って素子領域へエアが流入することを防止することができる。その結果、真空チャックの保持力の低下を防止することができる。
また、前記半導体ウエハの前記素子領域には、最終的に個片化されて互いに分離される複数の前記基板の外周端面を画成するダイシングラインが選択的に設定されており、前記裏面トレンチを形成する工程では、前記ダイシングラインに対して間隔を隔てた内側に前記裏面トレンチを形成することが好ましい。つまり、半導体ウエハにおいてダイシングラインが、裏面トレンチの形成部分を避けて設定されるので、半導体ウエハを個々の半導体装置に切り分ける際に、ダイシングを安定して行うことができる。
また、前記メタル埋込み層を形成する工程は、前記コンタクト層の表面に前記メタル材料からなるシードメタル層を形成した後、電解めっき法または無電解めっき法によって当該シードメタル層上に前記メタル材料を供給して前記裏面トレンチを埋め戻す工程を含んでいてもよいし、ＣＶＤ（Chemical Vapor Deposition）法によって、前
記裏面トレンチ内に前記メタル材料を供給して前記裏面トレンチを埋め戻す工程を含んでいてもよい。
記裏面トレンチ内に前記メタル材料を供給して前記裏面トレンチを埋め戻す工程を含んでいてもよい。
また、前記裏面トレンチを形成する工程は、ドライエッチング、ウエットエッチングまたはブラスト加工によって、前記裏面トレンチを形成する工程を含んでいてもよい。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の第１の実施形態に係る半導体装置の平面図である。図２は、図１の切断面線II−IIから見た断面図である
半導体装置１は、４Ｈ−ＳｉＣが採用された素子である。４Ｈ−ＳｉＣは、ワイドバンドギャップ半導体（絶縁破壊電界が２ＭＶ／ｃｍよりも大きい半導体）であり、具体的には、その絶縁破壊電界が約２．８ＭＶ／ｃｍであり、バンドギャップの幅が約３．２６ｅＶである。なお、半導体装置１に採用されるワイドバンドギャップ半導体は、ＳｉＣに限らず、たとえば、ＧａＮ、ダイヤモンド等であってもよい。ＧａＮは、その絶縁破壊電界は約３ＭＶ／ｃｍであり、バンドギャップの幅が約３．４２ｅＶである。ダイヤモンドは、その絶縁破壊電界が約８ＭＶ／ｃｍであり、バンドギャップの幅が約５．４７ｅＶである。半導体装置１の表面は、環状のガードリング２によって、ガードリング２の内側のアクティブ領域３と、ガードリング２の外側の外周領域４とに区画されている。
図１は、この発明の第１の実施形態に係る半導体装置の平面図である。図２は、図１の切断面線II−IIから見た断面図である
半導体装置１は、４Ｈ−ＳｉＣが採用された素子である。４Ｈ−ＳｉＣは、ワイドバンドギャップ半導体（絶縁破壊電界が２ＭＶ／ｃｍよりも大きい半導体）であり、具体的には、その絶縁破壊電界が約２．８ＭＶ／ｃｍであり、バンドギャップの幅が約３．２６ｅＶである。なお、半導体装置１に採用されるワイドバンドギャップ半導体は、ＳｉＣに限らず、たとえば、ＧａＮ、ダイヤモンド等であってもよい。ＧａＮは、その絶縁破壊電界は約３ＭＶ／ｃｍであり、バンドギャップの幅が約３．４２ｅＶである。ダイヤモンドは、その絶縁破壊電界が約８ＭＶ／ｃｍであり、バンドギャップの幅が約５．４７ｅＶである。半導体装置１の表面は、環状のガードリング２によって、ガードリング２の内側のアクティブ領域３と、ガードリング２の外側の外周領域４とに区画されている。
図２を参照して、半導体装置１は、ｎ＋型ＳｉＣからなる基板５と、基板５の表面５Ａに積層されたｎ−型ＳｉＣからなるドリフト層６とを含む。基板５の厚さは、５０μｍ〜７００μｍであり、ドリフト層６の厚さは、３μｍ〜１００μｍであってもよい。ここで、基板５について具体的に説明する。
基板５を構成するＳｉＣは、同一の組成で様々な積層構造をとる結晶多形（ポリタイプ）を示す材料であり、数１００種類以上のポリタイプが存在する。この実施形態では、基板５は、４Ｈ−ＳｉＣであるが、これに限らず、たとえば、３Ｃ−ＳｉＣ、２Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、１５Ｒ−ＳｉＣなどであってもよい。これらの中では、６Ｈ−ＳｉＣなどの六方晶ＳｉＣが好ましい。
基板５を構成するＳｉＣは、同一の組成で様々な積層構造をとる結晶多形（ポリタイプ）を示す材料であり、数１００種類以上のポリタイプが存在する。この実施形態では、基板５は、４Ｈ−ＳｉＣであるが、これに限らず、たとえば、３Ｃ−ＳｉＣ、２Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、１５Ｒ−ＳｉＣなどであってもよい。これらの中では、６Ｈ−ＳｉＣなどの六方晶ＳｉＣが好ましい。
図３は、４Ｈ−ＳｉＣの結晶構造のユニットセルを表した模式図である。図４は、図３のユニットセルを（０００１）面の真上から見た図である。なお、図３の下部に示したＳｉＣ結晶構造の斜視図については、その横に示したＳｉＣ積層構造の４層のうち２層のみを抜き出して示している。
図３に示すように、４Ｈ−ＳｉＣの結晶構造は、六方晶系で近似することができ、１つのシリコン原子に対して４つの炭素原子が結合している。４つの炭素原子は、シリコン原子を中央に配置した正四面体の４つの頂点に位置している。これらの４つの炭素原子は、１つのシリコン原子が炭素原子に対して［０００１］軸方向に位置し、他の３つの炭素原子がシリコン原子に対して［０００−１］軸側に位置している。
図３に示すように、４Ｈ−ＳｉＣの結晶構造は、六方晶系で近似することができ、１つのシリコン原子に対して４つの炭素原子が結合している。４つの炭素原子は、シリコン原子を中央に配置した正四面体の４つの頂点に位置している。これらの４つの炭素原子は、１つのシリコン原子が炭素原子に対して［０００１］軸方向に位置し、他の３つの炭素原子がシリコン原子に対して［０００−１］軸側に位置している。
［０００１］軸および［０００−１］軸は六角柱の軸方向に沿い、この［０００１］軸を法線とする面（六角柱の頂面）が（０００１）面（Ｓｉ面）である。一方、［０００−１］軸を法線とする面（六角柱の下面）が（０００−１）面（Ｃ面）である。
また、［０００１］軸に垂直であり、かつ（０００１）面の真上から見た場合において六角柱の互いに隣り合わない頂点を通る方向がそれぞれ、ａ１軸［２−１−１０］、ａ２軸［−１２−１０］およびａ３軸［−１−１２０］である。
また、［０００１］軸に垂直であり、かつ（０００１）面の真上から見た場合において六角柱の互いに隣り合わない頂点を通る方向がそれぞれ、ａ１軸［２−１−１０］、ａ２軸［−１２−１０］およびａ３軸［−１−１２０］である。
図４に示すように、ａ１軸とａ２軸との間の頂点を通る方向が［１１−２０］軸であり、ａ２軸とａ３軸との間の頂点を通る方向が［−２１１０］軸であり、ａ３軸とａ１軸との間の頂点を通る方向が［１−２１０］軸である。
六角柱の各頂点を通る上記６本の軸の各間において、その両側の各軸に対して３０°の角度で傾斜していて、六角柱の各側面の法線となる軸がそれぞれ、ａ１軸と［１１−２０］軸との間から時計回りに順に、［１０−１０］軸、［１−１００］軸、［０−１１０］軸、［−１０１０］軸、［−１１００］軸および［０１−１０］軸である。これらの軸を法線とする各面（六角柱の側面）は、（０００１）面および（０００−１）面に対して直角な結晶面である。
六角柱の各頂点を通る上記６本の軸の各間において、その両側の各軸に対して３０°の角度で傾斜していて、六角柱の各側面の法線となる軸がそれぞれ、ａ１軸と［１１−２０］軸との間から時計回りに順に、［１０−１０］軸、［１−１００］軸、［０−１１０］軸、［−１０１０］軸、［−１１００］軸および［０１−１０］軸である。これらの軸を法線とする各面（六角柱の側面）は、（０００１）面および（０００−１）面に対して直角な結晶面である。
そして、この実施形態では、基板５は、所定のオフ角θ１を有している。具体的には、基板５の主面（表面５Ａ）が、（０００１）面に対して［１１−２０］軸のオフ方向に角度θ１で傾斜した面となっている。オフ方向とは、図３に示すように、［０００１］軸に対する基板５の法線ｎの傾斜する方向を指し、［０００１］軸から法線ｎを（０００１）面に投影（射影）したベクトルの向きで示されるものである。すなわち、この実施形態では、法線ｎの投影ベクトルの向きが、［１１−２０］軸に一致している。
これにより、基板５は、（０００１）面から構成される平坦なテラス面２６と、表面５Ａが（０００１）面に対して傾斜すること（オフ角θ１）により生じるテラス面２６の段差部分とから形成され、段差部分は［１１−２０］軸に垂直な（１１−２０）面であるステップ面（図示せず）を有している。
アクティブ領域３において基板５には、裏面５Ｂから表面５Ａへ向かう方向に裏面トレンチ７が形成されている。裏面トレンチ７は、この実施形態では、基板５の裏面５Ｂから表面５Ａへ向かうにしたがって径が狭まるテーパトレンチである。つまり、裏面トレンチ７において、側面が底面に対して９０°を超える角度θで傾斜している。裏面トレンチ７の開口幅（最大開口幅）Ｗ１は、２０μｍ以上であることが好ましく、たとえば、１００μｍ程度である。また、裏面トレンチ７の最深部は、基板５とドリフト層６との界面（基板５の表面５Ａとドリフト層６の裏面６Ｂとの接触面）に対して間隔を隔てた基板５側に配置されている。すなわち、裏面トレンチ７の深さが基板５の厚さよりも浅く、たとえば、４０μｍ〜６９０μｍである。これにより、半導体装置１の耐圧を保持するドリフト層６が薄くならないので、設計通りの耐圧値を半導体装置１に付与することができる。
アクティブ領域３において基板５には、裏面５Ｂから表面５Ａへ向かう方向に裏面トレンチ７が形成されている。裏面トレンチ７は、この実施形態では、基板５の裏面５Ｂから表面５Ａへ向かうにしたがって径が狭まるテーパトレンチである。つまり、裏面トレンチ７において、側面が底面に対して９０°を超える角度θで傾斜している。裏面トレンチ７の開口幅（最大開口幅）Ｗ１は、２０μｍ以上であることが好ましく、たとえば、１００μｍ程度である。また、裏面トレンチ７の最深部は、基板５とドリフト層６との界面（基板５の表面５Ａとドリフト層６の裏面６Ｂとの接触面）に対して間隔を隔てた基板５側に配置されている。すなわち、裏面トレンチ７の深さが基板５の厚さよりも浅く、たとえば、４０μｍ〜６９０μｍである。これにより、半導体装置１の耐圧を保持するドリフト層６が薄くならないので、設計通りの耐圧値を半導体装置１に付与することができる。
また、この実施形態では、裏面トレンチ７は、互いに所定の間隔を空けて複数形成されている。裏面トレンチ７が複数形成されていれば、基板５におけるメタル埋込み層１０（後述）の占有率を増やすことができるので、半導体装置１の低抵抗化を一層促進させることができる。
複数の裏面トレンチ７は、基板５を裏面５Ｂ側から見たときに、互いに隣り合う裏面トレンチ７間の距離に関して規則正しく配列されていることが好ましい。これにより、裏面トレンチ７にかかる応力を分散させることができる。
複数の裏面トレンチ７は、基板５を裏面５Ｂ側から見たときに、互いに隣り合う裏面トレンチ７間の距離に関して規則正しく配列されていることが好ましい。これにより、裏面トレンチ７にかかる応力を分散させることができる。
具体例としては、図５（ａ）〜（ｇ）に示すレイアウトがある。図５（ａ）〜（ｇ）では、明瞭化のために、実際にはカソード電極１１（後述）等で覆われている裏面トレンチ７を実線で示してある。
図５（ａ）および図５（ｂ）は、複数の裏面トレンチ７が、図の紙面上下左右に等しい間隔Ｄ１を空けて行列上に配列されている例である。この場合、各裏面トレンチ７は、図５（ａ）に示すような四角形状であってもよいし、図５（ｂ）に示すような円形状であってもよい。さらに、図示していないが、三角形状、五角形状、六角形状等の他の多角形状であってもよい。
図５（ａ）および図５（ｂ）は、複数の裏面トレンチ７が、図の紙面上下左右に等しい間隔Ｄ１を空けて行列上に配列されている例である。この場合、各裏面トレンチ７は、図５（ａ）に示すような四角形状であってもよいし、図５（ｂ）に示すような円形状であってもよい。さらに、図示していないが、三角形状、五角形状、六角形状等の他の多角形状であってもよい。
図５（ｃ）、図５（ｄ）および図５（ｇ）は、複数の裏面トレンチ７が、隣り合う裏面トレンチ７を互い違いにずらした千鳥状に配列されている例である。すなわち、図の上下方向における各行の裏面トレンチ７が、当該行の上下の行の裏面トレンチ７と隣り合わないように互い違いに配列されている。さらに、これら例において、図の上下方向における各列の裏面トレンチ７の間隔Ｄ３と、図の左右方向における各行の裏面トレンチの間隔Ｄ４は、図５（ｃ）および図５（ｇ）に示すように、互いに異なっていてもよいし（Ｄ２＞Ｄ３）、図５（ｄ）に示すように、互いに等しくなっていてもよい（Ｄ２＝Ｄ３）。また、各裏面トレンチ７の形状は、図５（ｃ）に示すような四角形状であってもよいし、図５（ｄ）および図５（ｇ）に示すような六角形状であってもよい。さらに、図示していないが、三角形状、五角形状等の他の多角形状、円形状等であってもよい。
図５（ｅ）および図５（ｆ）は、複数の直線状の裏面トレンチ７が、等しい間隔Ｄ４を空けてストライプ状に配列されている例である。これらの例において、複数の裏面トレンチ７の長さは、図５（ｅ）に示すように、全て一様であってもよいし、図５（ｆ）に示すように、互いに異なっていてもよい。図５（ｆ）の例では、たとえば、相対的に長い第１裏面トレンチ７と、それよりも相対的に短い第２裏面トレンチ７が交互に配列されていてもよい。
なお、図５（ａ）〜図５（ｇ）に示した裏面トレンチ７のレイアウトや各裏面トレンチ７の形状は、この発明の裏面トレンチ７の一例に過ぎず、半導体装置１の特性等により適宜変更することができる。
複数の裏面トレンチ７の間隔（たとえば、図５の間隔Ｄ１〜Ｄ４）は、２０μｍ〜２０００μｍであることが好ましい。
複数の裏面トレンチ７の間隔（たとえば、図５の間隔Ｄ１〜Ｄ４）は、２０μｍ〜２０００μｍであることが好ましい。
また、裏面トレンチ７は、図２および図５（図５（ｃ）を除く）に示すように、基板５の外周端面（側面５Ｃ）に対して間隔を隔てた内側に配置されている。これにより、基板５は側面５Ｃにおいて、裏面トレンチ７が形成される前の本来の厚さ（たとえば、５０μｍ〜７００μｍ）を一様に有している。
また、各裏面トレンチ７は、たとえば、図５（ａ）、図５（ｃ）、図５（ｄ）および図５（ｇ）に示すように多角形状の場合、図６（ａ）〜図６（ｃ）に示すように、互いに隣り合う辺７Ａで挟まれた各角部７Ｂが丸みを帯びるように形成されていてもよい。各角部７Ｂが丸みを帯びていれば、裏面トレンチ７の角部７Ｂへの応力の集中を防止することができるので、基板５の反りの発生を抑制することができる。
また、各裏面トレンチ７は、たとえば、図５（ａ）、図５（ｃ）、図５（ｄ）および図５（ｇ）に示すように多角形状の場合、図６（ａ）〜図６（ｃ）に示すように、互いに隣り合う辺７Ａで挟まれた各角部７Ｂが丸みを帯びるように形成されていてもよい。各角部７Ｂが丸みを帯びていれば、裏面トレンチ７の角部７Ｂへの応力の集中を防止することができるので、基板５の反りの発生を抑制することができる。
また、裏面トレンチ７が、図５（図５（ｂ）を除く）に示す多角形状やストライプ状の場合には、裏面トレンチ７の各辺が、ａ軸（ａ１軸、ａ２軸およびａ３軸）に対して−１０°〜＋１０°の範囲で傾斜していることが好ましい。
具体的には、図７において、裏面トレンチ７２（四角形）は、ａ１軸に平行な辺２７ａ１およびａ２軸に平行な辺２７ａ２によって区画されている。裏面トレンチ７３（三角形）は、ａ１軸に平行な辺２８ａ１、ａ２軸に平行な辺２８ａ２およびａ３軸に平行な辺２８ａ３によって区画されている。裏面トレンチ７４（ストライプ）は、ａ２軸に平行な辺２９ａ２およびａ３軸に平行な辺２９ａ３によって区画されている。裏面トレンチ７５（六角形）は、ａ１軸に平行な辺３０ａ１、ａ２軸に平行な辺３０ａ２およびａ３軸に平行な辺３０ａ３によって区画されている。これらの辺２７ａ１，ａ３〜３０ａ１，ａ２，ａ３は、ａ１軸、ａ２軸およびａ３軸に対して−１０°〜１０°の範囲で傾斜していてもよい。裏面トレンチ７の各辺を、ａ軸に対して−１０°〜＋１０°の範囲で傾斜させることにより、裏面トレンチ７をエッチングで形成する際、エッチングの面方位依存性をほぼ統一することができる。そのため、裏面トレンチ７の形状を精度よく制御することができ、裏面トレンチ７を設計通りに形成することができる。
具体的には、図７において、裏面トレンチ７２（四角形）は、ａ１軸に平行な辺２７ａ１およびａ２軸に平行な辺２７ａ２によって区画されている。裏面トレンチ７３（三角形）は、ａ１軸に平行な辺２８ａ１、ａ２軸に平行な辺２８ａ２およびａ３軸に平行な辺２８ａ３によって区画されている。裏面トレンチ７４（ストライプ）は、ａ２軸に平行な辺２９ａ２およびａ３軸に平行な辺２９ａ３によって区画されている。裏面トレンチ７５（六角形）は、ａ１軸に平行な辺３０ａ１、ａ２軸に平行な辺３０ａ２およびａ３軸に平行な辺３０ａ３によって区画されている。これらの辺２７ａ１，ａ３〜３０ａ１，ａ２，ａ３は、ａ１軸、ａ２軸およびａ３軸に対して−１０°〜１０°の範囲で傾斜していてもよい。裏面トレンチ７の各辺を、ａ軸に対して−１０°〜＋１０°の範囲で傾斜させることにより、裏面トレンチ７をエッチングで形成する際、エッチングの面方位依存性をほぼ統一することができる。そのため、裏面トレンチ７の形状を精度よく制御することができ、裏面トレンチ７を設計通りに形成することができる。
これに対し、たとえば、図７の裏面トレンチ７６は、ａ３軸に平行な一対の辺３１ａ３を有しているが、他の一対の辺３１がａ軸に平行でなく、かつ、ａ軸に対して−１０°〜１０°の範囲で傾斜した辺でもない。そのため、裏面トレンチ７のエッチング時、エッチングの面方位依存性によって辺３１が、たとえば、ａ１軸と平行となる方向に近づく場合がある。その結果、辺３１ａ３と辺３１で区画すべき裏面トレンチ７６を設計通りに形成できない場合がある。
そして、基板５の裏面５Ｂには、裏面トレンチ７の内面に倣う（沿う）ようにコンタクト層８が形成されており、裏面トレンチ７においてコンタクト層８の内側には一定の空間が保持されている。コンタクト層８は、たとえば、ニッケル（Ｎｉ）シリサイド等のメタル材料からなり、基板５との間にオーミックコンタクトを形成している。基板５との間にオーミックコンタクトを形成できるのであれば、コンタクト層８は、ニッケルシリサイド以外の材料であってもよい。また、コンタクト層８の厚さは、たとえば、３Å〜３０００Åである。
コンタクト層８上には、コンタクト層８と同様に裏面トレンチ７の内面に倣うようにバリアメタル層９が形成されている。バリアメタル層９は、たとえば、チタン（Ｔｉ）、ニッケル（Ｎｉ）、窒化チタン（ＴｉＮ）等のメタル材料からなる。また、バリアメタル層９の厚さは、たとえば、１００Å〜３０００Åである。
そして、裏面トレンチ７においてコンタクト層８およびバリアメタル層９の内側の空間には、メタル埋込み層１０が埋め込まれている。メタル埋込み層１０は、たとえば、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、銀（Ａｇ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、タングステン（Ｗ）、はんだ等のメタル材料からなる。
そして、裏面トレンチ７においてコンタクト層８およびバリアメタル層９の内側の空間には、メタル埋込み層１０が埋め込まれている。メタル埋込み層１０は、たとえば、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、銀（Ａｇ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、タングステン（Ｗ）、はんだ等のメタル材料からなる。
メタル埋込み層１０は、裏面トレンチ７内の埋込み部１０１と、裏面トレンチ７外において裏面トレンチ７の開口端から基板５の裏面５Ｂに沿って引き出された引出し部１０２とを含む。引出し部１０２は、各裏面トレンチ７から一様に引き出されており、基板５の裏面５Ｂ全体を覆っている。これにより、基板５の裏面５Ｂにおいて裏面トレンチ７が形成されていない部分は、一様にメタル埋込み層１０に接している。また、メタル埋込み層１０の裏面（引出し部１０２の裏面）は、全体にわたって平面状に形成されている。
メタル埋込み層１０の裏面には、その全域を覆うように裏面電極としてのカソード電極１１が形成されている。メタル埋込み層１０の裏面（引出し部１０２の裏面）が全体にわたって平面状であるため、カソード電極１１は、その全体がメタル埋込み層１０（引出し部１０２）に一様に接合される。そのため、カソード電極１１とその接合対象物（この実施形態では、メタル埋込み層１０のみ）の熱膨張差を一定にすることができる。したがって、カソード電極１１が複数の接合対象物（たとえば、メタル埋込み層１０および基板５）に接合している場合に比べて、熱膨張による歪みを低減することができる。
ドリフト層６の表面６Ａには、ドリフト層６の一部をアクティブ領域３として露出させるコンタクトホール１２を有し、当該アクティブ領域３を取り囲む外周領域４を覆うフィールド絶縁膜１３が形成されている。
フィールド絶縁膜１３上には、表面電極としてのアノード電極１４が形成されている。アノード電極１４は、フィールド絶縁膜１３のコンタクトホール１２内でドリフト層６に接合されたショットキーメタル１５と、このショットキーメタル１５に積層されたコンタクトメタル１６との２層構造を有している。
フィールド絶縁膜１３上には、表面電極としてのアノード電極１４が形成されている。アノード電極１４は、フィールド絶縁膜１３のコンタクトホール１２内でドリフト層６に接合されたショットキーメタル１５と、このショットキーメタル１５に積層されたコンタクトメタル１６との２層構造を有している。
ショットキーメタル１５は、ドリフト層６との間にショットキー障壁を形成している。また、ショットキーメタル１５は、コンタクトホール１２に埋め込まれているとともに、フィールド絶縁膜１３におけるコンタクトホール１２の周縁部を上から覆うように、当該コンタクトホール１２の外方へフランジ状に張り出している。すなわち、フィールド絶縁膜１３の周縁部は、ドリフト層６およびショットキーメタル１５により、全周にわたってその上下両側から挟まれている。したがって、ドリフト層６におけるショットキー接合の外周領域は、フィールド絶縁膜１３の周縁部により覆われることとなる。
コンタクトメタル１６は、アノード電極１４において、半導体装置１の最表面に露出して、ボンディングワイヤ等が接合される部分である。また、コンタクトメタル１６は、ショットキーメタル１５と同様に、フィールド絶縁膜１３におけるコンタクトホール１２の周縁部を上から覆うように、当該コンタクトホール１２の外方へフランジ状に張り出している。
ドリフト層６をアクティブ領域３と外周領域４に区画するガードリング２は、フィールド絶縁膜１３のコンタクトホール１２の内外に跨るように（アクティブ領域３および外周領域４に跨るように）、当該コンタクトホール１２の輪郭に沿って形成されている。したがって、ガードリング２は、コンタクトホール１２の内方へ張り出し、コンタクトホール１２内のアノード電極１４の終端部１７に接する内側部分と、コンタクトホール１２の外方へ張り出し、フィールド絶縁膜１３の周縁部を挟んでアノード電極１４に対向する外側部分とを有している。
半導体装置１の最表面には、表面保護膜１８が形成されている。表面保護膜１８の中央部には、アノード電極１４（コンタクトメタル１６）を露出させる開口１９が形成されている。ボンディングワイヤ等は、この開口１９を介してコンタクトメタル１６に接合される。
半導体装置１の各部の詳細について以下に説明を加える。
半導体装置１の各部の詳細について以下に説明を加える。
半導体装置１は、たとえば、平面視正方形のチップ状である。そのサイズは、図１の紙面における上下左右方向の長さがそれぞれ０．５ｍｍ〜２０ｍｍである。すなわち、半導体装置１のチップサイズは、たとえば、０．５ｍｍ／□〜２０ｍｍ／□である。
ガードリング２は、たとえば、ｐ型ドーパントを含む半導体層である。含まれるドーパントとしては、たとえば、Ｂ（ホウ素）、Ａｌ（アルミニウム）等を使用できる。また、ガードリング２の深さは、１０００Å〜１００００Å程度であってよい。また、ガードリング２のコンタクトホール１２の内側へのはみ出し量（幅）は、２０μｍ〜８０μｍ程度であり、コンタクトホール１２の外側へのはみ出し量（幅）は、２μｍ〜２０μｍ程度であってもよい。
ガードリング２は、たとえば、ｐ型ドーパントを含む半導体層である。含まれるドーパントとしては、たとえば、Ｂ（ホウ素）、Ａｌ（アルミニウム）等を使用できる。また、ガードリング２の深さは、１０００Å〜１００００Å程度であってよい。また、ガードリング２のコンタクトホール１２の内側へのはみ出し量（幅）は、２０μｍ〜８０μｍ程度であり、コンタクトホール１２の外側へのはみ出し量（幅）は、２μｍ〜２０μｍ程度であってもよい。
また、基板５およびドリフト層６に含まれるｎ型ドーパントとしては、たとえば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）等を使用できる（以下、同じ）。基板５およびドリフト層６のドーパント濃度の関係は、基板５のドーパント濃度が相対的に高く、ドリフト層６のドーパント濃度が基板５に比べて相対的に低い。具体的には、基板５のドーパント濃度は、１×１０１８〜１×１０２０ｃｍ−３であり、ドリフト層６のドーパント濃度は、５×１０１４〜５×１０１６ｃｍ−３であってもよい。
カソード電極１１は、銀（Ａｇ）その他の金属からなる。
フィールド絶縁膜１３は、たとえば、ＳｉＯ２（酸化シリコン）で構成することができ、たとえば、熱酸化やプラズマＣＶＤ（化学的気相成長）によって形成できる。その膜厚は、０．５μｍ〜３μｍとすることができる。
アノード電極１４のうちショットキーメタル１５は、ドリフト層６に対してショットキー障壁やヘテロ接合を形成する材料、具体的には、前者の一例としての、Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ｎｉ（ニッケル）、Ａｌ（アルミニウム）、後者の一例としてのポリシリコン等で構成することができる。一方、コンタクトメタル１６は、たとえば、Ａｌ（アルミニウム）その他の金属で構成することができる。すなわち、Ａｌ（アルミニウム）で構成された電極は、ドリフト層６にショットキー接合できると共に、コンタクトメタルとしても使用できるので、この場合には、アノード電極１４をＡｌ単層の電極として構成することができる。
フィールド絶縁膜１３は、たとえば、ＳｉＯ２（酸化シリコン）で構成することができ、たとえば、熱酸化やプラズマＣＶＤ（化学的気相成長）によって形成できる。その膜厚は、０．５μｍ〜３μｍとすることができる。
アノード電極１４のうちショットキーメタル１５は、ドリフト層６に対してショットキー障壁やヘテロ接合を形成する材料、具体的には、前者の一例としての、Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ｎｉ（ニッケル）、Ａｌ（アルミニウム）、後者の一例としてのポリシリコン等で構成することができる。一方、コンタクトメタル１６は、たとえば、Ａｌ（アルミニウム）その他の金属で構成することができる。すなわち、Ａｌ（アルミニウム）で構成された電極は、ドリフト層６にショットキー接合できると共に、コンタクトメタルとしても使用できるので、この場合には、アノード電極１４をＡｌ単層の電極として構成することができる。
表面保護膜１８は、たとえばＳｉＮ（窒化シリコン）膜で構成することができ、たとえばプラズマＣＶＤ法によって形成できる。その膜厚は、８０００Å程度とされてもよい。
この半導体装置１では、アノード電極１４に正電圧、カソード電極１１に負電圧が印加される順方向バイアス状態になることにより、カソード電極１１からアノード電極１４へと、ドリフト層６のアクティブ領域３を介して電子（キャリア）が移動して電流が流れる。これにより、半導体装置１（ショットキーバリアダイオード）が動作する。
この半導体装置１では、アノード電極１４に正電圧、カソード電極１１に負電圧が印加される順方向バイアス状態になることにより、カソード電極１１からアノード電極１４へと、ドリフト層６のアクティブ領域３を介して電子（キャリア）が移動して電流が流れる。これにより、半導体装置１（ショットキーバリアダイオード）が動作する。
そして、この半導体装置１によれば、基板５内に、基板５よりも低抵抗なメタル埋込み層１０が設けられているため、ドリフト層６と基板５との界面（基板５の表面５Ａ）から基板５の裏面５Ｂまでの抵抗率を低減することができる。そのため、半導体装置１の低抵抗化を達成することができる。
図８Ａ〜図８Ｆは、半導体装置１の製造工程の一部を工程順に示す図である。また、図９は、裏面トレンチ７の形成に関連する工程を説明するためのウエハの底面図である。なお、図８Ａ〜図８Ｆでは、半導体装置１の１チップ分のみ示している。
図８Ａ〜図８Ｆは、半導体装置１の製造工程の一部を工程順に示す図である。また、図９は、裏面トレンチ７の形成に関連する工程を説明するためのウエハの底面図である。なお、図８Ａ〜図８Ｆでは、半導体装置１の１チップ分のみ示している。
図８Ａに示すように、基板５とドリフト層６とからなるウエハ２０（半導体ウエハ）を準備する。このウエハ２０は、図９に示すように、複数の半導体装置１が形成される素子領域２１と、当該素子領域２１を取り囲む環状の外周部２２と含む。ウエハ２０の素子領域２１には、最終的に個片化されて互いに分離される複数の半導体装置１（基板５）の側面５Ｃを画成するダイシングライン２３が格子状に設定されている。
次に、図８Ｂおよび図９に示すように、基板５の裏面５Ｂに、裏面トレンチ７の最終形状に合わせて素子領域２１を選択的に露出させ、外周部２２の全域を覆うマスク２４を形成する。マスク２４としては、たとえば、ニッケル（Ｎｉ）等のメタルマスクを採用することが好ましい。メタルマスクは、レジストパターンに比べてエッチング耐性が高いので、レジストパターンに比べて薄い状態で用いることができる。そこで、マスク２４の開口は、その幅Ｗ２が裏面トレンチ７の最終形状の開口幅Ｗ１よりも狭くなるように形成する。そして、マスク２４の開口にエッチングガスを供給することにより、基板５を裏面５Ｂからドライエッチングする。これにより、図９に示すように、素子領域２１においてダイシングライン２３に対して間隔を隔てた内側に、複数の裏面トレンチ７が形成される。一方、ウエハ２０の外周部２２はマスク２４で完全に覆われているので、外周部２２には裏面トレンチ７が形成されない。なお、裏面トレンチ７は、ドライエッチングに限らず、ウエットエッチングやブラスト加工によっても形成することができる。
次に、図８Ｃに示すように、ドリフト層６の表面６Ａに選択的にイオン注入およびアニール処理することにより、ガードリング２を形成する。その後、たとえばスパッタ法によって、裏面トレンチ７の内面（エッチングによって現れた面（エッチング面））および基板５の裏面５Ｂ全域にニッケル（Ｎｉ）層を形成する。次に、たとえば、９００℃程度の温度で数分間、基板５をＲＴＡ（Rapid Thermal Annealing）処理する。これにより、ニッケル層がシリサイド化して、コンタクト層８が形成される。
次に、図８Ｄに示すように、公知の半導体装置製造技術を用いて、フィールド絶縁膜１３、アノード電極１４、表面保護膜１８を形成する。
次に、図８Ｅに示すように、たとえばスパッタ法によって、バリアメタル層９およびシードメタル層２５を順に形成する。シードメタル層２５は、メタル埋込み層１０と同じメタル材料からなることが好ましいが、この実施形態では、たとえば、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）等を用いる。
次に、図８Ｅに示すように、たとえばスパッタ法によって、バリアメタル層９およびシードメタル層２５を順に形成する。シードメタル層２５は、メタル埋込み層１０と同じメタル材料からなることが好ましいが、この実施形態では、たとえば、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）等を用いる。
次に、図８Ｆに示すように、電解めっき法によってシードメタル層２５上にメタル材料を供給して裏面トレンチ７を埋め戻す。これにより、埋込み部１０１および引出し部１０２を有するメタル埋込み層１０が形成される。シードメタル層２５は、メタル埋込み層１０と一体化する。
なお、メタル埋込み層１０は、電解めっき法に限らず、無電解めっき法やＣＶＤ法によっても形成することができる。ＣＶＤ法の場合には、シードメタル層２５を省略することができる。また、メタル埋込み層１０の材料と形成方法との関係については、たとえば、メタル埋込み層１０が銅（Ｃｕ）やニッケル（Ｎｉ）の場合には電解めっき法または無電解めっき法によって形成し、メタル埋込み層１０がタングステン（Ｗ）の場合にはＣＶＤ法によって形成することが好ましい。
なお、メタル埋込み層１０は、電解めっき法に限らず、無電解めっき法やＣＶＤ法によっても形成することができる。ＣＶＤ法の場合には、シードメタル層２５を省略することができる。また、メタル埋込み層１０の材料と形成方法との関係については、たとえば、メタル埋込み層１０が銅（Ｃｕ）やニッケル（Ｎｉ）の場合には電解めっき法または無電解めっき法によって形成し、メタル埋込み層１０がタングステン（Ｗ）の場合にはＣＶＤ法によって形成することが好ましい。
また、たとえば、比較的厚膜（たとえば、１０μｍ〜２００μｍ程度）のメタル埋込み層１０形成する場合は、電解めっき法を採用することが好ましく、比較的薄膜（たとえば、１μｍ〜１０μｍ程度）のメタル埋込み層１０形成する場合は、無電解めっき法を採用することが好ましい。さらに、裏面トレンチ７の開口幅（最大開口幅）Ｗ１は、２０μｍ以上ある場合は、電解めっき法を採用することが好ましい。
その後、メタル埋込み層１０の裏面にカソード電極１１を形成し、ダイシングライン２３に沿ってウエハ２０を切断して、個々の半導体装置１に切り分ける。こうして、図２等に示す構造の半導体装置１が得られる。
以上の方法によれば、基板５よりも低抵抗なメタル埋込み層１０を形成するため、半導体装置１の低減化を達成するために基板５を薄くしたり、基板５の不純物濃度を低くしたりする必要がない。そのため、基板５の強度を十分に確保することができる。したがって、製造中に基板５が割れたり変形したりするリスクを低減することができる。
以上の方法によれば、基板５よりも低抵抗なメタル埋込み層１０を形成するため、半導体装置１の低減化を達成するために基板５を薄くしたり、基板５の不純物濃度を低くしたりする必要がない。そのため、基板５の強度を十分に確保することができる。したがって、製造中に基板５が割れたり変形したりするリスクを低減することができる。
また、図９に示すように、ウエハ２０の外周部２２に裏面トレンチ７が形成されないので、真空チャックによってウエハ２０の裏面（基板５の裏面５Ｂ）を吸着してウエハ２０を固定する際に、裏面５Ｂと真空チャックとの界面において、ウエハ２０の外側から外周部２２を通って素子領域２１へエアが流入することを防止することができる。その結果、真空チャックの保持力の低下を防止することができる。さらに、素子領域２１においてダイシングライン２３に対して間隔を隔てた内側に裏面トレンチ７が形成されるので、ウエハ２０を個々の半導体装置１に切り分ける際に、ダイシングを安定して行うことができる。
また、裏面トレンチ７がテーパトレンチであるため、コンタクト層８の形成時（図８Ｃ）、裏面トレンチ７の底面に加えて側面にも、ニッケル層を良好に被着させることができる。
図１０〜図１２はそれぞれ、この発明の参考形態、第２の実施形態および第３の実施形態に係る半導体装置の構成を説明するための断面図である。図１０〜図１２において、前述の図２に示された各部と対応する部分には同一の参照符号を付して示す。
図１０〜図１２はそれぞれ、この発明の参考形態、第２の実施形態および第３の実施形態に係る半導体装置の構成を説明するための断面図である。図１０〜図１２において、前述の図２に示された各部と対応する部分には同一の参照符号を付して示す。
前述の第１の実施形態では、裏面トレンチ７は、基板５の裏面５Ｂから表面５Ａへ向かうにしたがって径が狭まるテーパトレンチであったが、図１０の半導体装置７１（参考形態）では、基板５の裏面５Ｂから表面５Ａへ向かうにしたがって径が一定な垂直トレンチである。つまり、裏面トレンチ７の側面は、底面に対して９０°で交差していてもよい。
また、前述の第１の実施形態では、メタル埋込み層１０は、裏面トレンチ７内の埋込み部１０１と、裏面トレンチ７外において裏面トレンチ７の開口端から基板５の裏面５Ｂに沿って引き出された引出し部１０２とを有していたが、図１１の半導体装置８１（第２実施形態）では、メタル埋込み層１０は埋込み部１０１のみを有しており、引出し部１０２は省略されている。これにより、基板５の裏面５Ｂは、裏面トレンチ７が形成されていない部分において選択的に露出している。
また、前述の第１の実施形態では、アクティブ領域３に形成された半導体素子構造は、ドリフト層６と、ドリフト層６との間にショットキー障壁を形成するアノード電極１４とを有するショットキーバリアダイオード構造であったが、図１２の半導体装置９１では、半導体素子構造としてＭＩＳ（Metal Insulator Semiconductor）トランジスタ構造が形成されている。ＭＩＳトランジスタ構造は、ドリフト層６と、ｐ型のチャネル領域９２と、ｎ＋型のソース領域９３と、ゲート絶縁膜９４と、ゲート電極９５とを含む。また、半導体装置１は、ＭＩＳトランジスタ構造に付随する構成として、層間絶縁膜９６、表面電極としてのソース電極９７および裏面電極としてのドレイン電極９８を有している。
チャネル領域９２は、アクティブ領域３に周期的に離散配置された複数の領域において、ドリフト層６の表面部に選択的に形成されている。チャネル領域９２は、たとえば、行列状、千鳥状、ストライプ状に配置されていてもよい。
ソース領域９３は、チャネル領域９２の内方領域に形成されている。ソース領域９３は、当該領域において、チャネル領域９２の表面部に選択的に形成されている。ソース領域９３は、チャネル領域９２とドリフト層６との界面から所定距離だけ内側に位置するようにチャネル領域９２内に形成されている。これにより、ドリフト層６およびチャネル領域９２等を含む半導体層の表層領域において、ソース領域９３とドリフト層６との間には、チャネル領域９２の表面部が介在し、この介在している表面部がチャネル部分９９を提供する。
ソース領域９３は、チャネル領域９２の内方領域に形成されている。ソース領域９３は、当該領域において、チャネル領域９２の表面部に選択的に形成されている。ソース領域９３は、チャネル領域９２とドリフト層６との界面から所定距離だけ内側に位置するようにチャネル領域９２内に形成されている。これにより、ドリフト層６およびチャネル領域９２等を含む半導体層の表層領域において、ソース領域９３とドリフト層６との間には、チャネル領域９２の表面部が介在し、この介在している表面部がチャネル部分９９を提供する。
ゲート絶縁膜９４は、たとえば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、ハフニウム酸化膜、アルミナ膜、タンタル酸化膜などからなっていてもよい。ゲート絶縁膜９４は、少なくともチャネル部分９９におけるチャネル領域９２の表面を覆うように形成されている。この実施形態では、ゲート絶縁膜９４は、ソース領域９３の一部、チャネル部分９９、およびドリフト層６の表面を覆うように形成されている。
ゲート電極９５は、ゲート絶縁膜９４を介してチャネル部分９９に対向するように形成されている。ゲート電極９５は、たとえば、不純物を注入して低抵抗化したポリシリコンからなっていてもよい。この実施形態では、ゲート電極９５は、ゲート絶縁膜９４とほぼ同じパターンに形成されており、ゲート絶縁膜９４の表面を覆っている。これにより、プレーナゲート構造が構成されている。
層間絶縁膜９６は、たとえば、シリコン酸化膜、シリコン窒化膜、ＴＥＯＳ（テトラエトキシシラン）などの絶縁材料からなる。層間絶縁膜９６は、ゲート電極９５の上面および側面を覆い、チャネル領域９２の中央領域およびこの領域に連なるソース領域９３の内縁領域にコンタクトホール１００を有するパターンで形成されている。
ソース電極９７は、アルミニウム（Ａｌ）その他の金属からなる。ソース電極９７は、層間絶縁膜９６の表面を覆い、コンタクトホール１００に埋め込まれるように形成されている。これにより、ソース電極９７は、ソース領域９３との間にオーミックコンタクトを形成している。
ソース電極９７は、アルミニウム（Ａｌ）その他の金属からなる。ソース電極９７は、層間絶縁膜９６の表面を覆い、コンタクトホール１００に埋め込まれるように形成されている。これにより、ソース電極９７は、ソース領域９３との間にオーミックコンタクトを形成している。
ドレイン電極９８は、アルミニウム（Ａｌ）その他の金属からなる。ドレイン電極９８は、メタル埋込み層１０の裏面全域を覆うように形成されている。
なお、この第３の実施形態では、ＭＩＳトランジスタ構造の一例として、プレーナゲート構造を示したが、ＭＩＳトランジスタ構造は、トレンチゲート構造であってもよい。
以上、この発明の実施形態および参考形態を説明したが、この発明は、他の形態で実施することもできる。
なお、この第３の実施形態では、ＭＩＳトランジスタ構造の一例として、プレーナゲート構造を示したが、ＭＩＳトランジスタ構造は、トレンチゲート構造であってもよい。
以上、この発明の実施形態および参考形態を説明したが、この発明は、他の形態で実施することもできる。
たとえば、前述の半導体装置１，７１，８１，９１の各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、半導体装置１において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
また、裏面トレンチ７は、基板５を貫通してドリフト層６に達していてもよい。
また、メタル埋込み層１０が引出し部１０２を有する場合には、引出し部１０２を裏面電極として用いることによって、カソード電極１１やドレイン電極９８を省略することもできる。
また、裏面トレンチ７は、基板５を貫通してドリフト層６に達していてもよい。
また、メタル埋込み層１０が引出し部１０２を有する場合には、引出し部１０２を裏面電極として用いることによって、カソード電極１１やドレイン電極９８を省略することもできる。
この発明の半導体装置（半導体パワーデバイス）は、たとえば、電気自動車（ハイブリッド車を含む）、電車、産業用ロボット等の動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路に用いられるパワーモジュールに組み込むことができる。また、太陽電池、風力発電機その他の発電装置（とくに自家発電装置）が発生する電力を商用電源の電力と整合するように変換するインバータ回路に用いられるパワーモジュールにも組み込むことができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
５ 基板
５Ａ 表面
５Ｂ 裏面
５Ｃ 側面
６ ドリフト層
６Ａ 表面
６Ｂ 裏面
７ 裏面トレンチ
７Ａ 辺
７Ｂ 角部
８ コンタクト層
９ バリアメタル層
１０ メタル埋込み層
１０１ 埋込み部
１０２ 引出し部
１１ カソード電極
１４ アノード電極
２０ ウエハ
２１ 素子領域
２２ 外周部
２３ ダイシングライン
２５ シードメタル層
２７ａ１ 辺
２７ａ２ 辺
２８ａ１ 辺
２８ａ２ 辺
２８ａ３ 辺
２９ａ２ 辺
２９ａ３ 辺
３０ａ１ 辺
３０ａ２ 辺
３０ａ３ 辺
３１ａ３ 辺
３１ 辺
７１ 半導体装置
７２ 裏面トレンチ
７３ 裏面トレンチ
７４ 裏面トレンチ
７５ 裏面トレンチ
７６ 裏面トレンチ
８１ 半導体装置
９１ 半導体装置
９２ チャネル領域
９３ ソース領域
９４ ゲート絶縁膜
９５ ゲート電極
９７ ソース電極
９８ ドレイン電極
５ 基板
５Ａ 表面
５Ｂ 裏面
５Ｃ 側面
６ ドリフト層
６Ａ 表面
６Ｂ 裏面
７ 裏面トレンチ
７Ａ 辺
７Ｂ 角部
８ コンタクト層
９ バリアメタル層
１０ メタル埋込み層
１０１ 埋込み部
１０２ 引出し部
１１ カソード電極
１４ アノード電極
２０ ウエハ
２１ 素子領域
２２ 外周部
２３ ダイシングライン
２５ シードメタル層
２７ａ１ 辺
２７ａ２ 辺
２８ａ１ 辺
２８ａ２ 辺
２８ａ３ 辺
２９ａ２ 辺
２９ａ３ 辺
３０ａ１ 辺
３０ａ２ 辺
３０ａ３ 辺
３１ａ３ 辺
３１ 辺
７１ 半導体装置
７２ 裏面トレンチ
７３ 裏面トレンチ
７４ 裏面トレンチ
７５ 裏面トレンチ
７６ 裏面トレンチ
８１ 半導体装置
９１ 半導体装置
９２ チャネル領域
９３ ソース領域
９４ ゲート絶縁膜
９５ ゲート電極
９７ ソース電極
９８ ドレイン電極
Claims (24)
- 第１導電型のワイドバンドギャップ半導体からなる基板と、
前記基板の表面上に形成された第１導電型のワイドバンドギャップ半導体からなり、半導体素子構造が形成されたドリフト層と、
前記基板の裏面から前記表面へ向かう方向に前記ドリフト層に達しない深さに形成された裏面トレンチと、
前記裏面トレンチの内面に倣うように形成され、前記基板との間にオーミックコンタクトを形成するコンタクト層と、
前記裏面トレンチにおいて前記コンタクト層の内側に埋め込まれたメタル埋込み層とを含み、
前記裏面トレンチは、前記基板を前記裏面側から見たときの形状が多角形状であって、かつ、前記基板の前記裏面から前記表面へ向かうにしたがって径が狭まるテーパトレンチを含み、
前記多角形状の裏面トレンチは、前記基板を前記裏面側から見たときに、互いに隣り合う辺で挟まれた角部が丸みを帯びるように形成されており、かつ、その各辺が、ａ軸に対して−１０°〜＋１０°の範囲で傾斜している、半導体装置。 - 前記裏面トレンチは、前記基板の外周端面に対して間隔を隔てた内側に配置されている、請求項１に記載の半導体装置。
- 前記メタル埋込み層は、前記裏面トレンチの開口端から前記裏面に沿って引き出され、前記基板の前記裏面全体を覆う引出し部を含む、請求項１または２のいずれか一項に記載の半導体装置。
- 前記メタル埋込み層の前記引出し部の裏面に形成された裏面電極を含む、請求項３に記載の半導体装置。
- 前記メタル埋込み層と前記コンタクト層との間に形成されたバリアメタル層を含む、請求項１〜４のいずれか一項に記載の半導体装置。
- 前記裏面トレンチは、前記基板を前記裏面側から見たときの形状が直線状の裏面トレンチを含む、請求項１〜５のいずれか一項に記載の半導体装置。
- 前記直線状の裏面トレンチの各辺は、ａ軸に対して−１０°〜＋１０°の範囲で傾斜している、請求項６に記載の半導体装置。
- 前記ａ軸は、ａ１軸［２−１−１０］、ａ２軸［−１２−１０］およびａ３軸［−１−１２０］を含む、請求項１〜７のいずれか一項に記載の半導体装置。
- 前記裏面トレンチは、前記基板を前記裏面側から見たときの形状が円形状の裏面トレンチを含む、請求項１〜８のいずれか一項に記載の半導体装置。
- 前記裏面トレンチは、互いに所定の間隔を空けて複数形成されている、請求項１〜９のいずれか一項に記載の半導体装置。
- 複数の前記裏面トレンチは、行列状に配列されている、請求項１０に記載の半導体装置。
- 複数の前記裏面トレンチは、隣り合う前記裏面トレンチを互い違いにずらした千鳥状に配列されている、請求項１０または１１に記載の半導体装置。
- 前記半導体素子構造は、
前記ドリフト層と、
前記ドリフト層上に形成され、前記ドリフト層との間にショットキー障壁を形成する表面電極と
を有するショットキーバリアダイオード構造を含む、請求項１〜１２のいずれか一項に記載の半導体装置。 - 前記半導体素子構造は、
前記ドリフト層と、
前記ドリフト層に選択的に形成された第２導電型のチャネル領域と、
前記チャネル領域に接するように形成された第１導電型のソース領域と、
前記チャネル領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記チャネル領域に対向するゲート電極と
を有するＭＩＳトランジスタ構造を含む、請求項１〜１３のいずれか一項に記載の半導体装置。 - 前記ワイドバンドギャップ半導体の絶縁破壊電界が１ＭＶ／ｃｍよりも大きい、請求項１〜１４のいずれか一項に記載の半導体装置。
- 前記ワイドバンドギャップ半導体が、ＳｉＣ、ＧａＮまたはダイヤモンドである、請求項１〜１５のいずれか一項に記載の半導体装置。
- 前記基板は、（０００１）面または（０００−１）面を主面としたものである、請求項１〜１６のいずれか一項に記載の半導体装置。
- 前記基板の前記表面は、（０００１）面または（０００−１）面に対して０〜１０°のオフ角θで傾斜した面である、請求項１〜１７のいずれか一項に記載の半導体装置。
- 第１導電型のワイドバンドギャップ半導体からなる基板と、前記基板の表面上に形成された第１導電型のワイドバンドギャップ半導体からなるドリフト層とを含み、素子領域が選択的に設定された半導体ウエハの前記素子領域において、前記基板の裏面から前記表面へ向かって掘り下げることによって前記ドリフト層に達しない深さの裏面トレンチを形成する工程と、
前記裏面トレンチの内面に倣うように、前記基板との間にオーミックコンタクトを形成するコンタクト層を形成する工程と、
前記裏面トレンチにおいて前記コンタクト層の内側にメタル材料を埋め込むことによってメタル埋込み層を形成する工程とを含み、
前記裏面トレンチを形成する工程は、前記基板を前記裏面側から見たときの形状が多角形状であって、互いに隣り合う辺で挟まれた角部が丸みを帯びており、その各辺がａ軸に対して−１０°〜＋１０°の範囲で傾斜している多角形状のトレンチを、前記基板の前記裏面から前記表面へ向かうにしたがって径が狭まるテーパトレンチとして形成する工程を含む、半導体装置の製造方法。 - 前記半導体ウエハは、前記素子領域を取り囲む環状の外周部をさらに含み、
前記裏面トレンチを形成する工程では、前記素子領域のみに前記裏面トレンチを形成する、請求項１９に記載の半導体装置の製造方法。 - 前記半導体ウエハの前記素子領域には、最終的に個片化されて互いに分離される複数の前記基板の外周端面を画成するダイシングラインが選択的に設定されており、
前記裏面トレンチを形成する工程では、前記ダイシングラインに対して間隔を隔てた内側に前記裏面トレンチを形成する、請求項１９または２０に記載の半導体装置の製造方法。 - 前記メタル埋込み層を形成する工程は、前記コンタクト層の表面に前記メタル材料からなるシードメタル層を形成した後、電解めっき法または無電解めっき法によって当該シードメタル層上に前記メタル材料を供給して前記裏面トレンチを埋め戻す工程を含む、請求項１９〜２１のいずれか一項に記載の半導体装置の製造方法。
- 前記メタル埋込み層を形成する工程は、ＣＶＤ（Chemical Vapor Deposition）法によって、前記裏面トレンチ内に前記メタル材料を供給して前記裏面トレンチを埋め戻す工程を含む、請求項１９〜２１のいずれか一項に記載の半導体装置の製造方法。
- 前記裏面トレンチを形成する工程は、ドライエッチング、ウエットエッチングまたはブラスト加工によって、前記裏面トレンチを形成する工程を含む、請求項２０〜２４のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012181895A JP6065198B2 (ja) | 2012-02-21 | 2012-08-20 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012035397 | 2012-02-21 | ||
| JP2012035397 | 2012-02-21 | ||
| JP2012181895A JP6065198B2 (ja) | 2012-02-21 | 2012-08-20 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013201413A JP2013201413A (ja) | 2013-10-03 |
| JP6065198B2 true JP6065198B2 (ja) | 2017-01-25 |
Family
ID=49521359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012181895A Active JP6065198B2 (ja) | 2012-02-21 | 2012-08-20 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6065198B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10043676B2 (en) * | 2015-10-15 | 2018-08-07 | Vishay General Semiconductor Llc | Local semiconductor wafer thinning |
| JP2018046237A (ja) | 2016-09-16 | 2018-03-22 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP6812758B2 (ja) * | 2016-11-09 | 2021-01-13 | Tdk株式会社 | ショットキーバリアダイオード及びこれを備える電子回路 |
| DE102017107952B4 (de) * | 2017-04-12 | 2022-07-07 | Infineon Technologies Ag | Herstellungsverfahren für eine halbleitervorrichtung |
| CN109873026A (zh) * | 2017-12-05 | 2019-06-11 | 株洲中车时代电气股份有限公司 | 一种具有沟槽电极结构的碳化硅二极管及其制造方法 |
| KR102061015B1 (ko) | 2018-02-14 | 2019-12-31 | 주식회사 예스파워테크닉스 | 신뢰성이 고려된 배면 구조를 가진 전력 반도체 |
| CN108922872A (zh) * | 2018-07-09 | 2018-11-30 | 盛世瑶兰（深圳）科技有限公司 | 一种功率器件芯片及其制作方法 |
| CN109216436B (zh) * | 2018-09-12 | 2021-08-03 | 中国科学院微电子研究所 | 半导体器件及其制备方法 |
| JP7036001B2 (ja) * | 2018-12-28 | 2022-03-15 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP7381215B2 (ja) * | 2019-03-29 | 2023-11-15 | ローム株式会社 | 半導体装置及びその製造方法 |
| JP7556798B2 (ja) | 2021-01-22 | 2024-09-26 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体パッケージ |
| WO2023173335A1 (zh) * | 2022-03-16 | 2023-09-21 | 华为技术有限公司 | 碳化硅功率器件及其制备方法、功率转换模块 |
| WO2023181801A1 (ja) * | 2022-03-24 | 2023-09-28 | ローム株式会社 | 半導体装置およびその製造方法 |
| EP4428915A1 (en) * | 2023-03-08 | 2024-09-11 | Hitachi Energy Ltd | Sic assembly, power semiconductor device and method for producing a sic assembly for a power semiconductor device |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09172187A (ja) * | 1995-12-19 | 1997-06-30 | Hitachi Ltd | 接合型電界効果半導体装置およびその製造方法 |
| US6104062A (en) * | 1998-06-30 | 2000-08-15 | Intersil Corporation | Semiconductor device having reduced effective substrate resistivity and associated methods |
| JP4016595B2 (ja) * | 2000-12-12 | 2007-12-05 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
| JP5017768B2 (ja) * | 2004-05-31 | 2012-09-05 | 富士電機株式会社 | 炭化珪素半導体素子 |
| JP2006156658A (ja) * | 2004-11-29 | 2006-06-15 | Toshiba Corp | 半導体装置 |
| JP2007129166A (ja) * | 2005-11-07 | 2007-05-24 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP5100329B2 (ja) * | 2007-11-22 | 2012-12-19 | 三菱電機株式会社 | 半導体装置 |
| JP2009182217A (ja) * | 2008-01-31 | 2009-08-13 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2009194127A (ja) * | 2008-02-14 | 2009-08-27 | Panasonic Corp | 半導体装置およびその製造方法 |
| JP5792922B2 (ja) * | 2009-02-17 | 2015-10-14 | 住友電気工業株式会社 | ショットキバリアダイオードおよびその製造方法 |
| JP2010205761A (ja) * | 2009-02-27 | 2010-09-16 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2011035322A (ja) * | 2009-08-05 | 2011-02-17 | Panasonic Corp | 半導体装置およびその製造方法 |
-
2012
- 2012-08-20 JP JP2012181895A patent/JP6065198B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013201413A (ja) | 2013-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6065198B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6112600B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US11217674B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5721351B2 (ja) | 半導体装置 | |
| US9472688B2 (en) | Semiconductor device | |
| JP6063629B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2015060441A1 (ja) | 半導体装置および半導体パッケージ | |
| JP6312933B2 (ja) | 電力用半導体装置 | |
| US20150357405A1 (en) | Semiconductor device | |
| WO2018139556A1 (ja) | 半導体装置 | |
| US12027579B2 (en) | Semiconductor device having a carrier trapping region including crystal defects | |
| TWI702722B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| JP5999678B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2012186318A (ja) | 高耐圧半導体装置 | |
| JP2014017326A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2014017325A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20210391437A1 (en) | Silicon carbide semiconductor device | |
| JP2014041920A (ja) | 半導体装置 | |
| JP6061175B2 (ja) | 半導体装置 | |
| WO2015076020A1 (ja) | 半導体装置 | |
| US20160211332A1 (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
| JP2023022327A (ja) | 半導体装置 | |
| JP2018206870A (ja) | 半導体素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160519 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160519 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161207 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6065198 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |