JP5792922B2 - ショットキバリアダイオードおよびその製造方法 - Google Patents

ショットキバリアダイオードおよびその製造方法 Download PDF

Info

Publication number
JP5792922B2
JP5792922B2 JP2009033487A JP2009033487A JP5792922B2 JP 5792922 B2 JP5792922 B2 JP 5792922B2 JP 2009033487 A JP2009033487 A JP 2009033487A JP 2009033487 A JP2009033487 A JP 2009033487A JP 5792922 B2 JP5792922 B2 JP 5792922B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor region
trench
plane
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009033487A
Other languages
English (en)
Other versions
JP2010192555A (ja
Inventor
木山 誠
誠 木山
宮崎 富仁
富仁 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009033487A priority Critical patent/JP5792922B2/ja
Publication of JP2010192555A publication Critical patent/JP2010192555A/ja
Application granted granted Critical
Publication of JP5792922B2 publication Critical patent/JP5792922B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、トレンチ型ショットキバリアダイオードに係り、特に、耐圧特性の改善対策に関する。
従来より、トレンチ構造を有する半導体デバイスとして、特許文献1や非特許文献1のショットキバリアダイオードが知られている。
非特許文献1に開示される構造では、SiC層にトレンチ部を形成し、トレンチ部を除く領域の上に、第1の電極を設けている。そして、第1の電極およびトレンチ部を含むSiC層の全域を覆う第2の電極を設けている。つまり、デュアルメタルのショットキ電極を有するトレンチ構造を有している。
また、特許文献1には、トレンチ部の底部に、第1,第2の電極を設けている。そして、第2電極は、トレンチ部の側面を含む基板全域を覆っている。
USP5,262,668号公報
IEEE Electron Device Letters, Vol.19, No.4 april, 1998
上記2つの文献の構造により、順電圧が印加されたときには、ショットキ障壁が低くなり、大電流が得られる。一方、逆電圧が印加されたときには、トレンチ側方から空乏層が伸びるピンチオフ作用を利用して、高い耐圧が得られる。
しかしながら、上記各文献の技術では、逆電圧印加時に、トレンチ部の側部からのリーク電流を抑制するための工夫がなされていない。つまり、耐圧を改善する余地が残されている。
本発明の目的は、トレンチ部の構造の改善により、リーク特性および耐圧特性が総合的に優れたショットキバリアダイオードを提供することにある。
本発明のショットキバリアダイオードは、{ 0 0 0 1}面(以下、c面と称する)基板上に設けられた半導体領域と、半導体領域に形成されたトレンチ部とを備えたトレンチ型構造を有している。そして、トレンチ部の間の半導体領域に形成され、ショットキ接触する第1の電極と、トレンチ部の側面の半導体領域、およびトレンチ部の底の半導体領域、に形成され、それぞれショットキ接触する第2の電極とを備え、該第2の電極は第1の電極を覆って連続している。半導体領域において、トレンチ部および該トレンチ部の間を含む上部はノンドープ、または基板に近い下部よりも低濃度のn型不純物が分布し、トレンチ部の側面は、異方性ウェットエッチングがなされた{ 1-1 0 0}面(以下、m面と称する)であり、基板の面に垂直であり、第2の電極は、半導体領域に対して、第1の電極よりも高いショットキバリア高さを有している。
この構造により、順電圧印加時には、第1の電極と半導体領域との間の低いショットキバリアによって、オン電流が大きくなる。一方、逆電圧印加時には、トレンチ部の側部から空乏層が伸びるピンチオフ作用によって、高耐圧が得られる。これらの作用効果は、上記各文献の効果と同じであるが、本発明では、さらに以下の作用効果が得られる。
m面は、被エッチング速度が遅いので、ウェットエッチングすると、異方性ウェットエッチングとなり、基板面にほぼ垂直となる。したがって、トレンチ部の側面が基板面にほぼ垂直な面となることにより、理想的なストライプ状の電界分布が得られる。これにより、電界緩和効果が高くなり、高耐圧化が可能となる。
トレンチ部の側面が、異方性ウェットエッチングされていることにより、平滑性が極めて高くなり、上述の効果が顕著に得られる。また、パターニング時の加工ダメージも除去されるので、欠陥を介したリークパスの発生が抑制される。そして、リーク電流の低減により、耐圧がさらに向上する。
c面基板が自立基板であることにより、サファイア基板等を用いた場合のような格子不整合が生じず、半導体領域中の転位等の欠陥が減少する。よって、メサ構造の改善による効果が確実に発揮される。
第2の電極は、半導体領域に対して、第1の電極よりも高いショットキバリアを有している。
具体的に、半導体領域がGaNによって構成されている場合には、第1,第2の電極の材料は,以下のものが好ましい。第1の電極を構成する金属としては、Al,W,Ta,Mo,Tiなどがある。第2の電極を構成する金属としては、Ni,Pd,Pt,Auなどがある。
本発明のショットキバリアダイオードの製造方法としては、以下の手順によって行なう方法がある。まず、c面基板上に半導体領域を形成し、ここで、該半導体領域の上部はノンドープ、または前記基板に近い下部よりも低濃度にn型不純物をドープされたものであり、該半導体領域の上に、第1の電極を形成する。次に、少なくとも第1の電極をマスクとして、半導体領域をエッチングして、m面に沿った側面を有するトレンチ部を形成する。次に、第1の金属膜の上方およびトレンチ部を含む半導体領域の上に、第2の電極を形成する。前記トレンチ部の形成工程(b)では、ドライエッチングを行なった後、異方性ウェットエッチングを行って、トレンチ部の側面を基板の面に垂直になるようにし、第2の電極は、半導体領域に対して、第1の電極よりも高いショットキバリア高さを有している
この方法により、上述の効果を発揮するショットキバリアダイオードが得られる。
また、エッチングの際、ドライエッチングを行なった後、異方性ウェットエッチングを行うことにより、加工ダメージが除去される。また、極めて平滑な側面を有するメサ部が形成される。したがって、リーク電流の小さい、極めて高耐圧のショットキバリアダイオードが得られる。
本発明のショットキバリアダイオードまたはその製造方法によると、リーク特性および耐圧特性が総合的に優れたショットキバリアダイオードを得ることができる。
本発明の実施の形態に係るSBDの断面図である。 実施の形態のSBDが採りうる2種類の構造の平面図である。 (a)〜(d)は、実施の形態に係るSBDの製造工程を示す断面図である。 本実施の形態に対する比較例1,2に係るSBDの断面図である。 実施例のSBDと、比較例1,2のSBDとの順方向電圧印加時の電圧−電流特性を示す図である。 実施例のSBDと、比較例1,2のSBDとの逆方向電圧印加時の電圧−電流特性を示す図である。 比較例1〜3のSBDの順方向電圧印加時の電圧−電流特性を示す図である。 比較例1〜3のSBDの逆方向電圧印加時の電圧−電流特性を示す図である。 (a),(b)は、GaN層のa面方向とm面方向とにおける被エッチング速度の相違を示すグラフである。 (a),(b)は、順に、GaNのプラズマエッチング時の側面と、ウェットエッチング後の側面とを示すSEM写真図である。 他の実施の形態に係るSBDの断面図である。
−ショットキバリアダイオードの構造−
以下、本実施の形態においては、ショットキバリアダイオード(Shottky Barrier Diode)を「SBD」と略称する。また、デュアルメタル構造を、「DM構造」と略称する。
図1は、本発明の実施形態に係るDM構造のSBDの断面図である。
SBD10は、GaN基板11と、GaN基板11の上に形成されたGaN層13(半導体領域)とを備えている。GaN基板11は自立基板であって、その厚さは約400μmである。
GaN層13の厚さは約5μmである。GaN層13には、深さ約2μmのトレンチ部14が形成されている。言い換えると、GaN層13は、トレンチ部14の底部から上方に突出した,高さ約2μmのメサ部13aを有している。トレンチ部14の側面14aは垂直な壁である。
そして、メサ部13aの上、つまり、トレンチ部14を除くGaN層13の上に、Ti/Pt膜からなる第1電極15が形成されている。すなわち、図1の拡大図に示すように、第1電極15は、Ti膜15aおよびPt膜15bを積層して構成されている。また、第1電極15を覆うとともに、トレンチ部14の側面,底部を含むGaN層13全体を覆う第2電極16が形成されている。
ここで、第1電極15および第2電極16は、いずれもGaNに対してショットキ接触するように、処理されている。
ただし、第1電極15と第2電極16とは、互いにショットキ接触している必要はなく、互いにオーミック接触していてもよい。
本実施の形態では、第1電極15として、Al,W,Ta,Mo,Tiなどを用いることができる。また、第2電極16として、Ni,Pd,Pt,Auなどを用いることができる。本実施の形態では、第1電極として、GaNに対するショットキバリア高さφ1が0.73eVであるTiを用いている。第2電極16として、GaNに対するショットキバリア高さφ2が0.95eVであるNiを用いている。このように、第2電極16のショットキバリア高さφ2は、第1電極15のショットキバリア高さφ1よりも大きい。
本発明の半導体領域は、GaN層に限定されるものではなく、SiC層など、他の稠密六方の結晶構造を有するものであってもよい。GaN層以外の半導体を用いる場合には、第1電極15,第2電極16として、上記列挙した金属材料以外のものを選択することができる。ただし、いずれの場合にも、第2電極16のショットキバリア高さφ2は、第1電極15のショットキバリア高さφ1よりも大きいことが好ましい。
図2(a),(b)は、本実施の形態のSBD10が採りうる2種類の構造の平面図である。ただし、同図において、構造の理解を容易にするために、第2電極16の図示は省略されている。
同図の下方に示すように、GaN基板11およびGaN層13は、稠密六方の結晶構造を有し、その面方位はc面({ 0 0 0 1}面)である。そして、トレンチ部14の側面14aは、m面({ 1-1 0 0}面)である。また、トレンチ部14の側面14aの平面形状は、正六角形である。
図2(a)に示す構造では、正六角形のメサ部13aが形成されるように、トレンチ部14が掘り込まれている。図2(b)に示す構造では、GaN層13に、正六角形のトレンチ部14が掘り込まれている。上記いずれの構造であってもよい。
なお、第1電極15の側面は、トレンチ部14の側面14aとほぼ同一面上に位置している。
また、GaN基板11の裏面には、Ti/Al/Ti/Auからなるオーミックの裏面電極19が形成されている。
GaN基板11の本体部は、約3×1018cm−3の比較的高濃度のn型ドーパントを含んでいる。GaN層13の上部(ドリフト層)は、5×1015cm−3程度の低濃度のn型ドーパントを含んでいる。また、GaN層13の下部(バッファ層)は、キャリア濃度が約1×1018cm−3の濃度のn型ドーパントを含んでいる。
−SBDの製造工程−
図3(a)〜(e)は、本実施の形態に係るSBDの製造工程を示す断面図である。
まず、図3(a)に示す工程で、GaN基板11の上に、GaN層13をエピタキシャル成長させる。成長に際しては、周知の有機金属気相成長法を用いる。また、GaN層13の下部(バッファ層)にはキャリア濃度が約1×1018cm−3のn型ドーパントを含ませる。GaN層13の上部(ドリフト層)にはキャリア濃度が約5×1015cm−3のn型ドーパントを含ませる。なお、GaN層13の上部(ドリフト層)は、アンドープ層であってもよい。
次に、図3(b)に示す工程で、GaN層13上にレジストマスクReを形成する。レジストマスクReの平面形状は、ほぼ正六角形か、または正六角形の開口を有するものである。レジストマスクReの側面は、GaN層13のm面に沿うように、形成されている。
なお、レジストマスクReの側面が、GaN層13のm面に平行でなくてもよい。レジストマスクReの側面の下端部がGaN層13のm面に沿っていれば、エッチング工程で、側面14aがm面であるトレンチ部14が形成される。
次に、レジストマスクReを含む基板上に、電子ビーム蒸着法(以下、EB蒸着法と略称する)を用いて、厚さ約50nmのTi膜15aを堆積し、連続して、厚さ約50nmのPt膜15bを堆積する。Pt膜15bは、後に行うウエットエッチにおける保護マスクの役割、および、Ti膜15aの酸化防止膜の役割を果たす。
次に、図3(c)に示す工程で、リフトオフ法により、レジストマスクReを除去し、Ti膜15aおよびPt膜15bを積層してなる第1電極15を形成する。
次に、図3(d)に示す工程で、第1電極15をマスクにして、GaNをエッチングする。平行平板型プラズマ装置(RIE)を用い、エッチングガスとして、Cl2 およびBCl2 を流す。本例のエッチング条件は、電力密度が0.004W/mm、チャンバ内圧力が10mTorr〜200mTorr、電極温度が25℃〜40℃、ガス流量は、Cl2 が40sccm、BCl2 が4sccmである。ただし、以上の条件に限定されるものではない。GaN層13を深さ1μmまでエッチングした地点で、プラズマエッチングを終了する。
これにより、図2(a)または(b)に示す構造が形成される。トレンチ部14の側面14aは、GaN結晶のm面({ 1-1 0 0}面)である。GaN層13におけるトレンチ部14の深さ(メサ高さ)は、約2μmである。この時点で、メサ部13aを含むGaN層13の表面部には、深さ数nm(1nm〜20nm程度)に亘ってエッチングダメージ層が発生している。
なお、GaN層13のエッチングガスは、Cl単体でもよく、ClとAr、ClとN、ClとBCl、N、などを用いてもよい。これらのエッチングガスを用いることにより、GaN層13に与えるダメージを極力抑制することができる。プラズマ発生装置は、RIEタイプに限定されるものではない。プラズマ発生装置として、ICP等、他のタイプのプラズマ発生装置を用いることも可能である。
さらに、GaNのウエットエッチングを行う。その際、基板全体を、温度約85℃の25%TMAH水溶液(水酸化テトラメチルアンモニウム水溶液)に浸漬する。この処理により、プラズマエッチングによって、GaN層13の表面部に生じたダメージ層を除去する。エッチングダメージ層の深さは、用いるプラズマ発生装置やプラズマエッチングの条件によって異なる。そこで、ウエットエッチング工程は、エッチングダメージ層が実質的に除去されるまで行われる。「実質的に除去される」とは、エッチングダメージ層が、後述するリーク電流に影響を及ぼさない程度まで除去されることを意味する。
上記ウェットエッチングを行なうためのエッチング液は、TMAH水溶液に限られない。エッチング液として、基板の材質(本実施の形態では,GaN)に応じて適切なものを用いることができる。TMAH水溶液を用いる場合でも、その濃度は25%に限られるものではない。TMAH水溶液の濃度,温度等の条件も、適宜選択することができる。
次に、図3(e)に示す工程で、第1電極15およびトレンチ部14を含むGaN層13の全体を覆う第2電極16を堆積する。第2電極16は、厚さ約200nmのNi膜からなり、堆積にはEB蒸着法を用いている。
さらに、GaN基板11の裏面に、GaN基板11にオーミック接触する裏面電極19を形成する。裏面電極の形成手順は、以下の通りである。
蒸着前洗浄として、10%塩酸にて3分間洗浄をした後、裏面全体に、多層膜であるTi/Al/Ti/Au膜(厚さ20nm/100nm/20nm/300nm)をEB蒸着法によって堆積する。その後、450℃,2分間の条件で、GaN基板1と裏面電極19との合金化熱処理を行なう。上記合金化処理は、第1電極15,第2電極16と、GaN層13とのショットキ接触が保たれる温度,時間で行われる。
また、裏面電極19を形成してから、25%TMAH水溶液によるウエットエッチングを行なってもよい。その場合、GaN基板11の裏面に、裏面電極19を覆うように、エッチング保護膜を形成することが好ましい。エッチング保護膜としては、25%TMAH水溶液に対する耐性を有する絶縁膜,たとえばシリコン酸化膜やシリコン窒化膜を用いることができる。その後、上記絶縁膜を、その材質に応じた周知のエッチング液によって除去してから、図3(d)に示す工程を実施すればよい。
次に、本実施の形態に係るSBD10による効果について、説明する。
図4は、本実施の形態に対する比較例1,2に係るSBDの断面図である。比較例1は、実施の形態1と同じ構造において、トレンチを形成せずに、ドリフト層の上に、実施の形態の第1電極15と同じ材料からなるショットキ電極(Ti電極)を設けたものである。比較例2は、実施の形態1と同じ構造において、トレンチを形成せずに、ドリフト層の上に、実施の形態の第2電極16と同じ材料からなるショットキ電極(Ni電極)を設けたものである。Ti電極、Ni電極共に、リフトオフ法によってパターニングされており、その形状は、直径が200μmの円形である。
図5は、実施例のSBDと、比較例1,2のSBDとの順方向電圧印加時の電圧−電流特性を示す図である。図6は、実施例のSBDと、比較例1,2のSBDとの逆方向電圧印加時の電圧−電流特性を示す図である。実施例のSBDは、上記実施の形態で説明した製造方法によって形成されたものである。
図5,図6のデータから,以下のことがわかる。
比較例1は、純粋なTi−SBDの特性を示し、比較例2は、純粋なNi−SBDの特性を示している。比較例1,2のSBDのn値は、いずれも1.06である。比較例1のSBDのTi電極のショットキバリア高さφ1は、0.73eVである。比較例2のSBDのNi電極のショットキバリア高さφ1は、0.95eVである。
その結果、比較例2のSBDは、比較例1のSBDに比べ、逆方向電圧印加時におけるリーク電流が小さく、耐圧が大きい。反面、比較例2のSBDは、比較例1のSBDに比べ、順方向電圧印加時におけるオン電流が小さい。
それに対し、実施例のSBDの場合、順方向電圧印加時には、比較例1(Ti電極)とほぼ同じ電圧−電流特性が得られた。つまり、比較例2よりもオン電流が大きい。また、逆方向電圧印加時には、比較例2(Ni電極)に近い低リーク特性を示している。つまり、総合特性として、3つのサンプル中でもっとも優れた電圧−電流特性が得られた。
さらに、実施の形態1におけるトレンチ部14の側面14a(図2参照)をa面({ 1 1-2 0}面)にしたSBDを比較例3として作成した。比較例3のSBDは、トレンチ部14の側面14aの面方位が異なるものの、上記実施の形態で説明した手順によって形成されたものである。
図7は、比較例1〜3のSBDの順方向電圧印加時の電圧−電流特性を示す図である。図8は、比較例1〜3のSBDの逆方向電圧印加時の電圧−電流特性を示す図である。
図7,図8に示されるように、比較例3のSBDにおいては、逆方向電圧印加時におけるリーク電流が、実施例のSBDよりも増大している。
比較例3の電圧−電流特性は、上記特許文献1や非特許文献1のSBDに近いものと考えられる。いずれのSBDも、トレンチ部の側面がm面でないという点で共通しているからである。
本実施の形態に係るSBD10では、トレンチ部14の側面をm面としたことにより、以下の効果を発揮することができる。m面は、被エッチング速度が遅いので、プラズマエッチング時や、ウェットエッチング時に平滑面となる。その結果、リーク電流の抑制効果や耐圧向上効果が得られる。以下、その根拠について、本発明者達が行なった実験に基づき、説明する。
図9(a),(b)は、GaN層のa面方向とm面方向とにおける被エッチング速度の相違を示すグラフである。同図において、横軸はTMAH処理時間を表し、縦軸はパターン寸法の変化(エッチング量)を表している。図9(a),(b)を比較すると、a面に比べ、GaN層のm面方向のエッチング量が極めて小さいことがわかる。
図10(a),(b)は、順に、GaNのプラズマエッチング時の側面と、ウェットエッチング後の側面とを示すSEM写真図である。図10(a)に示すように、プラズマエッチングにより、c面GaNを、m面とa面とが現れるようにパターニングする。
図10(b)に示すように、2時間のウェットエッチング後には、a面であった部分にもm面が現れる。m面とa面とが交差するコーナー部には、広いm面が現れる。m面は、極めて平坦で、表面が滑らかである。
よって、トレンチ部14の側面14aがGaN層13のm面となるように、パターニングしておけば、平滑な側面14aが得られる。これにより、本実施の形態では、上記特許文献1や非特許文献1のSBDに比べて、以下の効果が得られる。
図2に示すように、m面はc面基板の基板面(c面)に対して垂直な面である。したがって、メサ部13aは、GaN層13に対してほぼ垂直となる。この垂直形状により、メサ部13a下端部の空乏層の広がりが理想的に均一に広がっていく。よって、電界集中する箇所が発生しにくなり、耐圧が向上する。
また、図10(b)に示すように、トレンチ部14の側面14aがa面の場合は、凹凸が大きい。a面だけでなく、m面以外の全ての面においても、同様である。したがって、トレンチ部14の側面14aが、m面以外の場合、凹凸の先端部に電界が集中しやすい。この電界の集中により、リークパスが発生しやすくなっている。
それに対し、本実施の形態では、トレンチ部14の側面14aがm面であることにより、リークパスの発生が抑制される。リーク電流は、降伏電圧(ブレークダウン電圧)を判断する閾値のパラメータとなっている。よって、リークパスの発生が抑制されることにより、耐圧が向上する。
また、プラズマエッチングは、エッチング能率を高くしようとすると、ダメージ層も深くなる。反面、ダメージ深さを抑制しようとすると、プラズマエッチングを緩やかな条件で行なうために、エッチング能率が悪化する。よって、プラズマエッチング後にウェットエッチングを導入することで、トレンチ部14の形成能率も向上する。
なお、自立GaN基板でなく、サファイア基板等上のエピタキシャル成長層を用いた場合は、上記効果が小さくなる。サファイア基板等上のGaN層は、転位等の欠陥を多く含んでいるために、トレンチ構造やショットキ電極の構造を改善しても、十分な特性の向上につながらないからである。それに対し、自立のGaN基板(バルク基板)を用いることで、本発明の効果をより顕著に発揮することができる。
(他の実施の形態)
図11は、他の実施の形態に係るSBDの断面図である。図11において、図1に示すSBD10における各部材と同じ機能を有する部材については、同じ符号を付して,説明を省略する。
この実施の形態においては、第1電極15が、トレンチ14の底面上に形成されている。そして、第2電極16は、第1電極15を覆うとともに、トレンチ部14の側面14およびメサ部13の上面を覆っている。
このような構造であっても、トレンチ部14の側面14aがm面であることにより、実施の形態と基本的には同じ効果を発揮することができる。
なお、第1電極15と第2電極16との間に、第3の電極が介在していてもよい。ただし、第3の電極のショットキバリア高さをφ3とすると、φ1<φ3<φ2であることが必要である。第3の電極は、複数個あってもよい。
なお、トレンチ部14の側面14aの形状は、必ずしも正六角形である必要はない。側面がm面でさえあれば、他の多角形や、櫛形に近い六角形などであっても、本発明の基本的な効果を発揮することができる。
上記開示された本発明の実施形態の構造は、あくまで例示であって、本発明の範囲はこれらの記載の範囲に限定されるものではない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものである。
本発明によって製造された半導体バイスは、各種電子機器中の回路要素として利用することができる。
10 ショットキバリアダイオード(SBD)
11 GaN基板
13 GaN層(半導体領域)
13a メサ部
14 トレンチ部
14a 側面
15 第1電極
16 第2電極
19 裏面電極
Re レジストマスク

Claims (4)

  1. { 0 0 0 1}面基板上に設けられた半導体領域と、
    前記半導体領域に形成されたトレンチ部と、
    前記トレンチ部の間の前記半導体領域に形成され、ショットキ接触する第1の電極と、
    前記トレンチ部の側面の半導体領域、および前記トレンチ部の底の半導体領域、に形成され、それぞれショットキ接触する第2の電極とを備え、該第2の電極は前記第1の電極を覆って連続しており、
    前記半導体領域において、前記トレンチ部および該トレンチ部の間を含む上部はノンドープ、または前記基板に近い下部よりも低濃度のn型不純物が分布し、
    前記トレンチ部の側面は、異方性ウェットエッチングがなされた{ 1-1 0 0}面であり、前記基板の面に垂直であり、
    前記第2の電極は、前記半導体領域に対して、前記第1の電極よりも高いショットキバリア高さを有している、ショットキバリアダイオード。
  2. 請求項1記載のショットキバリアダイオードにおいて、
    前記{ 0 0 0 1}面基板は、自立基板である、ショットキバリアダイオード。
  3. 請求項1または2に記載のショットキバリアダイオードにおいて、
    前記半導体領域は、GaNからなり、
    前記第1の電極は、Al,W,Ta,MoおよびTiから選ばれる1の金属からなり、
    前記第2の電極は、Ni,Pd,Pt,およびAuから選ばれる1の金属からなる、ショットキバリアダイオード。
  4. { 0 0 0 1}面基板上に半導体領域を形成し、ここで、該半導体領域の上部はノンドープ、または前記基板に近い下部よりも低濃度にn型不純物をドープされたものであり
    前記半導体領域の上に、第1の電極を形成する工程(a)と、
    少なくとも前記第1の電極をマスクとして、前記半導体領域をエッチングして、{ 1-1 0 0}面に沿った側面を有するトレンチ部を形成する工程(b)と、
    前記第1の金属膜の上方、およびトレンチ部を含む半導体領域上に、第2の電極を形成する工程(c)と、を含み、
    前記工程(b)では、ドライエッチングを行なった後、異方性ウェットエッチングを行って、前記トレンチの側面を前記基板の面に垂直になるようにし、
    前記第2の電極は、前記半導体領域に対して、前記第1の電極よりも高いショットキバリア高さを有している、ショットキバリアダイオードの製造方法。
JP2009033487A 2009-02-17 2009-02-17 ショットキバリアダイオードおよびその製造方法 Expired - Fee Related JP5792922B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009033487A JP5792922B2 (ja) 2009-02-17 2009-02-17 ショットキバリアダイオードおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009033487A JP5792922B2 (ja) 2009-02-17 2009-02-17 ショットキバリアダイオードおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2010192555A JP2010192555A (ja) 2010-09-02
JP5792922B2 true JP5792922B2 (ja) 2015-10-14

Family

ID=42818299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009033487A Expired - Fee Related JP5792922B2 (ja) 2009-02-17 2009-02-17 ショットキバリアダイオードおよびその製造方法

Country Status (1)

Country Link
JP (1) JP5792922B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010043088A1 (de) 2010-10-29 2012-05-03 Robert Bosch Gmbh Halbleiteranordnung mit Schottkydiode
JP6065198B2 (ja) * 2012-02-21 2017-01-25 ローム株式会社 半導体装置および半導体装置の製造方法
JP6112600B2 (ja) 2012-12-10 2017-04-12 ローム株式会社 半導体装置および半導体装置の製造方法
JP6179445B2 (ja) * 2014-04-11 2017-08-16 豊田合成株式会社 縦型ショットキーバリアダイオード、縦型ショットキーバリアダイオードの製造方法
WO2016185645A1 (ja) * 2015-05-21 2016-11-24 パナソニック株式会社 窒化物半導体装置
JP2018157199A (ja) * 2017-03-16 2018-10-04 豊田合成株式会社 ショットキーバリアダイオード
US10276731B2 (en) 2017-03-16 2019-04-30 Toyoda Gosei Co., Ltd. Schottky barrier diode
JP7012306B2 (ja) 2018-03-01 2022-01-28 株式会社タムラ製作所 トレンチmos型ショットキーダイオード及びその製造方法
WO2020218294A1 (ja) * 2019-04-25 2020-10-29 京セラ株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08116072A (ja) * 1994-10-17 1996-05-07 Murata Mfg Co Ltd ショットキーバリア半導体装置
US6362495B1 (en) * 1998-03-05 2002-03-26 Purdue Research Foundation Dual-metal-trench silicon carbide Schottky pinch rectifier
JP4177124B2 (ja) * 2002-04-30 2008-11-05 古河電気工業株式会社 GaN系半導体装置
JP2006352028A (ja) * 2005-06-20 2006-12-28 Sumitomo Electric Ind Ltd 整流素子およびその製造方法
US8026568B2 (en) * 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
JP2007142243A (ja) * 2005-11-21 2007-06-07 Matsushita Electric Ind Co Ltd 窒化物半導体電界効果トランジスタ及びその製造方法

Also Published As

Publication number Publication date
JP2010192555A (ja) 2010-09-02

Similar Documents

Publication Publication Date Title
JP5792922B2 (ja) ショットキバリアダイオードおよびその製造方法
JP5056658B2 (ja) ガードリング構造,その形成方法および半導体デバイス
JP5590874B2 (ja) 窒化物半導体素子
JP5084262B2 (ja) 半導体装置
JP2011210751A (ja) Iii族窒化物半導体素子、iii族窒化物半導体素子の製造方法、および電子装置
TWI528589B (zh) Group III nitride semiconductor element and method of manufacturing the same
WO2019167873A1 (ja) トレンチmos型ショットキーダイオード及びその製造方法
JP5684043B2 (ja) 半導体装置とその製造方法
JP2009212472A (ja) 窒化物半導体素子
JP2014241436A (ja) ショットキーバリアダイオードおよびその製造方法
JP2014241436A5 (ja)
JP5678402B2 (ja) ショットキーバリアダイオードおよびその製造方法
TWI488303B (zh) 增強型氮化鎵電晶體元件
JP5682098B2 (ja) ウェル構造,その形成方法および半導体デバイス
JP2009164437A (ja) 窒化物半導体装置の製造方法
JP2005311029A (ja) 窒化物半導体装置及びその製造方法
JP2010166012A (ja) オーミック電極、半導体装置、オーミック電極の製造方法および半導体装置の製造方法
JP2009246307A (ja) 半導体装置及びその製造方法
JP2010114219A (ja) 半導体装置及びその製造方法
KR101652246B1 (ko) 질화갈륨계 비휘발성 메모리 장치 및 그 제조 방법
TWI662700B (zh) 半導體單元
JP6255874B2 (ja) 半導体装置及びその製造方法
JP5514341B2 (ja) Iii族窒化物半導体素子の製造方法
JP6989660B2 (ja) 半導体装置及びその製造方法
JP5835170B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130902

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140711

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140722

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150807

R150 Certificate of patent or registration of utility model

Ref document number: 5792922

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees