JP2009164437A - 窒化物半導体装置の製造方法 - Google Patents

窒化物半導体装置の製造方法 Download PDF

Info

Publication number
JP2009164437A
JP2009164437A JP2008001768A JP2008001768A JP2009164437A JP 2009164437 A JP2009164437 A JP 2009164437A JP 2008001768 A JP2008001768 A JP 2008001768A JP 2008001768 A JP2008001768 A JP 2008001768A JP 2009164437 A JP2009164437 A JP 2009164437A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
layer
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008001768A
Other languages
English (en)
Other versions
JP5276849B2 (ja
Inventor
Akikazu Yamashita
明一 山下
Tadayoshi Deguchi
忠義 出口
Atsushi Nakagawa
敦 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2008001768A priority Critical patent/JP5276849B2/ja
Publication of JP2009164437A publication Critical patent/JP2009164437A/ja
Application granted granted Critical
Publication of JP5276849B2 publication Critical patent/JP5276849B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】 電流コラプスの抑制と高耐圧化が実現できると共に、微結晶構造の窒化物半導体層を緩やかに傾斜した形状に形成し、電界集中を緩和することができる窒化物半導体装置の製造方法を提供する。
【解決手段】 アルミニウムを含まない高絶縁性の第2の窒化物半導体層に形成した側壁が斜めに傾斜した凹部内に、ゲート電極を形成する。側壁が斜めの凹部は、第2の窒化物半導体装置の成長温度を徐々に低くしながら成長させ、その後、成長温度に応じてエッチングレートが異なるエッチング液を使用してエッチングして形成する。
【選択図】 図1

Description

本発明は、能動層に窒化物半導体を用いた窒化物半導体装置の製造方法に関し、特に高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)、電界効果トランジスタ(FET:Field Effect Transistor)やショットキーバリアダイオードのような、半導体装置にショットキ接触する電極を有する窒化物半導体装置の製造方法に関する。
図5は、従来のIII−V族窒化物半導体からなる半導体装置の断面図を示している。図5に示す半導体装置は、いわゆるHEMT構造を示しており、サファイア基板からなる基板11上には、窒化ガリウム(GaN)からなるバッファ層12、窒化ガリウムからなるチャネル層13、n型窒化アルミニウムガリウム(AlGaN)からなるキャリア供給層15、ノンドープの窒化アルミニウムガリウムからなるショットキ層14が順次積層した構造となっており、チャネル層13とキャリア供給層15とからなるヘテロ接合界面近傍に、ポテンシャル井戸からなる電子移動度が極めて大きい2次元電子ガス層が形成されている。このような構造の半導体装置では、ショットキ層14にショットキ接触するゲート電極18に印加する電圧を制御することにより、ソース電極17aとドレイン電極17bとの間を流れるキャリア(2次元電子ガス)を制御している。16は、窒化硅素からなるキャップ層である。
このような構造の従来の窒化物半導体装置の耐圧は、ゲート金属と窒化物半導体層との接触で形成されるショットキ特性に大きく左右されている。一般的に窒化物半導体層、例えば窒化アルミニウムガリウム(AlGaN)層や窒化ガリウム(GaN)層上に形成されるゲート金属のショットキ特性は、高いゲートリーク電流が見られ、これが衝突イオン化のトリガーとなり、高出力素子の窒化物半導体装置の重要なパラメータであるオフ耐圧(FETがオフ状態でのドレイン耐圧)を予想される数値よりも低下させて、ワイドギャップ材料の高耐圧という特性を十分に引き出すことができないという問題点があった。一方窒化アルミニウムガリウム(AlGaN)層や窒化ガリウム(GaN)層などの窒化物半導体層上にゲート電極を形成した半導体装置においても、窒化物半導体層の表面準位にトラップされた電子により、表面のポテンシャルが揺らぎ、電流−電圧特性の周波数分散(電流コラプス)が生じるという問題があった。
一方、従来耐圧を改善するためには、図6のようなフィールドプレート構造を用いることが知られている。従来のフィールドプレート構造は、窒化物半導体層とゲート電極と接続する電極部との間には、窒化珪素や酸化珪素等からなるキャップ層16が用いられていた(例えば、特許文献1)。しかし、キャップ層として酸化珪素を用いると電流コラプスが発生し、窒化珪素を用いると酸化珪素を用いるときよりも耐圧が低下する問題があった。
本願出願人は、これらの問題点を解消し、電流コラプスの抑制と高耐圧化を目的として、成膜温度を低く設定して形成した絶縁性の高い微結晶構造の窒化物半導体層上に、フィールドプレート構造を形成する窒化物半導体装置を提案している(特願2007−236115号)。
特開2004−200248号公報
本願出願人が先に提案した絶縁特性の高い微結晶構造の窒化物半導体層を備えた窒化物半導体装置は、表面順位にトラップされる電子の制御若しくは表面準位密度の低減により、電流コラプス減少が抑制され高周波特性が改善された。
そして、さらに高耐圧化が望まれているものの、従来の窒化物半導体装置は、微結晶構造の窒化物半導体層の一部をエッチング除去する際、塩素系ガスを用いたドライエッチング法を用いていたため、その表面にダメージを残し、リーク電流が増大してしまうという問題があった。
一方、ウエットエッチング法によれば、エッチングダメージによるリーク電流は抑制できるものの、さらに高耐圧化を図るため、微結晶構造の窒化物半導体層の側壁を緩やかに傾斜する形状に形成しようとすると、エッチングレートの遅い結晶面のエッチングに律速され、垂直に近い形状しか形成することができなかった。
本発明は、電流コラプスの抑制と高耐圧化が実現できると共に、微結晶構造の窒化物半導体層を緩やかに傾斜した形状に形成し、電界集中を緩和することができる窒化物半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、本願請求項1に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置の製造方法において、基板上に、前記III−V族窒化物半導体層からなる第1の窒化物半導体層を形成する工程と、該第1の窒化物半導体層の上に、前記III−V族窒化物半導体層からなり、アルミニウムを含まない第2の窒化物半導体層を、前記第1の窒化物半導体層の成膜温度より低く微結晶構造となる温度で成長を開始し、その後、成膜温度を低く設定して形成する工程と、前記第1の窒化物半導体層にオーミック接触する第1の電極を形成する工程と、前記第2の窒化物半導体層の一部を、前記成膜温度が低いほどエッチングレートが早くなるエッチング液を用いてエッチングし、表面側の開口幅が広くなる傾斜した側壁を有する凹部を形成する工程と、該凹部内に露出する前記第1の窒化物半導体層にショットキ接触し、少なくとも前記第1の電極側の前記側壁を覆う第2の電極を形成する工程と、を含むことを特徴とするものである。
本願請求項2に係る発明は、請求項1記載の窒化物半導体装置の製造方法において、前記第2の窒化物半導体層を形成する工程は、前記第1の窒化物半導体層の成膜温度より低く微結晶構造となる温度を保ち、成長させた後、さらに成膜温度を低く設定して形成する工程であることを特徴とするものである。
本願請求項3に係る発明は、請求項1または2いずれか記載の窒化物半導体装置の製造方法において、前記第2の窒化物半導体層の一部をエッチングし、前記凹部を形成する際、前記凹部の底部に前記第2の窒化物半導体層の一部を残し、該第2の窒化物半導体層にショットキ接触する前記ゲート電極を形成する工程を含むことを特徴とするものである。
本発明の製造方法によれば、ショットキ電極−オーミック電極間に絶縁性の高い窒化物半導体層を備える構造とすることで、ショットキ電極−オーミック電極間の表面準位にトラップされる電子の抑制若しくは表面準位密度の低減により電流コラプス現象が抑制され、高周波特性も改善された半導体装置を形成することができる。同時に、ショットキ電極が緩やかに傾斜する側壁を覆う構造とすることで、電界集中が緩和され、従来の側壁部がほぼ垂直な構造よりもさらに高い耐圧の窒化物半導体装置を形成することができる。
そして特に、絶縁性の高い窒化物半導体層を、表面ほど成膜温度を低く設定し、成膜温度によりエッチングレートの異なるエッチング液を用いてエッチングすることにより、簡便に表面側の開口幅が広くなる傾斜した側壁を形成することができる。この傾斜した形状のコントロールは、成膜温度の制御により行うことができるので、非常に簡便な方法である。またウエットエッチング法によるため、ダメージフリーとなる利点もある。
また、ショットキ電極を微結晶構造の薄い窒化物半導体層を介してショットキ接合するように形成すると、さらに高い耐圧を持つ窒化物半導体装置を形成することができる。この微結晶構造の薄い窒化物半導体層は、上層部と比較して相対的にエッチングレートの低い層として形成する(換言すれば、成長温度の高い層として形成する)ことで、均一な膜厚で凹部底部に残すことができ、特性のばらつきの少ない窒化物半導体装置を形成することができる。
以下、本発明の窒化物半導体装置の製造方法について、III−V族窒化物半導体装置であるHEMTの製造方法を例にとり、詳細に説明する。
図1は本発明の第1の実施例の窒化物半導体装置の断面図を、図2はその製造工程の説明図を示している。図2(a)に示すように、炭化珪素(SiC)からなる基板11上に、MOCVD(有機金属化学的気相堆積)法、MBE(電子ビームエピタキシャル)法等により、厚さ200nm程度の窒化アルミニウム(AlN)からなるバッファ層12、後述するキャリア供給層のエネルギーギャップより小さいエネルギーギャップを持つ厚さ2.5μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、チャネル層13との界面にキャリアとなる2次元電子ガスを形成する厚さ25nmのn型窒化アルミニウムガリウム(AlGaN)からなるショットキ層14、ショットキ層14の成膜温度よりも低い温度で形成された厚さ200nmの高絶縁性のノンドープ窒化ガリウム(GaN)からなるキャップ層19を積層形成している。キャップ層19は、ショットキ層14の成膜温度より500℃から600℃程度低い温度範囲であって、表面側ほど成膜温度を低く設定して成膜することで、微結晶構造(多結晶構造)から非晶質構造となり、絶縁性の高い半導体層が形成される。一例として、チャネル層13、ショットキ層14の成膜温度が1080℃のとき、500℃で成長を開始し、徐々に成長温度を下げていき、425℃程度までの温度範囲で成長させると、好適なキャップ層19を形成することができる。
このように形成したキャップ層19は、比抵抗が1011Ωcm程度の高抵抗となっている。なお、成膜温度が500℃で成長させた厚さ1μmのGaN層をX線回析で結晶性の評価を行ったところ、(004)面におけるX線解析ロッキングカーブの半値幅は、1200秒であり、同様に成長温度400℃では、半値幅の測定は不能となった。(なお、1080℃で結晶成長したGaN層は、単結晶構造であり、その半値幅は150〜300秒となる。)また、成長温度を変化させて形成した断面TEM試料を、電子線回析法により評価したところ、温度が低くなるに従い、多結晶構造から非晶質構造になることを確認している。
次に図2(b)に示すように、ショットキ層14上のソース電極17a、ドレイン電極17b形成領域にあるキャップ層19を、塩素ガス等を用いたドライエッチング法により除去し、ショットキ層14を露出させる。その後、図2(c)に示すようにチタン(Ti)/アルミニウム(Al)からなるソース電極17a、ドレイン電極17bを形成し、600℃30秒の急速加熱を行い、ショットキ層14にオーミック接触を形成する。なお、キャップ層19は、低抵抗のオーミック接触が形成できる範囲で、ショットキ層14上に残すことも可能である。
次に図2(d)に示すように、ソース電極17a、ドレイン電極17b間のゲート電極形成領域にあるキャップ層19の一部を凹状に除去し、その底部にショットキ層14を露出させる。ここで、凹部を形成する際、液温90℃の30wt%の水酸化ガリウム溶液を用いたウエットエッチング法を用いる。このエッチング液は、図3に示すように、成長温度の違いによりエッチングレートが異なるエッチング特性を有している。このエッチング液を用いて、前述の通り、表面側ほど成長温度を低く設定したキャップ層19をエッチングすると、表面側のエッチングが早く進み、図2(d)に示すように、側壁が斜めになった凹部を形成することができる。
その後、図2(e)に示すようにニッケル(Ni)/(Au)の積層体等からなるゲート電極18を凹部およびドレイン電極17b側のキャップ層19上に延出するように形成する。凹部の底部では、ゲート電極18とショットキ層14との間にショットキ接触が形成され、ドレイン電極17b側に延出するゲート電極18は、フィールドプレート部を形成する。特に斜めに傾斜した側壁にゲート電極18が形成されるため、電界集中が緩和される構造となっている。なお、ソース側の側壁には、ゲート電極を形成しない方が好ましい。ゲート−ソース間容量Cgsの増大は、高周波特性の劣化の原因となるからである。
本発明では、絶縁性の高いキャップ層19を備える構造となっているため、ゲートリーク電流が減少し、チャネルでの衝突イオン化が抑制できる。さらにフィールドプレート構造とすることにより、ゲート電極端の電界集中が緩和できる。その結果、オフ耐圧が従来の100Vから200Vに改善された。
次に図4に示す第2の実施例について説明する。図1に示す第1の実施例と同様、炭化珪素(SiC)からなる基板11上に、MOCVD(有機金属化学的気相堆積)法、MBE(電子ビームエピタキシャル)法等により、厚さ200nm程度の窒化アルミニウム(AlN)からなるバッファ層12、後述するキャリア供給層のエネルギーギャップより小さいエネルギーギャップを持つ厚さ2.5μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、チャネル層13との界面にキャリアとなる2次元電子ガスを形成する厚さ25nmのn型窒化アルミニウムガリウム(AlGaN)からなるショットキ層14、ショットキ層14の成膜温度よりも低い温度形成された厚さ200nmの高絶縁性のノンドープ窒化ガリウム(GaN)からなるキャップ層19を積層形成している。キャップ層19は、ショットキ層14の成膜温度より500℃から600℃程度低い温度範囲であって、表面側ほど成膜温度を低く設定して成膜することで、微結晶構造(多結晶構造)から非晶質構造となり、絶縁性の高い半導体層が形成される。一例として、チャネル層13、ショットキ層14の成膜温度が1080℃のとき、500℃から550℃の温度範囲で成長を開始し、厚さ20nmから30nm成長させた後、さらに成長温度を下げていき、425℃程度までの温度範囲で成長させると、好適なキャップ層19を形成することができる。
さらに、第1の実施例で説明した工程に従い、ショットキ層14上のソース電極17a、ドレイン電極17b形成領域にあるキャップ層19を除去し、ショットキ層14を露出させる。その後、露出するショットキ層14上にチタン(Ti)/アルミニウム(Al)からなるソース電極17a、ドレイン電極17bを形成し、600℃30秒の急速加熱を行い、ショットキ層14にオーミック接触を形成する。なお、キャップ層19は、低抵抗のオーミック接触が形成できる範囲で、ショットキ層14上に残すことも可能である。
次にソース電極17a、ドレイン電極17b間のゲート電極形成領域にあるキャップ層19の一部を凹状に除去する。ここで、本実施例では、微結晶構造のキャップ層19を完全に除去せず、凹部の底部に微結晶構造のキャップ層19を20nm程度残す。前述の通り、キャップ層19を形成する際、成長初期の成長温度を500℃から550℃の温度範囲とすることで、この部分のエッチングレートが非常に遅くなり、制御性良く、20nm程度のキャップ層を凹部の底部に残すことができる。凹部を形成するエッチング液は、第1の実施例で説明したエッチング液を用いる。その結果、表面側のエッチングが早く進み、側壁が斜めになった凹部を形成することができる。
その後、第1の実施例で説明した工程に従い、ニッケル(Ni)/(Au)の積層体等からなるゲート電極18を凹状部分およびドレイン電極17b側のキャップ層19上に延出するように形成する。凹状部分の底部では、わずかに残ったキャップ層19を介してゲート電極18とショットキ層14との間にショットキ接触が形成され、ドレイン電極17b側に延出するゲート電極18は、フィールドプレート部を形成する。前述の通り、斜めに傾斜した側壁にゲート電極18が形成されるため、電界集中が緩和される構造となる。また、ゲート−ソース間容量Cgsの増大は高周波特性の劣化の原因となるので、ソース側の側壁には、ゲート電極を形成しない方が好ましい。
本実施例によれば、絶縁特性の高いキャップ層19がショットキ界面に存在するため、ゲート電極18のショットキ障壁が高く、ゲートリークが低減し、チャネルでの衝突イオン化が抑制され、第1の実施例よりもさらに高い耐圧特性を得ることができる。
以上本発明の実施例について説明したが、本発明はこれらの実施例に限定されるものではなく変更が可能である。例えば、ゲート電極の種類、オーミック電極の種類は、使用する窒化物半導体層の種類に応じて適宜選択、設定することができる。
また、HEMT構造の窒化物半導体装置の代わりに、不純物が添加された窒化物半導体層を能動層(チャネル層)とし、その上に上述のショットキ層14が形成された構造のFET構造やショットキーバリアダイオード構造とすることができる。また、窒化物半導体層は、GaN/AlGaN系に限定されるものではなく、ゲート電極が形成される第2の窒化物半導体層(上記実施例ではキャップ層19に相当)は、例えば、GaN、BN、InNあるいはこれらの混晶半導体を含み、かつアルミニウムを含まない層で構成することができる。また第1の窒化物半導体層(上記実施例ではショットキ層14に相当)は、例えば、GaN、BN、InN、AlNあるいはこれらの混晶半導体を含む層で形成することができる。さらに、炭化珪素(SiC)基板の代わりにサファイア基板を用いてもかまわない。その場合はバッファ層として窒化ガリウム(GaN)を用いるほうが好ましい。また炭化珪素(SiC)基板の代わりにシリコン(Si)基板を用いてもかまわない。
第2の窒化物半導体層をエッチングするエッチング液の組成も、使用する窒化物半導体層の種類に応じて、適宜選択すればよい。一般的には、成長温度が低くなるに従い、結晶性が劣化し、エッチングレートの高い面が露出しやすくなる。その結果、成長温度を低くすると、エッチングレートが早くなる傾向を示すことになるので、周知のエッチング液の中から、使用する窒化物半導体層の種類に応じて適宜、選択することができる。
凹部の形状は、第2の窒化物半導体層の成長温度、成長速度、エッチング液の組合せによって、斜めの側壁の形状を制御することができる。また、側壁が斜めに傾斜する代わりに、階段状に開口幅が広がるような形状とすることも可能である。この場合、第2の窒化物半導体層の成長温度は一定温度に保ち、所定の時間成長させた後、成長温度を下げ、所定の時間成長させることを繰り返す。このように成長させた第2の窒化物半導体層を、成長温度に応じてエッチングレートの異なるエッチング液を用いてエッチングすると、階段状に開口幅が広がる凹部を形成することができる。
凹部内に第2の窒化物半導体層を残す場合、第2の実施例で説明したように、第2の窒化物半導体層の成長温度を一定に保つことなく、第1の実施例で説明したように徐々に成長温度を下げていくこともできる。また、第2の実施例で説明したように、第2の窒化物半導体層の成長温度を一定の保ち成長させた第2の窒化物半導体層をすべて除去し、凹部内に露出する第1の窒化物半導体層にショットキ電極が接触する構成とすることも可能である。
なお第2の窒化物半導体層について微結晶構造と説明したが、これは微結晶粒の集合体あるいはそれらの再配列にした構造であり、成長温度、成長時の雰囲気のガス組成、成長させる基板の種類などによって、結晶粒の大きさや配列等は変わるものであり、所望のショットキ特性や絶縁特性等が得られる範囲で、成長温度を制御することによって得られるものである。第2の窒化物半導体層の成長温度は第1の窒化物半導体層の成長温度より400度以上低い温度に設定すると、ショットキ電極を形成する場合に好適である。
本発明の第1の実施例である窒化物半導体装置の断面図である。 本発明の第1の実施例である窒化物半導体装置の製造工程の説明図である。 本発明の第1の実施例である窒化物半導体装置の製造工程に使用するエッチング液の説明図である。 本発明の第2の実施例である窒化物半導体装置の断面図である。 従来のIII−V族窒化物半導体からなる半導体装置の断面図である。 従来のフィールドプレート構造を備えた窒化物半導体装置の断面図である。
符号の説明
11;基板、12;バッファ層、13;チャネル層、14;ショットキ層、15;キャリア供給層、16;窒化硅素からなるキャップ層、17a;ソース電極、17b;ドレイン電極、18;ゲート電極、19;キャップ層

Claims (3)

  1. ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置の製造方法において、
    基板上に、前記III−V族窒化物半導体層からなる第1の窒化物半導体層を形成する工程と、
    該第1の窒化物半導体層の上に、前記III−V族窒化物半導体層からなり、アルミニウムを含まない第2の窒化物半導体層を、前記第1の窒化物半導体層の成膜温度より低く微結晶構造となる温度で成長を開始し、その後、成膜温度を低く設定して形成する工程と、
    前記第1の窒化物半導体層にオーミック接触する第1の電極を形成する工程と、
    前記第2の窒化物半導体層の一部を、前記成膜温度が低いほどエッチングレートが早くなるエッチング液を用いてエッチングし、表面側の開口幅が広くなる傾斜した側壁を有する凹部を形成する工程と、
    該凹部内に露出する前記第1の窒化物半導体層にショットキ接触し、少なくとも前記第1の電極側の前記側壁を覆う第2の電極を形成する工程と、を含むことを特徴とする窒化物半導体装置の製造方法。
  2. 請求項1記載の窒化物半導体装置の製造方法において、前記第2の窒化物半導体層を形成する工程は、前記第1の窒化物半導体層の成膜温度より低く微結晶構造となる温度を保ち、成長させた後、さらに成膜温度を低く設定して形成する工程であることを特徴とする窒化物半導体装置の製造方法。
  3. 請求項1または2いずれか記載の窒化物半導体装置の製造方法において、前記第2の窒化物半導体層の一部をエッチングし、前記凹部を形成する際、前記凹部の底部に前記第2の窒化物半導体層の一部を残し、該第2の窒化物半導体層にショットキ接触する前記第2の電極を形成する工程を含むことを特徴とする窒化物半導体装置の製造方法。
JP2008001768A 2008-01-09 2008-01-09 窒化物半導体装置の製造方法 Expired - Fee Related JP5276849B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008001768A JP5276849B2 (ja) 2008-01-09 2008-01-09 窒化物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008001768A JP5276849B2 (ja) 2008-01-09 2008-01-09 窒化物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009164437A true JP2009164437A (ja) 2009-07-23
JP5276849B2 JP5276849B2 (ja) 2013-08-28

Family

ID=40966686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008001768A Expired - Fee Related JP5276849B2 (ja) 2008-01-09 2008-01-09 窒化物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5276849B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040500A (ja) * 2009-08-07 2011-02-24 Covalent Materials Corp 化合物半導体基板とその製造方法
JP2011114267A (ja) * 2009-11-30 2011-06-09 Sanken Electric Co Ltd 半導体装置
JP2011146446A (ja) * 2010-01-12 2011-07-28 Sumitomo Electric Ind Ltd 化合物半導体装置
CN102315124A (zh) * 2011-09-13 2012-01-11 中国电子科技集团公司第五十五研究所 一种双凹槽场板结构氮化物高电子迁移率晶体管制造方法
JP2012038966A (ja) * 2010-08-09 2012-02-23 Sanken Electric Co Ltd 化合物半導体装置
CN110808212A (zh) * 2019-11-08 2020-02-18 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001122693A (ja) * 1999-10-22 2001-05-08 Nec Corp 結晶成長用下地基板およびこれを用いた基板の製造方法
JP2003197645A (ja) * 2001-12-26 2003-07-11 Oki Electric Ind Co Ltd ヘテロ接合電界効果トランジスタ及びその製造方法
JP2005311029A (ja) * 2004-04-21 2005-11-04 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
JP2006313837A (ja) * 2005-05-09 2006-11-16 Oki Electric Ind Co Ltd 半導体装置の製造方法
WO2007018918A2 (en) * 2005-07-20 2007-02-15 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001122693A (ja) * 1999-10-22 2001-05-08 Nec Corp 結晶成長用下地基板およびこれを用いた基板の製造方法
JP2003197645A (ja) * 2001-12-26 2003-07-11 Oki Electric Ind Co Ltd ヘテロ接合電界効果トランジスタ及びその製造方法
JP2005311029A (ja) * 2004-04-21 2005-11-04 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
JP2006313837A (ja) * 2005-05-09 2006-11-16 Oki Electric Ind Co Ltd 半導体装置の製造方法
WO2007018918A2 (en) * 2005-07-20 2007-02-15 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040500A (ja) * 2009-08-07 2011-02-24 Covalent Materials Corp 化合物半導体基板とその製造方法
JP2011114267A (ja) * 2009-11-30 2011-06-09 Sanken Electric Co Ltd 半導体装置
JP2011146446A (ja) * 2010-01-12 2011-07-28 Sumitomo Electric Ind Ltd 化合物半導体装置
JP2012038966A (ja) * 2010-08-09 2012-02-23 Sanken Electric Co Ltd 化合物半導体装置
CN102315124A (zh) * 2011-09-13 2012-01-11 中国电子科技集团公司第五十五研究所 一种双凹槽场板结构氮化物高电子迁移率晶体管制造方法
CN110808212A (zh) * 2019-11-08 2020-02-18 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管及其制备方法

Also Published As

Publication number Publication date
JP5276849B2 (ja) 2013-08-28

Similar Documents

Publication Publication Date Title
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
JP5032965B2 (ja) 窒化物半導体トランジスタ及びその製造方法
TWI431770B (zh) 半導體裝置及製造其之方法
JP5208463B2 (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP5334149B2 (ja) 窒化物半導体電界効果トランジスタ
WO2010109566A1 (ja) 半導体装置及びその製造方法
JP2009231395A (ja) 半導体装置および半導体装置の製造方法
CN109390212B (zh) 氮化物半导体器件的形成工艺
JP2009164235A (ja) 窒化物半導体素子およびその製造方法
JP2006279032A (ja) 半導体装置及びその製造方法
JP2008078526A (ja) 窒化物半導体装置及びその製造方法
JP5276849B2 (ja) 窒化物半導体装置の製造方法
JP2008010526A (ja) 窒化物半導体装置及びその製造方法
TW201810654A (zh) 半導體結構、hemt結構及其形成方法
US9484429B2 (en) High electron mobility transistor (HEMT) capable of absorbing a stored hole more efficiently and method for manufacturing the same
JP4517077B2 (ja) 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
US8564022B2 (en) Power device and method for manufacturing the same
KR101668445B1 (ko) 반도체 소자 및 그의 제조방법
KR101688965B1 (ko) 반도체 소자 제조방법
JP2010165783A (ja) 電界効果型トランジスタおよびその製造方法
JP4869576B2 (ja) 窒化物半導体装置及びその製造方法
JP2009289827A (ja) へテロ接合を有する半導体装置とその製造方法
JP5460016B2 (ja) 半導体装置及びその製造方法
JP2023116995A (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
CN110875379B (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130520

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5276849

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees