CN110808212A - 氧化镓场效应晶体管及其制备方法 - Google Patents

氧化镓场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN110808212A
CN110808212A CN201911089388.6A CN201911089388A CN110808212A CN 110808212 A CN110808212 A CN 110808212A CN 201911089388 A CN201911089388 A CN 201911089388A CN 110808212 A CN110808212 A CN 110808212A
Authority
CN
China
Prior art keywords
gallium oxide
type doped
channel layer
effect transistor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911089388.6A
Other languages
English (en)
Other versions
CN110808212B (zh
Inventor
吕元杰
刘宏宇
王元刚
周幸叶
宋旭波
梁士雄
谭鑫
冯志红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201911089388.6A priority Critical patent/CN110808212B/zh
Publication of CN110808212A publication Critical patent/CN110808212A/zh
Application granted granted Critical
Publication of CN110808212B publication Critical patent/CN110808212B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明适用于半导体制造技术领域,提供了一种氧化镓场效应晶体管及其制备方法,该制备方法包括:在衬底上外延制备n型掺杂氧化镓沟道层,并在n型掺杂氧化镓沟道层上沉积源电极和漏电极;在n型掺杂氧化镓沟道层上未被源电极和漏电极覆盖的位置刻蚀成一斜面,获得样品;在样品上未被源电极和漏电极覆盖的表面上生长介质层;在介质层的斜面上制备栅电极。通过刻蚀斜面的方式,可以使栅电极处于一个斜面上,栅电极靠近漏极的端点处角度变大,栅电极下尖峰电场被有效的抑制,电场分布更加均匀,从而大幅提升氧化镓场效应晶体管的击穿电压,提高氧化镓场效应晶体管的导通特性。

Description

氧化镓场效应晶体管及其制备方法
技术领域
本发明属于半导体制造技术领域,尤其涉及一种氧化镓场效应晶体管及其制备方法。
背景技术
氧化镓是一种超宽禁带电力电子器件。超宽禁带氧化镓作为一种新的半导体材料,在击穿场强、巴利加优值和成本等方面优势突出。巴利加优值用于表征材料适合功率器件的程度。超宽禁带氧化镓功率器件与氮化镓和碳化硅器件在相同耐压情况下,导通电阻更低,功耗更小,并且能够极大地降低器件工作时的电能损耗。
然而,目前制造的氧化镓Ga2O3场效应晶体管器件虽然可以通过提高Ga2O3晶体材料质量、优化器件制作工艺等方法提高Ga2O3场效应晶体管器件的性能,但是Ga2O3场效应晶体管器件的击穿电压和导通特性还远低于材料预期值。
发明内容
有鉴于此,本发明实施例提供了一种氧化镓场效应晶体管及其制备方法,以提高Ga2O3场效应晶体管器件的击穿电压和导通特性。
本发明实施例的第一方面提供了一种氧化镓场效应晶体管的制备方法,包括:
在衬底上外延制备n型掺杂氧化镓沟道层,并在所述n型掺杂氧化镓沟道层上沉积源电极和漏电极;
在所述n型掺杂氧化镓沟道层上未被所述源电极和所述漏电极覆盖的位置刻蚀一斜面,获得样品;
在所述样品上未被所述源电极和所述漏电极覆盖的表面上生长介质层;
在所述介质层的斜面上制备栅电极。
在一实施例中,所述在衬底上外延制备n型掺杂氧化镓沟道层,包括:
在衬底上生成未掺杂的氧化镓层;
在所述未掺杂的氧化镓层上外延n型掺杂氧化镓沟道层。
在一实施例中,所述n型掺杂氧化镓沟道层中的掺杂金属为硅、锡或者锗,掺杂浓度为1.0×1015cm-3至1.0×1020cm-3
所述n型掺杂氧化镓沟道层的厚度为10nm至1000nm。
在一实施例中,所述衬底包括高阻氧化镓衬底、半绝缘碳化硅衬底、氧化镁衬底或者蓝宝石衬底中任一种。
在一实施例中,所述在所述n型掺杂氧化镓沟道层上沉积源电极和漏电极,包括:
在所述n型掺杂氧化镓沟道层上的两端通过电子束蒸发沉积源电极和漏电极。
在一实施例中,所述在所述n型掺杂氧化镓沟道层上未被所述源电极和所述漏电极覆盖的位置刻蚀一斜面,获得样品,包括:
在沉积了所述源电极和所述漏电极的样品表面制备光刻图形,所述光刻图形中显影区域为与所述源电极对应的光刻胶相邻的区域;
对所述光刻图形中显影区域的光刻胶进行烘烤和回流处理,得到一斜面;
以光刻胶为掩膜在所述光刻胶的斜面位置处对所述n型掺杂氧化镓沟道层采用干法刻蚀一斜面,获得样品。
在一实施例中,所述n型掺杂氧化镓沟道层上刻蚀的斜面与水平面的角度为大于0°小于60°;
所述n型掺杂氧化镓沟道层上刻蚀的深度小于所述n型掺杂氧化镓沟道层的厚度。
在一实施例中,所述介质层采用的介质为氧化铝或氧化铪;
所述介质层的厚度为10nm至100nm。
在一实施例中,所述在所述介质层的斜面上制备栅电极,包括:
采用电子束蒸发的方法在所述介质层的斜面上制备栅电极;其中,所述栅电极的长度为大于或等于50nm且小于或等于10μm,所述栅电极的厚度为大于或等于10nm。
本发明实施例的第二方面提供了一种氧化镓场效应晶体管,包括:采用上述任一实施例提供的氧化镓场效应晶体管的制备方法制备得到的氧化镓场效应晶体管。
本发明实施例与现有技术相比存在的有益效果是:通过在衬底上外延制备n型掺杂氧化镓沟道层,并在所述n型掺杂氧化镓沟道层上沉积源电极和漏电极;在所述n型掺杂氧化镓沟道层上未被所述源电极和所述漏电极覆盖的位置刻蚀成一斜面,获得样品;在所述样品上未被所述源电极和所述漏电极覆盖的表面上生长介质层;在所述介质层的斜面上制备栅电极。通过刻蚀斜面的方式,可以使栅电极处于一个斜面上,栅电极靠近漏极的端点处角度变大,栅电极下尖峰电场被有效的抑制,电场分布更加均匀,从而大幅提升氧化镓场效应晶体管的击穿电压,提高氧化镓场效应晶体管的导通特性。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的氧化镓场效应晶体管的制备方法的实现流程示意图;
图2是本发明实施例提供的n型掺杂氧化镓沟道层的示意图;
图3是本发明实施例提供的源电极和漏电极的示意图;
图4是本发明实施例提供的光刻胶斜面的示例图;
图5是本发明实施例提供的n型掺杂氧化镓沟道层斜面的示意图;
图6是本发明实施例提供的介质层的示意图;
图7是本发明实施例提供的氧化镓场效应晶体管的示意图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本发明实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案,下面通过具体实施例来进行说明。
图1为本发明实施例提供的一种氧化镓场效应晶体管的制备方法的实现流程示意图,详述如下。
步骤101,在衬底上外延制备n型掺杂氧化镓沟道层,并在所述n型掺杂氧化镓沟道层上沉积源电极和漏电极。
可选的,衬底包括高阻氧化镓衬底、半绝缘碳化硅衬底、氧化镁衬底或者蓝宝石衬底中任一种。
可选的,如图2所示,在衬底上外延制备n型掺杂氧化镓沟道层时,可以首先在衬底上生成未掺杂的氧化镓层,然后在所述未掺杂的氧化镓层上外延n型掺杂氧化镓沟道层。
可选的,n型掺杂氧化镓沟道层中的掺杂金属为硅、锡或者锗,掺杂浓度为1.0×1015cm-3至1.0×1020cm-3,掺杂浓度可以是从上到下或者从下到上梯形浓度变化,也可以是掺杂浓度逐步渐变。n型掺杂氧化镓沟道层也可以称为n型低掺杂氧化镓沟道层。
所述n型掺杂氧化镓沟道层的厚度为10nm至1000nm。
可选的,本实施例中采用的氧化镓n-层采用外延法生长,氧化镓分子层层堆垛,因此缺陷排布方向垂直于衬底排布,电场平行于衬底分布,电场方向与缺陷排布方向垂直,这使得n-层更不容易产生击穿,从而大幅提升氧化镓场效应晶体管的击穿电压。
可选的,如图3所示在所述n型掺杂氧化镓沟道层上沉积的源电极和漏电极。在所述n型掺杂氧化镓沟道层上沉积源电极和漏电极,可以包括:在所述n型掺杂氧化镓沟道层上的两端通过电子束蒸发沉积源电极和漏电极。可选的,在沉积源电极和漏电极之前还可以在所述n型掺杂氧化镓沟道层的两端进行离子注入,然后在离子注入区域对应的所述n型掺杂氧化镓沟道层上通过电子束蒸发沉积源电极和漏电极。其中,沉积的电极金属可以为Ti/Au合金或者Ti/Al/Ni/Au合金。
步骤102,在所述n型掺杂氧化镓沟道层上未被所述源电极和所述漏电极覆盖的位置刻蚀一斜面,获得样品。
可选的,本步骤可以包括在沉积了所述源电极和所述漏电极的样品表面制备光刻图形,所述光刻图形中显影区域为与所述源电极对应的光刻胶相邻的区域;对所述光刻图形中显影区域的光刻胶进行烘烤和回流处理,得到一斜面,如图4所示得到的光刻胶斜面。可选的,光刻胶斜面与水平面的角度为大于0°小于60°。
以光刻胶为掩膜在所述光刻胶的斜面位置处对所述n型掺杂氧化镓沟道层采用干法刻蚀成一斜面,获得样品,如图5所示得到的n型掺杂氧化镓沟道层斜面。可选的,所述n型掺杂氧化镓沟道层上刻蚀的斜面与水平面的角度为大于0°小于60°。需要说明的是,n型掺杂氧化镓沟道层上刻蚀的深度小于n型掺杂氧化镓沟道层的厚度。
击穿电压是场效应晶体管电力电子器件的关键参数。由于传统的直角栅电极靠近漏极的端点下方具有一个尖峰电场,因此氧化镓场效应晶体管的击穿位置往往在栅电极下方。而本实施例中在栅电极对应位置下刻蚀一个斜面,栅电极靠近漏极的端点处角度变大,栅下尖峰电场被有效的抑制,电场会分布更加均匀,从而采用斜沟道技术能够大幅提升氧化镓效应晶体管的击穿电压,为氧化镓效应晶体管在高压场景下的应用提供了一个可行途径。
步骤103,在所述样品上未被所述源电极和所述漏电极覆盖的表面上生长介质层。
可选的,如图6所示,介质层在n型掺杂氧化镓沟道层上,介质层采用的介质为氧化铝或氧化铪;所述介质层的厚度为10nm至100nm。
步骤104,在所述介质层的斜面上制备栅电极。
可选的,本步骤可以包括:采用电子束蒸发的方法在所述介质层的斜面上沉积Ni/Au合金或者Pt/Au合金得到栅电极;其中,所述栅电极的长度为大于或等于50nm且小于或等于10μm,所述栅电极的厚度为大于或等于10nm。
如图7所示制备得到的氧化镓场效应晶体管,栅电极在斜面上。
上述氧化镓场效应晶体管的制备方法,通过在衬底上外延制备n型掺杂氧化镓沟道层,并在所述n型掺杂氧化镓沟道层上沉积源电极和漏电极;在所述n型掺杂氧化镓沟道层上未被所述源电极和所述漏电极覆盖的位置刻蚀成一斜面,获得样品;在所述样品上未被所述源电极和所述漏电极覆盖的表面上生长介质层;在所述介质层的斜面上制备栅电极。通过刻蚀斜面的方式,可以使栅电极处于一个斜面上,栅电极靠近漏极的端点处角度变大,栅电极下尖峰电场被有效的抑制,电场分布更加均匀,从而大幅提升氧化镓场效应晶体管的击穿电压,提高氧化镓场效应晶体管的导通特性。
本实施例还提供了一种氧化镓场效应晶体管,如图7所示,包括采用上述任一实施例提供的氧化镓场效应晶体管的制备方法制备得到的氧化镓场效应晶体管,并产生与氧化镓场效应晶体管的制备方法相同的有益效果。
以上所述实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。

Claims (10)

1.一种氧化镓场效应晶体管的制备方法,其特征在于,包括:
在衬底上外延制备n型掺杂氧化镓沟道层,并在所述n型掺杂氧化镓沟道层上沉积源电极和漏电极;
在所述n型掺杂氧化镓沟道层上未被所述源电极和所述漏电极覆盖的位置刻蚀一斜面,获得样品;
在所述样品上未被所述源电极和所述漏电极覆盖的表面上生长介质层;
在所述介质层的斜面上制备栅电极。
2.如权利要求1所述的氧化镓场效应晶体管的制备方法,其特征在于,所述在衬底上外延制备n型掺杂氧化镓沟道层,包括:
在衬底上生成未掺杂的氧化镓层;
在所述未掺杂的氧化镓层上外延n型掺杂氧化镓沟道层。
3.如权利要求2所述的氧化镓场效应晶体管的制备方法,其特征在于,所述n型掺杂氧化镓沟道层中的掺杂金属为硅、锡或者锗,掺杂浓度为1.0×1015cm-3至1.0×1020cm-3
所述n型掺杂氧化镓沟道层的厚度为10nm至1000nm。
4.如权利要求1或2所述的氧化镓场效应晶体管的制备方法,其特征在于,所述衬底包括高阻氧化镓衬底、半绝缘碳化硅衬底、氧化镁衬底或者蓝宝石衬底中任一种。
5.如权利要求1所述的氧化镓场效应晶体管的制备方法,其特征在于,所述在所述n型掺杂氧化镓沟道层上沉积源电极和漏电极,包括:
在所述n型掺杂氧化镓沟道层上的两端通过电子束蒸发沉积源电极和漏电极。
6.如权利要求1所述的氧化镓场效应晶体管的制备方法,其特征在于,所述在所述n型掺杂氧化镓沟道层上未被所述源电极和所述漏电极覆盖的位置刻蚀一斜面,获得样品,包括:
在沉积了所述源电极和所述漏电极的样品表面制备光刻图形,所述光刻图形中显影区域为与所述源电极对应的光刻胶相邻的区域;
对所述光刻图形中显影区域的光刻胶进行烘烤和回流处理,得到一斜面;
以光刻胶为掩膜在所述光刻胶的斜面位置处对所述n型掺杂氧化镓沟道层采用干法刻蚀一斜面,获得样品。
7.如权利要求6所述的氧化镓场效应晶体管的制备方法,其特征在于,所述n型掺杂氧化镓沟道层上刻蚀的斜面与水平面的角度为大于0°小于60°;
所述n型掺杂氧化镓沟道层上刻蚀的深度小于所述n型掺杂氧化镓沟道层的厚度。
8.如权利要求1所述的氧化镓场效应晶体管的制备方法,其特征在于,所述介质层采用的介质为氧化铝或氧化铪;
所述介质层的厚度为10nm至100nm。
9.如权利要求1所述的氧化镓场效应晶体管的制备方法,其特征在于,所述在所述介质层的斜面上制备栅电极,包括:
采用电子束蒸发的方法在所述介质层的斜面上制备栅电极;其中,所述栅电极的长度为大于或等于50nm且小于或等于10μm,所述栅电极的厚度为大于或等于10nm。
10.一种氧化镓场效应晶体管,其特征在于,包括采用上述权利要求1至9中任一项氧化镓场效应晶体管的制备方法制备得到的氧化镓场效应晶体管。
CN201911089388.6A 2019-11-08 2019-11-08 氧化镓场效应晶体管及其制备方法 Active CN110808212B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911089388.6A CN110808212B (zh) 2019-11-08 2019-11-08 氧化镓场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911089388.6A CN110808212B (zh) 2019-11-08 2019-11-08 氧化镓场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN110808212A true CN110808212A (zh) 2020-02-18
CN110808212B CN110808212B (zh) 2022-08-30

Family

ID=69501646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911089388.6A Active CN110808212B (zh) 2019-11-08 2019-11-08 氧化镓场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN110808212B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951919A (zh) * 2021-01-29 2021-06-11 中国电子科技集团公司第十三研究所 一种斜栅型氧化镓场效应晶体管及制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794529A (ja) * 1993-04-27 1995-04-07 Gold Star Co Ltd ゲートリセス構造を有する電界効果トランジスタ及びその製造方法
JP2009164437A (ja) * 2008-01-09 2009-07-23 New Japan Radio Co Ltd 窒化物半導体装置の製造方法
JP2010109117A (ja) * 2008-10-30 2010-05-13 New Japan Radio Co Ltd 半導体装置及びその製造方法
CN102354666A (zh) * 2011-11-01 2012-02-15 中国科学院微电子研究所 一种t型栅hemt器件及其制作方法
WO2013085566A1 (en) * 2011-12-06 2013-06-13 Hrl Laboratories, Llc High current high voltage gan field effect transistors and method of fabricating same
JP2014207287A (ja) * 2013-04-11 2014-10-30 株式会社デンソー Hemtを備えた半導体装置
CN104282764A (zh) * 2014-10-28 2015-01-14 西安电子科技大学 具有坡形栅极的4H-SiC金属半导体场效应晶体管及制作方法
CN104882483A (zh) * 2015-05-05 2015-09-02 西安电子科技大学 具有γ栅和凹陷缓冲层的场效应晶体管及其制备方法
CN104916698A (zh) * 2015-05-05 2015-09-16 西安电子科技大学 一种具有三凹陷结构的场效应晶体管及其制备方法
CN106449415A (zh) * 2016-12-08 2017-02-22 西安电子科技大学 基于P型Ga2O3材料的复合型双栅高速NMOS器件及其制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794529A (ja) * 1993-04-27 1995-04-07 Gold Star Co Ltd ゲートリセス構造を有する電界効果トランジスタ及びその製造方法
US5610090A (en) * 1993-04-27 1997-03-11 Goldstar Co., Ltd. Method of making a FET having a recessed gate structure
JP2009164437A (ja) * 2008-01-09 2009-07-23 New Japan Radio Co Ltd 窒化物半導体装置の製造方法
JP2010109117A (ja) * 2008-10-30 2010-05-13 New Japan Radio Co Ltd 半導体装置及びその製造方法
CN102354666A (zh) * 2011-11-01 2012-02-15 中国科学院微电子研究所 一种t型栅hemt器件及其制作方法
WO2013085566A1 (en) * 2011-12-06 2013-06-13 Hrl Laboratories, Llc High current high voltage gan field effect transistors and method of fabricating same
JP2014207287A (ja) * 2013-04-11 2014-10-30 株式会社デンソー Hemtを備えた半導体装置
CN104282764A (zh) * 2014-10-28 2015-01-14 西安电子科技大学 具有坡形栅极的4H-SiC金属半导体场效应晶体管及制作方法
CN104882483A (zh) * 2015-05-05 2015-09-02 西安电子科技大学 具有γ栅和凹陷缓冲层的场效应晶体管及其制备方法
CN104916698A (zh) * 2015-05-05 2015-09-16 西安电子科技大学 一种具有三凹陷结构的场效应晶体管及其制备方法
CN106449415A (zh) * 2016-12-08 2017-02-22 西安电子科技大学 基于P型Ga2O3材料的复合型双栅高速NMOS器件及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951919A (zh) * 2021-01-29 2021-06-11 中国电子科技集团公司第十三研究所 一种斜栅型氧化镓场效应晶体管及制备方法
CN112951919B (zh) * 2021-01-29 2022-09-13 中国电子科技集团公司第十三研究所 一种斜栅型氧化镓场效应晶体管及制备方法

Also Published As

Publication number Publication date
CN110808212B (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
US20190140088A1 (en) Nitride power transistor and manufacturing method thereof
WO2016141762A1 (zh) Iii族氮化物增强型hemt及其制备方法
CN104377241A (zh) 功率半导体器件及其制造方法
KR101285598B1 (ko) 질화물계 이종접합 반도체 소자 및 그 제조 방법
CN106158923A (zh) 基于多二维沟道的增强型GaN FinFET
CN108054208B (zh) 横向型氮化镓基场效应晶体管及其制作方法
CN110783413B (zh) 横向结构氧化镓的制备方法及横向结构氧化镓
CN113193038B (zh) p型沟道的III-V族材料异质结构和HEMT器件及制备方法
CN104701359A (zh) 垂直结构AlGaN/GaN HEMT器件及其制作方法
CN110808211A (zh) 斜型栅结构氧化镓场效应晶体管及其制备方法
CN112133749A (zh) 一种p型帽层增强型hemt器件及其制备方法
CN107154426A (zh) 一种提高硅基GaN HEMT关态击穿电压的器件结构及实现方法
CN110808212B (zh) 氧化镓场效应晶体管及其制备方法
CN117253917A (zh) 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法
JP2009164437A (ja) 窒化物半導体装置の製造方法
JP2010503994A (ja) 電界効果ヘテロ構造トランジスタ
CN112201689B (zh) 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
CN112885891A (zh) 一种提高氮化镓hemt功率器件击穿电压的结构及其制备方法
CN110518067B (zh) 基于沟道阵列的异质结场效应晶体管及其制作方法和应用
KR20160114924A (ko) 반도체 소자 제조방법
CN111180398B (zh) 一种氧化镓场效应晶体管及其制备方法
CN109888009B (zh) 具有AlGaN/GaN异质结的横向晶体管及其制作方法
CN110676166B (zh) P-GaN帽层的FinFET增强型器件及制作方法
CN109817711B (zh) 具有AlGaN/GaN异质结的氮化镓横向晶体管及其制作方法
KR101678874B1 (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant