CN111180398B - 一种氧化镓场效应晶体管及其制备方法 - Google Patents

一种氧化镓场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN111180398B
CN111180398B CN202010013525.4A CN202010013525A CN111180398B CN 111180398 B CN111180398 B CN 111180398B CN 202010013525 A CN202010013525 A CN 202010013525A CN 111180398 B CN111180398 B CN 111180398B
Authority
CN
China
Prior art keywords
fluorine
dielectric layer
gallium oxide
electrode
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010013525.4A
Other languages
English (en)
Other versions
CN111180398A (zh
Inventor
吕元杰
王元刚
周幸叶
刘宏宇
宋旭波
梁士雄
马春雷
付兴昌
冯志红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN202010013525.4A priority Critical patent/CN111180398B/zh
Priority to PCT/CN2020/086192 priority patent/WO2021139040A1/zh
Publication of CN111180398A publication Critical patent/CN111180398A/zh
Application granted granted Critical
Publication of CN111180398B publication Critical patent/CN111180398B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/405Resistive arrangements, e.g. resistive or semi-insulating field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明适用于半导体技术领域,提供了一种氧化镓场效应晶体管及其制备方法。其中,所述氧化镓场效应晶体管包括衬底,设于所述衬底上的氧化镓沟道层,设于所述氧化镓沟道层上的源电极和漏电极,设于所述源电极和所述漏电极之间的栅介质层,设于所述栅介质层上的栅电极,以及,覆盖所述源电极和所述漏电极之间表面区域的钝化介质层,所述钝化介质层中设有氟注入区域,所述氟注入区域位于所述栅电极偏向所述漏电极一侧的区域。本发明提供的氧化镓场效应晶体管可以有效抑制栅电极偏漏电极一侧区域内可能出现的尖峰电场,使电场的分布更加均匀,氧化镓场效应晶体管的击穿电压大幅提升,有利于扩展氧化镓场效应晶体管器件在高压场景中的应用。

Description

一种氧化镓场效应晶体管及其制备方法
技术领域
本发明属于半导体技术领域,尤其涉及一种氧化镓场效应晶体管及其制备方法。
背景技术
目前,以氧化镓为代表的超宽禁带电力电子器件近年来逐渐成为功率半导体器件的重要发展领域,并有望在某些特定领域取代传统硅基功率器件。
超宽禁带氧化镓作为一种新的半导体材料,在击穿场强、巴利加(Baliga)优值和成本等方面优势突出。国际上通常采用巴利加(Baliga)优值来表征材料适合功率器件的程度。例如,β-Ga2O3材料巴利加优值是GaN材料的4倍,是SiC材料的10倍,是Si材料的3444倍。β-Ga2O3功率器件与GaN和SiC器件相同耐压情况下,导通电阻更低,功耗更小,能够极大地降低器件工作时的电能损耗。
自从2013年日本信息通信研究机构(NICT)开发出首款氧化镓金属氧化物半导体场效应晶体管(Ga2O3 MOSFET)器件以来,科研人员通过提高Ga2O3晶体材料质量、优化器件制作工艺,包括优化沟道层掺杂、欧姆接触和肖特基接触工艺以及栅场板结构等方法,不断提升Ga2O3 MOSFET器件性能。
2016年,NICT采用Al2O3作为栅下介质,并结合栅场板结构,制备的Ga2O3MOSFET器件击穿电压达到750V。
2019年,ETRI采用源场板结构,同时测试过程中通过氟化液隔绝器件空气击穿,器件击穿电压达到2320V。
然而,目前已报道的Ga2O3场效应晶体管(FET)器件的击穿电压和导通特性还远低于材料预期值。
发明内容
有鉴于此,本发明提供了一种氧化镓场效应晶体管及其制备方法,以进一步提高现有氧化镓场效应晶体管的击穿电压。
本发明实施例的第一方面提供了一种氧化镓场效应晶体管,包括衬底,设于所述衬底上的氧化镓沟道层,设于所述氧化镓沟道层上的源电极和漏电极,设于所述源电极和所述漏电极之间的栅介质层,设于所述栅介质层上的栅电极,以及,覆盖所述源电极和所述漏电极之间表面区域的钝化介质层,所述钝化介质层中设有氟注入区域,所述氟注入区域位于所述栅电极偏向所述漏电极一侧的区域。
进一步的,所述氟注入区域的下边缘未达到所述钝化介质层的下表面。
进一步的,若以所述源电极所在的一侧为所述栅电极的左侧、所述漏电极所在的一侧为所述栅电极的右侧,则所述氟注入区域的左边缘不超过所述栅电极的左边缘,且,所述氟注入区域的右边缘超过所述栅电极的右边缘的长度不大于10微米。
本发明实施例的第二方面提供了一种氧化镓场效应晶体管的制备方法,所述制备方法包括:
在衬底上外延生长氧化镓沟道层;
在氧化镓沟道层上制备源电极和漏电极;
在源电极和漏电极之间生长栅介质层;
在栅介质层上制备栅电极;
在源电极和所述漏电极之间的表面区域上制备钝化介质层;
向钝化介质层中进行氟离子注入,形成氟注入区域,其中,所述氟注入区域位于所述栅电极偏向所述漏电极一侧的区域。
进一步的,所述向钝化介质层中进行氟离子注入,形成氟注入区域包括:
在钝化介质层上表面溅射或者蒸发金属掩膜层;
在金属掩膜层上形成光刻胶掩膜层,以所述光刻胶掩膜层为掩膜向所述钝化介质层中进行氟离子注入,形成所述氟注入区域;
去除所述光刻胶掩膜层和所述金属掩膜层。
进一步的,所述进行氟离子注入的注入深度小于所述钝化介质层的厚度。
进一步的,若以所述源电极所在的一侧为所述栅电极的左侧、所述漏电极所在的一侧为所述栅电极的右侧,则所述氟注入区域的左边缘不超过所述栅电极的左边缘,且,所述氟注入区域的右边缘超过所述栅电极的右边缘的长度不大于10微米。
进一步的,所述氟注入区域的氟离子注入计量从左至右依次减小。
进一步的,所述金属掩膜层为镍掩膜层或铬掩膜层。
进一步的,所述金属掩膜层的厚度不超过1000纳米。
本发明与现有技术相比存在的有益效果是:
本发明提供的氧化镓场效应晶体管包括衬底,设于衬底上的氧化镓沟道层,设于氧化镓沟道层上的源电极和漏电极,设于源电极和漏电极之间的栅介质层,设于栅介质层上的栅电极,以及,覆盖源电极和漏电极之间表面区域的钝化介质层,通过在钝化介质层中位于栅电极偏向漏电极一侧的区域内设置氟注入区域,氟注入区域可以降低甚至耗尽氧化镓沟道层中的电子,并能提升钝化介质层的击穿场强,从而有效抑制栅电极偏漏电极一侧区域内可能出现的尖峰电场,使电场的分布更加均匀,氧化镓场效应晶体管的击穿电压大幅提升,有利于扩展氧化镓场效应晶体管器件在高压场景中的应用。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的氧化镓场效应晶体管的剖面结构示意图;
图2是本发明实施例提供的氧化镓场效应晶体管的制备方法的实现流程图;
图3是本发明实施例提供的图2所示实施例中步骤106的实现流程图;
图4是本发明实施例提供的进行氟离子注入的示意图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本发明实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本发明的描述。
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图通过具体实施例来进行说明。
参见图1,其示出了本发明实施例提供的氧化镓场效应晶体管的剖面结构示意图,详述如下:
如图1所示,本申请实施例所提供的氧化镓场效应晶体管,包括衬底10,设于衬底10上的氧化镓沟道层11,设于氧化镓沟道层11上的源电极12和漏电极14,设于源电极12和漏电极14之间的栅介质层15,设于栅介质层15上的栅电极16,以及,覆盖源电极12和漏电极14之间表面区域的钝化介质层17,钝化介质层17中设有氟注入区域18,氟注入区域18位于栅电极16偏向漏电极14一侧的区域。
击穿电压是金属氧化物半导体场效应晶体管的一个关键参数,本申请的发明人经过大量研究和试验后发现,氧化镓场效应晶体管的击穿往往发生在栅电极下方,其原因是由于传统的栅电极(例如直角栅电极)靠近漏极部分具有一个尖峰电场,这个尖峰电场会导致击穿发生。本申请提供的氧化镓场效应晶体管由于在钝化介质层中位于栅电极偏向漏电极一侧的区域内设置了氟注入区域,氟注入区域可以降低甚至耗尽氧化镓沟道层中的电子,并能提升钝化介质层的击穿场强,从而可以有效抑制栅电极偏漏电极一侧区域内可能出现的尖峰电场,使电场的分布更加均匀,氧化镓场效应晶体管的击穿电压也就得到了大幅提升。
在一个实施例中,为了使氟注入区域18不影响氧化镓场效应晶体管的本身性能,氟注入区域18的下边缘不应当超过钝化介质层17的下表面。
在一个实施例中,出于更加良好的耗尽钝化介质层中相应区域的电子的目的,氟注入区域18的横向位置可以根据以下限制进行设置:若以源电极12所在的一侧为栅电极16的左侧、漏电极14所在的一侧为栅电极16的右侧,则氟注入区域18的左边缘不超过栅电极16的左边缘,且,氟注入区域18的右边缘超过栅电极16的右边缘的长度不大于10微米。
由上可知,本发明提供的氧化镓场效应晶体管包括衬底,设于衬底上的氧化镓沟道层,设于氧化镓沟道层上的源电极和漏电极,设于源电极和漏电极之间的栅介质层,设于栅介质层上的栅电极,以及,覆盖源电极和漏电极之间表面区域的钝化介质层,通过在钝化介质层中位于栅电极偏向漏电极一侧的区域内设置氟注入区域,氟注入区域可以降低甚至耗尽钝化介质层中的电子,提升钝化介质层的击穿场强,从而有效抑制栅电极偏漏电极一侧区域内可能出现的尖峰电场,使电场的分布更加均匀,氧化镓场效应晶体管的击穿电压大幅提升,有利于扩展氧化镓场效应晶体管器件在高压场景中的应用。
参见图2,其示出了本发明实施例提供的氧化镓场效应晶体管的制备方法的实现流程图,详述如下:
在步骤101中、在衬底上外延生长氧化镓沟道层;
在本发明实施例中,衬底可以是高阻氧化镓衬底,也可以是半绝缘碳化硅衬底、氧化镁衬底或者蓝宝石衬底等。
外延生长的氧化镓沟道层可以为n型的氧化镓沟道层,在一个实施例中,n型的氧化镓沟道层通过掺杂Si或Sn等元素实现,掺杂浓度可以在1.0×1015cm-3至1.0×1020cm-3范围之间,在一些应用场景中,掺杂浓度也可以是梯度变化的。
在一些实施例中,氧化镓沟道层的层厚度可以为10nm至1000nm。
在另一个实施方式中,氧化镓沟道层和衬底之间还可以生长未掺杂的氧化镓层。也即,可以在衬底上先生长未掺杂的氧化镓层,再在未掺杂的氧化镓层上外延生长氧化镓沟道层。
在步骤102中、在氧化镓沟道层上制备源电极和漏电极;
在本发明实施例中,可以在氧化镓沟道层上通过离子注入制备n+区域,并在n+区域上沉积源电极和漏电极,具体的,电极的沉积通过电子束蒸发来实现,沉积金属可以为Ti/Au或者Ti/Al/Ni/Au。
在本发明实施例中,源电极和漏电极可以沉积于氧化镓沟道层上部的两端。
在步骤103中、在源电极和漏电极之间生长栅介质层;
在本发明实施例中,可以采用原子层沉积的方法在源电极和漏电极之间生长一层氧化铝或者氧化铪作为栅介质层,栅介质层的厚度可以在10-100nm。
在步骤104中、在栅介质层上制备栅电极;
在本发明实施例中,可以采用电子束蒸发的方法在栅介质层上制备栅电极,所制备的栅电极的栅长度可以在50纳米至10微米,栅电极的沉积金属可以为Ni/Au或Pt/Au。
在步骤105中、在源电极和所述漏电极之间的表面区域上制备钝化介质层;
在本发明实施例中,栅电极制备完成后,可以在源电极和所述漏电极之间的表面区域上制备钝化介质层,制备的钝化介质层全覆盖栅电极。在一个实施例中,钝化介质层可以是氮化硅钝化介质层,具体可以采用PECVD(Plasma Enhanced Chemical VaporDeposition,等离子体增强化学气相沉积法)的方法生长氮化硅钝化介质层,氮化硅钝化介质层的厚度可以在50至2000纳米之间。
在步骤106中、向钝化介质层中进行氟离子注入,形成氟注入区域,其中,所述氟注入区域位于所述栅电极偏向所述漏电极一侧的区域。
在本发明实施例中,通过向钝化介质层中进行氟离子注入形成氟注入区域,利用氟注入区域降低甚至耗尽氧化镓沟道层中相应位置的电子,并能提升钝化介质层的击穿场强,从而有效抑制栅电极偏漏电极一侧区域内可能出现的尖峰电场。由于尖峰电场往往存在于栅电极偏漏电极一侧区域内,故氟注入区域相应的位于栅电极偏向所述漏电极一侧的区域。
在一个实施例中,上述步骤106具体可以通过以下步骤完成:
在步骤1061中、在钝化介质层上表面溅射或蒸发金属掩膜层;
由于氟离子注入过程中可能会刻蚀钝化介质层,在本发明实施例中,首先在钝化介质层上表面溅射或蒸发一层金属掩膜层,可以作为掩膜防止钝化介质层在氟离子注入过程中被刻蚀。
在一个实施例中,金属掩膜层的厚度可以不高于1000纳米,以避免影响到氟离子的注入效果。
在一个实施例中,金属掩膜层可以是镍掩膜层或铬掩膜层,可以更好的实现既保护钝化介质层不被刻蚀,又能具有较好的氟离子注入效果。
在步骤1062中、在金属掩膜层上形成光刻胶掩膜层,以所述光刻胶掩膜层为掩膜向所述钝化介质层中进行氟离子注入,形成所述氟注入区域;
在本发明实施例中,可以以光刻胶为掩膜,对栅电极偏漏电极区域进行氟例子注入处理,具体的,如图4所示,通过步骤101至步骤105所得到的氧化镓场效应晶体管由下至上依次包括衬底10,氧化镓沟道层11,源电极12、漏电极14和栅介质层15,栅电极16,覆盖源电极12和漏电极14之间表面区域的钝化介质层17。接下来,可以在钝化介质层17上表面生长金属掩膜层19,在金属掩膜层19上形成光刻胶掩膜层20,以光刻胶掩膜层20为掩膜通过光刻胶掩膜层20上的离子注入窗口(如图4中的箭头位置)向钝化介质层17中进行氟离子注入。
在一些实施例中,所述进行氟离子注入的注入深度小于所述钝化介质层的厚度。若以所述源电极所在的一侧为所述栅电极的左侧、所述漏电极所在的一侧为所述栅电极的右侧,则所述氟注入区域的左边缘不超过所述栅电极的左边缘,且,所述氟注入区域的右边缘超过所述栅电极的右边缘的长度不大于10微米。
在一个实施例中,所述氟注入区域的氟离子注入计量从左至右依次减小。氧化镓场效应晶体管中栅电极偏漏电极一侧在氧化镓沟道中存在一个很强的峰值电场,这会导致器件很容易发生击穿。由于氟注入区域中存在氟离子,可以耗尽(或者降低)氧化镓沟道中的电子。因此,F注入区域的存在可以有效降低峰值电场强度。然而,如果氟离子的注入计量很大,沟道电子被消耗太多后会导致器件导通电阻变大,对器件性能不利。因此,可以从栅电极右边缘往右使氟离子的注入计量依次减小,从而达到既可以提升击穿电压,又可以保持较低的导通电阻的目的。
在步骤1063中、去除所述光刻胶掩膜层和所述金属掩膜层。
在本发明实施例中,氟离子注入完成后,可以将光刻胶和镍金属掩膜层(或铬金属掩膜层)去除,完成器件的制备。
本发明实施例提供的氧化镓场效应晶体管的制备方法,可以对现有氧化镓场效应晶体管直接采用上述步骤1061至1063的方法进行氟离子注入,在栅电极偏漏电极一侧区域形成氟离子注入区域,抑制尖峰电场,提高氧化镓场效应晶体管器件的击穿电压。
由上可知,本发明提供的氧化镓场效应晶体管包括衬底,设于衬底上的氧化镓沟道层,设于氧化镓沟道层上的源电极和漏电极,设于源电极和漏电极之间的栅介质层,设于栅介质层上的栅电极,以及,覆盖源电极和漏电极之间表面区域的钝化介质层,通过在钝化介质层中位于栅电极偏向漏电极一侧的区域内设置氟注入区域,氟注入区域可以降低甚至耗尽氧化镓沟道层中的电子,并能提升钝化介质层的击穿场强,从而有效抑制栅电极偏漏电极一侧区域内可能出现的尖峰电场,使电场的分布更加均匀,氧化镓场效应晶体管的击穿电压大幅提升,有利于扩展氧化镓场效应晶体管器件在高压场景中的应用。
以上所述实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。

Claims (4)

1.一种氧化镓场效应晶体管,包括衬底,设于所述衬底上的氧化镓沟道层,设于所述氧化镓沟道层上的源电极和漏电极,设于所述源电极和所述漏电极之间的栅介质层,设于所述栅介质层上的栅电极,以及,覆盖所述源电极和所述漏电极之间表面区域的钝化介质层,其特征在于:
所述钝化介质层中设有氟注入区域,所述氟注入区域位于所述栅电极偏向所述漏电极一侧的区域;
所述氟注入区域的下边缘未达到所述钝化介质层的下表面;
所述氟注入区域的氟离子浓度从左至右依次减小,用于减小器件导通电阻,其中,以所述源电极所在的一侧为所述栅电极的左侧、所述漏电极所在的一侧为所述栅电极的右侧;
所述氟注入区域的左边缘在所述栅电极的左边缘与右边缘之间;所述氟注入区域的左边缘不超过所述栅电极的左边缘,且,所述氟注入区域的右边缘超过所述栅电极的右边缘的长度不大于10微米。
2.一种氧化镓场效应晶体管的制备方法,其特征在于,所述制备方法包括:
在衬底上外延生长氧化镓沟道层;
在氧化镓沟道层上制备源电极和漏电极;
在源电极和漏电极之间生长栅介质层;
在栅介质层上制备栅电极;
在源电极和所述漏电极之间的表面区域上制备钝化介质层;
向钝化介质层中进行氟离子注入,形成氟注入区域,其中,所述氟注入区域位于所述栅电极偏向所述漏电极一侧的区域;
其中,所述向钝化介质层中进行氟离子注入,形成氟注入区域包括:
在钝化介质层上表面溅射或蒸发金属掩膜层;
在金属掩膜层上形成光刻胶掩膜层,以所述光刻胶掩膜层为掩膜向所述钝化介质层中进行氟离子注入,形成所述氟注入区域,所述进行氟离子注入的注入深度小于所述钝化介质层的厚度,所述氟注入区域的氟离子注入计量从左至右依次减小,其中,以所述源电极所在的一侧为所述栅电极的左侧、所述漏电极所在的一侧为所述栅电极的右侧;所述氟注入区域的左边缘在所述栅电极的左边缘与右边缘之间;所述氟注入区域的左边缘不超过所述栅电极的左边缘,且,所述氟注入区域的右边缘超过所述栅电极的右边缘的长度不大于10微米;
去除所述光刻胶掩膜层和所述金属掩膜层。
3.根据权利要求2所述的氧化镓场效应晶体管的制备方法,其特征在于,所述金属掩膜层为镍掩膜层或铬掩膜层。
4.根据权利要求3所述的氧化镓场效应晶体管的制备方法,其特征在于,所述金属掩膜层的厚度不超过1000纳米。
CN202010013525.4A 2020-01-07 2020-01-07 一种氧化镓场效应晶体管及其制备方法 Active CN111180398B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010013525.4A CN111180398B (zh) 2020-01-07 2020-01-07 一种氧化镓场效应晶体管及其制备方法
PCT/CN2020/086192 WO2021139040A1 (zh) 2020-01-07 2020-04-22 一种氧化镓场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010013525.4A CN111180398B (zh) 2020-01-07 2020-01-07 一种氧化镓场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN111180398A CN111180398A (zh) 2020-05-19
CN111180398B true CN111180398B (zh) 2022-08-05

Family

ID=70649203

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010013525.4A Active CN111180398B (zh) 2020-01-07 2020-01-07 一种氧化镓场效应晶体管及其制备方法

Country Status (2)

Country Link
CN (1) CN111180398B (zh)
WO (1) WO2021139040A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117276352B (zh) * 2023-11-23 2024-02-06 三峡智能工程有限公司 一种晶体管结构及其制备方法、记录媒体和系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097483A (zh) * 2010-12-31 2011-06-15 中山大学 GaN基异质结构增强型绝缘栅场效应晶体管及制备方法
CN104393040A (zh) * 2014-10-29 2015-03-04 电子科技大学 一种具有荷电介质的hemt器件
CN107464844A (zh) * 2017-07-20 2017-12-12 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007059220A2 (en) * 2005-11-15 2007-05-24 The Regents Of The University Of California Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices
US9590048B2 (en) * 2013-10-31 2017-03-07 Infineon Technologies Austria Ag Electronic device
JP6653883B2 (ja) * 2015-09-28 2020-02-26 国立研究開発法人情報通信研究機構 フィールドプレートを有するGa2O3系トランジスタ
CN109659355B (zh) * 2018-12-06 2020-11-24 中国电子科技集团公司第十三研究所 常关型氧化镓场效应晶体管结构
CN110112206A (zh) * 2019-05-20 2019-08-09 中山大学 一种氧化镓结型场效应晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097483A (zh) * 2010-12-31 2011-06-15 中山大学 GaN基异质结构增强型绝缘栅场效应晶体管及制备方法
CN104393040A (zh) * 2014-10-29 2015-03-04 电子科技大学 一种具有荷电介质的hemt器件
CN107464844A (zh) * 2017-07-20 2017-12-12 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管的制备方法

Also Published As

Publication number Publication date
CN111180398A (zh) 2020-05-19
WO2021139040A1 (zh) 2021-07-15

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
TWI523220B (zh) AlGaN / GaN High Electron Mobility Crystal
EP1315212A1 (en) Semiconductor device and its manufacturing method
CN106158948B (zh) Ⅲ族氮化物增强型hemt器件及其制作方法
WO2009039041A2 (en) Enhancement mode gallium nitride power devices
CN109873034B (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
CN106158923A (zh) 基于多二维沟道的增强型GaN FinFET
CN110783413B (zh) 横向结构氧化镓的制备方法及横向结构氧化镓
CN110164769B (zh) 氧化镓场效应晶体管及其制备方法
Li et al. 1.5 kV vertical Ga 2 O 3 trench-MIS Schottky barrier diodes
TW202109890A (zh) 具有高耐壓能力的高電子遷移率電晶體及其製備方法
CN111192926B (zh) 氧化镓肖特基二极管及其制备方法
CN110571275A (zh) 氧化镓mosfet的制备方法
CN108711578A (zh) 一种部分P型GaN帽层RESURF GaN基肖特基势垒二极管
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN112018176A (zh) 一种半导体器件及其制造方法
CN110223920B (zh) 氧化镓场效应晶体管及其制备方法
CN113782587A (zh) 一种具有屏蔽环结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法
CN108807500B (zh) 一种具有高阈值电压的增强型高电子迁移率晶体管
CN110808211A (zh) 斜型栅结构氧化镓场效应晶体管及其制备方法
CN111180398B (zh) 一种氧化镓场效应晶体管及其制备方法
CN113594232A (zh) 一种多插指埋栅结构的增强型高压hemt器件及其制备方法
CN113178480A (zh) 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
CN112951918B (zh) 一种斜栅型氧化镓场效应晶体管及制备方法
CN107591444B (zh) 增强型晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant