CN107464844A - 氧化镓场效应晶体管的制备方法 - Google Patents
氧化镓场效应晶体管的制备方法 Download PDFInfo
- Publication number
- CN107464844A CN107464844A CN201710596165.3A CN201710596165A CN107464844A CN 107464844 A CN107464844 A CN 107464844A CN 201710596165 A CN201710596165 A CN 201710596165A CN 107464844 A CN107464844 A CN 107464844A
- Authority
- CN
- China
- Prior art keywords
- gallium oxide
- layer
- region
- effect transistor
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 title claims abstract description 150
- 229910001195 gallium oxide Inorganic materials 0.000 title claims abstract description 149
- 230000005669 field effect Effects 0.000 title claims abstract description 38
- 238000002360 preparation method Methods 0.000 title claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 143
- 230000008569 process Effects 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 17
- 238000001259 photo etching Methods 0.000 claims description 17
- 230000004224 protection Effects 0.000 claims description 13
- 229910001020 Au alloy Inorganic materials 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 12
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- 108090000723 Insulin-Like Growth Factor I Proteins 0.000 claims description 6
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 6
- 102000013275 Somatomedins Human genes 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 238000005566 electron beam evaporation Methods 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 229910001260 Pt alloy Inorganic materials 0.000 claims description 3
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 5
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000000686 essence Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种氧化镓场效应晶体管的制备方法,涉及半导体技术领域。该方法包括以下步骤:去除氧化镓外延片无源区域对应的氧化镓沟道层和重掺杂氧化镓层;所述氧化镓外延片从下至上依次为衬底层、氧化镓缓冲层、掺杂氧化镓沟道层和重掺杂氧化镓层;去除所述氧化镓外延片的栅区对应的重掺杂氧化镓层;分别在源区和漏区的上表面覆盖第一金属层,分别形成源极和漏极;所述源区和所述漏区分别位于所述栅区的两侧;在所述栅区的上表面覆盖第二金属层形成栅极。本发明能够避免降低氧化镓场效应晶体管的击穿电压。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种氧化镓场效应晶体管的制备方法。
背景技术
氧化镓(Ga2O3)是金属镓的氧化物,Ga2O3场效应晶体管(Field EeffectTransistor,FET)具有化学性质稳定、高耐压、低损耗、低漏电、耐高温、抗辐照、可靠性高以及低成本的优势,在供电系统、电力汽车、混合动力汽车、工厂大型设备、光伏发电系统、空调、服务器、个人电脑等设备中有广泛应用。在Ga2O3 FET制备过程中,为了使源漏极形成低的欧姆接触,通常需要采用离子注入的方法形成重掺杂,但是离子注入法会对Ga2O3造成损伤,进而降低器件的击穿电压。
发明内容
有鉴于此,本发明实施例提供一种氧化镓场效应晶体管的制备方法,以解决现有技术中采用离子注入的方法形成重掺杂时,降低器件击穿电压的技术问题。
为解决上述技术问题,本发明所采取的技术方案是:
一种氧化镓场效应晶体管的制备方法,包括以下步骤:
去除氧化镓外延片无源区域对应的氧化镓沟道层和重掺杂氧化镓层;所述氧化镓外延片从下至上依次为衬底层、氧化镓缓冲层、掺杂氧化镓沟道层和重掺杂氧化镓层;
去除所述氧化镓外延片的栅区对应的重掺杂氧化镓层;
分别在源区和漏区的上表面覆盖第一金属层,分别形成源极和漏极;所述源区和所述漏区分别位于所述栅区的两侧;
在所述栅区的上表面覆盖第二金属层形成栅极。
可选的,所述方法还包括:
在所述氧化镓场效应晶体管的上表面覆盖钝化保护层,并去除所述栅极加电位置的钝化保护层、源极加电位置的钝化保护层和漏极的加电位置的钝化保护层。
可选的,所述去除氧化镓外延片无源区域的氧化镓沟道层和重掺杂氧化镓层之前,所述方法还包括:
制作氧化镓外延片;
所述制作氧化镓外延片具体包括:在衬底上依次生长氧化镓缓冲层、氧化镓沟道层和重掺杂氧化镓层。
可选的,所述场效应晶体管为金属氧化物半导体场效应晶体管;
所述在所述栅区的上表面覆盖第二金属层形成栅极,具体包括:
在所述栅区的上表面覆盖介质层;
在所述介质层的上表面覆盖第二金属层形成栅极。
可选的,所述在所述栅区的上表面覆盖介质层,具体包括:
在所述氧化镓外延片的上表面生长介质层;
通过光刻工艺和刻蚀工艺去除所述源区对应的介质层和所述漏区对应的介质层。
可选的,所述掺杂氧化镓沟道层为N型掺杂,掺杂浓度不大于7×1017 cm-3;所述重掺杂氧化镓层为N型掺杂,掺杂浓度大于7×1017 cm-3。
可选的,所述去除氧化镓外延片无源区域对应的氧化镓沟道层和重掺杂氧化镓层,具体包括:
通过光刻工艺在所述氧化镓外延片有源区域的上表面覆盖光刻胶;
通过刻蚀工艺刻蚀所述无源区域对应的掺杂氧化镓沟道层和所述重掺杂氧化镓层,直至露出所述氧化镓缓冲层;
去除所述光刻胶。
可选的,所述去除所述氧化镓外延片的栅区对应的重掺杂氧化镓层,具体包括:
通过光刻工艺分别在所述氧化镓外延片的源区和漏区的上表面覆盖光刻胶;
通过刻蚀工艺刻蚀栅区对应的重掺杂氧化镓层,直至露出所述掺杂氧化镓沟道层;
去除所述光刻胶。
可选的,所述分别在源区和漏区的上表面覆盖第一金属层,分别形成源极和漏极,具体包括:
通过光刻工艺在所述源区和所述漏区之外的区域覆盖光刻胶;
通过电子束蒸发工艺在所述源区和所述漏区的上表面覆盖第一金属层;
通过退火工艺分别使所述源区和所述漏区与所述第一金属层形成欧姆接触;
去除所述光刻胶。
可选的,其特征在于,
所述第一金属层为Ti/Au合金或Ti/Al/Ni/Au合金;
所述第二金属层为Ni/Au合金或Pt/Au合金。
采用上述技术方案所产生的有益效果在于:本发明实施例在制备氧化镓场效应晶体管时,通过采用掺杂氧化镓沟道层和重掺杂氧化镓层两层掺杂浓度不同的氧化镓外延结构,避免使用离子注入法形成重掺杂,从而避免降低氧化镓场效应晶体管的击穿电压。
附图说明
图1是本发明实施例提供的氧化镓场效应晶体管的制备方法的流程示意图;
图2是本发明实施例提供的氧化镓场效应晶体管制备方法的剖面结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下对照附图并结合实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
在本发明实施例中,氧化镓外延片分为有源区域和无源区域,所述有源区域是指台面区域,即有源器件的制备区域,有源区域以外的部分为无源区域。其中,有源区域又分为源区、栅区和漏区,源区和漏区分别位于栅区的两侧。
请参考图1和图2,图1是本发明实施例提供的氧化镓场效应晶体管的制备方法的流程示意图,图2是本发明实施例提供的氧化镓场效应晶体管制备方法的剖面结构示意图。该方法包括以下步骤:
步骤S101,去除氧化镓外延片无源区域对应的氧化镓沟道层和重掺杂氧化镓层;所述氧化镓外延片从下至上依次为衬底层、氧化镓缓冲层、掺杂氧化镓沟道层和重掺杂氧化镓层。
可选的,在步骤S101之前,该方法还包括:制作氧化镓外延片;所述制作氧化镓外延片具体包括:在衬底201上依次生长氧化镓缓冲层202、氧化镓沟道层203和重掺杂氧化镓层204。
可选的,所述掺杂氧化镓沟道层203为N型掺杂,掺杂浓度不大于7×1017 cm-3;所述重掺杂氧化镓层204为N型掺杂,掺杂浓度大于7×1017 cm-3。
在本发明实施例中,如图2(1)所示,氧化镓外延片从下至上依次为:衬底层201、氧化镓缓冲层202、掺杂氧化镓沟道层203和重掺杂氧化镓层204。衬底层201包括但不限于Ga2O3衬底、蓝宝石衬底、硅衬底、SiC衬底、MgO衬底、GaAs衬底和InP衬底。氧化镓缓冲层202通过金属有机化学气相沉积(Metal-organic Chemical Vapor Deposition,MOCVD)、氢化物气相外延(Hydride Vapor Epitaxy,HVPE)或分子束外延(Molecular Beam Epitaxy,MBE)生长,在生长氧化镓缓冲层202的过程中不掺杂任何元素,以得到高绝缘性的缓冲层。氧化镓缓冲层202的厚度不大于0.2微米。掺杂氧化镓沟道层203通过MOCVD、HVPE或MBE生长,掺杂Si元素或Sn元素,掺杂浓度不大于7×1017 cm-3,掺杂氧化镓沟道层203的厚度小于0.3微米。重掺杂氧化镓层204通过MOCVD、HVPE或MBE生长,掺杂Si元素或Sn元素,掺杂浓度大于7×1017 cm-3,重掺杂氧化镓层204的厚度大于0.05微米小于5微米。
可选的,步骤S101中去除氧化镓外延片无源区域对应的氧化镓沟道层和重掺杂氧化镓层,具体实现方式为:通过光刻工艺分别在所述氧化镓外延片的源区和漏区的上表面覆盖光刻胶;通过刻蚀工艺刻蚀所述栅区的重掺杂氧化镓层,直至露出所述掺杂氧化镓沟道层;去除所述光刻胶。
在本发明实施例中,如图2(2)所示,采用光刻工艺通过光刻胶保护有源区域,即台面区域,避免在刻蚀的过程中被刻蚀掉,将无源区域,即非台面区域暴露出来,再通过干法刻蚀或者湿法刻蚀工艺刻蚀无源区域的氧化镓沟道层和重掺杂氧化镓层刻蚀掉,确保刻蚀终止面进入缓冲层,以保证有源区域和无源区域之间形成良好的隔离效果。
步骤S102,去除所述氧化镓外延片的栅区对应的重掺杂氧化镓层。
可选的,步骤S102的具体实现方式为:通过光刻工艺分别在所述氧化镓外延片的源区和漏区的上表面覆盖光刻胶;通过刻蚀工艺刻蚀所述栅区对应的重掺杂氧化镓层,直至露出所述掺杂氧化镓沟道层;去除所述光刻胶。
在本发明实施例中,如图2(3)所示,首先采用光刻工艺,将源区和漏区用光刻胶保护起来,将栅区暴露出来。然后采用干法刻蚀或者湿法刻蚀工艺刻蚀栅区对应的重掺杂氧化镓层,刻蚀至氧化镓沟道层203时停止刻蚀。源区对应的重掺杂氧化镓层205与漏区对应的重掺杂氧化镓层206之间的间距为源漏间距,源漏间距大于1微米小于100微米。
步骤S103,分别在源区和漏区的上表面覆盖第一金属层,分别形成源极和漏极;所述源区和所述漏区分别位于所述栅区的两侧。
可选的,步骤S103中,分别在源区和漏区的上表面覆盖第一金属层,分别形成源极和漏极,具体实现方式为:通过光刻工艺在所述源区和所述漏区之外的区域覆盖光刻胶;通过电子束蒸发工艺在所述源区和所述漏区的上表面覆盖第一金属层;通过退火工艺分别使所述源区和所述漏区与所述金属层形成欧姆接触;去除所述光刻胶。
在本发明实施例中,如图2(4)所示,采用光刻工艺通过光刻胶保护源区和漏区之外的区域,避免在其他区域淀积金属层,再通过电子束蒸发工艺在源区对应的重掺杂氧化镓层205的上表面覆盖第一金属层207,在漏区对应的重掺杂氧化镓层206的上表面覆盖第一金属层208。在N2或真空环境下,采用快速热退火工艺实现良好的欧姆接触,热退火温度大于300oC,小于1500oC,热退火时间小于5分钟。
步骤S104,在所述栅区的上表面覆盖第二金属层形成栅极。
可选的,所述场效应晶体管为金属氧化物半导体场效应晶体管,步骤S104中,所述在所述栅区的上表面覆盖第二金属层形成栅极,具体包括:在所述栅区上表面覆盖介质层;在所述介质层上表面覆盖第二金属层形成栅极。
可选的,在所述栅区上表面覆盖介质层,具体实现方式为:在所述氧化镓外延片的上表面生长介质层;通过光刻工艺和刻蚀工艺去除所述源区和所述漏区的介质层。
在本发明实施例中,对于金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field Effect Transistor,MOSFET),需要在栅区生长介质层209。如图2(5)所示,首先在氧化镓外延片的上表面生长介质层,再采用光刻工艺通过光刻胶保护栅区的介质层,通过刻蚀工艺刻蚀栅区之外区域的介质层,最后去除光刻胶。介质层209包括但不限于通过原子层沉积(Atomic Layer Deposition,ALD)生长的Al2O3、HfO2、SiO2和通过等离子体增强化学气相沉积( Plasma Enhanced Chemical Vapor Deposition,PECVD )生长的SiN。介质层厚度不超过0.2微米。对于其他场效应晶体管,例如,金属半导体场效应晶体管((Metal Semiconductor Field Effect Transistor,MESFET),则不需要生长介质层。
在本发明实施例中,对于MOSFET,如图2(6)所示,在介质层209上表面通过电子束蒸发工艺淀积第二金属层210形成栅极。对于其他FET,直接在栅区对应的掺杂氧化镓沟道层的上表面淀积第二金属层形成栅极。栅极长度为0.1微米至100微米。
可选的,所述第一金属层为Ti/Au合金或Ti/Al/Ni/Au合金;
所述第二金属层为Ni/Au合金或Pt/Au合金。
本发明实施例在制备氧化镓场效应晶体管时,通过采用掺杂氧化镓沟道层和重掺杂氧化镓层两层掺杂浓度不同的氧化镓外延结构,避免使用离子注入法形成重掺杂,从而避免降低器件击穿电压。
可选的,该方法还包括:在所述氧化镓场效应晶体管的上表面覆盖钝化保护层,并去除所述栅极加电位置的钝化保护层、源极加电位置的钝化保护层和漏极的加电位置的钝化保护层。
在本发明实施例中,通过PECVD生长SiN钝化保护层211,通过光刻工艺和刻蚀工艺将栅极、源极和漏极上加电位置的钝化保护层刻蚀掉。对器件进行钝化保护处理,并将并将器件的加电位置的钝化层刻蚀掉,以便于器件的测试。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种氧化镓场效应晶体管的制备方法,其特征在于,包括以下步骤:
去除氧化镓外延片无源区域对应的氧化镓沟道层和重掺杂氧化镓层;所述氧化镓外延片从下至上依次为衬底层、氧化镓缓冲层、掺杂氧化镓沟道层和重掺杂氧化镓层;
去除所述氧化镓外延片的栅区对应的重掺杂氧化镓层;
分别在源区和漏区的上表面覆盖第一金属层,分别形成源极和漏极;所述源区和所述漏区分别位于所述栅区的两侧;
在所述栅区的上表面覆盖第二金属层形成栅极。
2.如权利要求1所述的氧化镓场效应晶体管的制备方法,其特征在于,所述方法还包括:
在所述氧化镓场效应晶体管的上表面覆盖钝化保护层,并去除所述栅极加电位置的钝化保护层、源极加电位置的钝化保护层和漏极的加电位置的钝化保护层。
3.如权利要求1所述的氧化镓场效应晶体管的制备方法,其特征在于,所述去除氧化镓外延片无源区域的氧化镓沟道层和重掺杂氧化镓层之前,所述方法还包括:
制作氧化镓外延片;
所述制作氧化镓外延片具体包括:在衬底上依次生长氧化镓缓冲层、氧化镓沟道层和重掺杂氧化镓层。
4.如权利要求1所述的氧化镓场效应晶体管的制备方法,其特征在于,所述场效应晶体管为金属氧化物半导体场效应晶体管;
所述在所述栅区的上表面覆盖第二金属层形成栅极,具体包括:
在所述栅区的上表面覆盖介质层;
在所述介质层的上表面覆盖第二金属层形成栅极。
5.如权利要求4所述的氧化镓场效应晶体管的制备方法,其特征在于,所述在所述栅区的上表面覆盖介质层,具体包括:
在所述氧化镓外延片的上表面生长介质层;
通过光刻工艺和刻蚀工艺去除所述源区对应的介质层和所述漏区对应的介质层。
6.如权利要求1所述的氧化镓场效应晶体管的制备方法,其特征在于,所述掺杂氧化镓沟道层为N型掺杂,掺杂浓度不大于7×1017 cm-3;所述重掺杂氧化镓层为N型掺杂,掺杂浓度大于7×1017 cm-3。
7.如权利要求1所述的氧化镓场效应晶体管的制备方法,其特征在于,所述去除氧化镓外延片无源区域对应的氧化镓沟道层和重掺杂氧化镓层,具体包括:
通过光刻工艺在所述氧化镓外延片有源区域的上表面覆盖光刻胶;
通过刻蚀工艺刻蚀所述无源区域对应的掺杂氧化镓沟道层和所述重掺杂氧化镓层,直至露出所述氧化镓缓冲层;
去除所述光刻胶。
8.如权利要求1所述的氧化镓场效应晶体管的制备方法,其特征在于,所述去除所述氧化镓外延片的栅区对应的重掺杂氧化镓层,具体包括:
通过光刻工艺分别在所述氧化镓外延片的源区和漏区的上表面覆盖光刻胶;
通过刻蚀工艺刻蚀栅区对应的重掺杂氧化镓层,直至露出所述掺杂氧化镓沟道层;
去除所述光刻胶。
9.如权利要求1所述的氧化镓场效应晶体管的制备方法,其特征在于,所述分别在源区和漏区的上表面覆盖第一金属层,分别形成源极和漏极,具体包括:
通过光刻工艺在所述源区和所述漏区之外的区域覆盖光刻胶;
通过电子束蒸发工艺在所述源区和所述漏区的上表面覆盖第一金属层;
通过退火工艺分别使所述源区和所述漏区与所述第一金属层形成欧姆接触;
去除所述光刻胶。
10.如权利要求1-9任一项所述的氧化镓场效应晶体管的制备方法,其特征在于,
所述第一金属层为Ti/Au合金或Ti/Al/Ni/Au合金;
所述第二金属层为Ni/Au合金或Pt/Au合金。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710596165.3A CN107464844A (zh) | 2017-07-20 | 2017-07-20 | 氧化镓场效应晶体管的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710596165.3A CN107464844A (zh) | 2017-07-20 | 2017-07-20 | 氧化镓场效应晶体管的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107464844A true CN107464844A (zh) | 2017-12-12 |
Family
ID=60544433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710596165.3A Pending CN107464844A (zh) | 2017-07-20 | 2017-07-20 | 氧化镓场效应晶体管的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107464844A (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109585273A (zh) * | 2018-11-30 | 2019-04-05 | 中国电子科技集团公司第十三研究所 | 一种氧化嫁器件隔离区的制备方法 |
CN110164769A (zh) * | 2019-06-20 | 2019-08-23 | 中国电子科技集团公司第十三研究所 | 氧化镓场效应晶体管及其制备方法 |
CN110752158A (zh) * | 2019-10-28 | 2020-02-04 | 中国科学技术大学 | 氧化镓材料表面缺陷修复方法 |
CN111180398A (zh) * | 2020-01-07 | 2020-05-19 | 中国电子科技集团公司第十三研究所 | 一种氧化镓场效应晶体管及其制备方法 |
CN111755576A (zh) * | 2019-03-28 | 2020-10-09 | 中国科学院物理研究所 | 非晶氧化镓刻蚀方法及在三端器件和阵列成像系统的应用 |
CN113224169A (zh) * | 2021-05-07 | 2021-08-06 | 电子科技大学 | 一种折叠栅氧化镓基场效应晶体管 |
CN113257922A (zh) * | 2021-05-13 | 2021-08-13 | 电子科技大学 | 一种多沟道增强型氧化镓结型场效应晶体管 |
CN113823682A (zh) * | 2021-08-30 | 2021-12-21 | 瑶芯微电子科技(上海)有限公司 | 基于复合介质层/钝化层的双异质结hemt器件及其制备方法 |
CN114203556A (zh) * | 2021-12-08 | 2022-03-18 | 中山大学 | 一种用于调控氧化镓半导体表层电导的方法及半导体晶圆 |
US11476116B2 (en) | 2020-08-13 | 2022-10-18 | Korea Institute Of Ceramic Engineering And Technology | Manufacturing method of gallium oxide thin film for power semiconductor using dopant activation technology |
CN113823682B (zh) * | 2021-08-30 | 2024-07-26 | 瑶芯微电子科技(上海)有限公司 | 基于复合介质层/钝化层的双异质结hemt器件及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014203623A1 (ja) * | 2013-06-17 | 2014-12-24 | 株式会社タムラ製作所 | Ga2O3系半導体素子 |
US20150325659A1 (en) * | 2014-05-08 | 2015-11-12 | Flosfia Inc. | Crystalline multilayer structure and semiconductor device |
CN106876466A (zh) * | 2017-02-16 | 2017-06-20 | 大连理工大学 | 一种氧化镓基金属‑氧化物半导体场效应晶体管及其制备方法 |
CN106920849A (zh) * | 2017-04-21 | 2017-07-04 | 吉林大学 | 一种散热性好的Ga2O3基金属氧化物半导体场效应晶体管及其制备方法 |
-
2017
- 2017-07-20 CN CN201710596165.3A patent/CN107464844A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014203623A1 (ja) * | 2013-06-17 | 2014-12-24 | 株式会社タムラ製作所 | Ga2O3系半導体素子 |
JP2015002293A (ja) * | 2013-06-17 | 2015-01-05 | 株式会社タムラ製作所 | Ga2O3系半導体素子 |
US20150325659A1 (en) * | 2014-05-08 | 2015-11-12 | Flosfia Inc. | Crystalline multilayer structure and semiconductor device |
CN106876466A (zh) * | 2017-02-16 | 2017-06-20 | 大连理工大学 | 一种氧化镓基金属‑氧化物半导体场效应晶体管及其制备方法 |
CN106920849A (zh) * | 2017-04-21 | 2017-07-04 | 吉林大学 | 一种散热性好的Ga2O3基金属氧化物半导体场效应晶体管及其制备方法 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109585273B (zh) * | 2018-11-30 | 2020-04-28 | 中国电子科技集团公司第十三研究所 | 一种氧化镓器件隔离区的制备方法 |
WO2020107544A1 (zh) * | 2018-11-30 | 2020-06-04 | 中国电子科技集团公司第十三研究所 | 一种氧化镓器件隔离区的制备方法 |
CN109585273A (zh) * | 2018-11-30 | 2019-04-05 | 中国电子科技集团公司第十三研究所 | 一种氧化嫁器件隔离区的制备方法 |
US11244821B2 (en) | 2018-11-30 | 2022-02-08 | The 13Th Research Institute Of China Electronics Technology Group Corporation | Method for preparing isolation area of gallium oxide device |
CN111755576A (zh) * | 2019-03-28 | 2020-10-09 | 中国科学院物理研究所 | 非晶氧化镓刻蚀方法及在三端器件和阵列成像系统的应用 |
CN110164769A (zh) * | 2019-06-20 | 2019-08-23 | 中国电子科技集团公司第十三研究所 | 氧化镓场效应晶体管及其制备方法 |
CN110752158A (zh) * | 2019-10-28 | 2020-02-04 | 中国科学技术大学 | 氧化镓材料表面缺陷修复方法 |
CN111180398B (zh) * | 2020-01-07 | 2022-08-05 | 中国电子科技集团公司第十三研究所 | 一种氧化镓场效应晶体管及其制备方法 |
CN111180398A (zh) * | 2020-01-07 | 2020-05-19 | 中国电子科技集团公司第十三研究所 | 一种氧化镓场效应晶体管及其制备方法 |
US11476116B2 (en) | 2020-08-13 | 2022-10-18 | Korea Institute Of Ceramic Engineering And Technology | Manufacturing method of gallium oxide thin film for power semiconductor using dopant activation technology |
CN113224169A (zh) * | 2021-05-07 | 2021-08-06 | 电子科技大学 | 一种折叠栅氧化镓基场效应晶体管 |
CN113224169B (zh) * | 2021-05-07 | 2023-02-07 | 电子科技大学 | 一种折叠栅氧化镓基场效应晶体管 |
CN113257922A (zh) * | 2021-05-13 | 2021-08-13 | 电子科技大学 | 一种多沟道增强型氧化镓结型场效应晶体管 |
CN113257922B (zh) * | 2021-05-13 | 2022-05-17 | 电子科技大学 | 一种多沟道增强型氧化镓结型场效应晶体管 |
CN113823682A (zh) * | 2021-08-30 | 2021-12-21 | 瑶芯微电子科技(上海)有限公司 | 基于复合介质层/钝化层的双异质结hemt器件及其制备方法 |
CN113823682B (zh) * | 2021-08-30 | 2024-07-26 | 瑶芯微电子科技(上海)有限公司 | 基于复合介质层/钝化层的双异质结hemt器件及其制备方法 |
CN114203556A (zh) * | 2021-12-08 | 2022-03-18 | 中山大学 | 一种用于调控氧化镓半导体表层电导的方法及半导体晶圆 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107464844A (zh) | 氧化镓场效应晶体管的制备方法 | |
US10868134B2 (en) | Method of making transistor having metal diffusion barrier | |
US9130026B2 (en) | Crystalline layer for passivation of III-N surface | |
CN107481939B (zh) | 帽层结构氧化镓场效应晶体管的制备方法 | |
US20140091364A1 (en) | Compound semiconductor device and method of manufacturing the same | |
CN103608923A (zh) | 电流孔径垂直电子晶体管 | |
CN111223777B (zh) | GaN基HEMT器件及其制作方法 | |
CN111916351A (zh) | 半导体器件及其制备方法 | |
CN103545362B (zh) | 化合物半导体器件及其制造方法 | |
CN102386222A (zh) | 化合物半导体器件、其制造方法、电源器件和高频放大器 | |
EP2502274A1 (en) | Vertical power transistor device, semiconductor die and method of manufacturing a vertical power transistor device | |
JP2013140835A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2017157589A (ja) | 半導体装置および半導体装置の製造方法 | |
CN104701359A (zh) | 垂直结构AlGaN/GaN HEMT器件及其制作方法 | |
CN111415987B (zh) | 结合二次外延及自对准工艺的氮化镓器件结构及制备方法 | |
JP6560117B2 (ja) | 半導体装置の製造方法 | |
CN110875386A (zh) | 一种增强型GaN基HEMT器件的外延结构、器件及其器件的制备方法 | |
CN105552125A (zh) | 半导体结构及其制造方法 | |
JP2010135399A (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
CN108807500B (zh) | 一种具有高阈值电压的增强型高电子迁移率晶体管 | |
KR101172857B1 (ko) | 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법 | |
CN108615769A (zh) | 氧化镓mosfet器件的制备方法 | |
JP2016157801A (ja) | 半導体装置およびその製造方法 | |
CN112289683B (zh) | 高电子迁移率晶体管及其制造方法 | |
CN114496788A (zh) | 一种p型沟道氮化镓晶体管及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171212 |