CN109585273A - 一种氧化嫁器件隔离区的制备方法 - Google Patents

一种氧化嫁器件隔离区的制备方法 Download PDF

Info

Publication number
CN109585273A
CN109585273A CN201811450087.7A CN201811450087A CN109585273A CN 109585273 A CN109585273 A CN 109585273A CN 201811450087 A CN201811450087 A CN 201811450087A CN 109585273 A CN109585273 A CN 109585273A
Authority
CN
China
Prior art keywords
oxidation
preparation
transferred
mask layer
isolated area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811450087.7A
Other languages
English (en)
Other versions
CN109585273B (zh
Inventor
吕元杰
王元刚
周幸叶
谭鑫
宋旭波
梁士雄
冯志红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201811450087.7A priority Critical patent/CN109585273B/zh
Priority to PCT/CN2018/121423 priority patent/WO2020107544A1/zh
Publication of CN109585273A publication Critical patent/CN109585273A/zh
Application granted granted Critical
Publication of CN109585273B publication Critical patent/CN109585273B/zh
Priority to US17/036,126 priority patent/US11244821B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种氧化嫁器件隔离区的制备方法，包括：在氧化嫁材料上淀积掩膜层；去除所述掩膜层的预设部分区域；利用高温氧化技术，在所述氧化嫁材料上与所述预设部分区域对应的位置制备所述隔离区，所述隔离区位于所述氧化嫁器件的有源区之间；去除所述氧化嫁材料上剩余的掩膜层。本发明通过高温氧化技术制备隔离区，避免了隔离区制备过程中对氧化嫁器件造成的损伤，实现了氧化嫁器件有源区之间的隔离。

Description

一种氧化嫁器件隔离区的制备方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种氧化嫁器件隔离区的制备方法。
背景技术
氧化嫁器件中一般通过制备隔离区将有源区之间隔离。现有的隔离区的制备方法通常采用深槽刻蚀技术实现的，深槽刻蚀技术刻蚀氧化嫁器件时的刻蚀功率大，且刻蚀速率大，对氧化嫁器件造成刻蚀损伤，造成有源区边缘易击穿。
发明内容
本发明实施例提供了一种氧化嫁器件隔离区的制备方法，旨在解决现有技术中隔离区制备过程中对氧化嫁器件造成损伤的问题。
本发明实施例提供了一种氧化嫁器件隔离区的制备方法，包括：
在氧化嫁材料上淀积掩膜层；
去除所述掩膜层的预设部分区域；
利用高温氧化技术，在所述氧化嫁材料上与所述预设部分区域对应的位置制备所述隔离区，所述隔离区位于所述氧化嫁器件的有源区之间；
去除所述氧化嫁材料上剩余的掩膜层。
在一个实施例中，所述高温氧化技术，包括：在氧气氛围中高温退火，退火温度大于等于300℃，退火时间大于等于30s。
在一个实施例中，所述隔离区数量大于等于1。
在一个实施例中，所述隔离区的深度相同。
在一个实施例中，所述隔离区的深度不相同。
在一个实施例中，在所述去除所述掩膜层的预设部分区域之后，还包括：
浅刻蚀所述氧化嫁材料上的隔离区。
在一个实施例中，所述浅刻蚀的深度小于等于100nm。
在一个实施例中，所述掩膜层为金属、绝缘介质或半导体材料。
在一个实施例中，所述去除所述掩膜层的预设部分区域，包括：
利用光刻、显影和干法刻蚀去除所述掩膜层的预设部分区域。
在一个实施例中，所述去除所述掩膜层的预设部分区域，包括：
利用光刻、显影和湿法刻蚀去除所述掩膜层的预设部分区域。
本发明实施例与现有技术相比存在的有益效果是：本发明通过高温氧化技术制备隔离区，避免了隔离区制备过程中对氧化嫁器件造成的损伤，实现了氧化嫁器件有源区之间的隔离。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的一个实施例提供的氧化嫁器件隔离区的制备方法的流程示意图；
图2为本发明的一个实施例提供的有一个隔离区时生成掩膜层的结构示意图；
图3为本发明的一个实施例提供的有一个隔离区时去除预设部分区域的结构示意图；
图4为本发明的一个实施例提供的有一个隔离区时制备隔离区的结构示意图；
图5为本发明的一个实施例提供的有一个隔离区时去除剩余掩膜层的结构示意图；
图6为本发明的一个实施例提供的有两个隔离区时生成掩膜层的结构示意图；
图7为本发明的一个实施例提供的有两个隔离区时去除预设部分区域的结构示意图；
图8为本发明的一个实施例提供的有两个隔离区时浅刻蚀隔离区的结构示意图；
图9为本发明的一个实施例提供的有两个隔离区时制备隔离区的结构示意图；
图10为本发明的一个实施例提供的有两个隔离区时去除剩余掩膜层的结构示意图。
其中：1、氧化嫁材料；2、掩膜层；3、隔离区。
具体实施方式
为了使本技术领域的人员更好地理解本方案，下面将结合本方案实施例中的附图，对本方案实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本方案一部分的实施例，而不是全部的实施例。基于本方案中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本方案保护的范围。
本方案的说明书和权利要求书及上述附图中的术语“包括”以及其他任何变形，是指“包括但不限于”，意图在于覆盖不排他的包含。
以下结合具体附图对本发明的实现进行详细地描述：
图1示出了本发明一实施例所提供的一种氧化嫁器件隔离区的制备方法，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：
如图1所示，本发明实施例所提供的一种氧化嫁器件隔离区的制备方法，包括：
在步骤S101中，在氧化嫁材料上淀积掩膜层。
在步骤S102中，去除所述掩膜层的预设部分区域。
在步骤S103中，利用高温氧化技术，在所述氧化嫁材料上与所述预设部分区域对应的位置制备所述隔离区，所述隔离区位于所述氧化嫁器件的有源区之间。
在步骤S104中，去除所述氧化嫁材料上剩余的掩膜层。
在本实施例中，预设部分区域对应在氧化嫁材料上是需要制备隔离区的部分，预设部分区域可以是一个也可以是多个，根据隔离区的数量决定预设部分区域的数量。
在本实施例中，隔离区为无电子隔离区。
本发明实施例中，通过高温氧化技术制备隔离区，避免了隔离区制备过程中对氧化嫁器件造成的损伤，提高了氧化嫁器件的击穿电压，实现了氧化嫁器件有源区之间的隔离。
在本发明的一个实施例中，掩膜层的制备是通过采用MOCVD、PECVD、LPCVD、MBE、电极金属自氧化或者多种方法组合等得到的。
在本发明的一个实施例中，高温氧化技术，包括：在氧气氛围中高温退火，退火温度大于等于300℃，退火时间大于等于30s。
在本发明的一个实施例中，隔离区数量大于等于1。
在本实施例中，隔离区包括若干个子区域。
在本实施例中，隔离区可以是一个，也可以是多个。
在本发明的一个实施例中，隔离区的深度相同。
在本实施例中，若干个隔离区的子区域的深度都相同。
在本发明的一个实施例中，隔离区的深度不相同。
在本实施例中，若干个隔离区的子区域的深度可以不相同。
在本发明的一个实施例中，在在步骤S102之后，还包括：
浅刻蚀所述氧化嫁材料上的隔离区。
在本实施例中，通过浅刻蚀预先把隔离区的形状刻蚀出来，既不会影响氧化嫁器件的性能，为后期高温氧化制备隔离区做准备。
在本发明的一个实施例中，浅刻蚀的深度小于等于100nm。
在本发明的一个实施例中，掩膜层为金属、绝缘介质或半导体材料。
在本实施例中，掩膜层为一层金属，或者一层绝缘介质，或者半导体材料，或者多层组合。
在本发明的一个实施例中，去除所述掩膜层的预设部分区域，包括：
利用光刻、显影和干法刻蚀去除所述掩膜层的预设部分区域。
在本发明的一个实施例中，去除所述掩膜层的预设部分区域，包括：
利用光刻、显影和湿法刻蚀去除所述掩膜层的预设部分区域。
为了便于理解，下面以几个具体应用进行说明：
如图2-5所示，应用1：
在氧化嫁材料1上淀积掩膜层2。
去除所述掩膜层2的预设部分区域，预设部分区域为1个。
利用高温氧化技术，在所述氧化嫁材料1上与所述预设部分区域对应的位置制备一个所述隔离区3，所述隔离区3位于所述氧化嫁器件的有源区之间。
去除所述氧化嫁材料1上剩余的掩膜层2。
应用2：
在氧化嫁材料上淀积掩膜层。
去除所述掩膜层的预设部分区域，预设部分区域为两个。
利用高温氧化技术，在所述氧化嫁材料上与所述预设部分区域对应的位置制备两个所述隔离区，所述隔离区位于所述氧化嫁器件的有源区之间。
去除所述氧化嫁材料上剩余的掩膜层。
应用3：
在氧化嫁材料上淀积掩膜层。
去除所述掩膜层的预设部分区域，预设部分区域为一个。
浅刻蚀所述氧化嫁材料上的一个隔离区，刻蚀深度为50nm。
利用高温氧化技术，在所述氧化嫁材料上与所述预设部分区域对应的位置制备一个所述隔离区，所述隔离区位于所述氧化嫁器件的有源区之间。
去除所述氧化嫁材料上剩余的掩膜层。
如图6-10所示，应用4：
在氧化嫁材料1上淀积掩膜层2。
去除所述掩膜层2的预设部分区域，预设部分区域为两个。
浅刻蚀所述氧化嫁材料1上的一个隔离区，刻蚀深度为50nm。
利用高温氧化技术，在所述氧化嫁材料1上与所述预设部分区域对应的位置制备两个所述隔离区3，所述隔离区3位于所述氧化嫁器件的有源区之间。
去除所述氧化嫁材料1上剩余的掩膜层2。
应用5：
在氧化嫁材料上淀积掩膜层。
去除所述掩膜层的预设部分区域，预设部分区域为两个。
浅刻蚀所述氧化嫁材料上的两个隔离区，刻蚀深度为50nm。
利用高温氧化技术，在所述氧化嫁材料上与所述预设部分区域对应的位置制备两个所述隔离区，所述隔离区位于所述氧化嫁器件的有源区之间。
去除所述氧化嫁材料上剩余的掩膜层。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种氧化嫁器件隔离区的制备方法，其特征在于，包括：
在氧化嫁材料上淀积掩膜层；
去除所述掩膜层的预设部分区域；
利用高温氧化技术，在所述氧化嫁材料上与所述预设部分区域对应的位置制备所述隔离区，所述隔离区位于所述氧化嫁器件的有源区之间；
去除所述氧化嫁材料上剩余的掩膜层。
2.如权利要求1所述的氧化嫁器件隔离区的制备方法，其特征在于，所述高温氧化技术，包括：在氧气氛围中高温退火，退火温度大于等于300℃，退火时间大于等于30s。
3.如权利要求1所述的氧化嫁器件隔离区的制备方法，其特征在于，所述隔离区数量大于等于1。
4.如权利要求3所述的氧化嫁器件隔离区的制备方法，其特征在于，所述隔离区的深度相同。
5.如权利要求3所述的氧化嫁器件隔离区的制备方法，其特征在于，所述隔离区的深度不相同。
6.如权利要求1所述的氧化嫁器件隔离区的制备方法，其特征在于，在所述去除所述掩膜层的预设部分区域之后，还包括：
浅刻蚀所述氧化嫁材料上的隔离区。
7.如权利要求6所述的氧化嫁器件隔离区的制备方法，其特征在于，所述浅刻蚀的深度小于等于100nm。
8.如权利要求1所述的氧化嫁器件隔离区的制备方法，其特征在于，所述掩膜层为金属、绝缘介质或半导体材料。
9.如权利要求1所述的氧化嫁器件隔离区的制备方法，其特征在于，所述去除所述掩膜层的预设部分区域，包括：
利用光刻、显影和干法刻蚀去除所述掩膜层的预设部分区域。
10.如权利要求1所述的氧化嫁器件隔离区的制备方法，其特征在于，所述去除所述掩膜层的预设部分区域，包括：
利用光刻、显影和湿法刻蚀去除所述掩膜层的预设部分区域。
CN201811450087.7A 2018-11-30 2018-11-30 一种氧化镓器件隔离区的制备方法 Active CN109585273B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811450087.7A CN109585273B (zh) 2018-11-30 2018-11-30 一种氧化镓器件隔离区的制备方法
PCT/CN2018/121423 WO2020107544A1 (zh) 2018-11-30 2018-12-17 一种氧化镓器件隔离区的制备方法
US17/036,126 US11244821B2 (en) 2018-11-30 2020-09-29 Method for preparing isolation area of gallium oxide device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811450087.7A CN109585273B (zh) 2018-11-30 2018-11-30 一种氧化镓器件隔离区的制备方法

Publications (2)

Publication Number Publication Date
CN109585273A true CN109585273A (zh) 2019-04-05
CN109585273B CN109585273B (zh) 2020-04-28

Family

ID=65924117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811450087.7A Active CN109585273B (zh) 2018-11-30 2018-11-30 一种氧化镓器件隔离区的制备方法

Country Status (3)

Country Link
US (1) US11244821B2 (zh)
CN (1) CN109585273B (zh)
WO (1) WO2020107544A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207063A (zh) * 2006-12-18 2008-06-25 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的形成方法
US20160042949A1 (en) * 2014-08-06 2016-02-11 Tamura Corporation METHOD OF FORMING HIGH-RESISTIVITY REGION IN Ga2O3-BASED SINGLE CRYSTAL, AND CRYSTAL LAMINATE STRUCTURE AND SEMICONDUCTOR ELEMENT
CN107464844A (zh) * 2017-07-20 2017-12-12 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642128B1 (en) * 2002-05-06 2003-11-04 Taiwan Semiconductor Manufacturing Co., Ltd Method for high temperature oxidations to prevent oxide edge peeling
US7005339B2 (en) * 2003-12-15 2006-02-28 United Microelectronics Corp. Method of integrating high voltage metal oxide semiconductor devices and submicron metal oxide semiconductor devices
US20060094171A1 (en) * 2004-11-04 2006-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation trench thermal annealing method for non-bulk silicon semiconductor substrate
JP2007335573A (ja) * 2006-06-14 2007-12-27 Hitachi Ltd 半導体装置およびその製造方法
US9209181B2 (en) * 2013-06-14 2015-12-08 Globalfoundries Inc. Methods of forming transistors with retrograde wells in CMOS applications and the resulting device structures
CN108615769A (zh) * 2018-05-25 2018-10-02 中国电子科技集团公司第十三研究所 氧化镓mosfet器件的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207063A (zh) * 2006-12-18 2008-06-25 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的形成方法
US20160042949A1 (en) * 2014-08-06 2016-02-11 Tamura Corporation METHOD OF FORMING HIGH-RESISTIVITY REGION IN Ga2O3-BASED SINGLE CRYSTAL, AND CRYSTAL LAMINATE STRUCTURE AND SEMICONDUCTOR ELEMENT
CN107464844A (zh) * 2017-07-20 2017-12-12 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管的制备方法

Also Published As

Publication number Publication date
WO2020107544A1 (zh) 2020-06-04
US20210013027A1 (en) 2021-01-14
US11244821B2 (en) 2022-02-08
CN109585273B (zh) 2020-04-28

Similar Documents

Publication Publication Date Title
CN103342356B (zh) 一种金属箔基底石墨烯的转移方法
CN101552465B (zh) 瞬变电压抑制器和方法
US20110100443A1 (en) Photovoltaic solar cell device manufacture
CN109148458B (zh) 一种3d nand存储器件及其金属栅极制备方法
CN107785250B (zh) 碳化硅基肖特基接触制作方法及肖特基二极管制造方法
CN106684157A (zh) 基于三台阶场板终端的4H‑SiC肖特基二极管及制作方法
CN105070663B (zh) 一种碳化硅mosfet沟道自对准工艺实现方法
CN106057914A (zh) 基于双台阶场板终端的4H‑SiC肖特基二极管及制作方法
CN104851788B (zh) 一种砷化镓基晶体管的t型栅的制作方法
CN107230625A (zh) 氮化镓晶体管及其制造方法
CN105826181B (zh) 防止ono结构剥落缺陷的方法
CN109585273A (zh) 一种氧化嫁器件隔离区的制备方法
CN103187250A (zh) 多次外延生长方法
CN107045975A (zh) 基于自停止刻蚀的氮化镓基材料开槽欧姆接触的制备方法
CN101620996B (zh) 一种栅氧化层的制造方法
CN112993014B (zh) 一种碳化硅平面式功率半导体器件及其制作方法
CN105355559A (zh) 一种制备半导体器件的方法
CN109962130A (zh) 一种六面粗化的红外led芯片及制作方法
CN106783615A (zh) 一种全包围栅极鳍形半导体器件的制备方法
CN103178014A (zh) 一种u型沟槽的制造方法
CN107346794B (zh) Pin光电二极管的制作方法
CN101882575B (zh) 防止金属横向扩展的SiC基体上制备欧姆接触的方法
JP2021034623A (ja) 半導体装置の製造方法
CN104681444B (zh) 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法
CN107644809A (zh) 鳍式场效应晶体管的栅极制备方法及栅极

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Lv Yuanjie

Inventor after: Intelligence

Inventor after: Wang Yuangang

Inventor after: Zhou Xingye

Inventor after: Tan Xin

Inventor after: Song Xubo

Inventor after: Liang Shixiong

Inventor after: Feng Zhihong

Inventor before: Lv Yuanjie

Inventor before: Wang Yuangang

Inventor before: Zhou Xingye

Inventor before: Tan Xin

Inventor before: Song Xubo

Inventor before: Liang Shixiong

Inventor before: Feng Zhihong