CN104851788B - 一种砷化镓基晶体管的t型栅的制作方法 - Google Patents

一种砷化镓基晶体管的t型栅的制作方法 Download PDF

Info

Publication number
CN104851788B
CN104851788B CN201510206635.1A CN201510206635A CN104851788B CN 104851788 B CN104851788 B CN 104851788B CN 201510206635 A CN201510206635 A CN 201510206635A CN 104851788 B CN104851788 B CN 104851788B
Authority
CN
China
Prior art keywords
photoresist
etching
window
reflecting layer
type grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510206635.1A
Other languages
English (en)
Other versions
CN104851788A (zh
Inventor
郭佳衢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Original Assignee
Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrated Circuit Co Ltd Is Pacified By Xiamen City Three filed Critical Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority to CN201510206635.1A priority Critical patent/CN104851788B/zh
Publication of CN104851788A publication Critical patent/CN104851788A/zh
Application granted granted Critical
Publication of CN104851788B publication Critical patent/CN104851788B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)

Abstract

本发明公开了一种砷化镓基晶体管的T型栅的制作方法,是在砷化镓(GaAs)基衬底上依次形成抗反射层及第一光阻,第一光阻经曝光显影形成宽度为0.13‑0.18um的显开区域;再涂覆第二光阻,经曝光显影后与第一光阻的显开区域共同形成T型栅极的蚀刻窗口,通过沉积金属形成线宽为0.13‑0.18um的T型栅。本发明的抗反射层采用DUO248制剂形成,光阻及抗反射层通过CLK‑888进行湿式剥离,避免了干式剥离对砷化镓衬底的损伤,成本低,产能高,适于实际生产应用。

Description

一种砷化镓基晶体管的T型栅的制作方法
技术领域
本发明涉及半导体工艺,特别是涉及一种砷化镓基晶体管的T型栅的制作方法。
背景技术
砷化镓(GaAs)是第二代半导体,具有高饱和电子速率、高电子迁移率、高击穿电压等优异的电学特性,制作的半导体器件高频、高温、低温性能好,噪声小,抗辐射能力强,广泛适用于集成电路、红外线发光二极管、半导体激光器和太阳电池等领域。其中砷化镓基高电子迁移率晶体管(GaAs HEMT)结构独特,具有高功率增益、高效率、低功率等特点,在晶体管的应用中越来越引人注目。
HEMT的栅极的制作对器件的截止频率具有至关重要的影响。一般来说,栅长越小,栅电阻越低,则器件的截止频率越高。为了兼顾小栅长和低栅电阻,底部长度小而截面积大的T型栅结构得到了广泛的应用,在此结构的基础上,栅长可以制作到微纳米级别。
制作较小尺寸的T型栅可以通过光刻设备结合光阻进行曝光显影,形成T型栅以后再通过干式剥离的方式去除光阻。对于砷化镓基衬底来说,干式剥离所用的电浆会对其造成等离子损伤,导致成品的性能差。
发明内容
本发明的目的在于克服现有技术之不足,提供一种0.13-0.18um栅长的砷化镓基晶体管的T型栅的制作方法。
本发明解决其技术问题所采用的技术方案是:一种砷化镓基晶体管的T型栅的制作方法,包括以下步骤:
1)提供一砷化镓(GaAs)基衬底,于衬底上形成一抗反射层,其中所述抗反射层是由DUO248制剂涂覆而成,具体的,DUO248制剂是honeywell公司生产的产品;
2)于抗反射层上涂覆第一光阻,第一光阻经曝光显影形成宽度为0.13-0.18um的下蚀刻窗口;
3)于上述结构上方涂覆第二光阻,去除第二光阻对应下蚀刻窗口的部分并形成上蚀刻窗口,其中上蚀刻窗口的宽度大于下蚀刻窗口,上蚀刻窗口和下蚀刻窗口形成T型栅极的蚀刻窗口;
4)除去蚀刻窗口下方的抗反射层以露出衬底,并蚀刻该部分衬底以形成沟槽;
5)于蚀刻窗口内以沟槽为底层表面沉积金属,形成T型栅极;
6)采用湿式剖离工艺除去抗反射层、第一光阻及第二光阻,其中剥离剂是由CLK-888与过氧化氢混合制得,具体的,CLK-888制剂是JT-baker公司生产的产品。
优选的,所述DUO248制剂涂覆后于110-140℃下软烤1-5min,并于180-220℃下硬烤1-5min以形成所述抗反射层。
优选的,所述第一光阻是与248nm光相匹配之KrF正光阻,,经KrF设备进行曝光显影。
优选的,步骤2)中,蚀刻临界尺寸(CD)是0.15um。
优选的,步骤4)中,所述蚀刻窗口下方的抗反射层通过干式蚀刻去除,其蚀刻临界尺寸(CD)是0.16un。
优选的,所述第二光阻是与365nm光相匹配之I-line负光阻;所述上蚀刻窗口是所述第二光阻通过I-line设备曝光显影形成的,宽度为0.7-1.1um。
优选的,所述衬底的沟槽通过湿式蚀刻形成,蚀刻深度为0.02-0.08um,蚀刻液具体是磷酸、草酸、柠檬酸、丁二酸中的一种或其组合。
优选的,所述形成T型栅极的金属包括有Ti、Ni、Cu、Al、Pt、W、Mo、Cr、Au或上述金属的组合层,是通过磁控溅镀、离子蒸镀、电弧离子蒸镀或化学气相沉积的方式形成于所述蚀刻窗口内。
优选的,步骤6)中,所述剥离剂的温度为55-70℃,其中过氧化氢的体积分数是2.5-3.5%。
本发明的有益效果是:
1、DUO248是由硅氧烷聚合物和有机染料组成的具有高吸光效应的抗反射制剂,采用DUO248形成抗反射层,在曝光显影过程中可有效减少因光阻驻波效应而使光阻图形变差,增加解像能力,辅助KrF光刻设备以形成最小尺寸的稳定的光阻显开区域,作为T型栅的蚀刻窗口,可以制作0.13-0.18um的T型栅。
2、DUO248与光阻可以通过CLK-888与双氧水混合来进行一次性湿式剥离,避免了干法蚀刻对砷化镓衬底的等离子体损伤。
3、采用248nm KrF光刻设备形成0.13-0.18um小尺寸T型栅的蚀刻窗口,设备投入低,产能高,可以降低生产成本,适于实际生产应用。
附图说明
图1为本发明制作方法的流程图。
具体实施方式
以下结合附图及实施例对本发明作进一步详细说明。本发明的各附图仅为示意以更容易了解本发明,其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系,在本领域技术人员应能理解是指构件的相对位置而言,因此皆可以翻转而呈现相同的构件,此皆应同属本说明书所揭露的范围。
参考图1中a-e本发明的制作方法流程图。如图1中a所示,提供一砷化镓基衬底1,于衬底上形成一抗反射层2,并于抗发射层2上涂覆第一光阻3。抗反射层2是由DUO248制剂通过旋涂、喷涂等方式形成,涂覆后于110-140℃下软烤1-5min,并于180-220℃下硬烤1-5min。作为一种优选的实施方式,具体可以是130℃下软烤3min,并于210℃下硬烤3min以进行固化。接着,于抗反射层2上涂覆第一光阻3,第一光阻3是与248nm光相匹配之KrF正光阻。
如图1中b所示,采用248nm KrF光刻设备对第一光阻3曝光显影。248nm KrF光刻设备是以F2和Kr气体电离后产生的激光为光源进行曝光,在采用标准化设置时常用于硅晶片上制作0.13um线宽的光阻保留区域,线之间距离(光阻显开区域)为0.18um,在DUO248抗反射层的辅助下,通过调节蚀刻临界尺寸(CD)及光能,可以在第一光阻3上形成宽度小于0.18um的下蚀刻窗口31(即为第一光阻3的显开区域),下蚀刻窗口31底部为裸露的抗反射层2。DUO248形成的抗反射层,在曝光显影过程中可有效减少因光阻驻波效应而使光阻图形变差,增加解像能力,辅助KrF光刻设备形成0.13-0.18um线宽的稳定的光阻显开区域。由于第一光阻3是正光阻,所形成的下蚀刻窗口31是上宽下窄的倒梯形结构。
接着,于上述结构上方涂覆第二光阻4,第二光阻4是与365nm光相匹配之I-line负光阻,具体型号可以是AZ公司nLOF5510。通过365nm I-line光刻设备对第二光阻4进行曝光显影,去除掉对应下蚀刻窗口41的部分并形成上蚀刻窗口41(即为第二光阻4的显开区域),上蚀刻窗口41的宽度大于下蚀刻窗口31,作为一种实施方式,其宽度具体可以为0.7-1.1um。上蚀刻窗口31和下蚀刻窗口41共同形成T型栅极的蚀刻窗口。由于第二光阻4是负光阻,所形成的上蚀刻窗口41是上窄下宽的梯形结构。
如图1中c所示,除去蚀刻窗口下方的抗反射层2以露出衬底1,并蚀刻该部分衬底1以形成沟槽11。蚀刻窗口下方的抗反射层可以通过干式蚀刻去除,蚀刻临界尺寸(CD)较第一光阻的光刻增加0.01um以使沟槽11的宽度略大于T型栅的线宽,确保T型栅完全位于沟槽之内。作为一种优选的实施方式,对应第一光阻的蚀刻临界尺寸(CD)可以是0.15um,沟槽的蚀刻临界尺寸(CD)具体可以是0.16um。沟槽11通过湿式蚀刻形成,蚀刻液具体可以是磷酸、草酸、柠檬酸、丁二酸中的一种或其组合。沟槽11的深度为0.02-0.08um。
如图1中d所示,于蚀刻窗口内以沟槽11为底层表面沉积金属,形成T型栅极5,T型栅极的金属包括有Ti、Ni、Cu、Al、Pt、W、Mo、Cr、Au或上述金属的组合层,是通过磁控溅镀、离子蒸镀、电弧离子蒸镀或化学气相沉积的方式形成于蚀刻窗口内。由于上蚀刻窗口41的宽度大于下蚀刻窗口31的宽度,形成T型的结构,其与衬底1接触的底部线宽即为0.13-0.18um。
如图1中e所示,剥离抗反射层2、第一光阻3及第二光阻4。具体的,抗反射层2、第一光阻3及第二光阻4可以采用湿式剥离同步去除,剥离剂是由CLK-888与过氧化氢混合制得,作为一种优选的实施方式,剥离剂中过氧化氢的体积分数是2.5-3.5%。剥离剂的使用温度是55-70℃。湿式剥离条件温和,对砷化镓基衬底无作用,避免了干式剥离对砷化镓基衬底1的等离子体损伤。
上述实施例仅用来进一步说明本发明的一种砷化镓基晶体管的T型栅的制作方法,但本发明并不局限于实施例,凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均落入本发明技术方案的保护范围内。

Claims (6)

1.一种砷化镓基晶体管的T型栅的制作方法,其特征在于包括以下步骤:
1)提供一砷化镓基衬底,于衬底上形成一抗反射层,其中所述抗反射层是由DUO248制剂涂覆而成;
2)于抗反射层上涂覆第一光阻,第一光阻经曝光显影形成宽度为0.13-0.18um的下蚀刻窗口;所述第一光阻是与248nm光相匹配之KrF正光阻,经KrF设备进行曝光显影;
3)于上述结构上方涂覆第二光阻,去除第二光阻对应下蚀刻窗口的部分并形成上蚀刻窗口,其中上蚀刻窗口的宽度大于下蚀刻窗口,上蚀刻窗口和下蚀刻窗口形成T型栅极的蚀刻窗口;所述第二光阻是与365nm光相匹配之I-line负光阻;所述上蚀刻窗口是所述第二光阻通过I-line设备曝光显影形成的,宽度为0.7-1.1um;
4)除去蚀刻窗口下方的抗反射层以露出衬底,并蚀刻该部分衬底以形成沟槽;
5)于蚀刻窗口内以沟槽为底层表面沉积金属,形成T型栅极;
6)采用湿式剖离工艺除去抗反射层、第一光阻及第二光阻,其中剥离剂是由CLK-888与过氧化氢混合制得,所述剥离剂的温度为55-70℃,其中过氧化氢的体积分数是2.5-3.5%。
2.根据权利要求1所述的制作方法,其特征在于:所述DUO248制剂涂覆后于110-140℃下软烤1-5min,并于180-220℃下硬烤1-5min以形成所述抗反射层。
3.根据权利要求1所述的制作方法,其特征在于:步骤2)中,蚀刻临界尺寸是0.15um。
4.根据权利要求3所述的制作方法,其特征在于:步骤4)中,所述蚀刻窗口下方的抗反射层通过干式蚀刻去除,其蚀刻临界尺寸是0.16un。
5.根据权利要求1所述的制作方法,其特征在于:所述衬底的沟槽通过湿式蚀刻形成,蚀刻深度为0.02-0.08um,蚀刻液具体是磷酸、草酸、柠檬酸、丁二酸中的一种或其组合。
6.根据权利要求1所述的制作方法,其特征在于:所述形成T型栅极的金属包括有Ti、Ni、Cu、Al、Pt、W、Mo、Cr、Au或上述金属的组合层,是通过磁控溅镀、离子蒸镀、电弧离子蒸镀或化学气相沉积的方式形成于所述蚀刻窗口内。
CN201510206635.1A 2015-04-28 2015-04-28 一种砷化镓基晶体管的t型栅的制作方法 Active CN104851788B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510206635.1A CN104851788B (zh) 2015-04-28 2015-04-28 一种砷化镓基晶体管的t型栅的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510206635.1A CN104851788B (zh) 2015-04-28 2015-04-28 一种砷化镓基晶体管的t型栅的制作方法

Publications (2)

Publication Number Publication Date
CN104851788A CN104851788A (zh) 2015-08-19
CN104851788B true CN104851788B (zh) 2018-08-24

Family

ID=53851345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510206635.1A Active CN104851788B (zh) 2015-04-28 2015-04-28 一种砷化镓基晶体管的t型栅的制作方法

Country Status (1)

Country Link
CN (1) CN104851788B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393959A (zh) * 2017-07-07 2017-11-24 西安电子科技大学 基于自对准栅的GaN超高频器件及制作方法
WO2019090762A1 (zh) * 2017-11-13 2019-05-16 吴展兴 半导体结构及其形成方法
CN110211873B (zh) * 2019-04-23 2021-04-30 福建省福联集成电路有限公司 一种低线宽半导体器件制作方法及半导体器件
CN112038400B (zh) * 2020-04-30 2023-01-10 厦门市三安集成电路有限公司 一种自对准双凹槽砷化镓场效应晶体管的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268457B1 (en) * 1999-06-10 2001-07-31 Allied Signal, Inc. Spin-on glass anti-reflective coatings for photolithography
CN1877794A (zh) * 2005-06-06 2006-12-13 中芯国际集成电路制造(上海)有限公司 一种90nm沟槽刻蚀和130nm沟槽刻蚀混合生产的方法
CN100421217C (zh) * 2004-01-29 2008-09-24 罗姆及海斯电子材料有限公司 T栅的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7955782B2 (en) * 2008-09-22 2011-06-07 Honeywell International Inc. Bottom antireflective coatings exhibiting enhanced wet strip rates, bottom antireflective coating compositions for forming bottom antireflective coatings, and methods for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268457B1 (en) * 1999-06-10 2001-07-31 Allied Signal, Inc. Spin-on glass anti-reflective coatings for photolithography
CN100421217C (zh) * 2004-01-29 2008-09-24 罗姆及海斯电子材料有限公司 T栅的形成方法
CN1877794A (zh) * 2005-06-06 2006-12-13 中芯国际集成电路制造(上海)有限公司 一种90nm沟槽刻蚀和130nm沟槽刻蚀混合生产的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"An Anthracene-Organosiloxane Spin On Antirefective Coating for KrF Lithography";Joseph Kenndy etal;《Advances in Resist Technology and Processing XX》;20030630;第5039卷;正文第144页至第150页 *
"关于多孔MSQ Dual Damascene蚀刻/灰化工艺---为更低损伤和更低k值得多方面损伤评价和化学性质优化";Shin Okamoto etal;《电子工业专用设备》;20030630(第104期);全文 *

Also Published As

Publication number Publication date
CN104851788A (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
CN104851788B (zh) 一种砷化镓基晶体管的t型栅的制作方法
WO2011102140A1 (ja) 半導体装置の製造方法
CN104282542B (zh) 解决超级结产品保护环场氧侧壁多晶硅残留的方法
CN106158595A (zh) 半导体器件的形成方法
CN107293482B (zh) 一种氮化镓高电子迁移率晶体管栅电极的制作方法
CN102915911A (zh) 一种改善碳化硅台面底部的刻蚀方法
CN103972076A (zh) 一种自对准双层图形的形成方法
CN110021681B (zh) 太阳能电池表面的化学抛光及所得的结构
CN104465333A (zh) 光刻胶图形的形成方法、晶体管栅极的形成方法
CN105576498A (zh) 一种窄条脊形GaAs 基激光器的制备方法及GaAs 基激光器
CN104900503B (zh) 一种高离子迁移率晶体管的t型栅的制作方法
CN101276749A (zh) 采用一次电子束曝光制备晶体管t型纳米栅的方法
CN102543716B (zh) 金属硅化物阻挡层的形成方法
CN113496949A (zh) 一种改善栅极结构表面形成金属硅化层后漏电现象的方法
CN104701242B (zh) 接触孔的刻蚀方法
JP5040170B2 (ja) 半導体装置の製造方法
CN115241285A (zh) 一种浮空t型栅及其制备方法
CN110047750B (zh) 一种防止ono刻蚀造成衬底损伤的方法
CN101276750A (zh) 一种晶体管t型纳米栅的制作方法
CN101017781A (zh) 异质结双极晶体管t型发射极金属图形制作方法的改进
CN103050382A (zh) 半导体器件的制造方法
CN103871858A (zh) 一种磷化铟基异质结晶体管亚微米发射极的制作方法
CN102412133B (zh) 一种rf ldmos栅极金属硅化物形成的工艺方法
CN101882575B (zh) 防止金属横向扩展的SiC基体上制备欧姆接触的方法
KR20070096600A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant