CN104900503B - 一种高离子迁移率晶体管的t型栅的制作方法 - Google Patents

一种高离子迁移率晶体管的t型栅的制作方法 Download PDF

Info

Publication number
CN104900503B
CN104900503B CN201510207739.4A CN201510207739A CN104900503B CN 104900503 B CN104900503 B CN 104900503B CN 201510207739 A CN201510207739 A CN 201510207739A CN 104900503 B CN104900503 B CN 104900503B
Authority
CN
China
Prior art keywords
photoresist
window
etching
production method
etching window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510207739.4A
Other languages
English (en)
Other versions
CN104900503A (zh
Inventor
郭佳衢
罗怡弦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Original Assignee
Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrated Circuit Co Ltd Is Pacified By Xiamen City Three filed Critical Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority to CN201510207739.4A priority Critical patent/CN104900503B/zh
Publication of CN104900503A publication Critical patent/CN104900503A/zh
Application granted granted Critical
Publication of CN104900503B publication Critical patent/CN104900503B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本发明公开了一种高离子迁移率晶体管的T型栅的制作方法,是在砷化镓(GaAs)基衬底上依次形成抗反射层及第一光阻,第一光阻经曝光显影形成宽度为0.16‑0.19μm的显开区域,再通过化学收缩工艺缩小至0.11‑0.13μm;再涂覆第二光阻,经曝光显影后与第一光阻的显开区域共同形成T型栅极的蚀刻窗口,通过沉积金属形成线宽为0.11‑0.13μm的T型栅。本发明的制备方法设备投入低,产能高,有效降低了生产成本,适于实际生产应用。

Description

一种高离子迁移率晶体管的T型栅的制作方法
技术领域
本发明涉及半导体工艺,特别是涉及一种高离子迁移率晶体管的T型栅的制作方法。
背景技术
高离子迁移率晶体管(HEMT)是利用异质结界面存在的二维电子气层(2-DGE),在源极和漏极之间通过改变栅极加压控制2-DGE的电子浓度,从而控制工作状态。HEMT是新一代的晶体管,由于其优异的性能成为高频、高压、高温和大功率应用方面的首选。
HEMT的栅极的制作对器件的截止频率具有至关重要的影响。一般来说,栅长越小,栅电阻越低,则器件的截止频率越高。为了兼顾小栅长和低栅电阻,底部长度小而截面积大的T型栅结构得到了广泛的应用,在此结构的基础上,栅长可以制作到微纳米级别。
目前制作小尺寸,例如0.13μm以下的T型栅往往需要通过高精度的电子束光刻系统(e-beam)来实现,e-beam技术是在涂有电子抗蚀剂的晶片上采用电子束进行扫描,使扫描过的电子抗蚀剂发生分子链重组,从而发生化学性质,再通过显影和定影获得高分辨率的抗蚀剂曝光图形。E-beam设备投入高,且由于是采用扫描的方式进行曝光,生产效率极低,产能太小,导致制造成本高,难以在实际生产中推广应用。而其他习知的光刻设备所能形成的光阻显开区域的线宽较大,难以直接形成0.13μm以下的窗口以用于制作T型栅,这限制了其在小尺寸T型栅制作中的应用。
发明内容
本发明的目的在于克服现有技术之不足,提供一种0.11-0.13μm栅长的高离子迁移率晶体管的T型栅的制作方法。
本发明解决其技术问题所采用的技术方案是:一种高离子迁移率晶体管的T型栅的制作方法,包括以下步骤:
1)提供一砷化镓基衬底,于衬底上形成一抗反射层;
2)于抗反射层上涂覆第一光阻,第一光阻经曝光显影形成宽度为0.16-0.19μm的下蚀刻窗口;
3)通过化学收缩工艺将下蚀刻窗口的宽度缩小至0.11-0.13μm;
4)于上述结构上方涂覆第二光阻,第二光阻经曝光显影形成对应于下蚀刻窗口上方的上蚀刻窗口,上蚀刻窗口的宽度大于下蚀刻窗口,上蚀刻窗口和下蚀刻窗口形成T型栅极的蚀刻窗口;
5)除去蚀刻窗口下方的抗反射层以露出衬底,并蚀刻该部分衬底以形成沟槽;
6)于蚀刻窗口内以沟槽为底层表面沉积金属,形成T型栅极;
7)除去抗反射层、第一光阻及第二光阻。
作为一种优选,步骤2)是通过KrF设备进行曝光,所述第一光阻是与248nm光相匹配之KrF正光阻。
作为一种优选,步骤2)中,形成的下蚀刻窗口宽度为0.18μm。
作为一种优选,步骤3)中,所述化学收缩工艺具体包括以下子步骤:涂覆化学收缩试剂于所述下蚀刻窗口内;于100~140℃下烘烤以使化学收缩试剂与所述第一光阻交联固化并于所述下蚀刻窗口的侧壁上形成附着层;去除未反应的化学收缩试剂。
作为一种优选,所述化学收缩试剂是水溶性有机材料与交联剂的混合物。
作为一种优选,步骤4)是通过I-line设备进行曝光,所述第二光阻是与365nm光相匹配之I-line负光阻。
作为一种优选,所述上蚀刻窗口的宽度为0.8~1.5μm。
作为一种优选,所述衬底的沟槽通过湿式蚀刻形成,蚀刻深度0.05-0.15μm,蚀刻液具体是磷酸、草酸、柠檬酸、丁二酸中的一种或其组合。
作为一种优选,所述形成T型栅极的金属包括有Ti、Ni、Cu、Al、Pt、W、Mo、Cr、Au或上述金属的组合层,是通过磁控溅镀、离子蒸镀、电弧离子蒸镀或化学气相沉积的方式形成于所述蚀刻窗口内。
作为一种优选,步骤7)中,所述抗反射层采用高温NMP(N-甲基吡咯烷酮)进行湿式剥离,所述NMP温度为65-85℃。
本发明的有益效果是:
1.形成0.16-0.19μm的光阻显开区域,再结合化学收缩工艺缩小光阻显开区域形成0.11-0.13μm T型栅的蚀刻窗口;其中0.16-0.19μm的光阻显开区域是248nm KrF光学光刻工艺所能制作的常规尺寸,所采用的KrF光学光刻设备成本低,且是采用整板曝光的方式,曝光速度快;化学收缩工艺是通过化学收缩试剂与蚀刻窗口侧壁的光阻发生交联反应固化形成附着层的方式来缩小尺寸,亦是可快速完成之工艺,可控性强,精度高;本发明形成小尺寸T型栅的方法生产效率高,产能高,适于实际生产应用。
2.砷化镓衬底上涂覆抗反射层在曝光显影过程中可有效减少因光阻驻波效应而使光阻图形变差,增加解像能力,抗反射层通过高温NMP湿式剥离,避免传统干式剥离中电浆对砷化镓衬底的损伤。
附图说明
图1为本发明制作方法的流程图。
具体实施方式
以下结合附图及实施例对本发明作进一步详细说明。本发明的各附图仅为示意以更容易了解本发明,其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系,在本领域技术人员应能理解是指构件的相对位置而言,因此皆可以翻转而呈现相同的构件,此皆应同属本说明书所揭露的范围。
参考图1中a-f本发明的制作方法流程图。如图1中a所示,提供一砷化镓基衬底1,于衬底上形成一抗反射层2,并于抗发射层2上涂覆第一光阻3。抗反射层2具体可以是有机涂层,通过旋涂、喷涂等方式形成,亦可以是TiO、SiN等无机涂层,通过沉积或溅射等方式形成。接着,于抗反射层2上涂覆第一光阻3,第一光阻3是与248nm光相匹配之KrF正光阻。
如图1中b所示,采用248nm KrF光刻设备对第一光阻3曝光显影,在第一光阻3上形成宽度为0.16-0.19μm的下蚀刻窗口31(即为第一光阻3的显开区域),下蚀刻窗口31底部为裸露的抗反射层2。
KrF光刻设备是以F2和Kr气体电离后产生的248nm的光为光源进行光学曝光,光学曝光是在晶片上涂覆相应的光阻,在其上方通过预设图形的光罩区分出透光区域和非透光区域,通过光源照射来使透光区域和非透光区域对应的光阻发生化学成分的差异,以便于后续的显影。不同于离子束的点扫描式曝光,KrF光刻设备的一次曝光区域大,曝光速度极快。KrF设备在采用标准化设置时常用于硅晶片上制作0.13μm线宽的光阻保留区域,线之间距离为0.18μm。本实施例利用此特性,在标准化设置下制作的下蚀刻窗口31的宽度是0.18μm,通过调整临界蚀刻尺寸(CD)及光强度,可形成0.16-0.19μm的宽度。由于第一光阻3是正光阻,所形成的下蚀刻窗口31是上宽下窄的倒梯形结构。
如图1中c所示,通过化学收缩工艺将下蚀刻窗口31的宽度缩小至0.11-0.13μm。其具体的做法是涂覆化学收缩试剂于下蚀刻窗口31内,化学收缩试剂是水溶性有机材料与交联剂的混合物,例如可以是AZ公司生产的AZR200水溶性试剂。于100~140℃下烘烤以使化学收缩试剂与第一光阻交联固化,并于下蚀刻窗口31的侧壁上形成附着层311,再通过漂洗去除未交联的试剂,通过控制烘烤的温度及时间,可以控制形成的附着层311的厚度,从而缩小下蚀刻窗口31的宽度,具体的,可以将下蚀刻窗口31由0.18μm左右缩小至0.11-0.13μm。
接着,于上述结构上方涂覆第二光阻4,第二光阻4是与365nm光相匹配之I-line负光阻。通过365nm I-line光刻设备对第二光阻4进行曝光显影,去除掉对应下蚀刻窗口31的部分并形成上蚀刻窗口41(即为第二光阻4的显开区域),上蚀刻窗口41的宽度大于下蚀刻窗口,作为一种实施方式,其宽度具体可以为0.8~1.5μm。上蚀刻窗口31和下蚀刻窗口41共同形成T型栅极的蚀刻窗口。由于第二光阻4是负光阻,所形成的上蚀刻窗口31是上窄下宽的梯形结构。
如图1中d所示,除去蚀刻窗口下方的抗反射层2以露出衬底1,并蚀刻该部分衬底1以形成沟槽11。蚀刻窗口下方的抗反射层可以通过干式蚀刻去除,沟槽11通过湿式蚀刻形成,蚀刻液具体可以是磷酸、草酸、柠檬酸、丁二酸中的一种或其组合。沟槽11的深度为0.05-0.15μm。
如图1中e所示,于蚀刻窗口内以沟槽11为底层表面沉积金属,形成T型栅极5,T型栅极的金属包括有Ti、Ni、Cu、Al、Pt、W、Mo、Cr、Au或上述金属的组合层,是通过磁控溅镀、离子蒸镀、电弧离子蒸镀或化学气相沉积的方式形成于蚀刻窗口内。由于上蚀刻窗口41的宽度大于下蚀刻窗口31的宽度,形成T型的结构,其与衬底1接触的底部线宽即为0.11-0.13μm。
如图1中f所示,剥离抗反射层2、第一光阻3及第二光阻4。具体的,抗反射层2采用NMP(N-甲基吡咯烷酮)进行湿式剥离,所述NMP加热至65-85℃,以避免传统干式剥离中电浆对砷化镓衬底1的损伤。
上述实施例仅用来进一步说明本发明的一种高离子迁移率晶体管的T型栅的制作方法,但本发明并不局限于实施例,凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均落入本发明技术方案的保护范围内。

Claims (7)

1.一种高离子迁移率晶体管的T型栅的制作方法,其特征在于包括以下步骤:
1)提供一砷化镓基衬底,于衬底上形成一抗反射层;
2)于抗反射层上涂覆第一光阻,第一光阻经曝光显影形成宽度为0.16-0.19μm的下蚀刻窗口;步骤2)是通过KrF设备进行曝光,所述第一光阻是与248nm光相匹配之KrF正光阻;
3)通过化学收缩工艺将下蚀刻窗口的宽度缩小至0.11-0.13μm;所述化学收缩工艺具体包括以下子步骤:
涂覆化学收缩试剂于所述下蚀刻窗口内,
于100~140℃下烘烤以使化学收缩试剂与所述第一光阻交联固化并于所述下蚀刻窗口的侧壁上形成附着层,
去除未交联的化学收缩试剂;
4)于步骤3)形成的结构上方涂覆第二光阻,第二光阻经曝光显影形成对应于下蚀刻窗口上方的上蚀刻窗口,上蚀刻窗口的宽度大于下蚀刻窗口,上蚀刻窗口和下蚀刻窗口形成T型栅极的蚀刻窗口;步骤4)是通过I-line设备进行曝光,所述第二光阻是与365nm光相匹配之I-line负光阻;
5)除去蚀刻窗口下方的抗反射层以露出衬底,并蚀刻所述露出的衬底以形成沟槽;
6)于蚀刻窗口内以沟槽为底层表面沉积金属,形成T型栅极;
7)除去抗反射层、第一光阻及第二光阻。
2.根据权利要求1所述的制作方法,其特征在于:步骤2)中,形成的下蚀刻窗口宽度为0.18μm。
3.根据权利要求1所述的制作方法,其特征在于:所述交联试剂是水溶性有机材料与交联剂的混合物。
4.根据权利要求1所述的制作方法,其特征在于:所述上蚀刻窗口的宽度为0.8~1.5μm。
5.根据权利要求1所述的制作方法,其特征在于:所述衬底的沟槽通过湿式蚀刻形成,蚀刻深度0.05-0.15μm,蚀刻液具体是磷酸、草酸、柠檬酸、丁二酸中的一种或其组合。
6.根据权利要求1所述的制作方法,其特征在于:所述形成T型栅极的金属包括有Ti、Ni、Cu、Al、Pt、W、Mo、Cr、Au或上述金属的组合层,是通过磁控溅镀、离子蒸镀、电弧离子蒸镀或化学气相沉积的方式形成于所述蚀刻窗口内。
7.根据权利要求1所述的制作方法,其特征在于:步骤7)中,所述抗反射层采用高温NMP(N-甲基吡咯烷酮)进行湿式剥离,所述NMP温度为65-85℃。
CN201510207739.4A 2015-04-28 2015-04-28 一种高离子迁移率晶体管的t型栅的制作方法 Active CN104900503B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510207739.4A CN104900503B (zh) 2015-04-28 2015-04-28 一种高离子迁移率晶体管的t型栅的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510207739.4A CN104900503B (zh) 2015-04-28 2015-04-28 一种高离子迁移率晶体管的t型栅的制作方法

Publications (2)

Publication Number Publication Date
CN104900503A CN104900503A (zh) 2015-09-09
CN104900503B true CN104900503B (zh) 2018-05-01

Family

ID=54033099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510207739.4A Active CN104900503B (zh) 2015-04-28 2015-04-28 一种高离子迁移率晶体管的t型栅的制作方法

Country Status (1)

Country Link
CN (1) CN104900503B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110133961A (zh) * 2019-04-26 2019-08-16 福建省福联集成电路有限公司 一种改善光阻显影和变形的方法
CN110429027B (zh) * 2019-06-27 2021-10-29 福建省福联集成电路有限公司 一种提高低线宽栅极器件生产效率的方法及器件
CN113078063B (zh) * 2021-02-08 2022-08-05 厦门市三安集成电路有限公司 一种降低异质结双极晶体管b-c结电容的结构及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1604275A (zh) * 2003-09-30 2005-04-06 松下电器产业株式会社 图案形成方法
CN101251713A (zh) * 2008-04-07 2008-08-27 中国电子科技集团公司第十三研究所 深紫外光刻制作“t”型栅的方法
CN100421217C (zh) * 2004-01-29 2008-09-24 罗姆及海斯电子材料有限公司 T栅的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492282B2 (en) * 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1604275A (zh) * 2003-09-30 2005-04-06 松下电器产业株式会社 图案形成方法
CN100421217C (zh) * 2004-01-29 2008-09-24 罗姆及海斯电子材料有限公司 T栅的形成方法
CN101251713A (zh) * 2008-04-07 2008-08-27 中国电子科技集团公司第十三研究所 深紫外光刻制作“t”型栅的方法

Also Published As

Publication number Publication date
CN104900503A (zh) 2015-09-09

Similar Documents

Publication Publication Date Title
KR20160058031A (ko) Vnand 홀 에칭을 위한 도금된 금속 하드 마스크
CN104900503B (zh) 一种高离子迁移率晶体管的t型栅的制作方法
CN104425613B (zh) 多高度半导体结构
US10204933B2 (en) Thin film transistor and method for manufacturing the same, and display panel
CN103353630A (zh) 一种铌酸锂光波导器件电极的制作方法
CN105118774A (zh) 纳米t型栅的制作方法
CN109786220A (zh) 半导体结构的形成方法
CN104851788B (zh) 一种砷化镓基晶体管的t型栅的制作方法
TW569077B (en) Method for fabricating nanometer gate in semiconductor device using thermally reflowed resist technology
CN105428214A (zh) 一种碳化硅斜角台面刻蚀方法
CN104538292A (zh) 一种电子束曝光单层光刻胶制作y型栅的方法
CN106206426A (zh) 阵列基板及其制造方法、显示装置
CN107703722B (zh) 图案化光阻的形成方法
CN103832968B (zh) Mems器件的制造方法
CN106298507A (zh) 图案化方法
CN105047548A (zh) 一种电子束曝光制备10纳米t型栅的方法
CN103094182B (zh) 一种半导体器件制作方法
JP5040170B2 (ja) 半導体装置の製造方法
CN107799407A (zh) 一种晶体管的凹槽栅制备方法及大功率射频器件
JP2007214232A (ja) パターン形成方法
CN110429027B (zh) 一种提高低线宽栅极器件生产效率的方法及器件
US20090142928A1 (en) Manufacturing method of semiconductor device
JP2008153298A (ja) 半導体装置の製造方法および半導体装置
CN107301952B (zh) 一种平面功率器件中栅极场板与源极和漏极的自对准方法
CN102064122A (zh) 用于GaN功率器件的对位标记的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant