CN110133961A - 一种改善光阻显影和变形的方法 - Google Patents
一种改善光阻显影和变形的方法 Download PDFInfo
- Publication number
- CN110133961A CN110133961A CN201910343802.5A CN201910343802A CN110133961A CN 110133961 A CN110133961 A CN 110133961A CN 201910343802 A CN201910343802 A CN 201910343802A CN 110133961 A CN110133961 A CN 110133961A
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- etched
- opening
- development
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920002120 photoresistant polymer Polymers 0.000 title claims abstract description 87
- 238000011161 development Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000010894 electron beam technology Methods 0.000 claims abstract description 8
- 238000001039 wet etching Methods 0.000 claims abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 1
- 229910017464 nitrogen compound Inorganic materials 0.000 claims 1
- 150000002830 nitrogen compounds Chemical class 0.000 claims 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- 230000018109 developmental process Effects 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/80—Etching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开一种改善光阻显影和变形的方法，包括如下步骤：在半导体器件的基片上覆盖待蚀刻层；在待蚀刻层上覆盖第一光阻层，利用电子束显出目标线宽的第一开口；通过第一开口蚀刻待蚀刻层，在待蚀刻层上形成底部为半导体器件基片的第二开口，去除第一光阻层；在待蚀刻层上覆盖第二光阻层；在第二光阻层进行对准、显影；对第二光阻层进行湿蚀刻，蚀刻后在第二开口上方形成第三开口；进行金属沉积，金属通过第三开口和第一开口沉积在半导体器件的基片上形成金属结构。本方案改善了光阻显影或者光阻变形而导致制程失败的情况。
Description
技术领域
本发明涉及半导体器件制作领域，尤其涉及一种改善光阻显影和变形的方法。
背景技术
现有在制作小线宽如0.15um的轮廓，用i-line设备光源显影存在制成困难，I-line极限显影线宽为0.35um。一般采用e-beam设备制作小线宽，如图1所示，先镀三层光阻，涂布顺序为底层PMMA系列，中间MMA系列，顶层PMMA系列。制程顺序为电子束显顶层和中间层(PMMA和MMA)，而后电子束显底层(PMMA层)。但是存在显顶层时使底层光阻一起显掉，后续显底时造成底层线宽过大，达不到目标线宽的情况。或存在显顶层时半显，后续显底层时出现未显开的情况。即存在光阻过显或半显情况。且在金属蒸镀时底部底层光阻会变形，使蒸镀Y栅制作失败。
发明内容
为此，需要提供一种改善光阻显影和变形的方法，解决现有小线宽的光阻显影时过显或半显以及光阻变形的问题。
为实现上述目的，发明人提供了一种改善光阻显影和变形的方法，包括如下步骤：
在半导体器件的基片上覆盖待蚀刻层；
在待蚀刻层上覆盖第一光阻层，利用电子束显出目标线宽的第一开口；
通过第一开口蚀刻待蚀刻层，在待蚀刻层上形成底部为半导体器件基片的第二开口，去除第一光阻层；
在待蚀刻层上覆盖第二光阻层；
在第二光阻层进行对准、显影；
对第二光阻层进行湿蚀刻，蚀刻后在第二开口上方形成第三开口；
进行金属沉积，金属通过第三开口和第一开口沉积在半导体器件的基片上形成金属结构。
进一步地，所述第一光阻层为e-beam光阻。
进一步地，第二光阻层为e-beam光阻或i-line光阻。
进一步地，所述金属结构为Y栅结构。
进一步地，第一开口的目标线宽为0.15um以下。
进一步地，所述待蚀刻层厚度为
进一步地，所述半导体器件的基片为源漏极金属的晶片。
进一步地，待蚀刻层为氮化物层。
进一步地，氮化物层为氮化硅层。
进一步地，待蚀刻层为二氧化硅层。
区别于现有技术，上述技术方案具有如下优点：1、在第二光阻层显影前去除第一光阻层，避免了两个光阻层的互相影响，改善了光阻显影时过显或半显而带来的制程问题。2、用待蚀刻层代替光阻，避免了蒸镀使光阻变形导致制程失败。同时待蚀刻层起到托举金属结构的作用，增加金属结构的稳定性。
附图说明
图1为背景技术所述的小线宽三层光阻结构示意图；
图2为具体实施方式所述半导体基片上制作待蚀刻层的结构图；
图3为具体实施方式所述第一光阻层显影后的结构图；
图4为具体实施方式所述在待蚀刻层上制作开口后的结构图；
图5为具体实施方式所述待蚀刻层上形成开口后的结构图；
图6为具体实施方式所述待蚀刻层上制作第二光阻层的结构图；
图7为具体实施方式所述第二光阻层显影的结构图；
图8为具体实施方式所述金属沉积的结构图。
附图标记说明：
1、半导体器件基片；
2、待蚀刻层；
3、第一光阻层；
4、第一开口；
5、第二开口；
6、第二光阻层；
7、第三开口；
8、金属结构。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1到图8，本实施例提供一种改善光阻显影和变形的方法，本方法的制作要在半导体器件基片1上进行制作，半导体器件基片1可以为源漏极(漏极D、源极S)金属的晶片，则本发明沉积的金属结构可以是Y栅结构。当然，在其他实施例中，沉积的金属结构也可以是其他的半导体器件结构，下面实施例以Y栅极为例。包括如下步骤：在半导体器件的基片上覆盖待蚀刻层2，如图2所示。在待蚀刻层上覆盖第一光阻层3，利用电子束显出目标线宽的第一开口4，如图3所示。通过第一开口蚀刻待蚀刻层，在待蚀刻层上形成底部为半导体器件基片的第二开口5，如图4所示。而后去除第一光阻层，如图5所示。在待蚀刻层上覆盖第二光阻层6，如图6所示。在第二光阻层进行对准、显影，对第二光阻层进行湿蚀刻，蚀刻后在第二开口上方形成第三开口7，如图7所示。而后可以通过溅镀或者蒸镀进行金属沉积，金属通过第三开口和第一开口沉积在半导体器件的基片上形成金属结构8，如图8所示。上述方法在制作时，用电子束显待蚀刻层上方的第一光阻层，是为了让第一光阻层显的轮廓充当待蚀刻层的光罩，再用非等向蚀刻的方式将光阻线宽轮廓形状转移给待蚀刻层，光阻不需要厚，薄光阻即可。在第二光阻层显影前去除第一光阻层，避免了两个光阻层显影的互相影响，改善了光阻显影时过显或半显而带来的制程问题。用待蚀刻层代替光阻，避免了蒸镀使光阻变形导致制程失败。同时待蚀刻层起到托举金属结构的作用，增加金属结构的稳定性。
上述实施例中，待蚀刻层的厚度即要形成金属结构底部的高度，如要形成Y栅结构，所述待蚀刻层厚度优选为
为了实现小线宽的金属底部结构，即实现小线宽的第一开口，所述第一光阻层为e-beam光阻，从而可以用e-beam设备的电子束来显影。优选地，所述第一开口的宽度在0.15um以下。在某些实施例中，第一开口的宽度也可以是大于0.15um，本发明的方法优选适用于小线宽，当然本发明的方法也可以用作大线宽。
第二光阻层为了实现金属的沉积，其开口较大，可以使用传统i-line设备显影，或者使用e-beam设备显影，则第二光阻层可以为e-beam光阻或i-line光阻。
本发明中，待蚀刻层应该为对光照不敏感、硬度大于光阻(如e-beam光阻或i-line光阻)且为绝缘的半导体材料层，如待蚀刻层为氮化物层、氮化硅层或者为二氧化硅层等。
在某些实施例中，在进行第一光阻层显影的时候，可以一并将源漏极金属所在位置进行显影开口，而后对待蚀刻层进行蚀刻，并在第二光阻层显影时，将源漏极金属所在位置进行显影开口，而后在金属沉积可以一并在源漏极金属位置沉积连接金属，这样可以减少源漏极金属位置金属沉积的后续工艺步骤。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。
Claims (10)
1.一种改善光阻显影和变形的方法，其特征在于，包括如下步骤：
在半导体器件的基片上覆盖待蚀刻层；
在待蚀刻层上覆盖第一光阻层，利用电子束显出目标线宽的第一开口；
通过第一开口蚀刻待蚀刻层，在待蚀刻层上形成底部为半导体器件基片的第二开口，去除第一光阻层；
在待蚀刻层上覆盖第二光阻层；
在第二光阻层进行对准、显影；
对第二光阻层进行湿蚀刻，蚀刻后在第二开口上方形成第三开口；
进行金属沉积，金属通过第三开口和第一开口沉积在半导体器件的基片上形成金属结构。
2.根据权利要求1所述的一种改善光阻显影和变形的方法，其特征在于：所述第一光阻层为e-beam光阻。
3.根据权利要求1所述的一种改善光阻显影和变形的方法，其特征在于：第二光阻层为e-beam光阻或i-line光阻。
4.根据权利要求1所述的一种改善光阻显影和变形的方法，其特征在于：所述金属结构为Y栅结构。
5.根据权利要求1所述的一种改善光阻显影和变形的方法，其特征在于：第一开口的目标线宽为0.15um以下。
6.根据权利要求1所述的一种改善光阻显影和变形的方法，其特征在于：所述待蚀刻层厚度为
7.根据权利要求1所述的一种改善光阻显影和变形的方法，其特征在于：所述半导体器件的基片为源漏极金属的晶片。
8.根据权利要求1所述的一种改善光阻显影和变形的方法，其特征在于：待蚀刻层为氮化物层。
9.根据权利要求8所述的一种改善光阻显影和变形的方法，其特征在于：氮化物层为氮化硅层。
10.根据权利要求1所述的一种改善光阻显影和变形的方法，其特征在于：待蚀刻层为二氧化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910343802.5A CN110133961A (zh) | 2019-04-26 | 2019-04-26 | 一种改善光阻显影和变形的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910343802.5A CN110133961A (zh) | 2019-04-26 | 2019-04-26 | 一种改善光阻显影和变形的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110133961A true CN110133961A (zh) | 2019-08-16 |
Family
ID=67575253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910343802.5A Pending CN110133961A (zh) | 2019-04-26 | 2019-04-26 | 一种改善光阻显影和变形的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110133961A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110429027A (zh) * | 2019-06-27 | 2019-11-08 | 福建省福联集成电路有限公司 | 一种提高低线宽栅极器件生产效率的方法及器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120200A (ja) * | 1992-10-02 | 1994-04-28 | Nippon Precision Circuits Kk | 半導体装置の製造方法 |
| TW430974B (en) * | 1999-10-08 | 2001-04-21 | United Microelectronics Corp | Manufacturing method for dual damascene structure of semiconductor chip |
| KR20050019477A (ko) * | 2003-08-19 | 2005-03-03 | 한국전자통신연구원 | 화합물 반도체 소자의 티형 게이트 제조 방법 |
| TW200826192A (en) * | 2006-12-07 | 2008-06-16 | Univ Nat Chiao Tung | A method for fabricating deep sub-micron metal electrode using tilt etching |
| CN104900503A (zh) * | 2015-04-28 | 2015-09-09 | 厦门市三安集成电路有限公司 | 一种高离子迁移率晶体管的t型栅的制作方法 |
-
2019
- 2019-04-26 CN CN201910343802.5A patent/CN110133961A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120200A (ja) * | 1992-10-02 | 1994-04-28 | Nippon Precision Circuits Kk | 半導体装置の製造方法 |
| TW430974B (en) * | 1999-10-08 | 2001-04-21 | United Microelectronics Corp | Manufacturing method for dual damascene structure of semiconductor chip |
| KR20050019477A (ko) * | 2003-08-19 | 2005-03-03 | 한국전자통신연구원 | 화합물 반도체 소자의 티형 게이트 제조 방법 |
| TW200826192A (en) * | 2006-12-07 | 2008-06-16 | Univ Nat Chiao Tung | A method for fabricating deep sub-micron metal electrode using tilt etching |
| CN104900503A (zh) * | 2015-04-28 | 2015-09-09 | 厦门市三安集成电路有限公司 | 一种高离子迁移率晶体管的t型栅的制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110429027A (zh) * | 2019-06-27 | 2019-11-08 | 福建省福联集成电路有限公司 | 一种提高低线宽栅极器件生产效率的方法及器件 |
| CN110429027B (zh) * | 2019-06-27 | 2021-10-29 | 福建省福联集成电路有限公司 | 一种提高低线宽栅极器件生产效率的方法及器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10204933B2 (en) | Thin film transistor and method for manufacturing the same, and display panel | |
| US20170354999A1 (en) | Method for forming super water-repellent and super oil-repellent surface, and object manufactured thereby | |
| CN106206426B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN110133961A (zh) | 一种改善光阻显影和变形的方法 | |
| CN105826329B (zh) | 一种阵列基板的制作方法、阵列基板及液晶面板 | |
| US8101493B2 (en) | Capacitor of semiconductor device and method for manufacturing the same | |
| CN107611084A (zh) | 一种阵列基板接触孔制备方法、阵列基板及显示器件 | |
| CN108922924B (zh) | 一种多层自对准y栅晶体管器件制造方法及晶体管器件 | |
| CN104900503B (zh) | 一种高离子迁移率晶体管的t型栅的制作方法 | |
| US11373949B2 (en) | Interconnect structure having metal layers enclosing a dielectric | |
| CN110112131A (zh) | 一种增强型和耗尽型栅极器件同时制备的方法及器件 | |
| CN101859725B (zh) | 一种通过改善浅沟槽绝缘结构的边缘形成晶片的方法 | |
| US7982283B2 (en) | Semiconductor device and method for manufacturing the same | |
| EP3327761A1 (en) | Method of flat cu forming with partial cu plating | |
| CN106409874A (zh) | 阵列基板及其制作方法和有机发光显示器件 | |
| CN105977150A (zh) | 减少ono刻蚀中衬底表面损伤的方法以及半导体制造方法 | |
| CN107785307B (zh) | 具有台阶型的氮化钛图形的制造方法 | |
| GB2597430A (en) | Vertically stacked fin semiconductor devices | |
| CN108231543B (zh) | 改善多晶硅台阶侧面金属残留的方法 | |
| CN101852994A (zh) | 一种去除光阻的方法 | |
| US8048802B2 (en) | Method for forming interlayer insulating film in semiconductor device | |
| US20150099362A1 (en) | Methods of Forming Line Patterns In Substrates | |
| US20050020061A1 (en) | Method of modifying conductive wiring | |
| US20170018428A1 (en) | Lithography process for the encapsulation of patterned thin film coatings | |
| CN105977167A (zh) | 一种晶圆制程的金属连线工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190816 |
|
| RJ01 | Rejection of invention patent application after publication |